CN1185548C - 浅沟渠隔离的制造方法 - Google Patents
浅沟渠隔离的制造方法 Download PDFInfo
- Publication number
- CN1185548C CN1185548C CNB001224506A CN00122450A CN1185548C CN 1185548 C CN1185548 C CN 1185548C CN B001224506 A CNB001224506 A CN B001224506A CN 00122450 A CN00122450 A CN 00122450A CN 1185548 C CN1185548 C CN 1185548C
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon oxynitride
- oxynitride layer
- thickness
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种浅沟渠隔离的制造方法，适用于一基底上，该方法包括下列步骤：在该基底上依序形成一垫氧化层、一氮氧化硅层与图案化的一光致抗蚀剂层，其中该氮氧化硅层的厚度大于800埃；以该光致抗蚀剂层为掩模，除去暴露出的该氮氧化硅层；以该氮氧化硅层为掩模，依序除去暴露出的垫氧化层与部分的基底，以形成一浅沟渠；填入一绝缘材料于该浅沟中，以形成一浅沟渠隔离；以及去除该氮氧化硅层。
Description
技术领域
本发明涉及一种半导体制作工艺，特别是涉及一种使用底部抗反射层(Bottom Anti-reflection Coating；BARC)与硬掩模(Hard Mask)的光刻蚀刻制作工艺(Lithography & Etching Process)，尤其是涉及一种浅沟渠隔离的制造方法。
背景技术
光刻蚀刻制作工艺是半导体制作工艺中十分重要的一环，其中光刻制作工艺的目的为在欲图案化的材料层上方形成图案化的光致抗蚀剂层，蚀刻制作工艺是以图案化的光致抗蚀剂层为掩模蚀刻暴露出的材料层，以得到图案化的材料层。由于光致抗蚀剂层在蚀刻制作工艺中仍会受到侵蚀，所以光致抗蚀剂层的厚度常须随蚀刻制作工艺的要求而增加，以免在蚀刻制作工艺中被蚀穿而使欲保留部分的材料层受到破坏。
然而，由于光刻制作工艺的分辨率随光致抗蚀剂层的厚度增加而下降，故光致抗蚀剂层的厚度受其限制。因此，在蚀刻制作工艺中常会使用无机材质的硬掩模层来代替光致抗蚀剂层。这种方法是先在欲图案化的材料层上形成硬掩模层，再在硬掩模层上形成图案化的光致抗蚀剂层。接着以光致抗蚀剂层为掩模去除暴露出的硬掩模层，再以图案化的硬掩模层为掩模，蚀刻暴露出的该材料层。
在现有技术中，硬掩模层的材质为氧化硅(silicon oxide)或氮化硅(siliconnitride)。然而，由于氧化硅或氮化硅对于现行曝光制作工艺所使用的深紫外光(Deep Ultra-Violet；DUV，例如波长为193nm或248nm的)的吸收系数很低，所以在曝光制作工艺中，氧化硅或氮化硅的硬掩模层无法有效吸收进入其中的深紫外光。因此，由下方材料层表面产生的反射光在穿出硬掩模层后，仍会具有相当的强度，其将与进入光致抗蚀剂层的入射光产生干扰(Inerference)。由于反射光强度会随此种硬掩模层的厚度变化而产生周期性振荡的变化，使得显影后图案化的光致抗蚀剂层的宽度，以及蚀刻后图案化的材料层的关键尺寸(Critical Dimension；CD)也会产生甚大的变化。因此，当基底表面凹凸不平而使基底上各处的硬掩模层厚度不一致时，所形成图案化材料层的关键尺寸的一致性，从而严重影响集成电路元件的品质。
此外，由于在使用氮化硅层或氧化硅层作为硬掩模层时，反射光强度会随其厚度变化而产生周期性振荡变化，所以在同一晶圆上或在不同批晶圆上，硬掩模层的厚度必须严格控制在反射光强度变化的振荡低点附近，以免图案化的材料层的关键尺寸变化过大，严重影响到产品的品质与一致性。由于硬掩模层的厚度必须加以严格控制，所以会增加制作工艺上的困扰与成本。
发明内容
本发明的目的在于提出一种浅沟渠隔离的制造方法，其可用来解决现有使用硬掩模层的光刻蚀刻制作工艺中，因反射光过强而造成关键尺寸偏差的问题。
根据本发明，提供一种浅沟渠隔离的制造方法，适用于一基底上，该方法包括下列步骤：在该基底上依序形成一垫氧化层、一氮氧化硅层与图案化的一光致抗蚀剂层，其中该氮氧化硅层的厚度大于800埃；以该光致抗蚀剂层为掩模，除去暴露出的该氮氧化硅层；以该氮氧化硅层为掩模，依序除去暴露出的垫氧化层与部分的基底，以形成一浅沟渠；填入一绝缘材料于该浅沟中，以形成一浅沟渠隔离；以及去除该氮氧化硅层。
本发明的目的是这样实现的，即提供一种光刻蚀刻制作工艺，适用于一基底上，此制作工艺的步骤如下：首先在基底上形成欲图案化的一材料层，再于此材料层上形成可吸收深紫外光的氮氧化硅层，此氮氧化硅层的厚度至少大于800埃()，以使材料层表面的反射光完全被吸收。接着在此氮氧化硅层上形成图案化的一光致抗蚀剂层，再以此光致抗蚀剂层为掩模，除去暴露出的氮氧化硅层，即形成氮氧化硅材质的硬掩模。接下来以图案化的氮氧化硅层为掩模，除去暴露出的材料层，以形成图案化的材料层。
本发明还提供一种光刻制作工艺，适用于一基底上，此制作工艺的步骤如下：首先在基底上形成欲图案化的一材料层，此材料层例如为一多晶硅层、一非晶硅层或一金属层。接着在此材料层上形成可吸收深紫外光的氮氧化硅抗反射层，此氮氧化硅抗反射层的厚度至少大于800埃，以使材料层表面的反射光能完全被吸收。接着在此氮氧化硅抗反射层上形成一光致抗蚀剂层，再进行曝光与显影步骤，以图案化此光致抗蚀剂层，其中曝光步骤的曝光光源的波长例如为193nm或248nm。
另外，如考虑因基底表面起伏或制作工艺条件偏差所造成的膜厚变化时，上述本发明中氮氧化硅层的厚度以大于1100埃的较佳，以确保材料层表面的反射光完全被吸收。此外，由于氮氧化硅层对深紫外光的吸收波长范围甚广，故本发明的方法适用于使用波长193nm或248nm的曝光光源的光刻蚀刻制作工艺中。
接着，在本发明的第一实施例中，以硅材质栅极的制造过程为例，即前述的材料层为一多晶硅层或非晶硅层，图案化的材料层为一栅极。此栅极制造方法适用之处例如为动态随机存取存储器(Dynamic Random AccessMemory；DRAM)或静态随机存取存储器(Static Random Access Memory；SRAM)的制作工艺。
接着，在本发明的第二实施例中，以金属层的图案化为例，即前述的材料层为一金属层，图案化的材料层例如为一导线或电容器的电极板。
最后，在本发明的第三实施例中，以浅沟渠隔离的制造过程为例，不过此时欲进行图案化的即是基底本身。
本发明还提供一种栅极的制造方法，其应用在一基底上，该基底上已形成有一栅氧化层，该方法包括下列步骤：在该栅氧化层上形成一硅材料层；在该硅材料层上形成一氮氧化硅层，该氮氧化硅层的厚度大于800埃；在该氮氧化硅层上形成图案化的一光致抗蚀剂层；以该光致抗蚀剂层为掩模，除去暴露出的氮氧化硅层；以及以该氮氧化硅层为掩模，除去暴露出的材料层，以使保留的该硅材料层成为一栅极。
本发明还提供一种形成图案化金属层的方法，其应用于一基底上，该制作工艺包括下列步骤：在该基底上形成一金属层；在该金属层上形成一氮氧化硅层，该氮氧化硅层的厚度大于800埃；在该氮氧化硅层上形成图案化的一光致抗蚀剂层；以及以该光致抗蚀剂层为掩模，除去暴露出的该氮氧化硅层；以及以该氮氧化硅层为掩模，除去暴露出的该金属层，以形成图案化的金属层。
本发明还提供一种浅沟渠隔离的制造方法，适用于一基底上，该方法包括下列步骤：在该基底上依序形成一垫氧化层、一氮氧化硅层与图案化的一光致抗蚀剂层，其中该氮氧化硅层的厚度大于800埃；以该光致抗蚀剂层为掩模，除去暴露出的该氮氧化硅层；以该氮氧化硅层为掩模，依序除去暴露出的垫氧化层与部分的基底，以形成一浅沟渠；填入一绝缘材料于该浅沟中，以形成一浅沟渠隔离；以及去除该氮氧化硅层。
本发明还提供一种光刻制作工艺，适用于一基底上，该制作工艺包括下列步骤：在该基底上形成欲图案化的一材料层；在该材料层上形成一氮氧化硅抗反射层，该氮氧化硅抗反射层的厚度大于800埃；在该氮氧化硅抗反射层上形成一光致抗蚀剂层；以及依序进行一曝光步骤与一显影步骤，以图案化该光致抗蚀剂层。
如上所述，本发明所提出的光刻蚀刻制作工艺具有下列好处，其一，由于氮氧化硅层的厚度至少大于800埃，故其除了作为蚀刻制作工艺中的硬掩模层外，也可作为之前光刻制作工艺中的底部抗反射层，得以提高光刻制作工艺的分辨率。其二，由于在氮氧化硅层的厚度大于800埃时，由材料层表面反射的深紫外光即能完全被氮氧化硅层吸收，故不会产生因基底表面起伏，或沉积不均匀所造成的关键尺寸的误差。其三，由于厚度大于800埃的氮氧化硅层能完全吸收材料层表面的反射光，故只要氮氧化硅层的厚度在800埃以上，即能依蚀刻制作工艺的要求来调整硬掩模层的厚度，而不必考虑因硬掩模层厚度变化所造成的关键尺寸误差问题。
附图说明
下面结合附图，详细说明本发明的实施例，其中：
图1A-图1C为本发明的第一实施例中，栅极的制造方法的流程剖视图；图1D为在栅极上方形成接触窗开口的情形；
图2A-图2C为本发明的第二实施例中，形成图案化金属层方法的流程剖视图；
图3A-3D为本发明的第三实施例中，浅沟渠隔离的制造方法的流程剖视图。
具体实施方式
本实施例中以本发明概念所得的栅极制造方法为例，并借助图1A-图1D作说明。此方法例如可以应用在动态随机存取存储器或静态随机存取存储器的栅极制造过程中。
首先提供基底100，再在基底100上形成栅氧化层110，其方法例如为热氧化法(Thermal Oxidation)。接着在栅氧化层110上形成硅材料层120，其材质例如为多晶硅或非晶硅，而其形成方法例如为低压化学气相沉积法(Low Pressure Chemical Vapor Deposition；LPCVD)。接下来在硅材料层120上形成氮氧化硅层130，其厚度大于800埃，且其形成方法例如为等离子体化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition；PECVD)。另外，较佳的情形是氮氧化硅层130的厚度大于1100埃，以将其厚度的变化范围计入，而能确保由硅材料层120表面反射的深紫外光完全被吸收。
请继续参照图1A，接下来在氮氧化硅层130上形成光致抗蚀剂层140，再以深紫外光(其波长例如为193nm或248nm)曝光而加以图案化。此时由于氮氧化硅层130能够将由硅材料层120表面反射的深紫外光完全吸收，所以图案化的光致抗蚀剂层140宽度误差可以大幅度降低。
请参照图1B，接着以光致抗蚀剂层140为掩模，使用非等向性蚀刻法除去暴露出的氮氧化硅层130，此时保留的氮氧化硅层130即成为一硬掩模层。
请参照图1C，接着以氮氧化硅层130为掩模，使用各向异性蚀刻法去除暴露出的硅材料层120，以形成栅极120a。由于在稍后的漏极/源极接触窗(Source/Drain Contact)制作工艺中，氮氧化硅层130可以防止栅极120a与漏极/源极接触窗短路，故此氮氧化硅层130不必去除。接下来，使用沉积加各向异性蚀刻法在氮氧化硅层130与栅极120a的侧壁形成间隙壁150，其材质例如为氮化硅。
请参照图1D，其为在栅极120a上方形成接触窗开口170的步骤。首先在基底100上形成绝缘层160，其材质例如为氧化硅，然后再蚀穿栅极120a上方的绝缘层160与氮氧化硅层130，以形成接触窗开口170。由于氧化硅与氮氧化硅的蚀刻速率相近，故以氧化硅作为绝缘层160的材质时，栅极120a上方的绝缘层160与氮氧化硅层130可在同一蚀刻步骤中直接蚀穿。
本实施例中以按本发明概念所得的形成图案化金属层的方法为例，并结合图2A-图2C作说明。
请参照图2A，首先提供基底200，再依序在基底200上形成金属层200与氮氧化硅层230，此氮氧化硅层230的厚度大于800埃，其形成方法例如为等离子体化学气相沉积法。另止，此氮氧化硅层230的厚度以大于1100埃者较佳，以将可能的厚度变化计入，并能确保由金属层220表面反射的深紫外光完全被吸收。除此之外，由于氮氧化硅层230在经过蚀刻制作工艺后仍会变薄，故可按制作工艺对蚀刻完后的氮氧化硅层230残存厚度的要求，来适当调整氮氧化硅层230的厚度，只要氮氧化硅层230的厚度大于800埃即可。
请继续参照图2A，接下来在氮氧化硅层230上形成光致抗蚀剂层240，再以深紫外光(其波长例如为193nm或248nm)曝光而加以图案化。此时由于氮氧化硅层230能够将由金属层220表面反射的深紫外光完全吸收，所以图案化的光致抗蚀剂层240的尺寸误差可以大幅度降低。
请参照图2B，接着以光致抗蚀剂层240为掩模，再以各向异性蚀刻法除去暴露出的氮氧化硅层230，此时保留的氮氧化硅层230即为稍后蚀刻制作工艺中的硬掩模层。
请参照图2C，接下来以氮氧化硅层230为掩模，除去暴露出金属层220，此保留的金属层220例如为一导线或电容器的电极板。此处氮氧化硅层230的去留以电性分析的结果而定，例如以其介电常数(Dielectric Constant)或是防漏电能力是否合乎产品的要求而定。
本实施例中以依本发明概念所得的浅沟渠隔离的制造方法为例，并结合图3A-图3D作说明。
请参照图3A，首先提供基底300，再在基底300上形成垫氧化层310，其形成方法例如热氧化法或化学气相沉积法。接着在垫氧化层310上形成氮氧化硅层330，此氮氧化硅层330的厚度大于800埃，其形成方法例如为等离子体化学气相沉积法。另外，较佳情形是此氮氧化硅层330的厚度大于1100埃，以将其厚度的可能变化范围计入，而更能确保基底300表面反射的深紫外光完全被吸收。
请继续参照图3A，接下来在氮氧化硅层330上形成光致抗蚀剂层340，再以深紫外光(其波长例如为193nm或248nm)曝光而加以图案化。此时由于氮氧化硅层330能够将基底300表面反射的深紫外光完全吸收，所以图案化的光致抗蚀剂层340的尺寸误差可以大幅降低。
请参照图3B，接着以光致抗蚀剂层340为掩模，除去暴露出的氮氧化硅层330，此时保留的氮氧化硅层330即成为稍后蚀刻步骤时的硬掩模层。
请参照图3C，接着以氮氧化硅层330为掩模，依序除去暴露出的垫氧化层310与部分的基底300，以形成浅沟渠350，然后填入绝缘材料在该浅沟中，以形成浅沟渠隔离360，其方法例如等离子体化学气相沉积法与其后的化学机械研磨法(Chemical Mechanical Polishing；CMP)，而其材质例如为氧化硅。
请参照图3D，最后去除氮氧化硅层330即完成此制作工艺。此处去除氮氧化硅层330的方法例如为热磷酸(Hot Phosphoric Acid)湿蚀刻(Wet Etch)或干蚀刻法(Dry Etch)。
如上所述，在本发明三个实施例所举出的光刻蚀刻制作工艺中，都具有下列好处。其一，由于三个实施例中使用会吸收深紫外光的氮氧化硅层(130、230或330)作为蚀刻下方材料层(硅材料层120、金属层220或基底300)时的硬掩模层，故此硬掩模层也可在蚀刻制作工艺前的光刻制作工艺中作为底部抗反射层，而得以提高光刻制作工艺的分辨率。
其二，因为当氮氧化硅层(130、230或330)的厚度大于800埃时，由材料层(硅材料层120、金属层220或基底300)表面反射的深紫外光即能完全被氮氧化硅层(130、230或330)吸收，所以不会产生因基底表面起伏，或沉积厚度不一致所造成的关键尺寸误差情形，而能提高元件的品质与一致性。
其三，由于厚度800埃以上的氮氧化硅层(130、230或330)能够完全吸收由材料层(硅材料层120、金属层220或基底300)表面反射的深紫外光，故只要氮氧化硅层(130、230或330)的厚度在800埃以上，即能依蚀刻制作工艺的要求随时调整其厚度，而不必考虑因厚度变化所造成的关键尺寸误差问题。
虽然结合以上一较佳实施例揭露了本发明，然而其并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，可作各种的更动与润饰，因此本发明的保护范围应以权利要求所界定的为准。
Claims (3)
1.一种浅沟渠隔离的制造方法，适用于一基底上，该方法包括下列步骤：
在该基底上依序形成一垫氧化层、一氮氧化硅层与图案化的一光致抗蚀剂层，其中该氮氧化硅层的厚度大于800埃；
以该光致抗蚀剂层为掩模，除去暴露出的该氮氧化硅层；
以该氮氧化硅层为掩模，依序除去暴露出的垫氧化层与部分的基底，以形成一浅沟渠；
填入一绝缘材料于该浅沟中，以形成一浅沟渠隔离；以及
去除该氮氧化硅层。
2.如权利要求1所述的浅沟渠隔离的制造方法，其中该氮氧化硅层的厚度大于1100埃。
3.如权利要求1所述的浅沟渠隔离的制造方法，其中形成图案化的光致抗蚀剂层时，所使用的一曝光光源的波长为193nm或248nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001224506A CN1185548C (zh) | 2000-08-02 | 2000-08-02 | 浅沟渠隔离的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001224506A CN1185548C (zh) | 2000-08-02 | 2000-08-02 | 浅沟渠隔离的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1336573A CN1336573A (zh) | 2002-02-20 |
| CN1185548C true CN1185548C (zh) | 2005-01-19 |
Family
ID=4589279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001224506A Expired - Lifetime CN1185548C (zh) | 2000-08-02 | 2000-08-02 | 浅沟渠隔离的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1185548C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102466969A (zh) * | 2010-11-19 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 双重图形化方法 |
| CN103663357B (zh) * | 2012-09-18 | 2017-07-07 | 无锡华润上华半导体有限公司 | 硅的刻蚀方法 |
| CN106653597B (zh) * | 2017-02-14 | 2019-09-17 | 上海华虹宏力半导体制造有限公司 | 一种避免栅极多晶硅刻蚀凹痕缺陷的方法 |
| CN110517957B (zh) * | 2019-09-10 | 2021-07-16 | 上海华虹宏力半导体制造有限公司 | 一种场氧化层及其形成方法 |
-
2000
- 2000-08-02 CN CNB001224506A patent/CN1185548C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1336573A (zh) | 2002-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1090815C (zh) | 形成凹穴和接触窗的方法 | |
| KR100495960B1 (ko) | 반도체소자및반도체소자제조방법 | |
| KR100876892B1 (ko) | 반도체 소자의 제조방법 | |
| US20050186490A1 (en) | Wordline structures including stabilized 193nm resist | |
| US8303831B2 (en) | Methods for fabricating semiconductor devices | |
| US7064080B2 (en) | Semiconductor processing method using photoresist and an antireflective coating | |
| CN1185548C (zh) | 浅沟渠隔离的制造方法 | |
| US8304174B2 (en) | Method for fabricating semiconductor device | |
| US6352934B1 (en) | Sidewall oxide process for improved shallow junction formation in support region | |
| KR100551071B1 (ko) | 반도체소자 제조방법 | |
| CN101593725A (zh) | 接触孔的形成方法 | |
| KR100792409B1 (ko) | 텅스텐막을 희생 하드마스크로 이용하는 반도체소자 제조방법 | |
| KR100939109B1 (ko) | 반도체소자 제조방법 | |
| US6709986B2 (en) | Method for manufacturing semiconductor memory device by using photoresist pattern exposed with ArF laser beam | |
| KR100720473B1 (ko) | 반도체 트랜지스터의 제조 방법 | |
| KR100909138B1 (ko) | 반도체 소자의 금속패턴 형성방법 | |
| JPH10106971A (ja) | 半導体装置の製造方法 | |
| US20220392771A1 (en) | Oblique Deposition and Etch Processes | |
| US6387785B1 (en) | Lithography and etching process | |
| KR20030058247A (ko) | 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법 | |
| KR20080018422A (ko) | 반도체 장치 형성 방법 | |
| KR100942980B1 (ko) | 불화아르곤 노광원을 이용한 반도체소자의 자기정렬콘택홀형성 방법 | |
| CN117690786A (zh) | 半导体结构、切割道结构及其形成方法 | |
| KR100516748B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| CN115172279A (zh) | 半导体结构及形成半导体结构的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20050119 |