CN1184594C - 防止由附加膜的受控破坏形成的侵蚀的带集成电路的器件 - Google Patents

防止由附加膜的受控破坏形成的侵蚀的带集成电路的器件 Download PDF

Info

Publication number
CN1184594C
CN1184594C CNB008063788A CN00806378A CN1184594C CN 1184594 C CN1184594 C CN 1184594C CN B008063788 A CNB008063788 A CN B008063788A CN 00806378 A CN00806378 A CN 00806378A CN 1184594 C CN1184594 C CN 1184594C
Authority
CN
China
Prior art keywords
film
active
hole
integrated circuit
supplement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008063788A
Other languages
English (en)
Other versions
CN1347535A (zh
Inventor
比阿特丽斯·邦瓦洛特
罗伯特·莱迪尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales DIS France SA
Original Assignee
Schlumberger SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=9544592&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1184594(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Schlumberger SA filed Critical Schlumberger SA
Publication of CN1347535A publication Critical patent/CN1347535A/zh
Application granted granted Critical
Publication of CN1184594C publication Critical patent/CN1184594C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Credit Cards Or The Like (AREA)
  • Micromachines (AREA)
  • Thin Film Transistor (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及一种集成电路器件(1)，包括：由半导体材料制成的有源膜(2)；与所述有源膜(2)的一个有源表面(4)集成在一起的电路，所述集成电路包括电路元件和至少一个与所述有源表面(4)平齐的接触块(5)，附加膜(3)，固定到所述有源表面(4)上，附加膜(3)至少局部覆盖有源膜(2)的集成电路。本发明的特征在于，孔(20，23)设置在附加膜(3)中，所述孔(20，23)垂直于至少一个电路元件。本发明尤其适用于芯片卡。

Description

防止由附加膜的受控破坏形成的 侵蚀的带集成电路的器件
                        技术领域
本发明涉及集成电路器件，其包括有源膜和固定在有源膜的一个有源面上的附加膜。本发明还涉及带有这些器件的板、带有多个这些器件的半导体材料的片段及制造这些器件的方法。
                        背景技术
上述集成电路器件在已经公开的国际申请WO-96/16378，WO 97/11442和WO-99/12204中进行了详细的描述。其它器件在于法国提交的专利申请FR-98/081305，FR-98/13029和FR-99/00858中进行了描述，上述专利申请在本发明优先权日之时还未公开。
这些器件试图处理或存储机密的数据，以便进行诸如各领域中的电子交易，如关于健康、预付电视、电话应用或金融等领域。
为此，这些器件包括ROM、RAM、EEPROM、快速PROM或铁磁RAM型的易失和非易失存储器，及中央处理单元或CPU，CPU通过地址和数据总线来管理和分配所述机密数据。
在实践中，器件被集成在电子模块中并安装在卡体内，如ISO 7816和14443或GSM11.11和11.14标准中所限定的那样。而且，这些器件的接触块连接与卡体表面平齐的接触区，或连接埋置在卡体中的天线的接触端子上，天线可以使卡与外界联系。根据不同的工作方式，这些卡分为接触卡、非接触卡和混合卡。
借助于本发明的器件，改善了对在卡中存储或处理的数据的保护。事实上，不再可能发生物理侵蚀，物理侵蚀趋于使附加膜与有源膜断开以获得进入集成电路的非破坏性通道。本发明的某些实施例对于所谓光侵蚀也具有上述同样优点，在光侵蚀中，聚集的电磁辐射会干扰芯片的保护性功能。
然而，其它一些侵蚀可能会成功地作用于公知的器件。这是通过附加膜的受控破坏而进行的物理侵蚀，特别是通过抛光或蚀刻所述附加膜而进行的侵蚀。由于这些侵蚀，别有用心的人可以接触到集成电路器件的有源表面而不会破坏所述的电路，之后了解到电路的构造而有可能实施上述被禁止的侵蚀(如光侵蚀)，从而得到机密的数据。
在抛光侵蚀的情况下，旋转抛光板平行于附加膜的表面。该板以受控的方式腐蚀该膜，直到达到有源表面的程度。
在蚀刻侵蚀的情况下，可以采用各种公知的方式。特别是采用RIE方法(即反应离子刻)，这种方法是通过干燥过程来进行。根据该方法，反应化合物的制备在电中性的等离子体中进行，并随后被吸收到器件附加膜的表面，在那里形成化合物的分子膜。在静电场中被大大加速的离子在垂直于器件附加膜的方向受到导引并破坏了分子化合物膜。附加膜或更具体地说是该膜的一部分(不包括与接触块电连接的开口)最终逐渐被破坏掉，而到达活性面的程度。
鉴于上述原因，本发明试图解决一个具体的问题，即保护集成电路器件，其中集成电路器件包括一个具有半导体材料的有源膜、与所述有源膜的一个有源表面集成在一起的电路和固定在所述有源表面的一个附加膜，所述集成电路包括电路元件和至少一个与所述有源表面平齐的接触块，所述附加膜至少局部覆盖所述有源表面的集成电路以抵御通过受控地破坏附加表面而进行的侵蚀。
                        发明内容
针对上述问题，本发明的技术方案旨在提供一种集成电路器件，包括：有源膜，包括由半导体材料形成的基本次膜和与电路集成为一体的有源次膜，有源次膜的表面构成有源膜的一个有源表面，集成的电路包括电路元件和有源表面上的至少一个接触块；附加膜，固定到有源表面，附加膜至少局部覆盖有源膜的集成电路，附加膜由保护次膜和密封次膜构成，保护次膜借助密封次膜密封到有源膜的有源表面上，在附加膜中设置有孔，孔与至少一个电路元件垂直正对。
因此，无法再控制附加膜的破坏，与该孔垂直正对的电路元件被破坏此外，本发明还提供了微型芯片卡或微型芯片型卡的便携物，包括安装有如上述集成电路器件的卡体，以及带有多个如上述集成电路器件的卡体的半导体材料片段。本发明的目的还在于生产带有符合本发明的器件的卡体，安装有多个本发明器件的半导体材料片段，及生产所述器件的方法。
                        附图说明
如下的非限定性描述可以使人理解本发明是如何实现的。参照附图对本发明进行描述，其中：
图1示出了本发明器件的透视图，其连接块与导线相连；
图2示出了本发明器件的第一实施例变型的分解剖视图；
图3示出了本发明器件的第二实施例变型的分解剖视图；
图4示出了本发明器件的第三实施例变型的分解剖视图；
图5示出了本发明器件的第四实施例变型的分解剖视图；
图6示出了本发明器件的第五实施例变型的分解剖视图；
图7示出了本发明器件的第六实施例变型的分解剖视图；
图8示出了本发明器件的第七实施例变型的分解剖视图；
图9示出了安装有多个本发明器件的半导体材料片段产品的透视图。
                        具体实施方式
如图1所示，符合本发明的集成电路器件1包括有源膜2和附加膜3，所述膜2和3叠加在一起。所述器件1是方形的平形六面体，厚度为200μm，侧边长为2mm。
有源膜2优选是薄的，且其厚度大约恒定为10～80μm，如约50μm。其包括由半导体材料(特别是硅)形成的基本次膜和与电路集成为一体的有源次膜。有源次膜的表面构成器件的有源表面4。该有源表面4示出了接触块5，例如数量为5。其还示出了各种电路元件，特别是易失的和非易失的RAM，ROM，EEPROM，快速PROM或铁磁RAM存储器，中央存储单元以及地址和数据总线。至于本发明，接触块5是非电路元件。
附加膜3具有约150μm的大致恒定厚度。其包括密封次膜6和保护次膜7。
密封次膜6由绝缘材料制成，如聚酰亚胺，用于将保护次膜7密封到有源膜2的有源表面4上。该次膜6的厚度是大致恒定的，约为10μm。
保护次膜7由半导体材料制成，如单晶硅，可能包括有源元件，如电容器，或无源元件，如用于防止光侵蚀(无论波长长短)的化学颗粒。该次膜7的厚度是大致恒定的，约为140μm。
此外，开口8穿透附加膜3，并且垂直正对接触块5。这些开口8用于使接触块5与天线端子和/或电子器件(特别是设计容纳该器件的微型芯片)的接触区电连接。图1示出了借助导线9的连接装置。
根据本发明，附加膜3还包括一个或几个孔20、21、22、23。这些孔垂直正对一个或几个电路元件。在不构成附加膜3上的横向开口的意义上来说，这些孔优选是为非开放的。因此，别有用心的人无法通过将光导向垂直正对孔的电路元件来实施光侵蚀。在本发明的某些方法实施例中，这些非开放孔在向附加膜的一个表面开放这个意义上是无效孔。在本发明的其它实施例中，非开放孔并非无效孔，并在附加膜3上形成空腔。孔的构型可以是任意的，如带有矩形或方形截面的柱形，或带有矩形或方形截面并且可能带有截头底部的锥形。它们在附加膜3顶表面的水平上的截面限定了大约100μm2的面积，它们的深度大于或等于密封膜6的厚度，密封膜6的厚度大于或等于10μm。
图2-8示出了符合本发明的各种实施例，为了方便地看到孔，切开了有源膜2和附加膜3。
在图2所示的实施例中，直的圆柱形孔20设置在密封次膜6中。该孔20在附加膜3中是非开放的并且无效的。然而，其穿过密封次膜6并与有源膜2的有源表面4相联系。
在图3所示的实施例中，棱锥形孔21设置在保护次膜7中。该孔21在所述次膜7中是非开放的且无效的，更不必说在附加膜3中了。它在与有源膜2的活性表面4相对的附加膜3的表面开口。
在图4所示的实施例中，图3所示类型的孔21设置在保护次膜7中。该孔21垂直正对于孔20，孔20与图2中所示的类似并与孔21相对应。
在图5所示的实施例中，棱锥形孔22设置在保护次膜7中。该孔22是非开放的，并在附加膜3中形成空腔。该空腔在保护次膜7中形成。该空腔受到密封次膜6的限制。
在图6所示的实施例中，类似于图5所示的孔22垂直对应于设置于密封次膜6中的孔20，孔20类似于图2中所示的孔。所有的孔20，22在附加膜3中形成无效的非开放孔。
在图7所示的实施例中，非开放孔23设置在附加次膜7中。该孔23是圆锥形的并且在其基部截头。孔23限定了容纳颗粒24的空腔，颗粒24的硬度优选是大于或等于有源膜2的有源次膜的硬度。该颗粒24可以是球形的微小圆球，其尺寸可以调整以使孔23的壁阻挡所述颗粒24。
在图8所示的实施例中，图7所示类型的孔23垂直对应于图2所示的类似的孔20。成组的孔20和23在附加膜3中形成非开放无效孔，其开口在有源膜2的有源表面上开放。在这种情况下，颗粒24优选比图7所示的颗粒24的尺寸大。事实上，在图8所示的实施例中，在该例中的颗粒24与电路元件直接接触，颗粒24突出于这些元件之上。
因此，如果别有用心的人试图例如通过RIE侵蚀而接近与本发明相符合的器件的集成电路和图2所述类型的集成电路，与孔20垂直正对的电路元件将会被破坏。事实上，RIE侵蚀针对分子膜逐个地进行并平行于一个平面，即附加膜3的平面。此外，当达到密封次膜6的水平时，在孔20的水平上与电路元件形成化合物。这些化合物由于离子轰击而被破坏，而别有用心的人也无法使这种破坏停止。最终，将不可能获取电路中保存的秘密
同样的情况也会发生在图3-8所示类型的器件1上。
然而，应该注意：当符合本发明的器件1带有在附加膜3的表面看不见的孔20、22或23类型的孔时，别有用心的人一开始就无法知道该器件是否有孔且孔位于何处，从而就不能避免电路元件被破坏。
另一方面，应该注意：如果孔包含类似于颗粒24的颗粒且别有用心的人开始抛光，抛光旋转盘将相对于有源表面向后压微小颗粒，而该微小颗粒的硬度大于或等于有源次膜的硬度，则该颗粒破坏其所突出的电路元件，即有源膜2，使得无法获取电路中所包含的秘密。
此外，为了生产符合本发明的器件1，采用称为晶片的半导体材料片段
图9的上部示出了带有数百个或实际上上千个集成电路31的传统晶片30。该图的下部示出了硅片段32。该硅片段32设计成通过一层聚酰亚胺封接到晶片30上，该层聚酰亚胺为夹在晶片30和片段32之间的中间片段23的形式。
在实践中，片段32上蚀刻有大量在图中看不出的非开放开口，用于形成符合本发明的装置1的开口8和非开放孔。
另一方面，非聚合形式的一层聚酰亚胺前身施加到传统晶片30的集成电路3 1的表面，晶片30在此之前涂覆了粘接促进剂。晶片30和叠加的聚酰亚胺前身层33被加热到大约80℃，从而使聚酰亚胺前身完全粘附到晶片上。类似于所述孔20的孔及允许接触块电连接的开口随后通过在前身层33上蚀刻形成。
随后，足以将所述晶片和所述聚酰亚胺前身层安装到片段32上，并且使这些新元件承受压力和温度循环，从而使聚酰亚胺与这些新元件的密封件聚合，以便获得带有符合本发明的多个器件1的半导体材料。
在颗粒24填加到孔23中的情况下，所述颗粒24例如沉积在保持大致水平的片段32上。这些颗粒随后由于重力而落入孔23中。由传统晶片和前身形成的组件随后以图9中所示方式竖直地安装到片段32上。
一旦封接好，通过微型机加工削薄该组件，本发明的器件1被切割并连续分开而安装在现有技术公知类型的模块中，该模块插入卡体中，从而获得符合本发明的受保护的微芯片卡和微芯片卡类型的便携物。
应该注意：各孔优选在给定半导体片段上的各集成电路上的位置互不相同，且数目较多并且为不同的类型，使得别有用心的人无法预先知道孔的数量和位置。

Claims (10)

1.集成电路器件(1)，包括：
有源膜(2)，包括由半导体材料形成的基本次膜和与电路集成为一体的有源次膜，有源次膜的表面构成所述有源膜(2)的一个有源表面(4)，所述集成的电路包括电路元件和所述有源表面(4)上的至少一个接触块(5)，
附加膜(3)，固定到所述有源表面(4)，所述附加膜(3)至少局部覆盖所述有源膜(2)的所述集成电路，所述附加膜(3)由保护次膜(7)和密封次膜(6)构成，所述保护次膜(7)借助密封次膜(6)密封到有源膜(2)的有源表面(4)上，
其特征在于，在附加膜中设置有孔(20，21，22，23)，所述孔(20，21，22，23)与至少一个电路元件垂直正对。
2.如权利要求1所述的器件，其特征在于，所述孔(20，21，22，23)是非开放孔。
3.如权利要求2所述的器件，其特征在于，所述孔(20，21)是无效孔。
4.如权利要求2所述的器件，其特征在于，所述孔(22，23)形成附加膜(3)的非开放空腔。
5.如权利要求1至4中的任一项所述的器件，其特征在于，孔(21)向附加膜(3)的与有源膜(2)的有源表面(4)相对的一个表面开口。
6.如权利要求1至3中的任一项所述的器件，其特征在于，孔(20)向有源膜(2)的有源表面(4)开口。
7.如权利要求1至3中的任一项所述的器件，其特征在于，所述孔(20，21，22，23)包含有颗粒(24)。
8.如权利要求7所述的器件，其特征在于，所述颗粒(24)的硬度大于或等于有源膜(2)的有源次膜的硬度。
9.微型芯片卡或微型芯片型卡的便携物，包括安装有如权利要求1所述器件的卡体。
10.半导体材料片段，其特征在于，其带有多个如权利要求1所述的器件(1)。
CNB008063788A 1999-04-19 2000-04-19 防止由附加膜的受控破坏形成的侵蚀的带集成电路的器件 Expired - Fee Related CN1184594C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9904916A FR2792440B1 (fr) 1999-04-19 1999-04-19 Dispositif a circuit integre securise contre des attaques procedant par destruction controlee d'une couche complementaire
FR99/04916 1999-04-19

Publications (2)

Publication Number Publication Date
CN1347535A CN1347535A (zh) 2002-05-01
CN1184594C true CN1184594C (zh) 2005-01-12

Family

ID=9544592

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008063788A Expired - Fee Related CN1184594C (zh) 1999-04-19 2000-04-19 防止由附加膜的受控破坏形成的侵蚀的带集成电路的器件

Country Status (9)

Country Link
US (1) US6576991B1 (zh)
EP (1) EP1183642B1 (zh)
JP (1) JP4566412B2 (zh)
CN (1) CN1184594C (zh)
AT (1) ATE226744T1 (zh)
DE (1) DE60000666T2 (zh)
ES (1) ES2185588T3 (zh)
FR (1) FR2792440B1 (zh)
WO (1) WO2000063836A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10029035C1 (de) * 2000-06-13 2002-02-28 Infineon Technologies Ag Verfahren zur Bearbeitung eines Wafers
FR2828334A1 (fr) * 2001-08-03 2003-02-07 Schlumberger Systems & Service Procede pour rendre connectable electriquement et mecaniquement un dispositif electrique ayant une face munie de plots de contacts
ATE477590T1 (de) * 2002-03-21 2010-08-15 Nxp Bv Halbleiterbauelement mit einer schutzenden sicherheitsbeschichtung und verfahren zu seiner herstellung
AU2003263433A1 (en) * 2002-09-17 2004-04-08 Axalto Sa Method of manufacturing a wafer assembly
US20050263596A1 (en) * 2004-05-12 2005-12-01 Solicore, Inc. Portable charger, including portable sleeve, for an electronically readable card
JP4581011B2 (ja) * 2008-01-25 2010-11-17 株式会社東芝 電気部品とその製造方法
FR2935061A1 (fr) * 2008-08-13 2010-02-19 St Microelectronics Rousset Dispositif de detection d'une attaque d'un circuit integre
JP5466102B2 (ja) * 2010-07-08 2014-04-09 セイコーインスツル株式会社 貫通電極付きガラス基板の製造方法及び電子部品の製造方法
CN117923411B (zh) * 2024-03-25 2024-07-12 成都凯天电子股份有限公司 一种碳化硅电容式压力传感器的制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2517165A1 (fr) * 1981-11-20 1983-05-27 Radiotechnique Compelec Procede pour munir d'un ecran un circuit electronique, et carte de paiement munie d'un ecran
FR2677785A1 (fr) * 1991-06-17 1992-12-18 Philips Composants Procede de fabrication d'une carte a microcircuit.
US5468990A (en) * 1993-07-22 1995-11-21 National Semiconductor Corp. Structures for preventing reverse engineering of integrated circuits
US5581445A (en) * 1994-02-14 1996-12-03 Us3, Inc. Plastic integrated circuit card with reinforcement structure for protecting integrated circuit module
FR2727227B1 (fr) * 1994-11-17 1996-12-20 Schlumberger Ind Sa Dispositif de securite actif a memoire electronique
JPH08213392A (ja) * 1995-02-01 1996-08-20 Oki Electric Ind Co Ltd 半導体素子及びその製造方法
JP2905736B2 (ja) * 1995-12-18 1999-06-14 株式会社エイ・ティ・アール光電波通信研究所 半導体装置
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US5898215A (en) * 1996-12-16 1999-04-27 Motorola, Inc. Microelectronic assembly with connection to a buried electrical element, and method for forming same
FR2767966B1 (fr) * 1997-08-28 1999-12-03 Schlumberger Ind Sa Dispositif a circuit integre securise et procede de fabrication
DE19741889C2 (de) * 1997-09-23 2000-06-08 Hoeft & Wessel Aktiengesellsch Baugruppe mit einem Datenspeicher und einem Beschädigungsdetektor
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
JP2000186931A (ja) * 1998-12-21 2000-07-04 Murata Mfg Co Ltd 小型電子部品及びその製造方法並びに該小型電子部品に用いるビアホールの成形方法
US6326698B1 (en) * 2000-06-08 2001-12-04 Micron Technology, Inc. Semiconductor devices having protective layers thereon through which contact pads are exposed and stereolithographic methods of fabricating such semiconductor devices

Also Published As

Publication number Publication date
FR2792440A1 (fr) 2000-10-20
US6576991B1 (en) 2003-06-10
DE60000666D1 (de) 2002-11-28
ES2185588T3 (es) 2003-05-01
JP4566412B2 (ja) 2010-10-20
FR2792440B1 (fr) 2001-06-08
WO2000063836A1 (fr) 2000-10-26
EP1183642A1 (fr) 2002-03-06
EP1183642B1 (fr) 2002-10-23
JP2003521757A (ja) 2003-07-15
CN1347535A (zh) 2002-05-01
DE60000666T2 (de) 2003-07-03
ATE226744T1 (de) 2002-11-15

Similar Documents

Publication Publication Date Title
CN1184594C (zh) 防止由附加膜的受控破坏形成的侵蚀的带集成电路的器件
US5998858A (en) Microcircuit with memory that is protected by both hardware and software
CN1197968A (zh) 反窜改集成电路
US6759736B2 (en) Semiconductor device comprising a security coating and smartcard provided with such a device
CN102257516B (zh) 用于使电子集成电路外壳免受物理或化学侵入的设备
US7489013B1 (en) Destructor integrated circuit chip, interposer electronic device and methods
US20040108811A1 (en) OLED Devices with Improved Encapsulation
KR100209259B1 (ko) Ic 카드 및 그 제조방법
US9935042B2 (en) Semiconductor package, smart card and method for producing a semiconductor package
WO2001059544A2 (en) Security module system, apparatus and process
CN1589507A (zh) 电子器件的封装
CN1770456A (zh) 具有探针阵列的电阻式存储装置及其制造方法
US20170047310A1 (en) Semiconductor package and method of manufacturing the same
WO1989001874A1 (en) Ic card
US11387195B2 (en) Electronic chip
KR20020021137A (ko) 반도체 메모리 칩 모듈
US7598622B2 (en) Encapsulation of a chip module
EP1039476A2 (en) Ferroelectric memory
CN1323448A (zh) 具有防止电磁辐射作用的集成电路芯片
US7834275B2 (en) Secure electronic entity such as a passport
TWI490925B (zh) 半導體裝置，製造半導體裝置之方法及具有半導體裝置之電子器具
CN1528019A (zh) 聚焦离子束(fib)传感器电路
CN112906442B (zh) 晶圆级超声波装置及其制造方法
CN1484813A (zh) 具显示装置之资料储存排列
JP2000112825A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: AXALTO CO., LTD.

Free format text: FORMER NAME OR ADDRESS: SCHLUMBERGER SYSTEMS

CP03 Change of name, title or address

Address after: Monte Carlo, France

Patentee after: Axalto S. A.

Address before: Monte Carlo, France

Patentee before: Schlumberger Industries

C56 Change in the name or address of the patentee

Owner name: SETEC OY

Free format text: FORMER NAME: AXALTO SA

CP03 Change of name, title or address

Address after: East France

Patentee after: Gemalto Sa

Address before: Monte Carlo, France

Patentee before: Axalto S. A.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050112

Termination date: 20140419