CN118302864A - 一种氮化物基半导体器件及其制造方法 - Google Patents

Abstract

一种氮化物基半导体器件，包括第一氮化物基半导体层、第二氮化物基半导体层、掺杂的氮化物基半导体层和栅极。所述掺杂的氮化物基半导体层设置在所述第二氮化物基半导体层之上，并且具有与所述第二氮化物基半导体层接触的外延部分和连接到并位于所述外延部分上的非晶态部分。栅极设置在掺杂的氮化物基半导体层的非晶态部分上。

Description

一种氮化物基半导体器件及其制造方法

技术领域

本公开涉及一种氮化物基半导体器件。更具体地，涉及一种具有非晶态部分的栅极结构的氮化物基半导体器件。

背景技术

近年来，对高电子迁移率晶体管(HEMTs)的深入研究非常普遍，尤其是在大功率开关和高频应用方面。III-氮化物基HEMT利用具有不同带隙的两种材料之间的异质结界面，形成量子阱结构，该结构容纳了二维电子气(2DEG)区，满足了高功率/频率器件的要求。除了HEMT之外，具有异质结构的器件的例子还包括异质结双极晶体管(HBT)、异质结场效应晶体管(HFET)和调制掺杂FET(MODFET)。

发明内容

根据本公开的一个方面，提供了一种氮化物基半导体器件。该氮化物基半导体器件包括第一氮化物基半导体层、第二氮化物基半导体层、掺杂的氮化物基半导体层和栅极。第二氮化物基半导体层设置在第一氮化物基半导体层上，并且具有大于第一氮化物基半导体层的带隙，以形成异质结和与异质结相邻的二维电子气(2DEG)区。所述掺杂的氮化物基半导体层设置在所述第二氮化物基半导体层之上，并且具有与所述第二氮化物基半导体层接触的外延部分和连接到并位于所述外延部分上的非晶态部分。栅极设置在掺杂的氮化物基半导体层的非晶态部分上。

根据本公开的一个方面，提供了一种制造氮化物基半导体器件的方法。该方法包括以下步骤。在衬底上形成第一氮化物基半导体层。在第一氮化物基半导体层上形成第二氮化物基半导体层。第二氮化物基半导体层具有大于第一氮化物基半导体层的带隙，从而形成异质结和与异质结相邻的二维电子气(2DEG)区。在第二氮化物基半导体层上形成包层掺杂的氮化物基半导体层。对包层掺杂的氮化物基半导体层进行退火处理，以使包层掺杂的氮化物基半导体层中的氢元素消散。对包层掺杂的氮化物基半导体层进行表面处理，使得包层掺杂的氮化物基半导体层的顶部被转换为掺杂的氮化物基半导体层的非晶态部分。栅极形成在掺杂的氮化物基半导体层的非晶态部分上。

根据本公开的一个方面，提供了一种氮化物基半导体器件。该氮化物基半导体器件包括第一氮化物基半导体层、第二氮化物基半导体层和栅极结构。第二氮化物基半导体层设置在第一氮化物基半导体层上，并且具有大于第一氮化物基半导体层的带隙，以形成异质结和与异质结相邻的二维电子气(2DEG)区。栅极结构设置在第二氮化物基半导体层之上。该栅极结构包括掺杂的氮化物基半导体层、栅极和阻挡层。掺杂的氮化物基半导体层与第二氮化物基半导体层接触。栅极设置在掺杂的氮化物基半导体层上。阻挡层设置在栅极和掺杂的氮化物基半导体层之间，使得掺杂的氮化物基半导体层中的氢元素在邻近于掺杂的氮化物基半导体层和阻挡层之间形成的界面的位置处积累。

通过上述配置，在本公开中，通过执行表面处理，掺杂的氮化物基半导体层的顶部的至少一部分被转换为非晶态部分。非晶态部分可以阻止氢元素的向上扩散，因此肖特基二极管/界面的电学性质不会受到氢元素的影响。此外，由于非晶态部分的电阻率大于掺杂的氮化物基半导体层的剩余部分，因此非晶态部分可以减少栅极泄漏并改善栅极结构的击穿电压，从而提高栅极结构的可靠性。由此本公开的氮化物基半导体器件可以具有良好的电学性能。

附图说明

结合附图，通过以下详细描述可以容易地理解本公开的各方面。应当注意，各种特征可能未按比例绘制。即，为了清楚地讨论，可以任意地增大或减小各种特征的尺寸。下面参照附图更详细地描述本公开的实施例，其中：

图1A是根据本公开实施例的氮化物基半导体器件的垂直截面图；

图1B是图1A中的区域的放大垂直截面图；

图2A、图2B、图2C和图2D示出了根据本公开实施例的用于制造半导体封装器件的方法的不同阶段。

图3是根据本公开实施例的氮化物基半导体器件的垂直截面图；

图4是根据本公开实施例的氮化物基半导体器件的垂直截面图；

图5是根据本公开实施例的氮化物基半导体器件的垂直截面图；

图6是根据本公开实施例的氮化物基半导体器件的垂直截面图；

图7是根据本公开实施例的氮化物基半导体器件的垂直截面图；

图8是根据本公开实施例的氮化物基半导体器件的垂直截面图；

图9是根据本公开实施例的氮化物基半导体器件的垂直截面图；以及，

图10是根据本公开实施例的氮化物基半导体器件的垂直截面图。

具体实施方式

在整个附图和详细说明中使用共同的附图标记来表示相同或相似的部件。从下面结合附图的详细描述将容易地理解本公开的实施例。

诸如“上”、“上方”、“下方”、“上面”、“左”、“右”、“下面”、“顶部”、“底部”、“垂直”、“水平”、“侧”、“较高”、“较低”、“上部”、“之上”、“之下”等空间描述是针对相关附图中所示的(多个)部件的取向相对于某个部件或某部件组、或者部件或部件组的某个平面而指定的。应当理解，本文中使用的空间描述仅用于说明的目的，并且本文中描述的结构的实际实施方式可以以任何取向或方式在空间上布置，只要不因这种布置而偏离本公开的实施例的优点即可。

此外，应当注意，在真实器件中，被描绘为大致矩形的各种结构的真实形状可以由于器件制造条件而是弯曲的、具有圆形边缘、具有稍微不均匀的厚度等。直线和直角仅为了便于表示层和特征而使用。

在以下描述中，将半导体封装器件/晶片/封包及其制造方法等作为优选示例来阐述。对于本领域技术人员显而易见的是，在不脱离本公开的范围和精神的情况下可以进行修改，包括添加和/或替换。可以省略具体细节以便不模糊本公开；然而，本公开被写成使得本领域技术人员能够在无需过度实验的情况下实践本文的教导。

图1A是根据本公开实施例的氮化物基半导体器件1A的垂直截面图。图1B是图1A中区域A的放大垂直截面图。氮化物基半导体器件1A包括衬底10、氮化物基半导体层20、30、栅极结构(包括掺杂的氮化物基半导体层40A和栅极50)、介电层60和电极70、80。

衬底10可以是半导体衬底。衬底10的示例性材料可以包括但不限于硅、SiGe、碳化硅、砷化镓、p掺杂的硅、n掺杂的硅、蓝宝石、绝缘体上的半导体，例如绝缘体上硅(SOI)，或其他合适的衬底材料。在一些实施例中，衬底10可以包括但不限于第III族元素、第IV族元素、第V族元素或其组合(例如，III-V化合物)。在其他实施例中，衬底10可以包括但不限于一个或多个其他特征，诸如掺杂区、埋层、外延(EPI)层或其组合。

在一些实施例中，氮化物基半导体器件1A可以包括缓冲层(未示出)。缓冲层设置在衬底10和氮化物基半导体层20之间。缓冲层可以减少衬底10和氮化物基半导体层20之间的晶格和热失配，从而消除由于失配/差异引起的缺陷。缓冲层可以包括III-V化合物。III-V化合物可以包括但不限于铝、镓、铟、氮或其组合。于是缓冲层的示例性材料还可以包括但不限于GaN、AlN、AlGaN、InAlGaN或其组合。

在一些实施例中，氮化物基半导体器件1A还可以包括成核层(未示出)。成核层可以形成在衬底10和缓冲层之间。成核层可以提供构造为提供过渡，以适应衬底10和缓冲层的III-氮化物层之间的失配/差异。成核层的示例性材料可以包括但不限于AlN或其合金。

氮化物基半导体层20可以设置在衬底10上/之上/上方。氮化物基半导体层30可以设置在氮化物基半导体层20之上。氮化物基半导体层20的示例性材料可以包括但不限于氮化物或III-V族化合物，例如GaN、AlN、InN、In_xAl_yGa_(1-x-y)N其中x+y≤1，Al_xGa_(1-x)N其中x≤1。例如但不限于氮化物或III-V族化合物，例如GaN、AlN、InN、In_xAl_yGa_(1-x-y)N其中x+y≤1，Al_yGa_(1-y)N其中y≤1。

氮化物基半导体层20和30的示例性材料被选择为使得氮化物基半导体层30具有大于/高于氮化物基半导体层20的带隙(即，禁带宽度)，这导致其电子亲和力彼此不同并在其间形成异质结。例如，当氮化物基半导体层20是具有约3.4eV带隙的非掺杂GaN层时，氮化物基半导体层30可被选择为具有约4.0eV带隙的AlGaN层。因此，氮化物基半导体层20和30可以分别用作沟道层和势垒层。在沟道和势垒层之间的结合界面处产生三角势垒势，使得电子在三角形势垒中积累，从而产生与异质结相邻的二维电子气(2DEG)区域。因此，氮化物基半导体器件1A可包括至少一个GaN基高电子迁移率晶体管(HEMT)。

为了获得增强模式器件，通常在此类器件中使用包括p型掺杂GaN层和栅极的栅结构。在p型掺杂GaN层和栅极之间可以形成肖特基接口/二极管。肖特基二极管的导通电压低，有利于实现快速开关器件。通常，为了获得更好的器件性能，通常在形成栅极结构之后执行退火工艺。然而，p型掺杂GaN层中的氢元素会通过退火过程向上扩散到肖特基界面/二极管附近的位置。肖特基界面/二极管附近氢元素的存在会导致其电学性能恶化。

另一方面，根据实际需求，需要在器件中使用具有高空穴浓度的p型掺杂GaN层。然而，由于制造因素，很难获得具有高空穴浓度的p型掺杂GaN层。具体来说，在p型掺杂GaN层的形成过程中，通常使用氢(H2)气体作为载流子气体。P型掺杂剂/受体，例如镁，可以与所结合的氢形成非常稳定的络合物，从而被钝化。因此，p型掺杂GaN层下的2DEG区域的区域不能被完全耗尽。Mg-H复合体的存在严重影响了p型掺杂GaN层的电学性质，限制了器件的应用。

至少为了克服上述问题，本公开提供了一种新的结构。

具体来说，在栅极结构的形成期间，首先形成包层掺杂的氮化物基半导体层，其中在形成包层掺杂的氮化物基半导体层期间施加H2气体。这样一些氢元素将保留在包层掺杂的氮化物基半导体层中。然后，对包层掺杂的氮化物基半导体层进行原位热处理(即，原位快速热处理，RTP)，使得大部分氢元素将从包层掺杂的氮化物基半导体层中消散/移除，而一小部分氢元素仍保留在包层掺杂的氮化物基半导体层中。“原位退火法”是指当薄膜在给定的环境条件下生长时，在不改变除温度以外的其他环境参数(如气压)的情况下直接对薄膜进行退火热处理。在一些实施例中，包层掺杂的氮化物基半导体层可以掺杂p型掺杂剂，其中p型掺杂剂的类型可以是镁。由于去除了大部分的氢元素，可以大大降低形成氢络合物的几率，如镁氢络合物，从而提高了包层掺杂的氮化物基半导体层中p型掺杂的激活速度。

随后对包层掺杂的氮化物基半导体层进行表面处理，例如等离子体处理，从而将其包层顶部转变为包层非晶态部分。包层掺杂的氮化物基半导体层的包层底部可以用作包层外延部分。更具体地，通过对包层顶部进行表面处理，将破坏包层顶部原有的晶格结构，从而使包层顶部处于非晶态。另一方面，包层底部不受表面处理的影响，因此包层底部可以保持其原有的格子结构。因此，包层非晶态部分的缺陷密度大于包层外延部分的缺陷密度，并且包层非晶态部分的晶体取向类型数大于包层外延部分的晶体取向类型。由于包层外延部分和包层非晶态部分分是由相同的包层掺杂的氮化物基半导体层制造的，所以包层外延部分和包层非晶态部分分可以包括相同的III-V族材料。

接下来，对包层掺杂的氮化物基半导体层进行刻蚀处理，从而形成包括非晶态部分404A和外延部分402A的掺杂的氮化物基半导体层40A。应该注意的是，表面处理的目的是破坏包层顶部的原始格子结构。因此，形成的非晶态部分404A的电阻率大于外延部分402A。然后，在非晶态部分404A上形成栅极50，使得在它们之间形成肖特基界面IF1。然后，可以获得包括掺杂的氮化物基半导体层40A和栅极50的栅结构。

此后，可以在栅极结构的两个相背侧形成电极70、80。参照图1B，对所得到的结构执行另一种退火工艺，使得外延部分402A中剩余的氢元素H向上扩散。剩余的氢元素H可以被非晶态部分404A阻挡。因此，非晶态部分404A可以用作阻挡层。非晶态部分404A被形成为从掺杂的氮化物基半导体层40A的顶表面TS延伸，以形成与外延部分402A的界面IF2。剩余的氢元素H将聚集在界面IF2附近的位置。P型掺杂剂P将与邻近界面IF2的剩余氢元素H形成多个络合物Cx。因此，肖特基界面IF1的特性不会受到氢元素H的影响。

另一方面，掺杂的氮化物基半导体层40A中的p型掺杂P也会由于上述另一种退火工艺而向上扩散，并且p型掺杂P也可以被非晶态部分404A阻挡而不是离开外延部分402A。因此，p型掺杂剂P的活化率可以维持在较高水平。

回到图1A，非晶态部分404A的厚度t2可由表面处理的功率确定。非晶态部分404A的厚度被控制为小于外延部分402A的厚度。如果非晶态部分404A的厚度T2太厚，则可以提高非晶态部分404A对氢元素的阻挡能力，但肖特基界面IF1的质量会下降。如果非晶态部分404A的厚度T2太薄，则非晶态部分404A对氢元素的阻挡能力将较低，但肖特基界面IF1的质量将得到改善。在一些实施例中，非晶态部分404A与外延部分402A的厚度比(T2/T1)可以控制在约0.05至约0.35的范围内；因此，对氢元素的阻断能力与肖特基界面IF1发射质量之间的权衡是净正增益。

掺杂的氮化物基半导体层40A设置在氮化物基半导体层30上/之上/上方。外延部分402A与氮化物基半导体层30接触。非晶态部分404A位于外延部分402A上/之上/上方。非晶态部分404A的轮廓可以由至少一个参数来确定，例如温度或压力。在实施例中，非晶态部分404A的轮廓可以是矩形轮廓，并且非晶态部分404A的厚度是均匀的。

栅极50设置在掺杂的氮化物基半导体层40A上方。栅极50与掺杂的氮化物基半导体层40A的非晶态部分404A接触。掺杂的氮化物基半导体层40A的宽度大于栅极50的宽度。在一些实施例中，掺杂的氮化物基半导体层40A的宽度基本上与栅极50的宽度相同。掺杂的氮化物基半导体层40A和栅极50的宽度的关系取决于器件设计。

在图1A的示例性说明中，氮化物基半导体器件1A是增强模式器件，当栅极50处于近似零偏压时，该增强模式器件处于常断状态。具体地说，掺杂的氮化物基半导体层40A可与氮化物基半导体层30形成至少一个p-n结以耗尽2DEG区，使得对应于相应栅极50下方位置的2DEG区的至少一个区具有与2DEG区的其余部分不同的特性(例如，不同的电子浓度)，从而被阻挡。

由于这种机制，氮化物基半导体器件1A具有常断特性。换言之，当没有施加到栅极50的电压或者施加到栅极50的电压小于阈值电压(即，在栅极50下方形成反型层所需的最小电压)时，栅极50下方的2DEG区被保持阻塞，没有电流流过。

在一些实施例中，可以省略掺杂的氮化物基半导体层40A，这样氮化物基半导体器件1A就是耗尽型器件，这意味着氮化物基半导体器件1A在零栅极电压下处于常通状态。

掺杂的氮化物基半导体层40A可以是p型掺杂III-V半导体层。掺杂的氮化物基半导体层40A的示例性材料可以包括但不限于p掺杂的III-V族氮化物半导体材料，例如p型GaN、p型AlGaN、p型InN、p型AlInN、p型InGaN、或其组合。在一些实施例中，通过使用诸如Be、Zn、Cd和Mg的p型杂质来获得p掺杂材料。在一些实施例中，氮化物基半导体层20包括未掺杂的GaN，而氮化物基半导体层30包括AlGaN，并且掺杂的氮化物基半导体层40A是p型GaN层，其可以使下层的能带结构向上弯曲，并耗尽2DEG区的相应区域，从而使氮化物基半导体器件1A处于关断状态。

栅极50的示例性材料可以包括金属或金属化合物。栅极50可以形成为相同或不同组合物的单层或多层。金属或金属化合物的示例性材料可以包括，例如，但不限于，W、Au、Pd、Ti、Ta、Co、Ni、Pt、Mo、TiN、Tan、金属合金或其化合物、或其他金属化合物。

介电层60设置在氮化物基半导体层30和栅极结构上/之上/上方。介电层60覆盖氮化物基半导体层30和栅极50。介电层60的材料可以包括但不限于电介质材料。例如，介电层60可以包括但不限于SiNx、SiOx、Si3N4、SiON、SiC、SiIBN、SiCBN、氧化物、氮化物、等离子体增强氧化物(PEOX)或其组合。在一些实施例中，介电层60可以是多层结构，诸如Al₂O₃/SiN、Al₂O₃/SiO₂、AlN/SiN、AlN/SiO₂或其组合的复合介电层。

在一些实施例中，可选的介电层可以由单层或多层介电材料形成。示例性介电材料可以包括但不限于一个或多个氧化物层、SiO_x层、SiN_x层、高k介电材料(例如，HfO₂、Al₂O₃、TiO₂、HfZrO、Ta₂O₃、HfSiO₄、ZrO₂、ZrSiO₂等)或其组合。

电极70和80可以设置在氮化物基半导体层14上/之上/上方。掺杂的氮化物基半导体层40A和栅极50位于电极70、80之间。介电层60具有多个通孔TH。电极70和80通过通孔TH穿透介电层60，从而与氮化物基半导体层30接触。在一些实施例中，电极70可以用作源电极。在一些实施例中，电极70可以用作漏电极。在一些实施例中，电极80可以用作源电极。在一些实施例中，电极80可以用作漏电极。电极70和80的作用取决于器件设计。

在一些实施例中，电极70和80可以包括但不限于金属、合金、掺杂的半导体材料(例如掺杂的晶体硅)、诸如硅化物和氮化物的化合物、其他导体材料或其组合。电极70和80的示例性材料可以包括例如但不限于钛、铝硅、锡或其组合。电极70和80中的每一个可以是单层或相同或不同成分的多层。电极70和80与氮化物基半导体层30形成欧姆接触。此外，可以通过将钛、铝或其他合适的材料施加到电极70和80来实现欧姆接触。在一些实施例中，电极70和80中的每一个由至少一个保形层和导电填充形成。保形层可以包裹导电填料。保形层的示例性材料可以包括，例如，但不限于，钛、钽、锡、铝、金、铝、硅、镍、铂或其组合。导电填充的示例性材料例如可以包括但不限于AlSi、AlCu或其组合。

制造半导体封装器件1A的方法的不同阶段在下面描述的图2A、图2B、图2C和图2D中示出。下文中，沉积技术可以包括例如但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)、金属有机CVD(MOCVD)、等离子体增强CVD(PECVD)、低压CVD(LPCVD)、等离子体辅助气相沉积、外延生长或其他合适的工艺。

参照图2A，使用沉积技术顺序地在衬底10上/之上/上方形成氮化物基半导体层20、30。

参照图2B，在氮化物基半导体层30上/之上/上方形成包层掺杂的氮化物基半导体层90。对包层掺杂的氮化物基半导体层90进行原位退火处理，使得包层掺杂的氮化物基半导体层90中的大多数氢元素H从包层掺杂的氮化物基半导体层90消散。例如，原位退火过程可以是原位快速加热过程。包层掺杂的氮化物基半导体层90中的大部分氢元素将通过退火工艺消散，而一小部分氢元素仍保留在包层掺杂的氮化物基半导体层90中。

参照图2C，对退火后的包层掺杂的氮化物基半导体层90进行表面处理ST，使得包层掺杂的氮化物基半导体层90的顶部被转换为包层非晶态部分AP，并且包层掺杂的氮化物基半导体层90的底部可以用作底部外延部分EP。在一些实施例中，表面处理ST可以包括Ar(Ar)等离子体处理。

参照图2D，对包层掺杂的氮化物基半导体层90进行蚀刻处理以去除其过剩部分，从而形成外延部分402A和非晶态部分404A。因此，形成了包括外延部分402A和非晶态部分404A的掺杂的氮化物基半导体层40A。栅极50形成在掺杂的氮化物基半导体层40A的非晶态部分404A上/之上/上方。此后，可以顺序形成介电层60和电极70、80，从而获得图1A中的氮化物基半导体器件1A。

图3是根据本公开实施例的氮化物基半导体器件1B的垂直截面图。除了非晶态部分404B的厚度不均匀，并且电极70和栅极50之间的距离小于电极80和栅极50之间的距离，氮化物基半导体器件1B类似于参考图1A描述和图示的氮化物基半导体器件1A。具体地说，掺杂的氮化物基半导体层40B具有两个相背的面S1、S2。非晶形部404B的厚度沿着从侧S1到侧S2的方向逐渐减小。栅极50设置在非晶形部分404B的相对较厚的部分上。因此，非晶态部分404B的厚度分布可以根据栅极50的位置来调整，从而肖特基接口/二极管IF1可以被完全保护而不受非晶态部分404B的影响。在外延部分402B和非晶态部分404B之间形成的界面IF2可以是弯曲的。

图4是根据本公开实施例的氮化物基半导体器件1C的垂直截面图。除了非晶态部分404C具有三角形轮廓之外，氮化物基半导体器件1C类似于参考图4描述和图示的氮化物基半导体器件1B。

图5是根据本公开实施例的氮化物基半导体器件1D的垂直截面图。除了非晶态部分404D具有梯形轮廓之外，氮化物基半导体器件1D类似于参考图5描述和图示的氮化物基半导体器件1B。

图6是根据本公开实施例的氮化物基半导体器件1E的垂直截面图。除了非晶态部分404E具有不同厚度的子部P1至P3之外，氮化物基半导体器件1E类似于参考图1A描述和图示的氮化物基半导体器件1A。子部分P1的厚度大于子部分P2的厚度，并且子部分P2的厚度大于子部分P3的厚度。因此，非晶态部分404E可以具有台阶轮廓。子部分P2位于子部分P1、P3之间。子部分P2位于栅极50的正下方。

图7是根据本公开实施例的氮化物基半导体器件1F的垂直截面图。除了非晶态部分404E具有子部分P1至P3之外，氮化物基半导体器件1F类似于参考图1A描述和图示的氮化物基半导体器件1A。部分P2比部分P1、P3薄。部分P2位于部分P1、P3之间，并且部分P2位于栅极50的正下方。

图8是根据本公开实施例的氮化物基半导体器件1G的垂直截面图。除了非晶态部分404G具有子部分P1至P3之外，氮化物基半导体器件1G类似于参考图1A描述和图示的氮化物基半导体器件1A。部分P2比部分P1、P3厚。部分P2位于部分P1、P3之间，并且部分P2位于栅极50的正下方。

图9是根据本公开实施例的氮化物基半导体器件1G的垂直截面图。除了非晶态部分404H具有多个分离的子部分之外，氮化物基半导体器件1H类似于参考图1A描述和图示的氮化物基半导体器件1A。这些子部分以相等的间隔排列。虽然栅极50仍然与外延部分402H接触，肖特基界面IF1可能会受到残留氢元素的影响，但非晶态部分404H仍然可以阻挡大部分残留的氢元素。由于栅极50与外延部分402H之间的接触面积增大，因此可以提高肖特基接口IF1的电特性。

图10是根据本公开实施例的氮化物基半导体器件1I的垂直截面图。除了外延部分402I围绕非晶态部分404I，使得非晶态部分404I和外延部分402I的顶表面共同形成掺杂的氮化物基半导体层40I的顶表面之外，氮化物基半导体器件1I类似于参考图1A描述和图示的氮化物基半导体器件1A。

基于以上描述，在本发明中，在形成掺杂的氮化物基半导体层的过程中，对包层掺杂的氮化物基半导体层进行预退火工艺，使得包层掺杂的氮化物基半导体层中的大部分氢元素可以从包层掺杂的氮化物基半导体层中消散，这有利于提高掺杂的氮化物基半导体层中掺杂的活化率。

接下来，通过对退火后的包层掺杂的氮化物基半导体层的顶部进行表面处理，使得顶部可以被转换为具有高电阻率的非晶态部分。在栅极结构中引入高阻的非晶态部分，可以减少栅漏电流，提高栅极结构的击穿电压，从而提高栅极结构的可靠性。然后，对所得到的结构进行后退火处理。掺杂的氮化物基半导体层中剩余氢元素的热扩散将被非晶态部分阻挡，因此，氢元素扩散到肖特基界面附近的可能性可以大大降低。结果，本公开的氮化物基半导体器件具有良好的电学性能。

所选择和描述的实施例是为了最好地解释本公开的原理及其实际应用，从而使本领域的其他技术人员能够理解本公开的各种实施例以及适合于预期的特定用途的各种修改。

如本文所用且未另外定义的，术语“基本上”、“基本”、“大致”和“大约”用于描述和说明小的变化。当与事件或境况结合使用时，这些术语可以涵盖事件或境况精确发生的实例以及事件或境况大致接近地发生的实例。例如，当结合数值使用时，这些术语可以涵盖小于或等于该数值的±10％的变化范围，诸如小于或等于±5％、小于或等于±4％，小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。术语“基本上共面”可以指沿同一平面放置的微米内的两个表面，诸如沿同一平面放置的40μm内、30μm内、20μm内、10μm内或1μm内。

如本文所用，除非上下文另有明确规定，否则单数术语“一个”、“一”和“该”可包括复数指代。在一些实施例的描述中，一个部件设置“在另一部件上”或“在另一部分之上”可以涵盖其中前一部件直接在后一部件上(例如与后一部件物理接触)的情况，以及一个或多个中间部件位于前一部件与后一部件之间的情况。

虽然参考本公开的具体实施例对本公开进行了描述和图示，但这些描述和说明并不是限制性的。本领域技术人员应当理解，在不脱离由所附权利要求定义的本公开的真实精神和范围的情况下，可以进行各种改变以及可以替换等同物。图示可以不一定按比例绘制。由于制造工艺和公差，在本公开中的艺术再现和实际设备之间可能存在差异。此外，应当理解，由于诸如保形沉积、蚀刻等的制造工艺，实际器件和层可以偏离附图的矩形层描绘，并且可以包括带角度表面或边缘、圆角等。可能存在没有具体示出的本公开的其它实施例。说明书和附图应被认为是说明性而非限制性的。可以进行修改以使特定情况、材料、物质的成分、方法或工艺适应本公开的目的、精神和范围。所有这种修改旨在处于所附权利要求的范围之内。虽然已经参照以特定顺序执行的特定操作描述了本文所公开的方法，但应当理解，在不脱离本公开的教导的情况下，这些操作可以被组合、细分或重新排序以形成等同的方法。因此，除非本文具体指出，否则操作的顺序和分组是非限制性的。

Claims (25)

1.一种氮化物基半导体器件，其特征在于，包括：

第一氮化物基半导体层；

第二氮化物基半导体层，设置在所述第一氮化物基半导体层上，并且具有大于所述第一氮化物基半导体层的带隙的带隙，以形成异质结和与所述异质结相邻的二维电子气(2DEG)区；

掺杂的氮化物基半导体层，其设置在所述第二氮化物基半导体层之上，并且具有与所述第二氮化物基半导体层接触的外延部分和连接并位于所述外延部分上的非晶态部分；以及

栅极，设置在掺杂的氮化物基半导体层的非晶态部分上。

2.如权利要求1所述的氮化物基半导体器件，其特征在于，所述非晶态部分的缺陷密度大于所述外延部分的缺陷密度。

3.如权利要求1所述的氮化物基半导体器件，其特征在于，所述非晶态部分的厚度小于所述外延部分的厚度。

4.如权利要求3所述的氮化物基半导体器件，其特征在于，所述非晶态部分与所述外延部分的厚度比在约0.05至约0.35的范围内。

5.如权利要求1所述的氮化物基半导体器件，其特征在于，所述非晶态部分从所述掺杂的氮化物基半导体层的顶表面向下延伸，以形成与所述外延部分的界面。

6.如权利要求5所述的氮化物基半导体器件，其特征在于，所述掺杂的氮化物基半导体层的外延部分包括与所述界面相邻的多个氢元素。

7.如权利要求1所述的氮化物基半导体器件，其特征在于，所述非晶态部分的厚度是均匀的。

8.如权利要求7所述的氮化物基半导体器件，其特征在于，所述非晶态部分具有矩形轮廓。

9.如权利要求1所述的氮化物基半导体器件，其特征在于，所述非晶态部分的厚度不均匀。

10.如权利要求9所述的氮化物基半导体器件，其特征在于，所述掺杂的氮化物基半导体层具有第一侧和与所述第一侧相背的第二侧，其中所述非晶态部分的厚度沿着从所述第一侧到所述第二侧的方向逐渐减小。

11.如权利要求9所述的氮化物基半导体器件，其特征在于，所述非晶态部分具有三角形轮廓或梯形轮廓。

12.如权利要求9所述的氮化物基半导体器件，其特征在于，所述非晶态部分具有不同厚度的子部分。

13.如权利要求1所述的氮化物基半导体器件，其特征在于，所述非晶态部分的电阻率大于所述外延部分的电阻率。

14.如权利要求1所述的氮化物基半导体器件，其特征在于，还包括覆盖所述掺杂的氮化物基半导体层和所述栅极的介电层。

15.如权利要求1所述的氮化物基半导体器件，其特征在于，还包括设置在所述第二氮化物基半导体层上的两个电极，其中所述掺杂的氮化物基半导体层和所述栅极位于所述两个电极之间。

16.一种氮化物基半导体器件的制造方法，其特征在于，包括：

在衬底上形成第一氮化物基半导体层；

在所述第一氮化物基半导体层上形成第二氮化物基半导体层，其中所述第二氮化物基半导体层具有大于所述第一氮化物基半导体层的带隙，以形成异质结和与所述异质结相邻的二维电子气(2DEG)区；

在第二氮化物基半导体层上形成包层掺杂的氮化物基半导体层；

对所述包层掺杂的氮化物基半导体层进行退火处理，使得所述包层掺杂的氮化物基半导体层中的至少一部分氢元素耗散；

对所述包层掺杂的氮化物基半导体层进行表面处理，使得所述包层掺杂的氮化物基半导体层的顶部被转换为掺杂的氮化物基半导体层的非晶态部分；

在掺杂的氮化物基半导体层的非晶态部分上形成栅极。

17.如权利要求16所述的方法，其特征在于，所述非晶态部分下的所述包层掺杂的氮化物基半导体层的剩余部分用作所述掺杂的氮化物基半导体层的外延部分。

18.如权利要求17所述的方法，其特征在于，所述非晶态部分与所述外延部分的厚度比在约0.05至约0.35的范围内。

19.如权利要求17所述的方法，其特征在于，所述非晶态部分的电阻率大于所述外延部分的电阻率。

20.如权利要求17所述的方法，其特征在于，所述表面处理包括Ar等离子体处理。

21.一种氮化物基半导体器件，其特征在于，包括：

第一氮化物基半导体层；

第二氮化物基半导体层，设置在所述第一氮化物基半导体层上，并且具有大于所述第一氮化物基半导体层的带隙，以形成异质结和与所述异质结相邻的二维电子气(2DEG)区；

设置在所述第二氮化物基半导体层上的栅极结构，其中所述栅极结构包括：

与第二氮化物基半导体层接触的掺杂的氮化物基半导体层；

设置在掺杂的氮化物基半导体层上的栅极；以及

阻挡层，设置在栅极和掺杂的氮化物基半导体层之间，使得掺杂的氮化物基半导体层中的氢元素在邻近形成在掺杂的氮化物基半导体层和阻挡层之间的界面的位置处积累。

22.如权利要求21所述的氮化物基半导体器件，其特征在于，掺杂的氮化物基半导体层和阻挡层包括相同的III-V族材料。

23.如权利要求21所述的氮化物基半导体器件，其特征在于，阻挡层处于非晶态。

24.如权利要求23所述的氮化物基半导体器件，其特征在于，阻挡层的晶体取向类型的数量大于掺杂的氮化物基半导体层的类型。

25.如权利要求21所述的氮化物基半导体器件，其特征在于，所述掺杂的氮化物基半导体层掺杂有p型掺杂剂，使得所述p型掺杂剂中的每一个与邻近所述界面的氢元素之一形成络合物。