CN118282325A - Rc振荡器 - Google Patents
Rc振荡器 Download PDFInfo
- Publication number
- CN118282325A CN118282325A CN202211709872.6A CN202211709872A CN118282325A CN 118282325 A CN118282325 A CN 118282325A CN 202211709872 A CN202211709872 A CN 202211709872A CN 118282325 A CN118282325 A CN 118282325A
- Authority
- CN
- China
- Prior art keywords
- current
- bias
- bias current
- transistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 146
- 230000010355 oscillation Effects 0.000 claims abstract description 14
- 238000007599 discharging Methods 0.000 claims description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 8
- 101150070189 CIN3 gene Proteins 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000007493 shaping process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Abstract
本公开涉及一种RC振荡器,其包括:偏置电路,被配置为产生第一偏置电流和第二偏置电流,并且输出与作为第一偏置电流和第二偏置电流之和的总偏置电流成比例的充电电流,其中第一偏置电流与第二偏置电流之比具有正温度系数;以及振荡电路,被配置为利用所述偏置电路输出的所述充电电流来对电容进行周期性充电,并且将流过第二偏置电流或与其成比例的电流的电阻两端的电压作为基准电压来与电容上的充电电压进行比较,从而得到周期性振荡的时钟信号。本公开如上所述地采用这样两个偏置电流来得到电容的充电电流和与充电电压进行比较的基准,能够使得电容的充电时间具有负温度系数,补偿后续电路延时的正温度系数,实现低温漂的RC振荡器。
Description
技术领域
本公开涉及集成电路领域,特别是涉及一种RC振荡器。
背景技术
片内RC振荡器由于低成本、低功耗等优点而在生物医疗、MCU、无线传感等领域有着广泛的应用。现有的RC振荡器的振荡频率与其包含的比较器和数字逻辑电路的延时有关,然而该延时受到温度的影响很大,导致在不同温度下频率的差异很大,可能影响整个芯片的功能和性能。
由此,需要一种低温漂的RC振荡器。
发明内容
本公开要解决的一个技术问题是提供一种低温漂的RC振荡器。
根据本公开的第一个方面,提供了一种RC振荡器,包括:偏置电路,被配置为产生第一偏置电流和第二偏置电流,并且输出与作为所述第一偏置电流和所述第二偏置电流之和的总偏置电流成比例的充电电流,其中所述第一偏置电流与所述第二偏置电流之比具有正温度系数;以及振荡电路,被配置为利用所述偏置电路输出的所述充电电流来对电容进行周期性充电,并且将流过所述第二偏置电流或与其成比例的电流的电阻两端的电压作为基准电压来与所述电容上的充电电压进行比较,从而得到周期性振荡的时钟信号。
可选地,所述偏置电路包括:第一偏置电流模块,产生具有正温度系数的所述第一偏置电流或者与所述第一偏置电流成比例的电流,以及第二偏置电流模块,产生具有负温度系数的所述第二偏置电流或者与所述第二偏置电流成比例的电流。
可选地,所述第一偏置电流模块利用两个晶体管的栅源电压差在第一偏置电阻上产生所述第一偏置电流或者与所述第一偏置电流成比例的电流,以及所述第二偏置电流模块利用一个晶体管的栅源电压在第二偏置电阻上产生所述第二偏置电流或者与所述第二偏置电流成比例的电流。
可选地,所述第一偏置电流模块将所述第一偏置电流输出到所述第二偏置电流模块,所述第二偏置电流模块将所述第一偏置电流与所述第二偏置电流相加,从而产生所述总偏置电流。
可选地,所述第一偏置电流模块包括:第一电流镜,耦接到所述第一电流镜的第一偏置电阻以及第一晶体管和第二晶体管,其中所述第一晶体管和所述第二晶体管的沟道类型与所述第一电流镜的晶体管相反,并且所述第一偏置电阻两端的电压等于所述第一晶体管与所述第二晶体管的栅源电压差,以及第三晶体管,用于与所述第一电流镜中的晶体管、所述第一晶体管或所述第二晶体管构成第二电流镜,其中,在所述第一偏置电阻上产生第三偏置电流,并且所述第三晶体管输出与所述第三偏置电流成比例的电流作为所述第一偏置电流。
可选地,所述第二偏置电流模块包括:第三电流镜,以及分别耦接到所述第三电流镜的两个支路的第二偏置电阻和第四晶体管,其中所述第四晶体管的沟道类型与所述第三电流镜的晶体管相反,并且所述第二偏置电阻两端的电压等于所述第四晶体管的栅源电压,从而在所述第二偏置电阻上产生所述第二偏置电流。
可选地,所述第一偏置电流模块中输出所述第一偏置电流的晶体管与所述第二偏置电阻并联耦接到所述第三电流镜的一个支路,使得耦接到所述第三电流镜的另一个支路的所述第四晶体管产生所述总偏置电流。
可选地,所述第一偏置电流模块包括:第一PMOS电流镜,耦接到第一PMOS电流镜的第一偏置电阻、第一NMOS晶体管和第二NMOS晶体管,其中所述第一偏置电阻两端的电压等于所述第一NMOS晶体管与所述第二NMOS晶体管的栅源电压差,以及第三NMOS晶体管,与所述第一NMOS晶体管或所述第二NMOS晶体管构成第二电流镜,其中,在所述第一偏置电阻上产生第三偏置电流,并且所述第三NMOS晶体管输出与所述第三偏置电流成比例的电流作为所述第一偏置电流;并且所述第二偏置电流模块包括:第三PMOS电流镜,以及分别耦接到所述第三PMOS电流镜的两个支路的第二偏置电阻和第四NMOS晶体管,其中所述第二偏置电阻两端的电压等于所述第四NMOS晶体管的栅源电压,从而在所述第二偏置电阻上产生所述第二偏置电流,其中,所述第二偏置电阻与所述第三NMOS晶体管并联耦接到所述第三PMOS电流镜的一个支路,使得耦接到所述第三PMOS电流镜的另一个支路的所述第四NMOS晶体管产生所述总偏置电流;并且所述偏置电路还包括用于与所述第三PMOS电流镜中的晶体管构成第四电流镜的第五PMOS晶体管,所述第五PMOS晶体管输出与所述总偏置电流成比例的所述充电电流。
可选地,所述振荡电路包括:电容充放电模块,被配置为利用所述时钟信号控制与所述电容耦接的开关的通断,以便交替地将所述电容放电到地电位和用所述充电电流对所述电容充电,比较模块,被配置为将所述电容上的充电电压与所述基准电压进行比较,从而输出作为比较结果的比较信号,以及时钟信号产生模块,被配置为将所述比较信号整形为所述时钟信号。
可选地,所述比较模块包括:至少一个电流比较器,其利用所述总偏置电流作为偏置电流。
可选地,所述振荡电路包括:电容充放电模块,被配置为利用所述时钟信号控制与所述电容耦接的开关的通断,以便交替地将所述电容放电到地电位和用所述充电电流对所述电容充电,比较模块,被配置为将所述电容上的充电电压与所述基准电压进行比较,从而输出作为比较结果的比较信号,以及时钟信号产生模块,被配置为将所述比较信号整形为所述时钟信号。
可选地,所述比较模块包括比较器,其中所述比较器利用所述总偏置电流作为偏置电流,以使得所述比较器的翻转电压等于所述第四NMOS晶体管的栅源电压,其中,所述比较器包括:第六PMOS晶体管,用于与所述第三PMOS电流镜中的晶体管构成第五电流镜,并且输出所述总偏置电流,以及第七NMOS晶体管,与所述第四NMOS晶体管匹配,并且漏极耦接到所述第六PMOS晶体管的漏极,源极接地,栅极耦接到所述第五PMOS晶体管的漏极,从而从所述第七NMOS晶体管的漏极输出所述比较信号。
可选地,所述电容充放电模块包括:作为所述电容的第一电容、以及第二电容,与所述第一电容并联耦接的第一开关和耦接在所述第一电容与所述第五PMOS晶体管的漏极之间的第二开关,以及与所述第二电容并联耦接的第三开关和耦接在所述第二电容与所述第五PMOS晶体管的漏极之间的第四开关,其中所述第一开关到所述第四开关被所述时钟信号或其反相信号控制,以使得在所述第一开关和所述第四开关断开时所述第二开关和所述第三开关导通,并且在所述第二开关和所述第三开关断开时所述第一开关和所述第四开关导通。
可选地,所述时钟信号产生模块包括:反相器,将所述比较信号反相,以及D触发器,其数据输入端耦接到其反相输出端,其时钟输入端耦接到所述反相器的输出端,并且其输出端分别输出所述时钟信号及其反相信号。
可选地,所述比较模块包括第一比较器及第二比较器,其中所述第一比较器和所述第二比较器均利用所述总偏置电流作为偏置电流,以使得其翻转电压等于所述第四NMOS晶体管的栅源电压,其中,所述第一比较器包括:第六PMOS晶体管,用于与所述第三PMOS电流镜中的晶体管构成第五电流镜,并且输出所述总偏置电流,以及第七NMOS晶体管,与所述第四NMOS晶体管匹配,并且漏极耦接到所述第六PMOS晶体管的漏极,源极接地,栅极耦接到第一电容上的充电电压,从而从所述第七NMOS晶体管的漏极输出所述第一比较信号,并且其中所述第二比较器包括:第八PMOS晶体管,用于与所述第三PMOS电流镜中的晶体管构成第六电流镜,并且输出所述总偏置电流,以及第九NMOS晶体管,与所述第四NMOS晶体管匹配,并且漏极耦接到所述第八PMOS晶体管的漏极,源极接地,栅极耦接到第二电容上的充电电压,从而从所述第九NMOS晶体管的漏极输出第二比较信号。
可选地,所述电容充放电模块包括:作为所述电容的第一电容、以及第二电容,与所述第一电容并联耦接的第一开关和耦接在所述第一电容与所述第五PMOS晶体管的漏极之间的第二开关,以及与所述第二电容并联耦接的第三开关和耦接在所述第二电容与所述第五PMOS晶体管的漏极之间的第四开关,其中所述第一开关到所述第四开关被所述时钟信号或其反相信号控制,以使得在所述第一开关和所述第四开关断开时所述第二开关和所述第三开关导通,并且在所述第二开关和所述第三开关断开时所述第一开关和所述第四开关导通。
可选地,所述时钟信号产生模块包括:第一反相器和第二反相器,分别将所述第一比较信号和所述第二比较信号反相,以及RS触发器,输入端分别耦接到所述第一反相器和所述第二反相器的输出端,并且输出所述时钟信号及其反相信号。
可选地,所述第一偏置电阻和所述第二偏置电阻的阻值不随温度变化。
由此,本公开采用与两个偏置电流之和成比例的电流作为振荡电路中电容的充电电流,采用与这两个偏置电流之一相关的电压作为与充电电压进行比较的基准,并且使这两个偏置电流之比具有正温度系数,从而使得电容的充电时间具有负温度系数,能够补偿后续电路(例如比较器和时钟信号整形电路等)的逻辑延时的正温度系数,降低振荡频率的温度敏感性,实现低温漂的RC振荡器。
附图说明
通过结合附图对本公开示例性实施方式进行更详细的描述,本公开的上述以及其它目的、特征和优势将变得更加明显,其中,在本公开示例性实施方式中,相同的参考标号通常代表相同部件。
图1示出了典型的RC振荡器的组成示意图。
图2示出了典型的RC振荡器中的一些电压和信号的波形示例。
图3A和图3B分别示出了根据本发明一些实施例的RC振荡器的组成示意图。
图4示出了根据本发明一个实施例的RC振荡器中的一些电压和信号的波形示例。
图5A和图5B分别示出了根据本发明一些实施例的第一偏置电流模块的组成示意图。
图6示出了根据本发明一个实施例的第二偏置电流模块的组成示意图。
具体实施方式
下面将参照附图更详细地描述本公开的优选实施方式。虽然附图中显示了本公开的优选实施方式,然而应该理解,可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了使本公开更加透彻和完整,并且能够将本公开的范围完整地传达给本领域的技术人员。
图1示出了一种典型的RC振荡器的组成示意图。
如图1所示,该RC振荡器100包括偏置电路110和振荡电路120,其中偏置电路110为振荡电路120提供用于给电容充电的充电电流IC和作为比较基准的参考电压VR,振荡电路120利用时钟信号及其反相信号来控制电容周期性的充放电,将电容上的充电电压与参考电压VR进行比较,并对作为比较结果的周期性振荡信号进行整形,从而得到波形和占空比均合适的时钟信号CLK。
具体而言,偏置电路110包括放大器AMP、电阻R61、R62、PMOS晶体管M61、M62、M63。偏置电路110的工作方式是:利用参考电压VREF在电阻R61上产生偏置电流=VREF/R1(其中R1为R61的电阻值),利用由晶体管M61/M62组成的PMOS电流镜复制该偏置电流流过电阻R62,从而在电阻R62上产生基准电压VR=VREF*R2/R1(其中R2为R62的电阻值),并且利用由晶体管M61/M63组成的PMOS电流镜复制该偏置电流以作为充电电流IC提供给振荡电路120,由此IC=VREF/R1。
振荡电路120包括电容C61、C62、开关S61、S62、S63、S64、比较器COMP和D触发器D61。电容C61、C62具有相同大小的电容值C,开关S61-S64均为NMOS晶体管。开关S61和S63分别连接在前述电流镜输出充电电流IC的端子与电容C61或C62之间,并且开关S62和S64分别与电容C61和C62并联。D触发器输出的时钟信号CLK连接到开关S61和S64的控制端,而D触发器输出的反相时钟信号CLKB连接到开关S62和S63的控制端。因此可以由时钟信号CLK和其反相信号CLKB来控制开关S61、S64和开关S62、S63交替导通和关断,从而控制电容C61和C62交替地被充电和放电。比较器COMP将电容C61或C62上的充电电压VC与偏置电路110提供的基准电压VR进行比较,并将作为比较结果的比较信号VCOM输出到D触发器D61的时钟输入端子。D触发器D61的反相输出端子连接到数据输入端子D,从而使得输出信号CLK及其反相信号CLKB在时钟输入信号(即比较信号VCOM)的上升沿处发生电平翻转。
图2示出了该典型的RC振荡器100中的一些关键电压和信号的波形示例。
下面参照图1和图2来描述振荡电路120的工作过程。
当D触发器D61的输出CLK为低电平而反相输出CLKB为高电平时,开关S61、S64关断,开关S62、S63导通。电容C61被下拉(放电)到地电位GND,充电电流IC给电容C62充电,此时VC等于电容C62上的充电电压,即如图2所示的VC的斜坡信号,其斜率为IC/C。如图2所示,经过时间TC后电容C62上的充电电压VC超过基准电压VR,因此,比较器COMP输出的比较信号VCOM变为高电平,使得D触发器D61的输出CLK和反相输出CLKB都发生翻转,即CLK变为高电平,CLKB变为低电平。此时,开关S61、S64导通,开关S62、S63关断。VC被下拉到电容C61此时的初始电压GND,充电电流IC开始对电容C61充电。比较器COMP的输出VCOM变为低电平,直到再次经过时间TC后电容C61上的充电电压VC超过基准电压VR时再次变为高电平,D触发器D61的输出再次翻转,即CLK变为低电平,CLKB变为高电平。接着振荡电路120不断重复上面的过程。
请注意,如图2所示,在充电电压VC超过基准电压VR之后,由于后续工作的比较器COMP、D触发器D61和开关S61-S64等电路存在总延时Td,因此,经过了总延时Td后才完成上述所有信号的翻转和电容的放电,重新开始电容的充电时期。也就是说,振荡周期为2(TC+Td)。
如图2所示,TC等于VR除以斜率IC/C,而如前所述,VR=VREF*R2/R1,IC=VREF/R1,由此可以推出TC=R2C。
因此振荡频率(也可以说是输出的时钟信号的时钟频率)的表达式为
由公式(1)可见,时钟频率不仅与时间常数R2C有关,还与比较器、D触发器和开关的逻辑总延时Td有关。然而通常Td对温度很敏感,且温度升高,Td变大,时钟频率降低。也就是说,逻辑总延时Td具有正温度系数,使得时钟频率在整个温度范围内表现出较大的温度相关性。
有鉴于此,本发明提出了一种改进的RC振荡器,其通过适当设置两路偏置电流来使得电容的充电时间TC具有合适的负温度系数,从而补偿逻辑总延时Td的正温度系数,降低时钟频率的温度敏感性。
具体而言,根据本发明的RC振荡器的偏置电路可以产生两个不同的偏置电流(如后述的Ia、Ib),并且输出与这两个偏置电流之和成比例的电流作为振荡电路中电容的充电电流。而且,根据本发明的振荡电路可以采用流过这两个偏置电流之一(Ib)或与其成比例的电流的电阻两端的电压作为与电容上的充电电压进行比较的基准电压。根据前面的讨论可以得知,电容的充电时间TC等于比较基准电压除以充电电压上升的斜率,而斜率为充电电流与电容值之比,由此可以推导出根据本发明的TC除了与电容值和电阻值的乘积有关之外,还与偏置电路产生的两个偏置电流之比(Ia/Ib)成反比(可参见后述公式(11))。因此,本发明通过将两个偏置电流之比设置为具有正温度系数,使得电容的充电时间TC具有负温度系数,从而补偿后续电路的逻辑延时Td的正温度系数,例如通过合理调整电路参数实现两个偏置电流之比(Ia/Ib)从而补偿Td的正温度系数,降低时钟频率的温度敏感性。
下面将结合附图来描述本发明的一些优选实施例。
图3A和图3B分别示出了根据本发明一些实施例的RC振荡器的组成示意图。如图3A和图3B所示,RC振荡器300或300’分别包括偏置电路310和振荡电路320或320’。图3A与图3B的区别在于振荡电路的实现方式不同,而二者中的偏置电路310是相同的。下面以图3A为例介绍偏置电路310。
偏置电路310产生第一偏置电流Ia和第二偏置电流Ib,并且输出与总偏置电流Is(=Ia+Ib)成比例(N倍)的充电电流IL,其中,如后面将详细阐述的,Ia/Ib具有正温度系数。
在一些实施例中,偏置电路310可以包括第一偏置电流模块和第二偏置电流模块,用来产生两个不同的偏置电流。例如,可以产生具有正温度系数的第一偏置电流和具有负温度系数的第二偏置电流,以使得第一偏置电流与第二偏置电流的比值具有正温度系数。
在一些实施例中,第一偏置电流模块可以利用两个晶体管的栅源电压差在第一偏置电阻上产生一个偏置电流。第二偏置电流模块可以利用一个晶体管的栅源电压在第二偏置电阻上产生另一个偏置电流。
可以利用另外的电流相加模块来将这两个偏置电流相加得到总偏置电流,或者优选地,可以如图3A所示那样,将第一偏置电流模块311产生的偏置电流Ia输出到第二偏置电流模块312,由第二偏置电流模块312兼具电流相加功能,将第一偏置电流Ia与第二偏置电流Ib相加,从而产生总偏置电流Is。
在一些实施例中,第一偏置电流模块可以包括:第一电流镜、以及耦接到该第一电流镜的第一偏置电阻以及第一晶体管和第二晶体管。第一晶体管和第二晶体管的沟道类型与第一电流镜的晶体管相反,并且第一偏置电阻两端的电压等于第一晶体管与第二晶体管的栅源电压差,从而在第一偏置电阻上产生第三偏置电流。该第一偏置电流模块还可以包括第三晶体管,用于与第一电流镜中的晶体管、第一晶体管或第二晶体管构成第二电流镜,从而输出与第三偏置电流成比例的电流作为第一偏置电流。例如,第一电流镜和第二电流镜分别可以为NMOS电流镜或PMOS电流镜。例如,第一电流镜和第二电流镜分别可以为共源共栅电流镜或其它合适的电流镜。
在一些实施例中,第二偏置电流模块可以包括:第三电流镜、以及分别耦接到第三电流镜的两个支路的第二偏置电阻和第四晶体管。第四晶体管的沟道类型与第三电流镜的晶体管相反,并且第二偏置电阻两端的电压等于第四晶体管的栅源电压,从而在第二偏置电阻上产生第二偏置电流。另外,在一些实施例中,还可以将第一偏置电流模块中输出第一偏置电流的晶体管与上述的第二偏置电阻并联耦接到第三电流镜的一个支路,使得耦接到第三电流镜的另一个支路的第四晶体管产生总偏置电流,即,第二偏置电流模块还兼具电流相加功能。例如,第三电流镜可以为NMOS电流镜或PMOS电流镜。例如,第三电流镜可以为共源共栅电流镜或其它合适的电流镜。
当然,本领域技术人员均理解,本发明的偏置电路不限于上述的偏置电流产生方式,而且第一偏置电流模块和第二偏置电流模块也不限于图3A所示的电路结构,而是包括其各种变型,例如后续图5A-5B和图6所示出的结构。
下面以图3A的电路结构为例详细说明根据本发明的偏置电路310的工作。
第一偏置电流模块311包括构成电流镜的PMOS晶体管M0、M1以及耦接到电流镜的两个支路的NMOS晶体管M7、M9和偏置电阻R1。NMOS晶体管M7和M9的源极均接地,而栅极分别接在偏置电阻R1的两端。也就是说,流过偏置电阻R1的电流Ip等于NMOS晶体管M9和M7的栅源电压之差与电阻R1的阻值Rs的比值。电流镜M0/M1的两个支路中流过相等的电流Ip,即电流Ip也是NMOS晶体管M7和M9的漏极电流,由此可以推导得出:
其中,μn为电子的迁移率,Cox为单位面积的栅氧化层电容,K为晶体管M7和晶体管M9的宽长比之比,即由于μn具有负温度系数,电容值受温度影响很小,而偏置电阻R1可以由两个具有相反温度系数的电阻组合而成,使得其总阻值RS的温度系数接近于0(即偏置电阻R1阻值RS不随温度变化),因此偏置电流Ip具有正温度系数。
第一偏置电流模块311还包括与晶体管M9构成电流镜的NMOS晶体管M10,其以一定比例M复制偏置电流Ip,从而得到第一偏置电流Ia如下:
由于偏置电流Ip具有正温度系数,因此第一偏置电流Ia也具有正温度系数。
如图3A所示,第二偏置电流模块312包括构成电流镜的PMOS晶体管M2、M3、以及分别耦接到该PMOS电流镜的两个支路的偏置电阻R2和NMOS晶体管M11。NMOS晶体管M11的源极接地,栅极耦接到偏置电阻R2的一端,而偏置电阻R2的另一端接地。因此,NMOS晶体管M11的栅源电压VGS11等于偏置电阻R2两端的电压,换句话说,NMOS晶体管M11的栅源电压在偏置电阻R2上产生了如下的第二偏置电流Ib:
其中R为偏置电阻R2的阻值。与前述偏置电阻R1类似,偏置电阻R2也可以由两个具有相反温度系数的电阻组合而成,使得阻值R的温度系数接近于0(即偏置电阻R2阻值R不随温度变化),因此Ib的温度系数由VGS11决定,通常为负温度系数。
结合前面所述的,第一偏置电流Ia具有正温度系数,第二偏置电流Ib具有负温度系数,结合后面公式(12)~公式(15)的推导可知,第一偏置电流Ia与第二偏置电流Ib之比Ia/Ib也具有正温度系数。
图3A中的第二偏置电流模块312还包括NMOS晶体管M8,其是为了使该偏置电路正常工作而设置的。
另外,第二偏置电流模块312还具有电流相加功能,其中偏置电阻R2与第一偏置电流模块311中输出第一偏置电流Ia的晶体管M10并联耦接到了电流镜的一个支路,使得电流镜的支路电流为作为两个偏置电流之和的总偏置电流Is,如下所示:
Is=a+b(5)
电流镜将该总偏置电流Is复制到另一个支路,因此晶体管M11的漏极电流也为Is,由此可得:
其中,(W/L)11为晶体管M11的宽长比,VTH为晶体管M11的阈值电压。
另外,偏置电路310还包括与第二偏置电流模块312中的电流镜中的晶体管构成电流镜的PMOS晶体管M6,其以一定的比例N复制总偏置电流,得到电容的充电电流如下:
IL=N*Is (7)
下面分别以图3A和图3B为例来讨论振荡电路。
在一些实施例中,振荡电路包括电容充放电模块、比较模块和时钟信号产生模块,例如图3A和图3B所示的。
电容充放电模块被配置为利用时钟信号控制与电容耦接的开关的通断,以便交替地将电容放电到地电位和用偏置电路提供的充电电流IL对电容进行充电。在一些实施例中,可以采用如图3A所示的电容充放电模块321(其与前述的图1采用的两个电容S62和S64及其控制开关S61-S64的结构相同),或者如图3B所示的电容充放电模块321’,其均能够控制对称的两个电容交替地充放电。当然,本领域技术人员均能理解,可以根据需要仅用一个电容及其控制开关来实现该电容充放电模块的功能。
比较模块被配置为将电容充放电模块中的电容上的充电电压与偏置电路提供的基准电压进行比较,从而输出作为比较结果的比较信号。在一些实施例中,比较模块可以包括至少一个电流比较器,其利用偏置电路产生的总偏置电流作为偏置电流。例如,图3A中的比较模块322包括一个电流比较器,而图3B中的比较模块322’包括两个电流比较器,其均采用总偏置电流Is作为偏置电流,使得这些比较器的翻转电压均等于NMOS晶体管M11的栅源电压VGS11,也即第二偏置电阻R2两端的电压。在一些实施例中,可以采用如图1所示的电压比较器COMP来实现该比较功能。当然,本领域技术人员均能理解,可以根据需要设置一个或两个比较器来实现该比较功能。
时钟信号产生模块被配置为将比较模块输出的比较信号整形为时钟信号。在一些实施例中,可以采用如图3A所示的时钟信号产生模块323(包括将比较信号反相的反相器以及D触发器)来实现该整形功能以获得合适波形和占空比的时钟信号。在一些实施例中,可以采用如图3B所示的时钟信号产生模块323’(包括两个反相器及RS触发器),或者如图1所示的D触发器D61,来实现该整形功能以获得合适波形和占空比的时钟信号。当然,本领域技术人员均能理解,可以根据需要采用其它任何合适的整形电路来实现该整形功能。
下面以图3A的电路结构为例详细说明根据本发明的振荡电路320的工作。
如图3A所示,振荡电路320包括电容充放电模块321、比较模块322和时钟信号产生模块323。
电容充放电模块321包括第一电容C0和第二电容C1、以及分别与电容C0和C1耦接的开关M14-M17。电容C0和C1具有相同的电容值且优选地是匹配的(即具有相同的设计,如结构、尺寸等)。此处开关M14-M17均为NMOS晶体管。晶体管M14-M17的栅极电压分别连接到后续产生的非交叠的时钟信号CLK及其反相信号CLKB,从而由时钟信号CLK及其反相信号CLKB来控制各开关的通断。具体而言,在时钟信号CLK为低电平时,耦接在第一电容C0与晶体管M6的漏极之间的开关M14和与第二电容C1并联的开关M17导通,而耦接在第二电容C1与晶体管M6的漏极之间的开关M15和与第一电容C0并联的开关M16断开,从而使得第一电容C0由充电电流IL充电而第二电容C1放电到地电平。相反,在时钟信号CLK为高电平时,开关M14和M17断开,开关M15和M16导通,从而使得第一电容C0放电到地电平而第二电容C1由充电电流IL充电。实际上,图3A的电容充放电模块321与前述的图1采用的两个电容S62和S64及其控制开关S61-S64的结构相同,其工作过程的详情可以参考前面图1-2及相关描述。
比较模块322包括由PMOS晶体管M5和NMOS晶体管M13组成的比较器(也可称为反相器)。PMOS晶体管M5与PMOS晶体管M2构成电流镜,从而输出总偏置电流Is作为该比较器的偏置电流,使得该比较器的翻转电压等于NMOS晶体管M11的栅源电压VGS11。NMOS晶体管M13与NMOS晶体管M11匹配,并且漏极耦接到晶体管M5的漏极,源极接地,栅极耦接到电容上的充电电压Vcap(也是PMOS晶体管M6的漏极),从而从NMOS晶体管M13的漏极输出比较信号Vcom。
该比较器可被视为电流比较器,其比较偏置电流(即总偏置电流Is)和晶体管M13的漏极电流的大小,在晶体管M13的漏极电流小于偏置电流时输出Vcom为高电平,而在两者相等时输出发生翻转。PMOS晶体管M5、M2的宽长比为1:1并且匹配,NMOS晶体管M13、M11的宽长比也为1:1并且匹配,而偏置电流(即总偏置电流Is)等于晶体管M11的漏极电流,因此晶体管M13的漏极电流与偏置电流大小的比较相当于晶体管M13的栅源电压(即充电电压Vcap)与偏置电路310稳定工作后晶体管M11的栅源电压VGS11的比较。换句话说,比较器将晶体管M11的栅源电压VGS11(=Ib*R,如前所述)作为基准电压来与电容上的充电电压Vcap进行比较,从而输出比较信号Vcom。
时钟信号产生模块323包括反相器INV4以及D触发器。反相器INV4将比较模块322输出的比较信号Vcom进行反相,以便将Vcom的负脉冲反相为正脉冲。Vcom在经过反向器INV4后的波形跟图2的VCOM一样,后续D触发器的操作也与图1和图2中的相同。与图1类似地,D触发器的数据输入端耦接到其反相输出端,D触发器的时钟输入端耦接到反相器的输出端,并且D触发器的输出端分别输出时钟信号CLK及其反相信号CLKB。
简而言之,图3A的振荡电路320具有与上述图1类似的结构,只是用电流比较器及其后续反相器代替了电压比较器,因此,图3A的振荡电路320的工作原理和工作过程与前面结合图1和图2描述的类似,在此不再赘述。
下面以图3B的电路结构为例详细说明根据本发明的振荡电路320’的工作。
如图3B所示,振荡电路320’包括电容充放电模块321’、比较模块322’和时钟信号产生模块323’。
电容充放电模块321’包括第一电容C0和第二电容C1、以及分别与电容C0和C1耦接的开关M14-M17。电容C0和C1具有相同的电容值且优选地是匹配的(即具有相同的设计,如结构、尺寸等)。此处开关M14和M15为PMOS晶体管,M16和M17为NMOS晶体管。晶体管M14-M17的栅极电压分别连接到后续产生的非交叠的时钟信号CLK及其反相信号CLKB,从而由时钟信号CLK及其反相信号CLKB来控制各开关的通断。具体而言,在时钟信号CLK为高电平时,耦接在第一电容C0与晶体管M6的漏极之间的开关M14和与第二电容C1并联的开关M17导通,而耦接在第二电容C1与晶体管M6的漏极之间的开关M15和与第一电容C0并联的开关M16断开,从而使得第一电容C0由充电电流IL充电而第二电容C1放电到地电平。相反,在时钟信号CLK为低电平时,开关M14和M17断开,开关M15和M16导通,从而使得第一电容C0放电到地电平而第二电容C1由充电电流IL充电。
比较模块322’包括由PMOS晶体管M5和NMOS晶体管M13组成的第一比较器、以及由PMOS晶体管M4和NMOS晶体管M12组成的第二比较器。PMOS晶体管M4和M5分别与PMOS晶体管M2构成电流镜,均输出总偏置电流Is作为这两个比较器的偏置电流,使得这两个比较器的翻转电压均等于NMOS晶体管M11的栅源电压VGS11。NMOS晶体管M13与NMOS晶体管M11匹配,并且漏极耦接到晶体管M5的漏极,源极接地,栅极耦接到第一电容C0上的充电电压V0,从而从晶体管M13的漏极输出第一比较信号V2。NMOS晶体管M12与NMOS晶体管M11匹配,并且漏极耦接到晶体管M4的漏极,源极接地,栅极耦接到第二电容C1上的充电电压V1,从而从晶体管M12的漏极输出第二比较信号V3。
这两个比较器(也可称为反相器)均可被视为电流比较器,其比较偏置电流(即总偏置电流Is)和晶体管M12或M13的漏极电流的大小,在晶体管M12或M13的漏极电流小于偏置电流时输出V3或V2为高电平,而在两者相等时输出发生翻转。PMOS晶体管M4、M5、M2的宽长比为1:1:1并且匹配,NMOS晶体管M12、M13、M11的宽长比也为1:1:1并且匹配,而偏置电流(即总偏置电流Is)等于晶体管M11的漏极电流,因此晶体管M12或M13的漏极电流与偏置电流大小的比较相当于晶体管M12或M13的栅源电压(即充电电压V1或V0)与偏置电路310稳定工作后晶体管M11的栅源电压VGS11的比较。换句话说,两个比较器将晶体管M11的栅源电压VGS11(=Ib*R,如前所述)作为基准电压来与两个电容上的充电电压V0或V1进行比较,从而输出比较信号V2或V3。
如前所述,图3A或图3B中的比较器结构只是一个优选实施方式,而本发明不限于此。例如,可以与图1的实现方式类似,引出偏置电阻R2两端的电压作为电压比较器的比较基准,或者引出第二偏置电流Ib或与其成比例的电流流过另一电阻并以该电阻两端的电压作为电压比较器的比较基准,从而与电容上的充电电压进行比较。
时钟信号产生模块323包括两个反相器INV3和INV4、以及RS触发器RS1。两个反相器INV3和INV4分别将比较模块322输出的两个比较信号V2和V3进行反相,以便将V2和V3的负脉冲反相为正脉冲。RS触发器RS1的输入端分别耦接到两个反相器的输出端,并且输出时钟信号CLK及其反相信号CLKB。
简而言之,振荡电路320通过交替对电容C0、C1进行充放电,分别在节点V4、V5处产生不交叠的向上脉冲,使得RS触发器RS1生成一对非交叠的时钟信号CLK和CLKB,而时钟信号CLK和CLKB又耦接到控制电容C0、C1充放电的开关的控制端,从而控制电容的充放电。
图4示出了根据本发明一个实施例的RC振荡器300’中的一些关键电压和信号的波形示例。
下面参照图3B和图4来描述振荡电路320’的工作过程。
在整个RC振荡器300’上电后,偏置电路310工作,产生偏置电流Ia、Ib、Is,并输出充电电流IL。在t0时刻,RS触发器RS1的输出CLK=0,CLKB=1,因此开关M15、M16导通,开关M14、M17关断。电容C0的上极板接地,电压V0下拉到0。恒流源IL对电容C1线性充电,电容C1的电压V1线性增加。在t1时刻,电压V1增加到第二比较器的翻转电压VGS11,第二比较器的输出V3发生翻转。经过第二比较器、反相器INV3、RS触发器RS1的总逻辑延时Td后,在t2时刻时钟信号CLK被置位为1,CLKB变成0。此时开关M14、M17导通,开关M15、M16关断。电容C1的上极板接地,电压V1下拉到0。恒流源IL对电容C0线性充电,电容C0的电压V0线性增加。在t3时刻,电压V0增加到第一比较器的翻转电压VGS11,第一比较器的输出V2发生翻转。经过第一比较器、反相器INV4、RS触发器RS1的总逻辑延时Td后,在t4时刻,时钟信号CLK被复位为0,CLKB变成1。
以上从t0时刻到t4时刻的过程即构成振荡电路320’的一个振荡周期,接着电路不断重复上面的过程。因此,振荡周期T等于电容的充电时间Tc与后续电路延时Td之和的两倍,即
T=2(Tc+d)(8)
t0时刻到t1时刻的电容充电时间为
其中C为电容C0和C1的电容值。
结合前面公式(5)、(7)可以得到
结合前面公式(4)、(10)整理可得
如前所述,由于N、R、C这三个参数受温度的影响很小,因此Tc的温度系数与偏置电流之比(Ia/Ib)的温度系数负相关。由于Ia/Ib的温度系数为正,因此,Tc具有负温度系数,能够补偿Td的正温度系数,从而降低RC振荡器的温漂。
下面将结合前面讨论给出Ia/Ib具有正温度系数的更详细推理过程。
结合前面公式(5)、(6)可得
结合前面公式(4)、(12)可得
令α=nCox(W/L)11R2Ia,整理可得
由公式(14)可知,α为晶体管宽长比的比值与电阻阻值的比值之乘积,所以α与温度无关。
结合公式(13)、(14)可得
由于μn和VTH具有负温度系数,而如前所述电阻值和电容值受温度的影响很小,因此具有正温度系数。因此,如前所述,TC具有负温度系数。通过合理调整Ia和Ib的比例,可以补偿Td的正温度系数,使得振荡频率在整个温度范围内表现出低温漂特性。
图5A和图5B分别示出了根据本发明实施例的作为图3A中的第一偏置电流模块311的一些可替代实现方式的组成示意图。
图5A的第一偏置电流模块511与图3A的主要差别是将偏置电阻R1移到了NMOS晶体管M7的源极与地之间。但是,偏置电阻R1两端的电压仍然等于NMOS晶体管M9和M7的栅源电压之差。偏置电流Ip仍然适用上述公式(2)。
图5B的第一偏置电流模块511’与图3A的主要差别是将偏置电阻R1移到了PMOS晶体管M0的源极与电源电压VDD之间,而NMOS晶体管M9和M7构成电流镜,替代了PMOS电流镜。偏置电阻R1两端的电压等于PMOS晶体管M1和M0的栅源电压之差。图5B的偏置电路结构(除去M10之外的部分)可以视为与图5A相同,而仅改变了各晶体管的沟道类型。因此,可以推导得出偏置电流Ip的公式与上述公式(2)类似。
图6示出了根据本发明实施例的作为图3A中的第二偏置电流模块312的一个可替代实现方式的组成示意图。
图6的第二偏置电流模块612与图3A的第二偏置电流模块312的主要差别是在NMOS晶体管M11的源极与地之间增加了一个NMOS晶体管M18,而且NMOS晶体管M11的栅极连接到NMOS晶体管M8的栅极,NMOS晶体管M11与M8匹配(宽长比相同),偏置电阻R2连接在NMOS晶体管M8的源极与地之间。由此,偏置电阻R2两端的电压等于NMOS晶体管M18的栅源电压VGS18,而总偏置电流Is为NMOS晶体管M18的漏极电流。也就是说,将前面讨论的公式中的VGS11替换成VGS18即可适用于图6的电路。
另外,虽然未示出,但是在一些实施例中,图3A-3B、图5A-5B和图6中的PMOS电流镜可以具有其它电路结构,例如共源共栅电流镜等。另外,在一些实施例中,也可以用NMOS电流镜替代图3A-3B、图5A-5B和图6中的各个PMOS电流镜。本领域技术人员均能理解,可以根据需要对上述的本发明的各个电路结构进行适当改动,这些变动均在本发明的保护范围内。
以上已经描述了本发明的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (18)
1.一种RC振荡器,包括:
偏置电路,被配置为产生第一偏置电流和第二偏置电流,并且输出与作为所述第一偏置电流和所述第二偏置电流之和的总偏置电流成比例的充电电流,其中所述第一偏置电流与所述第二偏置电流之比具有正温度系数;以及
振荡电路,被配置为利用所述偏置电路输出的所述充电电流来对电容进行周期性充电,并且将流过所述第二偏置电流或与其成比例的电流的电阻两端的电压作为基准电压来与所述电容上的充电电压进行比较,从而得到周期性振荡的时钟信号。
2.根据权利要求1所述的RC振荡器,其中,所述偏置电路包括:
第一偏置电流模块,产生具有正温度系数的所述第一偏置电流或者与所述第一偏置电流成比例的电流,以及
第二偏置电流模块,产生具有负温度系数的所述第二偏置电流或者与所述第二偏置电流成比例的电流。
3.根据权利要求2所述的RC振荡器,其中,
所述第一偏置电流模块利用两个晶体管的栅源电压差在第一偏置电阻上产生所述第一偏置电流或者与所述第一偏置电流成比例的电流,以及
所述第二偏置电流模块利用一个晶体管的栅源电压在第二偏置电阻上产生所述第二偏置电流或者与所述第二偏置电流成比例的电流。
4.根据权利要求3所述的RC振荡器,其中,
所述第一偏置电流模块将所述第一偏置电流输出到所述第二偏置电流模块,
所述第二偏置电流模块将所述第一偏置电流与所述第二偏置电流相加,从而产生所述总偏置电流。
5.根据权利要求2-4中任一项所述的RC振荡器,其中,所述第一偏置电流模块包括:
第一电流镜,
耦接到所述第一电流镜的第一偏置电阻以及第一晶体管和第二晶体管,其中所述第一晶体管和所述第二晶体管的沟道类型与所述第一电流镜的晶体管相反,并且所述第一偏置电阻两端的电压等于所述第一晶体管与所述第二晶体管的栅源电压差,以及
第三晶体管,用于与所述第一电流镜中的晶体管、所述第一晶体管或所述第二晶体管构成第二电流镜,
其中,在所述第一偏置电阻上产生第三偏置电流,并且所述第三晶体管输出与所述第三偏置电流成比例的电流作为所述第一偏置电流。
6.根据权利要求2-5中任一项所述的RC振荡器,其中,所述第二偏置电流模块包括:
第三电流镜,以及
分别耦接到所述第三电流镜的两个支路的第二偏置电阻和第四晶体管,其中所述第四晶体管的沟道类型与所述第三电流镜的晶体管相反,并且所述第二偏置电阻两端的电压等于所述第四晶体管的栅源电压,从而在所述第二偏置电阻上产生所述第二偏置电流。
7.根据权利要求6所述的RC振荡器,其中,
所述第一偏置电流模块中输出所述第一偏置电流的晶体管与所述第二偏置电阻并联耦接到所述第三电流镜的一个支路,使得耦接到所述第三电流镜的另一个支路的所述第四晶体管产生所述总偏置电流。
8.根据权利要求2所述的RC振荡器,其中,
所述第一偏置电流模块包括:
第一PMOS电流镜,
耦接到第一PMOS电流镜的第一偏置电阻、第一NMOS晶体管和第二NMOS晶体管,其中所述第一偏置电阻两端的电压等于所述第一NMOS晶体管与所述第二NMOS晶体管的栅源电压差,以及
第三NMOS晶体管,与所述第一NMOS晶体管或所述第二NMOS晶体管构成第二电流镜,
其中,在所述第一偏置电阻上产生第三偏置电流,并且所述第三NMOS晶体管输出与所述第三偏置电流成比例的电流作为所述第一偏置电流;并且
所述第二偏置电流模块包括:
第三PMOS电流镜,以及
分别耦接到所述第三PMOS电流镜的两个支路的第二偏置电阻和第四NMOS晶体管,其中所述第二偏置电阻两端的电压等于所述第四NMOS晶体管的栅源电压,从而在所述第二偏置电阻上产生所述第二偏置电流,
其中,所述第二偏置电阻与所述第三NMOS晶体管并联耦接到所述第三PMOS电流镜的一个支路,使得耦接到所述第三PMOS电流镜的另一个支路的所述第四NMOS晶体管产生所述总偏置电流;并且
所述偏置电路还包括用于与所述第三PMOS电流镜中的晶体管构成第四电流镜的第五PMOS晶体管,所述第五PMOS晶体管输出与所述总偏置电流成比例的所述充电电流。
9.根据权利要求1-7中任一项所述的RC振荡器,其中,所述振荡电路包括:
电容充放电模块,被配置为利用所述时钟信号控制与所述电容耦接的开关的通断,以便交替地将所述电容放电到地电位和用所述充电电流对所述电容充电,
比较模块,被配置为将所述电容上的充电电压与所述基准电压进行比较,从而输出作为比较结果的比较信号,以及
时钟信号产生模块,被配置为将所述比较信号整形为所述时钟信号。
10.根据权利要求9所述的RC振荡器,其中,所述比较模块包括:
至少一个电流比较器,其利用所述总偏置电流作为偏置电流。
11.根据权利要求8所述的RC振荡器,其中,所述振荡电路包括:
电容充放电模块,被配置为利用所述时钟信号控制与所述电容耦接的开关的通断,以便交替地将所述电容放电到地电位和用所述充电电流对所述电容充电,
比较模块,被配置为将所述电容上的充电电压与所述基准电压进行比较,从而输出作为比较结果的比较信号,以及
时钟信号产生模块,被配置为将所述比较信号整形为所述时钟信号。
12.根据权利要求11所述的RC振荡器,其中,所述比较模块包括比较器,其中所述比较器利用所述总偏置电流作为偏置电流,以使得所述比较器的翻转电压等于所述第四NMOS晶体管的栅源电压,其中,所述比较器包括:
第六PMOS晶体管,用于与所述第三PMOS电流镜中的晶体管构成第五电流镜,并且输出所述总偏置电流,以及
第七NMOS晶体管,与所述第四NMOS晶体管匹配,并且漏极耦接到所述第六PMOS晶体管的漏极,源极接地,栅极耦接到所述第五PMOS晶体管的漏极,从而从所述第七NMOS晶体管的漏极输出所述比较信号。
13.根据权利要求12所述的RC振荡器,其中,所述电容充放电模块包括:
作为所述电容的第一电容、以及第二电容,
与所述第一电容并联耦接的第一开关和耦接在所述第一电容与所述第五PMOS晶体管的漏极之间的第二开关,以及
与所述第二电容并联耦接的第三开关和耦接在所述第二电容与所述第五PMOS晶体管的漏极之间的第四开关,
其中所述第一开关到所述第四开关被所述时钟信号或其反相信号控制,以使得在所述第一开关和所述第四开关断开时所述第二开关和所述第三开关导通,并且在所述第二开关和所述第三开关断开时所述第一开关和所述第四开关导通。
14.根据权利要求12所述的RC振荡器,其中,所述时钟信号产生模块包括:
反相器,将所述比较信号反相,以及
D触发器,其数据输入端耦接到其反相输出端,其时钟输入端耦接到所述反相器的输出端,并且其输出端分别输出所述时钟信号及其反相信号。
15.根据权利要求11所述的RC振荡器,其中,所述比较模块包括:
第一比较器及第二比较器,其中所述第一比较器和所述第二比较器均利用所述总偏置电流作为偏置电流,以使得其翻转电压等于所述第四NMOS晶体管的栅源电压,
其中,所述第一比较器包括:
第六PMOS晶体管,用于与所述第三PMOS电流镜中的晶体管构成第五电流镜,并且输出所述总偏置电流,以及
第七NMOS晶体管,与所述第四NMOS晶体管匹配,并且漏极耦接到所述第六PMOS晶体管的漏极,源极接地,栅极耦接到第一电容上的充电电压,从而从所述第七NMOS晶体管的漏极输出所述第一比较信号,并且
其中所述第二比较器包括:
第八PMOS晶体管,用于与所述第三PMOS电流镜中的晶体管构成第六电流镜,并且输出所述总偏置电流,以及
第九NMOS晶体管,与所述第四NMOS晶体管匹配,并且漏极耦接到所述第八PMOS晶体管的漏极,源极接地,栅极耦接到第二电容上的充电电压,从而从所述第九NMOS晶体管的漏极输出第二比较信号。
16.根据权利要求15所述的RC振荡器,其中,所述电容充放电模块包括:
作为所述电容的第一电容、以及第二电容,
与所述第一电容并联耦接的第一开关和耦接在所述第一电容与所述第五PMOS晶体管的漏极之间的第二开关,以及
与所述第二电容并联耦接的第三开关和耦接在所述第二电容与所述第五PMOS晶体管的漏极之间的第四开关,
其中所述第一开关到所述第四开关被所述时钟信号或其反相信号控制,以使得在所述第一开关和所述第四开关断开时所述第二开关和所述第三开关导通,并且在所述第二开关和所述第三开关断开时所述第一开关和所述第四开关导通。
17.根据权利要求15所述的RC振荡器,其中,所述时钟信号产生模块包括:
第一反相器和第二反相器,分别将所述第一比较信号和所述第二比较信号反相,以及
RS触发器,输入端分别耦接到所述第一反相器和所述第二反相器的输出端,并且输出所述时钟信号及其反相信号。
18.根据权利要求3所述的RC振荡器,其中,所述第一偏置电阻和所述第二偏置电阻的阻值不随温度变化。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP23202188.1A EP4395173A1 (en) | 2022-12-29 | 2023-10-06 | Rc oscillator |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118282325A true CN118282325A (zh) | 2024-07-02 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102509824B1 (ko) | 발진기 | |
US7034627B1 (en) | Oscillator circuit with variable reference voltage and current | |
TWI744925B (zh) | 可調節電流模式弛張振盪器 | |
KR100825336B1 (ko) | 반도체 회로 | |
JP4495695B2 (ja) | 発振回路 | |
US8232846B1 (en) | Resistor capacitor (RC) oscillator | |
GB2214017A (en) | Ring oscillator | |
CN110719102A (zh) | 振荡电路及时钟电路 | |
CN113949344A (zh) | 一种频率稳定的rc振荡器 | |
US5545941A (en) | Crystal oscillator circuit | |
CN110011644B (zh) | 一种环形振荡器 | |
JP6083503B2 (ja) | 温度周波数変換回路及び温度補償型発振回路 | |
US7898311B2 (en) | Phase shifting circuit which produces phase shift signal regardless of frequency of input signal | |
CN118282325A (zh) | Rc振荡器 | |
EP4395173A1 (en) | Rc oscillator | |
US20240223127A1 (en) | Rc oscillator | |
CN211352180U (zh) | 振荡电路及时钟电路 | |
KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
US7321270B2 (en) | Current-controlled CMOS ring oscillator circuit | |
CN108649928B (zh) | 一种频率和占空比自由可调的振荡器电路 | |
JP2004048690A (ja) | リング発振器 | |
JP2000091890A (ja) | 発振回路 | |
CN113938100B (zh) | 振荡器 | |
CN113258878B (zh) | 振荡器 | |
TWI785779B (zh) | 振盪器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication |