CN118265368A - 显示装置 - Google Patents

Abstract

本发明涉及显示装置。根据本公开内容的一方面，显示装置包括：显示面板，在该显示面板中设置有多个像素，每个像素包括第一子像素、第二子像素、第三子像素和第四子像素；数据驱动器，其被配置成通过数据线向像素供应数据信号；以及栅极驱动器，其被配置成通过栅极线向像素供应栅极信号。同一列中的多个像素的第一子像素与第四子像素之间的第一间隔相同，并且同一列中的多个像素的第二子像素与第三子像素之间的第二间隔相同。

Description

显示装置

相关申请的交叉引用

本申请要求于2022年12月26日向韩国知识产权局提交的韩国专利申请第10-2022-0184758号的优先权，该韩国专利申请的公开内容通过引用并入本文。

技术领域

本公开内容涉及显示装置，并且更特别地涉及能够以高驱动频率被驱动的显示装置。

背景技术

显示装置可以包括包含多个子像素的显示面板和用于驱动显示面板的驱动器。驱动器可以包括被配置成向显示面板供应栅极信号的栅极驱动器和被配置成供应数据信号的数据驱动器。当诸如栅极信号和数据信号的信号被供应给包括在显示面板中的子像素时，所选择的子像素发射光以显示图像。

近年来，随着显示面板的尺寸增加，为了平稳地驱动显示面板，可以以增加驱动频率的双速率驱动(DRD)方式来驱动显示面板。如上面描述的，当驱动频率增加时，在子像素中对与数据信号对应的电压(数据电压)进行充电的时间可能急剧减少。因此，可能存在数据在子像素中没有完全充入的问题。

发明内容

本公开内容要实现的目的是提供一种提高开口率的显示装置。

本公开内容要实现的另一目的是提供一种减少数据信号的RC延迟并且提高数据信号的充入速率的显示装置。

本公开内容要实现的又一目的是提供一种减少栅极信号的RC延迟的显示装置。

本公开内容的目的不限于上面提及的目的，并且本领域技术人员根据以下描述可以清楚地理解上面未提及的其他目的。

为了实现上述目的，根据本公开内容的一方面，一种显示装置包括：显示面板，在该显示面板中设置有多个像素，每个像素包括第一子像素、第二子像素、第三子像素和第四子像素；数据驱动器，其被配置成通过数据线向像素供应数据信号；以及栅极驱动器，其被配置成通过栅极线向像素供应栅极信号。设置在同一列中的第一子像素和第四子像素可以以相同的间隔设置，并且设置在同一列中的第二子像素和第三子像素可以以不同的间隔设置。

示例性实施方式的其他细节事项包括在具体实施方式和附图中。

在根据本公开内容的示例性实施方式的显示装置中，数据线的数目被最小化，使得数据线在显示面板中所占据的面积可以减小。因此，发射区域可以被设计成扩大并且可以提高显示装置的开口率。

此外，在根据本公开内容的示例性实施方式的显示装置中，减少了数据线的数目，使得数据线的总电阻可以减小，并且可以减少数据信号的RC延迟。因此，可以增加数据信号的充入速率。

此外，在根据本公开内容的示例性实施方式的显示装置中，栅极线具有双线结构，使得可以减小栅极线的电阻。因此，可以减少栅极信号的RC延迟。

根据本公开内容的效果不限于上面例示的内容，并且在本说明书中包括更多的各种效果。

附图说明

根据以下结合附图进行的详细描述，将更清楚地理解本公开内容的上述和其他方面、特征和其他优点，在附图中：

图1是示出根据本公开内容的示例性实施方式的显示装置的框图；

图2是示出图1的显示装置中包括的子像素的示例的电路图；

图3是用于说明图1的显示装置中包括的子像素的放置关系的示例的框图；

图4是用于说明图1的显示装置中包括的子像素的放置关系的示例的电路图；

图5是用于说明图1的显示装置中包括的子像素的放置关系的示例的布局图；

图6是图5的部分EA1的示例的放大视图；

图7是图5的部分EA2的示例的放大视图；

图8是沿图6的线I-I'截取的截面视图；

图9A是用于说明图1的显示装置的奇数帧中的驱动顺序的示例的视图；

图9B是用于说明图1的显示装置的偶数帧中的驱动顺序的示例的视图；

图10A是用于说明图1的显示装置的奇数帧中的驱动顺序的另一示例的视图；

图10B是用于说明图1的显示装置的偶数帧中的驱动顺序的另一示例的视图；

图11A是用于说明图1的显示装置的奇数帧中的驱动顺序的又一示例的视图；

图11B是用于说明图1的显示装置的偶数帧中的驱动顺序的又一示例的视图；

图12A是用于说明图1的显示装置的奇数帧中的驱动顺序的又一示例的视图；

图12B是用于说明图1的显示装置的偶数帧中的驱动顺序的又一示例的视图；以及

图13是示出根据本公开内容的示例性实施方式的显示装置的数据信号(数据电压)的波形图。

具体实施方式

通过参考以下详细描述的示例性实施方式以及附图，本公开内容的优点和特性以及实现优点和特性的方法将变得清楚。然而，本公开内容不限于本文公开的示例性实施方式，而是将以各种形式实现。示例性实施方式仅通过示例的方式提供，使得本领域技术人员可以充分理解本公开内容的公开内容和本公开内容的范围。

附图中示出的用于描述本公开内容的示例性实施方式的形状、尺寸、比率、角度、数量等仅仅是示例，并且本公开内容不限于此。在整个说明书中，类似的附图标记通常表示类似的元件。此外，在本公开内容的以下描述中，可以省略对已知相关技术的详细说明，以避免不必要地模糊本公开内容的主题。在本文中所使用的诸如“包括”、“具有”和“由……构成”的术语通常旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。除非另有明确说明，否则对单数的任何引用都可以包括复数。

即使没有明确说明，部件也被解释为包括普通误差范围。

当使用诸如“在……上”、“在……上方”、“在……下方”和“在……附近”的术语来描述两个部分之间的位置关系时，除非该术语与术语“紧接”或“直接”一起使用，否则在这两个部分之间可以定位有一个或更多个部分。

当元件或层设置在另一元件或层“上”时，另一层或另一元件可以直接置于其他元件上或直接置入其间。

虽然术语“第一”、“第二”等用于描述各个部件，但是这些部件不受这些术语限制。这些术语仅仅用于将一个部件与其他部件区分开。因此，下面提到的第一部件可以是本公开内容的技术概念中的第二部件。

在整个说明书中，类似的附图标记通常表示类似的元件。

为了便于描述，示出了附图中所示出的每个部件的尺寸和厚度，但是本公开内容不限于所示部件的尺寸和厚度。

本公开内容的各种实施方式的特征可以部分地或完全地彼此粘附或组合且可以以技术上不同的方式互锁和操作，并且实施方式可以彼此独立地或彼此相关联地执行。

在下文中，将参照附图详细描述根据本公开内容的示例性实施方式的显示装置。

根据本公开内容的示例性实施方式的用于显示装置的晶体管可以由n沟道晶体管(NMOS)和p沟道晶体管(PMOS)中的任何一个晶体管实现。晶体管可以由具有氧化物半导体作为有源层的氧化物半导体晶体管或具有低温多晶硅(LTPS)作为有源层的LTPS晶体管来实现。晶体管可以至少包括栅电极、源电极和漏电极。晶体管可以实现为显示面板上的薄膜晶体管。在晶体管中，载流子从源电极流向漏电极。在n沟道晶体管NMOS的情况下，由于载流子是电子，因此为了使电子从源电极流向漏电极，源极电压可以低于漏极电压。n沟道晶体管NMOS中的电流从漏电极流向源电极，并且源电极可以用作输出端子。在p沟道晶体管(PMOS)的情况下，由于载流子是空穴，因此为了使空穴从源电极流向漏电极，源极电压可以高于漏极电压。在p沟道晶体管PMOS中，空穴从源电极流向漏电极，使得电流从源极流向漏极，并且漏电极用作输出端子。因此，可以根据施加的电压来切换源极和漏极，因此应当注意晶体管的源极和漏极不是固定的。在本说明书中，假设晶体管是n沟道晶体管NMOS，但不限于此，因此可以使用p沟道晶体管并且因此可以改变电路配置。

用作开关元件的晶体管的栅极信号可以在栅极导通电压与栅极截止电压之间摆动。栅极导通电压可以被设置为高于晶体管的阈值电压Vth，并且栅极截止电压可以被设置为低于晶体管的阈值电压Vth。晶体管可以响应于栅极导通电压而导通，并且可以响应于栅极截止电压而截止。在n沟道晶体管NMOS的情况下，栅极导通电压可以为栅极高电压VGH，并且栅极截止电压可以为栅极低电压VGL。在p沟道晶体管PMOS的情况下，栅极导通电压是栅极低电压VGL，并且栅极截止电压可以是栅极高电压VGH。

在下文中，将参照附图详细地描述本公开内容的各种示例性实施方式。

图1是示出根据本公开内容的示例性实施方式的显示装置的框图。

参照图1，根据本公开内容的示例性实施方式的显示装置100可以包括显示面板110、栅极驱动器120、数据驱动器130和定时控制器140。

显示面板110(或像素单元或显示单元)可以显示图像。显示面板110可以包括设置在基板上的各种电路、信号线和发光二极管。显示面板110可以包括多个像素PX，所述多个像素PX被彼此相交的多个数据线DL和多个栅极线GL划分，并且连接至多个数据线DL和多个栅极线GL。

显示面板110可以包括其中显示图像的有源区域和其中形成各个信号线或焊盘的非有源区域。非有源区域位于有源区域的外部。显示面板110可以由在诸如液晶显示装置、有机发光显示装置或电泳显示装置的各种显示装置中使用的显示面板来实现。在下文中，描述了显示面板110是有机发光显示装置中使用的面板，但本公开内容的示例性实施方式不限于此。

显示面板110可以包括设置在有源区域上的多个像素PX。多个像素PX中的每一个可以电连接至栅极线GL中的对应栅极线和数据线DL中的对应数据线。因此，栅极信号和数据信号可以通过栅极线和数据线施加至每个像素PX。每个像素PX可以通过所施加的栅极信号和数据信号实现灰度，并且最终，可以通过每个像素PX所显示的灰度在有源区域中显示图像。

此外，多个像素PX中的每一个可以包括多个子像素SP。一个像素PX中包括的子像素SP可以发出不同颜色的光。例如，子像素SP可以包括红色子像素、绿色子像素、蓝色子像素和白色子像素，但是不限于此。多个子像素SP可以配置像素PX。也就是说，红色子像素、绿色子像素、蓝色子像素和白色子像素配置一个像素PX，并且显示面板110可以包括多个像素PX。

定时控制器140(或定时控制电路)可以借助于连接至外部(例如主机系统)的诸如LVDS或TMDS接口的接收电路来接收定时信号，例如垂直同步信号、水平同步信号、数据使能信号或点时钟。定时控制器140可以基于输入的定时信号生成并输出定时控制信号，以控制数据驱动器130和栅极驱动器120。

数据驱动器130(或数据驱动电路)可以向多个子像素SP供应数据信号。为此，数据驱动器130可以包括至少一个源极驱动IC(集成电路)。可以向源极驱动IC供应来自定时控制器140的源极定时控制信号和数字视频数据。源极驱动IC响应于源极定时控制信号将数字视频数据转换成伽马电压，以生成数据信号，并且通过显示面板110的数据线DL将数据信号供应给子像素SP。源极驱动IC可以通过玻璃上芯片(COG)工艺或带式自动接合(TAB)工艺连接至显示面板110的数据线DL。此外，源极驱动IC形成在显示面板110上，或者形成在单独的PCB基板上以连接至显示面板110。

栅极驱动器120(或栅极驱动电路、扫描驱动器或扫描驱动电路)可以向多个子像素SP供应栅极信号。栅极驱动器120可以包括电平移位器和移位寄存器。电平移位器对来自定时控制器140的以晶体管-晶体管-逻辑(TTL)电平输入的时钟信号的电平进行移位，然后将时钟信号供应给移位寄存器。移位寄存器可以通过GIP方式形成在显示面板110的非有源区域中，但是不限于此。移位寄存器可以由多个级来配置，所述多个级响应于时钟信号和驱动信号对栅极信号进行移位以输出。移位寄存器中包括的多个级可以通过多个输出端子顺序地输出栅极信号。

在下文中，将参照图2更详细地描述用于驱动一个子像素SP的驱动电路(像素电路)。

图2是示出图1的显示装置中包括的子像素的示例的电路图。

同时，在图2中，示出了参照图1所描述的显示装置100中包括的多个子像素SP中的一个子像素SP的电路图。

参照图2，子像素SP可以包括开关晶体管SWT、感测晶体管SET、驱动晶体管DT、存储电容器SC和发光二极管150。

发光二极管150可以包括阳极、发射层和阴极。例如，发射层可以是有机层，并且有机层可以包括各种有机层，例如空穴注入层、空穴传输层、有机发光层、电子传输层和电子注入层。发光二极管150的阳极可以连接至驱动晶体管DT(例如，驱动晶体管DT的输出端子)，并且可以向发光二极管150的阴极施加低电位电压VSS。

同时，虽然在图2中描述了发光二极管150是有机发光二极管，但是本公开内容的示例性实施方式不限于此。例如，发光二极管150可以是无机发光二极管(例如，LED)。

驱动晶体管DT向发光二极管150供应驱动电流，以使得发光二极管150能够发光。驱动晶体管DT可以包括连接至第一节点N1的栅电极、连接至第二节点N2的源电极(或输出端子)以及连接至第三节点N3的漏电极(或输入端子)。驱动晶体管DT的栅电极所连接的第一节点N1可以连接至开关晶体管SWT。漏电极所连接的第三节点N3可以连接至高电位电压线VDDL，以施加有高电位电压VDD。源电极所连接的第二节点N2可以连接至发光二极管150的阳极。

开关晶体管SWT可以将数据信号DATA(或数据电压)传输至驱动晶体管DT的栅电极(或第一节点N1)。开关晶体管SWT可以包括连接至栅极线GL的栅电极、连接至数据线DL的漏电极、以及连接至驱动晶体管DT的栅电极(或第一节点N1)的源电极。开关晶体管SWT通过从栅极线GL供应的扫描信号SCAN(或栅极信号)导通，以将从数据线DL供应的数据信号DATA(或数据电压)传输至驱动晶体管DT的栅电极(或第一节点N1)。

存储电容器SC可以将与数据信号DATA相对应的电压(数据电压)维持一帧。存储电容器SC的一个电极可以连接至第一节点N1，并且另一电极可以连接至第二节点N2。也就是说，存储电容器SC可以连接在驱动晶体管DT的栅电极与源电极之间。

同时，随着每个子像素SP的驱动时间增加，诸如驱动晶体管DT的电路元件可能劣化。因此，诸如驱动晶体管DT的电路元件的唯一特性值可能改变。在此，电路元件的唯一特性值可以包括驱动晶体管DT的阈值电压Vth或驱动晶体管DT的迁移率α。电路元件的特性值的变化可能引起对应子像素SP的亮度变化。因此，电路元件的特性值的变化可以用作与子像素SP的亮度变化相同的概念。

此外，每个子像素SP的电路元件之间的特性值的变化程度可以根据每个电路元件的劣化程度的差异而变化。电路元件之间的特性值的变化程度的这种差异可能引起子像素SP之间的亮度偏差。因此，电路元件之间的特性值偏差可以用作与子像素SP之间的亮度偏差相同的概念。电路元件的特性值的变化即子像素SP的亮度变化、以及电路元件之间的特性值偏差即子像素SP之间的亮度偏差，可能引起诸如以下的问题：子像素SP的亮度表现的准确度下降，或者屏幕异常。

因此，根据本公开内容的示例性实施方式的显示装置100(参见图1)可以提供感测子像素SP的特性值的感测功能和使用感测结果补偿子像素SP的特性值的补偿功能。

例如，如图2所示，子像素SP还可以包括用于控制驱动晶体管DT的源电极的电压状态的感测晶体管SET。

感测晶体管SET连接在驱动晶体管DT的源电极与被配置成供应参考电压Vref的参考电压线RVL之间，并且可以包括连接至栅极线GL的栅电极。因此，感测晶体管SET由通过栅极线GL施加的感测信号SENSE而导通，以将通过参考电压线RVL供应的参考电压Vref供应给驱动晶体管DT的源电极。此外，感测晶体管SET可以用作驱动晶体管DT的源电极的电压感测路径之一。

如上所述，参考电压Vref可以借助于由感测信号SENSE导通的感测晶体管SET施加至驱动晶体管DT的源电极。此外，可以通过参考电压线RVL检测用于感测驱动晶体管DT的阈值电压Vth或驱动晶体管DT的迁移率α的电压。此外，显示装置100(参见图1)的数据驱动器130(参见图1)可以根据驱动晶体管DT的阈值电压Vth或驱动晶体管DT的迁移率α的变化对数据信号DATA进行补偿。

同时，如图2所示，子像素SP中包括的开关晶体管SWT和感测晶体管SET可以共享一个栅极线GL。也就是说，开关晶体管SWT和感测晶体管SET连接至相同的栅极线GL以被供应相同的信号(栅极信号)。然而，为了便于描述，在上面的描述中，施加至开关晶体管SWT的栅电极的信号被称为扫描信号SCAN，并且施加至感测晶体管SET的栅电极的信号被称为感测信号SENSE。然而，施加至一个子像素SP的扫描信号SCAN和感测信号SENSE是通过同一栅极线GL传输的相同信号。

然而，这只是说明性的，使得本公开内容的示例性实施方式不限于此。例如，只有开关晶体管SWT连接至栅极线GL，并且感测晶体管SET可以连接至单独的感测线。因此，扫描信号SCAN可以通过栅极线GL施加至开关晶体管SWT并且感测信号SENSE可以通过感测线施加至感测晶体管SET。

在下文中，如图2所示出的，描述了子像素SP中包括的开关晶体管SWT和感测晶体管SET共享一个栅极线GL。因此，在下文中，将扫描信号SCAN和感测信号SENSE定义为栅极信号GATE1、GATE2、GATE3和GATE4，并且将参照图3至图7描述多个子像素的放置关系。

图3是用于说明图1的显示装置中包括的子像素的放置关系的示例的框图。

图4是用于说明图1的显示装置中包括的子像素的放置关系的示例的电路图。

图5是用于说明图1的显示装置中包括的子像素的放置关系的示例的布局图。

同时，在图3至图5中，为了便于描述，仅示出了以矩阵方式设置的四个像素，而以2×2矩阵设置的四个像素的放置关系可以在显示装置100的有源区域上重复(参见图1)。

同时，为了便于描述，平面上的水平方向被称为第一方向DR1(或行方向)，而平面上的垂直方向(或竖直方向)被称为第二方向DR2(或列方向)。此外，与由第一方向DR1和第二方向DR2限定的平面垂直的方向(或厚度方向)被示为第三方向DR3。

参照图1至图5，像素PX1、PX2、PX3和PX4被设置成彼此间隔开。此外，一个像素PX(例如，第一至第四像素PX1、PX2、PX3和PX4)可以包括四个子像素B、R、W和G。例如，一个像素PX可以包括第一子像素B、第二子像素R、第三子像素W和第四子像素G。例如，第一子像素B是蓝色子像素，第二子像素R是红色子像素，第三子像素W是白色子像素，并且第四子像素G是绿色子像素。然而，这只是说明性的，使得其不限于此，并且多个子像素B、R、W和G可以变化为具有各种颜色(品红色、黄色和青色)的子像素。

在第一列C1(例如，第2i-1列，i为大于0的整数)中，第一像素PX1和第三像素PX3可以沿第二方向DR2设置。此外，在第二列C2(例如，第2i列)中，第二像素PX2和第四像素PX4可以沿第二方向DR2设置。

此外，在每一行(R1至R8)中，可以设置子像素B、R、W和G。例如，在第一行R1(例如，第8k-7行，k为大于0的整数)中，第一像素PX1的第一子像素B和第二像素PX2的第四子像素G沿第一方向DR1设置。在第二行R2(例如，第8k-6行)中，第一像素PX1的第二子像素R和第二像素PX2的第三子像素W沿第一方向DR1设置。在第三行R3(例如，第8k-5行)中，第一像素PX1的第三子像素W和第二像素PX2的第二子像素R沿第一方向DR1设置。在第四行R4(例如，第8k-4行)中，第一像素PX1的第四子像素G和第二像素PX2的第一子像素B沿第一方向DR1设置。类似地，在第五行R5(例如，第8k-3行)中，第三像素PX3的第一子像素B和第四像素PX4的第四子像素G沿第一方向DR1设置。在第六行R6(例如，第8k-2行)中，第三像素PX3的第三子像素W和第四像素PX4的第二子像素R沿第一方向DR1设置。在第七行R7(例如，第8k-1行)中，第三像素PX3的第二子像素R和第四像素PX4的第三子像素W沿第一方向DR1设置。在第八行R8(例如，第8k行)中，第三像素PX3的第四子像素G和第四像素PX4的第一子像素B沿第一方向DR1设置。

第一子像素B可以包括第一发光二极管BE和第一电路元件BC，并且第二子像素R可以包括第二发光二极管RE和第二电路元件RC。第三子像素W可以包括第三发光二极管WE和第三电路元件WC，并且第四子像素G可以包括第四发光二极管GE和第四电路元件GC。

同时，图4中示出的子像素B、R、W和G中的每一个可以具有与已经参照图2所描述的子像素SP的电路基本上相同的电路配置。例如，图4中示出的子像素B、R、W和G的电路元件BC、RC、WC和GC中的每一个包括已经参照图2描述的子像素SP的开关晶体管SWT、感测晶体管SET、驱动晶体管DT和存储电容器SC。子像素B、R、W和G的发光二极管BE、RE、WE和GE中的每一个可以包括已经参照图2描述的发光二极管150。

数据线DL1、DL2、DL3和DL4可以包括连接至第一子像素B的第一数据线DL1、连接至第二子像素R的第二数据线DL2、连接至第三子像素W的第三数据线DL3和连接至第四子像素G的第四数据线DL4。数据线DL1、DL2、DL3和DL4可以被设置成沿第二方向DR2延伸。

在一个示例性实施方式中，第一数据线DL1和第二数据线DL2可以设置在像素PX的一侧，并且第三数据线DL3和第四数据线DL4可以设置在像素PX的另一侧。

例如，相对于其中设置有第一像素PX1和第三像素PX3的第一列C1，第一数据线DL1和第二数据线DL2设置在第一像素PX1和第三像素PX3的右侧，以分别连接至第一子像素B和第二子像素R。此外，相对于其中设置有第一像素PX1和第三像素PX3的第一列C1，第三数据线DL3和第四数据线DL4设置在第一像素PX1和第三像素PX3的左侧，以分别连接至第三子像素W和第四子像素G。

相比之下，相对于其中设置有第二像素PX2和第四像素PX4的第二列C2，第一数据线DL1和第二数据线DL2设置在第二像素PX2和第四像素PX4的左侧，以分别连接至第一子像素B和第二子像素R。此外，相对于其中设置有第二像素PX2和第四像素PX4的第二列C2，第三数据线DL3和第四数据线DL4设置在第二像素PX2和第四像素PX4的右侧，以分别连接至第三子像素W和第四子像素G。

作为蓝色数据信号(数据电压)的第一数据信号DATA1可以施加至第一数据线DL1，并且作为红色数据信号(数据电压)的第二数据信号DATA2可以施加至第二数据线DL2。此外，作为白色数据信号(数据电压)的第三数据信号DATA3可以施加至第三数据线DL3，并且作为绿色数据信号(数据电压)的第四数据信号DATA4可以施加至第四数据线DL4。

在一个示例性实施方式中，多个高电位电压线VDDL中的每一个可以被设置成在数据线DL1、DL2、DL3和DL4之中的两个相邻数据线之间沿第二方向DR2延伸。高电位电压VDD可以施加至多个高电位电压线VDDL中的每一个。

例如，高电位电压线VDDL可以设置在相邻的第一数据线DL1与第二数据线DL2之间，并且高电位电压线VDDL可以设置在相邻的第三数据线DL3与第四数据线DL4之间。

在一个示例性实施方式中，多个参考电压线RVL中的每一个可以设置在子像素B、R、W和G中。多个参考电压线RVL可以被设置成沿第二方向DR2延伸。参考电压Vref可以施加至多个参考电压线RVL中的每一个。

例如，参考电压线RVL中的每一个可以设置在第一发光二极管BE与第一电路元件BC之间、在第二发光二极管RE与第二电路元件RC之间、在第三发光二极管WE与第三电路元件WC之间以及在第四发光二极管GE与第四电路元件GC之间。

栅极线GL1、GL2、GL3和GL4中的每个栅极线设置在像素PX1、PX2、PX3和PX4中，以分别向像素PX1、PX2、PX3和PX4供应栅极信号GATE1、GATE2、GATE3和GATE4。

例如，第一栅极线GL1可以设置在第一行R1与第二行R2之间，并且第二栅极线GL2可以设置在第三行R3与第四行R4之间。第三栅极线GL3可以设置在第五行R5与第六行R6之间，并且第四栅极线GL4可以设置在第七行R7与第八行R8之间。

因此，第一栅极线GL1设置在第一像素PX1的第一子像素B与第二子像素R之间，以连接至第一电路元件BC和第二电路元件RC。此外，第一栅极线GL1设置在第二像素PX2的第四子像素G与第三子像素W之间，以连接至第四电路元件GC和第三电路元件WC。此外，第二栅极线GL2设置在第一像素PX1的第三子像素W与第四子像素G之间，以连接至第三电路元件WC和第四电路元件GC。此外，第二栅极线GL2设置在第二像素PX2的第二子像素R与第一子像素B之间，以连接至第二电路元件RC和第一电路元件BC。此外，第三栅极线GL3设置在第三像素PX3的第一子像素B与第三子像素W之间，以连接至第一电路元件BC和第三电路元件WC。此外，第三栅极线GL3设置在第四像素PX4的第四子像素G与第二子像素R之间，以连接至第四电路元件GC和第二电路元件RC。此外，第四栅极线GL4设置在第三像素PX3的第二子像素R与第四子像素G之间，以连接至第二电路元件RC和第四电路元件GC。此外，第四栅极线GL4设置在第四像素PX4的第三子像素W与第一子像素B之间，以连接至第三电路元件WC和第一电路元件BC。

在一个示例性实施方式中，设置在同一列中的子像素B、R、W和G中的第一子像素B和第四子像素G中的每一者可以以相同的间隔设置。例如，设置在同一列中的第一子像素B和第四子像素G中的每一者可以以与设置在相应列中的两个相邻像素的中心之间的距离对应的间隔设置。

例如，设置在第一列C1中的第一子像素B可以以相同的间隔设置。例如，第一像素PX1的第一子像素B和第三像素PX3的第一子像素B可以以与第一像素PX1的中心与第三像素PX3的中心之间的距离相对应的间隔(例如，与第一行R1与第五行R5之间的距离相对应的间隔)设置。类似地，设置在第二列C2中的第一子像素B可以以相同的间隔设置。例如，第二像素PX2的第一子像素B和第四像素PX4的第一子像素B可以以与第二像素PX2的中心与第四像素PX4的中心之间的距离相对应的间隔(例如，与第四行R4与第八行R8之间的距离相对应的间隔)设置。

作为另一示例，设置在第一列C1中的第四子像素G可以以相同的间隔设置。例如，第一像素PX1的第四子像素G和第三像素PX3的第四子像素G可以以与第一像素PX1的中心与第三像素PX3的中心之间的距离相对应的间隔(例如，与第四行R4与第八行R8之间的距离相对应的间隔)设置。类似地，设置在第二列C2中的第四子像素G可以以相同的间隔设置。例如，第二像素PX2的第四子像素G和第四像素PX4的第四子像素G可以以与第二像素PX2的中心与第四像素PX4的中心之间的距离相对应的间隔(例如，与第一行R1与第五行R5之间的距离相对应的间隔)设置。

相比之下，设置在同一列中的子像素B、R、W和G中的第二子像素R和第三子像素W中的每一者可以以不同的间隔设置。

例如，设置在第一列C1和第一行R1至第八行R8中的第二子像素R之间的间隔可以大于设置在第二列C2和第一行R1至第八行R8中的第二子像素R之间的间隔。例如，第一像素PX1的第二子像素R可以设置在第二行R2中，并且第三像素PX3的第二子像素R可以设置在第七行R7中。相比之下，第二像素PX2的第二子像素R可以设置在第三行R3中，并且第四像素PX4的第二子像素R可以设置在第六行R6中。

作为另一示例，设置在第一列C1和第一行R1至第八行R8中的第三子像素W之间的间隔可以小于设置在第二列C2和第一行R1至第八行R8中的第三子像素W之间的间隔。例如，第一像素PX1的第三子像素W可以设置在第三行R3中，并且第三像素PX3的第三子像素W可以设置在第六行R6中。第二像素PX2的第三子像素W可以设置在第二行R2中，并且第四像素PX4的第三子像素W可以设置在第七行R7中。

也就是说，设置在第一列C1和第一行R1至第八行R8中的第二子像素R之间的间隔可以与设置在第二列C2和第一行R1至第八行R8中的第三子像素W之间的间隔基本上相同。设置在第一列C1和第一行R1至第八行R8中的第三子像素W之间的间隔可以与设置在第二列C2和第一行R1至第八行R8中的第二子像素R之间的间隔基本上相同。

在一个示例性实施方式中，被设置成沿第一方向DR1相邻的两个像素中包括的子像素B、R、W、G可以按不同顺序设置。例如，被设置成沿第一方向DR1相邻的两个像素中包括的子像素B、R、W、G的布置顺序可以彼此相反。换言之，被设置成沿第一方向DR1相邻的两个像素中包括的子像素B、R、W和G可以是对称的，并且相对于第二方向DR2(或者相对于高电位电压线VDDL)垂直反转。

更具体地，设置在第一列C1中的第一像素PX1的子像素B、R、W和G可以沿第二方向DR2按第一子像素B、第二子像素R、第三子像素W和第四子像素G的顺序设置。此外，设置在第二列C2中的第二像素PX2的子像素B、R、W和G可以沿第二方向DR2按第四子像素G、第三子像素W、第二子像素R和第一子像素B的顺序设置。

类似地，设置在第一列C1中的第三像素PX3的子像素B、R、W和G可以沿第二方向DR2按第一子像素B、第三子像素W、第二子像素R和第四子像素G的顺序设置。此外，设置在第二列C2中的第四像素PX4的子像素B、R、W和G可以沿第二方向DR2按第四子像素G、第二子像素R、第三子像素W和第一子像素B的顺序设置。

子像素B、R、W和G中的每个子像素中包括的发光二极管和电路元件可以沿第一方向DR1设置在同一行中。例如，在子像素B、R、W和G中的每个子像素中包括的发光二极管和电路元件可以设置在第一列C1的第一子列SC1和第二子列SC2中。此外，在子像素B、R、W和G中的每个子像素中包括的发光二极管和电路元件可以设置在第二列C2的第三子列SC3和第四子列SC4中。

例如，关于第一像素PX1，第一像素PX1的设置在第一行R1中的第一子像素B可以包括设置在第一子列SC1中的第一发光二极管BE和设置在第二子列SC2中的第一电路元件BC。第一像素PX1的设置在第二行R2中的第二子像素R可以包括设置在第一子列SC1中的第二电路元件RC和设置在第二子列SC2中的第二发光二极管RE。第一像素PX1的设置在第三行R3中的第三子像素W可以包括设置在第一子列SC1中的第三发光二极管WE和设置在第二子列SC2中的第三电路元件WC。第一像素PX1的设置在第四行R4中的第四子像素G可以包括设置在第一子列SC1中的第四发光二极管GE和设置在第二子列SC2中的第四电路元件GC。

作为另一示例，关于第二像素PX2，第二像素PX2的设置在第一行R1中的第四子像素G可以包括设置在第三子列SC3中的第四电路元件GC和设置在第四子列SC4中的第四发光二极管GE。第二像素PX2的设置在第二行R2中的第三子像素W可以包括设置在第三子列SC3中的第三发光二极管WE和设置在第四子列SC4中的第三电路元件WC。第二像素PX2的设置在第三行R3中的第二子像素R可以包括设置在第三子列SC3中的第二电路元件RC和设置在第四子列SC4中的第二发光二极管RE。第二像素PX2的设置在第四行R4中的第一子像素B可以包括设置在第三子列SC3中的第一电路元件BC和设置在第四子列SC4中的第一发光二极管BE。

作为另一示例，关于第三像素PX3，第三像素PX3的设置在第五行R5中的第一子像素B可以包括设置在第一子列SC1中的第一电路元件BC和设置在第二子列SC2中的第一发光二极管BE。第三像素PX3的设置在第六行R6中的第三子像素W可以包括设置在第一子列SC1中的第三电路元件WC和设置在第二子列SC2中的第三发光二极管WE。第三像素PX3的设置在第七行R7中的第二子像素R可以包括设置在第一子列SC1中的第二发光二极管RE和设置在第二子列SC2中的第二电路元件RC。第三像素PX3的设置在第八行R8中的第四子像素G可以包括设置在第一子列SC1中的第四电路元件GC和设置在第二子列SC2中的第四发光二极管GE。

作为另一示例，关于第四像素PX4，第四像素PX4的设置在第五行R5中的第四子像素G可以包括设置在第三子列SC3中的第四发光二极管GE和设置在第四子列SC4中的第四电路元件GC。第四像素PX4的设置在第六行R6中的第二子像素R可以包括设置在第三子列SC3中的第二发光二极管RE和设置在第四子列SC4中的第二电路元件RC。第四像素PX4的设置在第七行R7中的第三子像素W可以包括设置在第三子列SC3中的第三电路元件WC和设置在第四子列SC4中的第三发光二极管WE。第四像素PX4的设置在第八行R8中的第一子像素B可以包括设置在第三子列SC3中的第一发光二极管BE和设置在第四子列SC4中的第一电路元件BC。

在一个示例性实施方式中，包括在沿第二方向DR2相邻的两个像素中并且发射相同颜色光的发光二极管可以设置在不同的子列中。

例如，包括在沿第二方向DR2相邻并且设置在第一列C1中的第一像素PX1和第三像素PX3中的第一发光二极管BE可以设置在不同的子列SC1和SC2中。此外，包括在第一像素PX1和第三像素PX3中的第二发光二极管RE可以设置在不同的子列SC1和SC2中。此外，包括在第一像素PX1和第三像素PX3中的第三发光二极管WE可以设置在不同的子列SC1和SC2中。此外，包括在第一像素PX1和第三像素PX3中的第四发光二极管GE可以设置在不同的子列SC1和SC2中。例如，第一像素PX1的第一发光二极管BE和第三像素PX3的第一发光二极管BE可以分别设置在第一子列SC1和第二子列SC2中。第一像素PX1的第二发光二极管RE和第三像素PX3的第二发光二极管RE可以分别设置在第二子列SC2和第一子列SC1中。第一像素PX1的第三发光二极管WE和第三像素PX3的第三发光二极管WE可以分别设置在第一子列SC1和第二子列SC2中。第一像素PX1的第四发光二极管GE和第三像素PX3的第四发光二极管GE可以分别设置在第一子列SC1和第二子列SC2中。

作为另一示例，包括在沿第二方向DR2相邻并且设置在第二列C2中的第二像素PX2和第四像素PX4中的第一发光二极管BE可以设置在不同的子列SC3和SC4中。此外，包括在第二像素PX2和第四像素PX4中的第二发光二极管RE可以设置在不同的子列SC3和SC4中。此外，包括在第二像素PX2和第四像素PX4中的第三发光二极管WE可以设置在不同的子列SC3和SC4中。此外，包括在第二像素PX2和第四像素PX4中的第四发光二极管GE可以设置在不同的子列SC3和SC4中。例如，第二像素PX2的第一发光二极管BE和第四像素PX4的第一发光二极管BE可以分别设置在第四子列SC4和第三子列SC3中。第二像素PX2的第二发光二极管RE和第四像素PX4的第二发光二极管RE可以分别设置在第四子列SC4和第三子列SC3中。第二像素PX2的第三发光二极管WE和第四像素PX4的第三发光二极管WE可以分别设置在第三子列SC3和第四子列SC4中。第二像素PX2的第四发光二极管GE和第四像素PX4的第四发光二极管GE可以分别设置在第四子列SC4和第三子列SC3中。

此外，在示例性实施方式中，包括在沿第一方向DR1相邻的两个像素中并且发射相同颜色光的发光二极管可以被设置成彼此间隔开。

例如，包括在沿第一方向DR1相邻的第一像素PX1和第二像素PX2中的第一发光二极管BE可以被设置成彼此间隔开。包括在第一像素PX1和第二像素PX2中的第二发光二极管RE可以被设置呈彼此间隔开，并且包括在第一像素PX1和第二像素PX2中的第三发光二极管WE可以被设置成彼此间隔开。包括在第一像素PX1和第二像素PX2中的第四发光二极管GE可以被设置成彼此间隔开。

作为另一示例，包括在沿第一方向DR1相邻的第三像素PX3和第四像素PX4中的第一发光二极管BE可以被设置成彼此间隔开。包括在第三像素PX3和第四像素PX4中的第二发光二极管RE可以被设置成彼此间隔开，并且包括在第三像素PX3和第四像素PX4中的第三发光二极管WE可以被设置成彼此间隔开。包括在第三像素PX3和第四像素PX4中的第四发光二极管GE可以被设置成彼此间隔开。

如上所述，在根据本公开内容的示例性实施方式的显示装置100(参见图1)中，包括在沿第二方向DR2相邻的两个像素中并且发射相同颜色光的发光二极管可以设置在不同的子列中。此外，包括在沿第一方向DR1相邻的两个像素中并且发射相同颜色光的发光二极管可以被设置成彼此间隔开。通过这样做，发射相同颜色光的发光二极管可以均匀地分布(或设置或布置)。因此，像素聚集结构得到解决(例如，被移除或最小化)以提高显示装置100(参见图1)的图像质量。

此外，在根据本公开内容的示例性实施方式的显示装置100(参见图1)中，设置在沿第一方向DR1相邻的两个像素之间的两个数据线(例如，第一数据线DL1和第二数据线DL2或者第三数据线DL3和第四数据线DL4)可以将数据信号施加至设置在两侧的两个像素中包括的子像素。因此，将数据信号施加至多个子像素B、R、W和G的数据线DL1、DL2、DL3和DL4的数目被最小化，使得数据线在显示面板中所占据的面积减小。因此，发射区域可以被设计成扩大，使得可以提高显示装置100(参见图1)的开口率。例如，第四子像素G中发射区域所占据的面积是29.4％，第二子像素R中发射区域所占据的面积是48.2％，第三子像素W中发射区域所占据的面积是54.8％，并且第一子像素B中发射区域所占据的面积是32.8％。因此，平均开口率可以扩大到41.3％。

此外，减少了数据线的数目，使得数据线的总电阻减小，以减少数据信号的RC延迟。因此，可以增加数据信号的充入速率。

同时，参照图5，在一个示例性实施方式中，用于向子像素的电路元件供应驱动电压(例如，高电位电压VDD和参考电压Vref)和数据电压的连接线中的一些连接线可以被设置成和与子像素的发射区域对应的发光二极管交叠。

同时，参照图5，在一个示例性实施方式中，栅极线GL1、GL2、GL3和GL4可以与辅助电极层AEL一起形成为双线结构，该辅助电极层形成在与数据线DL1、DL2、DL3和DL4(或高电位电压线VDDL和参考电压线RVL)相同的层上。

下面将参照图6至图8更详细地描述连接线的放置关系和栅极线GL1、GL2、GL3和GL4的双线结构。此外，为了便于描述，将关于图5至图7所示的部分EA1和EA2中所示的配置来描述像素PX1、PX2、PX3和PX4的配置。

图6是图5的部分EA1的示例的放大视图。

图7是图5的部分EA2的示例的放大视图。

图8是沿图6的线I-I'截取的截面视图。

参照图3至图7，根据本公开内容的示例性实施方式的显示装置100(参见图1)的像素PX1、PX2、PX3和PX4中的每个像素可以包括子像素B、R、W和G，并且所述子像素B、R、W和G可以分别包括发光二极管BE、RE、WE和GE以及电路元件BC、RC、WC和GC。

此外，子像素B、R、W和G的电路元件BC、RC、WC和GC中的每个电路元件可以包括开关晶体管、感测晶体管、驱动晶体管和存储电容器。例如，在电路元件BC、RC、WC和GC的每一个中，开关晶体管、感测晶体管、驱动晶体管和存储电容器可以由下面要描述的电极层10、20和30的全部或一些的组合来形成。

例如，如图6和图7所示，第二子像素R的第二电路元件RC可以包括开关晶体管SWT(R)、感测晶体管SET(R)、驱动晶体管DT(R)和存储电容器SC(R)。第三子像素W的第三电路元件WC可以包括开关晶体管SWT(W)、感测晶体管SET(W)、驱动晶体管DT(W)和存储电容器SC(W)。

根据本公开内容的示例性实施方式的显示装置100(参见图1)的像素PX1、PX2、PX3和PX4可以设置在基板SUB上。例如，像素PX1、PX2、PX3和PX4中的每个像素可以包括第一电极层10、第二电极层20、第三电极层30以及用于使电极层彼此接触(或将电极层彼此连接)的接触孔CNT。同时，虽然在图6和图7中没有单独示出，但是在电极层10、20和30之间可以置入包括氧化物或无机材料的绝缘层。

第一电极层10设置在基板SUB上并且可以包括数据线DL1、DL2、DL3和DL4、高电位电压线VDDL和辅助电极层AEL。如上所述，数据线DL1、DL2、DL3和DL4和高电位电压线VDDL沿第二方向DR2延伸，并且高电位电压线VDDL可以设置在相邻数据线DL1、DL2、DL3和DL4之间。

在一个示例性实施方式中，辅助电极层AEL被设置成沿第一方向DR1延伸，并且可以被设置成与数据线DL1、DL2、DL3和DL4以及高电位电压线VDDL间隔开。

第二电极层20设置在第一电极层10上，并且可以包括连接线21至26，所述连接线21至26将像素PX1、PX2、PX3和PX4中包括的配置连接至数据线DL1、DL2、DL3和DL4、高电位电压线VDDL或参考电压线RVL。

第二电极层20的第一连接线21连接至高电位电压线VDDL和第二电路元件RC的驱动晶体管DT(R)，以将从高电位电压线VDDL供应的高电位电压VDD供应至第二电路元件RC的驱动晶体管DT(R)。

更具体地，第一连接线21可以包括第一子连接线21a、第二子连接线21b和第三子连接线21c。第一子连接线21a的一端通过第一接触孔CNT1电连接至高电位电压线VDDL，并且另一端可以连接至第二子连接线21b的一端。此外，第三子连接线21c的一端连接至第二子连接线21b的另一端，并且另一端可以连接至第二电路元件RC的驱动晶体管DT(R)以及/或者构造第二电路元件RC的驱动晶体管DT(R)的一部分。

在一个示例性实施方式中，用于向第二电路元件RC的驱动晶体管DT(R)供应高电位电压VDD的第一连接线21的至少一部分可以与第二发光二极管RE的至少一部分交叠。在此，第二发光二极管RE限定第二子像素R的发射区域，使得与第二发光二极管RE交叠的第一连接线21的至少一部分可以包括透明材料。例如，第一连接线21的第二子连接线21b与第二发光二极管RE的至少一部分交叠并且可以包括透明材料。

根据示例性实施方式，第一子连接线至第三子连接线21a、21b和21c可以一体地形成。

第二电极层20的第二连接线22连接至第二数据线DL2和第二电路元件RC的开关晶体管SWT(R)，以将从第二数据线DL2供应的数据信号DATA供应至第二电路元件RC的开关晶体管SWT(R)。

更具体地，第二连接线22可以包括第四子连接线22a、第五子连接线22b和第六子连接线22c。第四子连接线22a的一端通过第二接触孔CNT2电连接至第二数据线DL2，并且另一端可以连接至第五子连接线22b的一端。此外，第六子连接线22c的一端连接至第五子连接线22b的另一端，并且另一端可以连接至第二电路元件RC的开关晶体管SWT(R)以及/或者构造第二电路元件RC的开关晶体管SWT(R)的一部分。

在一个示例性实施方式中，用于向第二电路元件RC的开关晶体管SWT(R)供应数据信号DATA的第二连接线22的至少一部分可以与第二发光二极管RE的至少一部分交叠。在此，第二发光二极管RE限定第二子像素R的发射区域，使得与第二发光二极管RE交叠的第二连接线22的至少一部分可以包括透明材料。例如，第二连接线22的第五子连接线22b与第二发光二极管RE的至少一部分交叠并且可以包括透明材料。

根据示例性实施方式，第四子连接线至第六子连接线22a、22b和22c可以一体地形成。

第二电极层20的第三连接线23连接至参考电压线RVL和第二电路元件RC的感测晶体管SET(R)，以将从参考电压线RVL供应的参考电压Vref供应至第二电路元件RC的感测晶体管SET(R)。

更具体地，第三连接线23可以包括第七子连接线23a、第八子连接线23b和第九子连接线23c。第七子连接线23a的一端通过第三接触孔CNT3电连接至参考电压线RVL，并且另一端可以连接至第八子连接线23b的一端。此外，第九子连接线23c的一端连接至第八子连接线23b的另一端，并且另一端可以连接至第二电路元件RC的感测晶体管SET(R)以及/或者构造第二电路元件RC的感测晶体管SET(R)的一部分。

在一个示例性实施方式中，用于向第二电路元件RC的感测晶体管SET(R)供应参考电压Vref的第三连接线23的至少一部分可以与第三子像素W的第三发光二极管WE的至少一部分交叠。在此，第三发光二极管WE限定第三子像素W的发射区域，使得与第三发光二极管WE交叠的第三连接线23的至少一部分可以包括透明材料。例如，第三连接线23的第八子连接线23b与第三发光二极管WE的至少一部分交叠并且可以包括透明材料。

根据示例性实施方式，第七子连接线至第九子连接线23a、23b和23c可以一体地形成。

第二电极层20的第四连接线24连接至高电位电压线VDDL和第三电路元件WC的驱动晶体管DT(W)，以将从高电位电压线VDDL供应的高电位电压VDD供应至第三电路元件WC的驱动晶体管DT(W)。

更具体地，第四连接线24可以包括第十子连接线24a、第十一子连接线24b和第十二子连接线24c。第十子连接线24a的一端可以通过第四接触孔CNT4电连接至高电位电压线VDDL，并且另一端可以连接至第十一子连接线24b的一端。此外，第十二子连接线24c的一端可以连接至第十一子连接线24b的另一端，并且另一端可以连接至第三电路元件WC的驱动晶体管DT(W)以及/或者构造第三电路元件WC的驱动晶体管DT(W)的一部分。

在一个示例性实施方式中，用于向第三电路元件WC的驱动晶体管DT(W)供应高电位电压VDD的第四连接线24的至少一部分可以与第三发光二极管WE的至少一部分交叠。在此，第三发光二极管WE限定第三子像素W的发射区域，使得与第三发光二极管WE交叠的第四连接线24的至少一部分可以包括透明材料。例如，第四连接线24的第十一子连接线24b与第三发光二极管WE的至少一部分交叠并且可以包括透明材料。

根据示例性实施方式，第十子连接线至第十二子连接线24a、24b和24c可以一体地形成。

第二电极层20的第五连接线25连接至第三数据线DL3和第三电路元件WC的开关晶体管SWT(W)，以将从第三数据线DL3供应的数据信号DATA供应至第三电路元件WC的开关晶体管SWT(W)。

更具体地，第五连接线25可以包括第十三子连接线25a、第十四子连接线25b和第十五子连接线25c。第十三子连接线25a的一端可以通过第五接触孔CNT5电连接至第三数据线DL3，并且另一端可以连接至第十四子连接线25b的一端。此外，第十五子连接线25c的一端可以连接至第十四子连接线25b的另一端，并且另一端可以连接至第三电路元件WC的开关晶体管SWT(W)以及/或者构造第三电路元件WC的开关晶体管SWT(W)的一部分。

在一个示例性实施方式中，用于向第三电路元件WC的开关晶体管SWT(W)供应数据信号DATA的第五连接线25的至少一部分可以与第三发光二极管WE的至少一部分交叠。在此，第三发光二极管WE限定第三子像素W的发射区域，使得与第三发光二极管WE交叠的第五连接线25的至少一部分可以包括透明材料。例如，第五连接线25的第十四子连接线25b与第三发光二极管WE的至少一部分交叠并且可以包括透明材料。

根据示例性实施方式，第十三子连接线至第十五子连接线25a、25b和25c可以一体地形成。

第二电极层20的第六连接线26连接至参考电压线RVL和第三电路元件WC的感测晶体管SET(W)，以将从参考电压线RVL供应的参考电压Vref供应至第三电路元件WC的感测晶体管SET(W)。

更具体地，第六连接线26可以包括第十六子连接线26a、第十七子连接线26b和第十八子连接线26c。第十六子连接线26a的一端可以通过第六接触孔CNT6电连接至参考电压线RVL，并且另一端可以连接至第十七子连接线26b的一端。此外，第十八子连接线26c的一端可以连接至第十七子连接线26b的另一端，并且另一端可以连接至第三电路元件WC的感测晶体管SET(W)以及/或者构造第三电路元件WC的感测晶体管SET(W)的一部分。

在一个示例性实施方式中，用于向第三电路元件WC的感测晶体管SET(W)供应参考电压Vref的第六连接线26的至少一部分可以与第二子像素R的第二发光二极管RE的至少一部分交叠。在此，第二发光二极管RE限定第二子像素R的发射区域，使得与第二发光二极管RE交叠的第六连接线26的至少一部分可以包括透明材料。例如，第六连接线26的第十七子连接线26b与第二发光二极管RE的至少一部分交叠并且可以包括透明材料。

根据示例性实施方式，第十六子连接线至第十八子连接线26a、26b和26c可以一体地形成。

虽然未单独示出，但是如上所述，可以在第一电极层10与第二电极层20之间另外置入绝缘层。

第三电极层30设置在第二电极层20上并且可以包括沿第一方向DR1延伸的栅极线GL1、GL2、GL3和GL4。

例如，如图6和图7所示，第一栅极线GL1和第三栅极线GL3中的每一者可以形成为沿第一方向DR1延伸。此外，第一栅极线GL1和第三栅极线GL3的至少部分向第二方向DR2突出，以用作第二电路元件RC的感测晶体管SET(R)的栅电极，或者用作第二电路元件RC的开关晶体管SWT(R)的栅电极。

作为另一示例，如图6和图7所示，第二栅极线GL2和第四栅极线GL4中的每一者可以形成为沿第一方向DR1延伸。此外，第二栅极线GL2和第四栅极线GL4的至少部分向第二方向DR2的相反方向突出，以用作第三电路元件WC的感测晶体管SET(W)的栅电极，或者用作第三电路元件WC的开关晶体管SWT(W)的栅电极。

在一个示例性实施方式中，栅极线(例如，第二栅极线GL2)可以形成为沿第一方向DR1延伸，并且至少部分与辅助电极层AEL交叠。

在一个示例性实施方式中，栅极线(例如，第二栅极线GL2)通过至少一个接触孔CNT7或CNT8与辅助电极层AEL接触(或连接)以形成双线结构。

例如，进一步参照图8，第一电极层10的辅助电极层AEL可以设置在基板SUB上。

可以在辅助电极层AEL(或第一电极层10)上设置第一绝缘层INS1。例如，第一绝缘层INS1可以被设置成覆盖辅助电极层(或第一电极层10)。第一绝缘层INS1可以包括包含氧化物或氮化物的无机材料。例如，第一绝缘层INS1可以包括硅氧化物(SiO₂)、硅氮化物(SiN_x)、硅氮氧化物SiON等。

可以在第一绝缘层INS1上设置第二绝缘层INS2。第二绝缘层INS2用作栅极绝缘层并且可以包括与第一绝缘层INS1基本上相同的材料。

可以在第二绝缘层INS2上设置第三电极层30。

在一个示例性实施方式中，第三电极层30的栅极线(例如，第二栅极线GL2)与第一电极层10的辅助电极层AEL至少部分地交叠，并且可以通过接触孔(例如，第八接触孔CNT8)与辅助电极层AEL接触(或连接)。接触孔CNT8穿过绝缘层INS1和INS2。也就是说，第三电极层30的栅极线(例如，第二栅极线GL2)和第一电极层10的辅助电极层AEL可以具有双线结构。

如上所述，第三电极层30的栅极线(例如，第二栅极线GL2)和第一电极层10的辅助电极层AEL具有双线结构，使得栅极线(例如，第二栅极线GL2)的电阻减小。因此，可以减少栅极信号的RC延迟。

在下文中，将参照图9A至图12B描述根据本公开内容的示例性实施方式的显示装置的驱动方法。

图9A是用于说明图1的显示装置的奇数帧中的驱动顺序的示例的视图。

图9B是用于说明图1的显示装置的偶数帧中的驱动顺序的示例的视图。

图10A是用于说明图1的显示装置的奇数帧中的驱动顺序的另一示例的视图。

图10B是用于说明图1的显示装置的偶数帧中的驱动顺序的另一示例的视图。

图11A是用于说明图1的显示装置的奇数帧中的驱动顺序的又一示例的视图。

图11B是用于说明图1的显示装置的偶数帧中的驱动顺序的又一示例的视图。

图12A是用于说明图1的显示装置的奇数帧中的驱动顺序的又一示例的视图。

图12B是用于说明图1的显示装置的偶数帧中的驱动顺序的又一示例的视图。

同时，在图9A至图12B中，为了便于描述，未示出沿垂直方向(例如，第二方向DR2)设置的数据线、参考电压线和高电位电压线。然而，数据线、参考电压线和高电位电压线的放置关系与参照图3至图5描述的放置关系相同，因此将不重复冗余的描述。

在图9A和9B中，将分别描述在奇数帧和偶数帧的水平时段(1)、(2)、(3)和(4)期间多个子像素B、R、W和G中的第一子像素B的数据充入方法。在图10A和10B中，将分别描述在奇数帧和偶数帧的水平时段(1)、(2)、(3)和(4)期间多个子像素B、R、W和G中的第二子像素R的数据充入方法。在图11A和11B中，将分别描述在奇数帧和偶数帧的水平时段(1)、(2)、(3)和(4)期间多个子像素B、R、W和G中的第三子像素W的数据充入方法。在图12A和12B中，将分别描述在奇数帧和偶数帧的水平时段(1)、(2)、(3)和(4)期间多个子像素B、R、W和G中的第四子像素G的数据充入方法。

参照图3以及图9A至图12B，在一个示例性实施方式中，奇数帧中栅极线GL1、GL2、GL3和GL4的导通顺序可以不同于偶数帧中栅极线GL1、GL2、GL3和GL4的导通顺序。

在一个示例性实施方式中，在奇数帧中，第二栅极线GL2、第一栅极线GL1、第四栅极线GL4和第三栅极线GL3顺序地导通，而在偶数帧中，第一栅极线GL1、第二栅极线GL2、第三栅极线GL3和第四栅极线GL4顺序地导通。也就是说，在奇数帧中，顺序地施加第二栅极信号GATE2、第一栅极信号GATE1、第四栅极信号GATE4和第三栅极信号GATE3，而在偶数帧中，可以顺序地施加第一栅极信号GATE1、第二栅极信号GATE2、第三栅极信号GATE3和第四栅极信号GATE4。然而，这仅是说明性的，使得奇数帧中栅极线GL1、GL2、GL3和GL4的导通顺序与偶数帧中栅极线GL1、GL2、GL3和GL4的导通顺序可以进行切换。

例如，将首先参照图9A和图9B描述第一子像素B的数据充入方法。在奇数帧的第一水平时段(1)期间，导通电平第二栅极信号GATE2被施加至第二栅极线GL2，以将数据信号充入第二像素PX2的设置在第二列C2的第四行R4中的第一子像素B中。在奇数帧的第二水平时段(2)期间，导通电平第一栅极信号GATE1被施加至第一栅极线GL1，以将数据信号充入第一像素PX1的设置在第一列C1的第一行R1中的第一子像素B中。此外，在奇数帧的第三水平时段(3)期间，导通电平第四栅极信号GATE4被施加至第四栅极线GL4，以将数据信号充入第四像素PX4的设置在第二列C2的第八行R8中的第一子像素B中。在奇数帧的第四水平时段(4)期间，导通电平第三栅极信号GATE3被施加至第三栅极线GL3，以将数据信号充入第三像素PX3的设置在第一列C1的第五行R5中的第一子像素B中。

此后，在偶数帧的第一水平时段(1)期间，导通电平第一栅极信号GATE1被施加至第一栅极线GL1，以将数据信号充入第一像素PX1的设置在第一列C1的第一行R1中的第一子像素B中。在偶数帧的第二水平时段(2)期间，导通电平第二栅极信号GATE2被施加至第二栅极线GL2，以将数据信号充入第二像素PX2的设置在第二列C2的第四行R4中的第一子像素B中。在偶数帧的第三水平时段(3)期间，导通电平第三栅极信号GATE3被施加至第三栅极线GL3，以将数据信号充入第三像素PX3的设置在第一列C1的第五行R5中的第一子像素B中。此外，在偶数帧的第四水平时段(4)期间，导通电平第四栅极信号GATE4被施加至第四栅极线GL4，以将数据信号充入第四像素PX4的设置在第二列C2的第八行R8中的第一子像素B中。

接下来，将参照图10A和图10B描述第二子像素R的数据充入方法。在奇数帧的第一水平时段(1)期间，导通电平第二栅极信号GATE2被施加至第二栅极线GL2，以将数据信号充入第二像素PX2的设置在第二列C2的第三行R3中的第二子像素R中。在奇数帧的第二水平时段(2)期间，导通电平第一栅极信号GATE1被施加至第一栅极线GL1，以将数据信号充入第一像素PX1的设置在第一列C1的第二行R2中的第二子像素R中。此外，在奇数帧的第三水平时段(3)期间，导通电平第四栅极信号GATE4被施加至第四栅极线GL4，以将数据信号充入第三像素PX3的设置在第一列C1的第七行R7中的第二子像素R中。在奇数帧的第四水平时段(4)期间，导通电平第三栅极信号GATE3被施加至第三栅极线GL3，以将数据信号充入第四像素PX4的设置在第二列C2的第六行R6中的第二子像素R中。

此后，在偶数帧的第一水平时段(1)期间，导通电平第一栅极信号GATE1被施加至第一栅极线GL1，以将数据信号充入第一像素PX1的设置在第一列C1的第二行R2中的第二子像素R中。在偶数帧的第二水平时段(2)期间，导通电平第二栅极信号GATE2被施加至第二栅极线GL2，以将数据信号充入第二像素PX2的设置在第二列C2的第三行R3中的第二子像素R中。在偶数帧的第三水平时段(3)期间，导通电平第三栅极信号GATE3被施加至第三栅极线GL3，以将数据信号充入第四像素PX4的设置在第二列C2的第六行R6中的第二子像素R中。此外，在偶数帧的第四水平时段(4)期间，导通电平第四栅极信号GATE4被施加至第四栅极线GL4，以将数据信号充入第三像素PX3的设置在第一列C1的第七行R7中的第二子像素R中。

接下来，将参照图11A和图11B描述第三子像素W的数据充入方法。在奇数帧的第一水平时段(1)期间，导通电平第二栅极信号GATE2被施加至第二栅极线GL2，以将数据信号充入第一像素PX1的设置在第一列C1的第三行R3中的第三子像素W中。在奇数帧的第二水平时段(2)期间，导通电平第一栅极信号GATE1被施加至第一栅极线GL1，以将数据信号充入第二像素PX2的设置在第二列C2的第二行R2中的第三子像素W中。接下来，在奇数帧的第三水平时段(3)期间，导通电平第四栅极信号GATE4被施加至第四栅极线GL4，以将数据信号充入第四像素PX4的设置在第二列C2的第七行R7中的第三子像素W中。在奇数帧的第四水平时段(4)期间，导通电平第三栅极信号GATE3被施加至第三栅极线GL3，以将数据信号充入第三像素PX3的设置在第一列C1的第六行R6中的第三子像素W中。

此后，在偶数帧的第一水平时段(1)期间，导通电平第一栅极信号GATE1被施加至第一栅极线GL1，以将数据信号充入第二像素PX2的设置在第二列C2的第二行R2中的第三子像素W中。在偶数帧的第二水平时段(2)期间，导通电平第二栅极信号GATE2被施加至第二栅极线GL2，以将数据信号充入第一像素PX1的设置在第一列C1的第三行R3中的第三子像素W中。在偶数帧的第三水平时段(3)期间，导通电平第三栅极信号GATE3被施加至第三栅极线GL3，以将数据信号充入第三像素PX3的设置在第一列C1的第六行R6中的第三子像素W中。此外，在偶数帧的第四水平时段(4)期间，导通电平第四栅极信号GATE4被施加至第四栅极线GL4，以将数据信号充入第四像素PX4的设置在第二列C2的第七行R7中的第三子像素W中。

接下来，将参照图12A和图12B描述第四子像素G的数据充入方法。在奇数帧的第一水平时段(1)期间，导通电平第二栅极信号GATE2被施加至第二栅极线GL2，以将数据信号充入第一像素PX1的设置在第一列C1的第四行R4中的第四子像素G中。在奇数帧的第二水平时段(2)期间，导通电平第一栅极信号GATE1被施加至第一栅极线GL1，以将数据信号充入第二像素PX2的设置在第二列C2的第一行R1中的第四子像素G中。此外，在奇数帧的第三水平时段(3)期间，导通电平第四栅极信号GATE4被施加至第四栅极线GL4，以将数据信号充入第三像素PX3的设置在第一列C1的第八行R8中的第四子像素G中。在奇数帧的第四水平时段(4)期间，导通电平第三栅极信号GATE3被施加至第三栅极线GL3，以将数据信号充入第四像素PX4的设置在第二列C2的第五行R5中的第四子像素G中。

此后，在偶数帧的第一水平时段(1)期间，导通电平第一栅极信号GATE1被施加至第一栅极线GL1，以将数据信号充入第二像素PX2的设置在第二列C2的第一行R1中的第四子像素G中。在偶数帧的第二水平时段(2)期间，导通电平第二栅极信号GATE2被施加至第二栅极线GL2，以将数据信号充入第一像素PX1的设置在第一列C1的第四行R4中的第四子像素G中。在偶数帧的第三水平时段(3)期间，导通电平第三栅极信号GATE3被施加至第三栅极线GL3，以将数据信号充入第四像素PX4的设置在第二列C2的第五行R5中的第四子像素G中。此外，在偶数帧的第四水平时段(4)期间，导通电平第四栅极信号GATE4被施加至第四栅极线GL4，以将数据信号充入第三像素PX3的设置在第一列C1的第八行R8中的第四子像素G中。

图13是示出根据本公开内容的示例性实施方式的显示装置的数据信号(数据电压)的波形图。

参照图1至图13，在根据本公开内容的示例性实施方式的显示装置100中，如上所述减少了数据线的数目，使得数据线的总电阻减小，以减少数据信号的RC延迟。因此，可以增加数据信号的充入速率。

相比之下，在根据本公开内容的比较实施方式的显示装置中，被配置成向相同颜色像素供应数据信号的多个数据线可以被配置为一组。也就是说，在根据本公开内容的比较实施方式的显示装置中，一个公共线被分为多个数据线，以向像素供应数据信号。如上所述，在根据本公开内容的比较实施方式的显示装置中，多个数据线被设计成聚集为一个公共线，使得可能增加数据信号的RC延迟。

更具体地，如图13所示，在根据本公开内容的比较实施方式的显示装置中，数据电压在时间t0处从0.65V开始充电。在时间t1处，数据电压被充电到7.4241V，然后在时间t2处，数据电压被充电到8.2031V(在图13中由“参考”表示)。

相比之下，在根据本公开内容的示例性实施方式的显示装置100中，数据电压在时间t0处从0.65V开始充电。在时间t1处，数据电压被充电到8.2102V，然后在时间t2处，数据电压被充电到8.83V。

也就是说，在时间t1处，根据本公开内容的示例性实施方式的显示装置100的数据充入速率可以从根据本公开内容的比较实施方式的显示装置的数据充入速率增加9.57％。此外，在时间t2处，根据本公开内容的示例性实施方式的显示装置100的数据充入速率可以从根据本公开内容的比较实施方式的显示装置的数据充入速率增加7.09％。也就是说，可以提高根据本公开内容的示例性实施方式的显示装置100的数据充入速率。

在根据本公开内容的示例性实施方式的显示装置中，数据线的数目被最小化，使得数据线在显示面板中所占据的面积可以减小。因此，发射区域可以被设计成扩大并且可以提高显示装置的开口率。

此外，在根据本公开内容的示例性实施方式的显示装置中，减少了数据线的数目，使得数据线的总电阻减小，并且可以减少数据信号的RC延迟。因此，可以增加数据信号的充入速率。

此外，在根据本公开内容的示例性实施方式的显示装置中，栅极线具有双线结构，使得可以减小栅极线的电阻。因此，可以减少栅极信号的RC延迟。

本公开内容的示例性实施方式也可以描述如下：

根据本公开内容的一方面，显示装置包括：显示面板，在该显示面板中设置有多个像素，每个像素包括第一子像素、第二子像素、第三子像素和第四子像素；数据驱动器，其被配置成通过数据线向所述像素供应数据信号；以及栅极驱动器，其被配置成通过栅极线向所述像素供应栅极信号。同一列中的多个像素的第一子像素与第四子像素之间的第一间隔相同，并且同一列中的多个像素的第二子像素与第三子像素之间的第二间隔相同。

所述像素可以包括：第一像素，其设置在第一列中；第二像素，其设置在第二列中，第二列在第一方向与第一列相邻；第三像素，其设置在第一列中并且在与第一方向不同的第二方向上与第一像素相邻；以及第四像素，其设置在第二列中并且在第二方向上与第二像素相邻。

设置在同一列中的第一子像素和第四子像素可以以与设置在相应列中的相邻两个像素的中心之间的距离相对应的间隔设置。

设置在第一列中的第一子像素和第四子像素可以以与第一像素的中心与第三像素的中心之间的距离相对应的间隔设置。

沿第一方向相邻的两个像素中包括的子像素可以按不同的顺序设置。

沿第一方向相邻的两个像素中包括的子像素的布置顺序可以彼此相反。

设置在第一列中的第一像素中包括的子像素可以沿第二方向按第一子像素、第二子像素、第三子像素和第四子像素的顺序设置，并且设置在第二列中的第二像素中包括的子像素沿第二方向按第四子像素、第三子像素、第二子像素和第一子像素的顺序设置。

第一子像素可以包括第一发光二极管和第一电路元件，第二子像素可以包括第二发光二极管和第二电路元件，第三子像素可以包括第三发光二极管和第三电路元件，并且第四子像素可以包括第四发光二极管和第四电路元件。

包括在第一子像素至第四子像素中的发光二极管和电路元件可以被设置成沿第一方向相邻。

第一列可以包括第一子列和在第一方向上与第一子列相邻的第二子列，第二列可以包括第三子列和在第一方向上与第三子列相邻的第四子列，并且包括在沿第二方向彼此相邻的两个像素中并且发射相同颜色光的发光二极管设置在不同的子列中。

包括在第一像素的第一子像素中的第一发光二极管可以设置在第一子列中，包括在第三像素的第一子像素中的第一发光二极管可以设置在第二子列中，包括在第四像素的第一子像素中的第一发光二极管可以设置在第三子列中，并且包括在第二像素的第一子像素中的第一发光二极管可以设置在第四子列中。

包括在沿第一方向彼此相邻的两个像素中并且发射相同颜色光的发光二极管被设置成彼此间隔开。

该显示装置还可以包括辅助电极层，其与数据线形成在相同的层上，其中，所述栅极线中的每个栅极线和所述辅助电极层可以通过接触孔彼此连接，同时在至少部分区域中交叠。

包括在第一像素中的子像素可以分别设置在沿第二方向顺序设置的第一行至第四行中，包括在第二像素中的子像素可以分别设置在第一行至第四行中，包括在第三像素中的子像素可以分别设置在沿第二方向顺序设置的第五行至第八行中，并且包括在第四像素中的子像素可以分别设置在第五行至第八行中。

在所述栅极线中，第一栅极线可以设置在第一行与第二行之间，第二栅极线可以设置在第三行与第四行之间，第三栅极线可以设置在第五行与第六行之间，并且第四栅极线可以设置在第七行与第八行之间。

在奇数帧中向栅极线施加导通电平栅极信号的顺序可以与在偶数帧中向栅极线施加导通电平栅极信号的顺序不同。

在奇数帧中，可以按第二栅极线、第一栅极线、第四栅极线和第三栅极线的顺序施加导通电平栅极信号，并且在偶数帧中，可以按第一栅极线、第二栅极线、第三栅极线和第四栅极线的顺序施加导通电平栅极信号。

数据线可以包括连接至第一子像素的第一数据线、连接至第二子像素的第二数据线、连接至第三子像素的第三数据线以及连接至第四子像素的第四数据线，第一数据线和第二数据线可以设置在布置在同一列中的像素的一侧，并且第三数据线和第四数据线可以设置在布置在同一列中的像素的另一侧。

该显示装置还可以包括高电位电压线，其被配置成向所述像素供应高电位电压，其中，该高电位电压线可以设置在第一数据线与第二数据线之间或者第三数据线与第四数据线之间。

该显示装置还可以包括参考电压线，其被配置成向所述像素供应参考电压，其中，该参考电压线可以设置在子像素中的每个子像素中包括的发光二极管与电路元件之间。

虽然已经参照附图详细描述了本公开内容的示例性实施方式，但是本公开内容不限于此并且可以在不脱离本公开内容的技术构思的情况下以许多不同的形式实施。因此，提供本公开内容的示例性实施方式仅出于说明目的，而非旨在限制本公开内容的技术构思。本公开内容的技术构思的范围不限于此。因此，应当理解，上述示例性实施方式在所有方面都是说明性的，并且不限制本公开内容。本公开内容的等同范围内的所有技术构思均应当被解释为落入本公开内容的范围内。

权利要求语言或叙述一组中的“至少一个”和/或一组中的“一个或更多个”的其他语言指示该组中的一个要素或该组中的多个要素(以任何组合)满足权利要求。例如，叙述“A和B中的至少一个”或“A或B中的至少一个”的权利要求语言意指A、B或A和B。在另一示例中，叙述“A、B和C中的至少一个”或“A、B或C中的至少一个”的权利要求语言意指A、B、C或A和B、或A和C、或B和C、或A和B和C。一组中的“至少一个”和/或一组中的“一个或更多个”的语言不将该组限制为该组中列出的项。例如，叙述“A和B中的至少一个”或“A或B中的至少一个”的权利要求语言可以意指A、B或A和B，并且可以另外包括没有在A和B的集合中列出的项。

Claims (20)

1.一种显示装置，包括：

显示面板，在所述显示面板中设置有多个像素，每个像素包括第一子像素、第二子像素、第三子像素和第四子像素；

数据驱动器，其被配置成通过数据线向所述多个像素供应数据信号；以及

栅极驱动器，其被配置成通过栅极线向所述多个像素供应栅极信号，

其中，同一列中的所述多个像素的第一子像素与第四子像素之间的第一间隔相同，并且同一列中的所述多个像素的第二子像素与第三子像素之间的第二间隔相同。

2.根据权利要求1所述的显示装置，

其中，所述多个像素包括：

第一像素，其设置在第一列中；

第二像素，其设置在第二列中，所述第二列在第一方向上与所述第一列相邻；

第三像素，其设置在所述第一列中并且在与所述第一方向不同的第二方向上与所述第一像素相邻；以及

第四像素，其设置在所述第二列中并且在所述第二方向上与所述第二像素相邻。

3.根据权利要求2所述的显示装置，

其中，设置在同一列中的所述第一子像素和所述第四子像素以与设置在相应列中的相邻两个像素的中心之间的距离相对应的间隔设置。

4.根据权利要求3所述的显示装置，

其中，设置在所述第一列中的所述第一子像素和所述第四子像素以与所述第一像素的中心与所述第三像素的中心之间的距离相对应的间隔设置。

5.根据权利要求2所述的显示装置，

其中，沿所述第一方向相邻的两个像素中包括的子像素按不同的顺序设置。

6.根据权利要求5所述的显示装置，

其中，沿所述第一方向相邻的两个像素中包括的子像素的布置顺序彼此相反。

7.根据权利要求6所述的显示装置，

其中，设置在所述第一列中的所述第一像素中包括的子像素沿所述第二方向按所述第一子像素、所述第二子像素、所述第三子像素和所述第四子像素的顺序设置，并且设置在所述第二列中的所述第二像素中包括的子像素沿所述第二方向按所述第四子像素、所述第三子像素、所述第二子像素和所述第一子像素的顺序设置。

8.根据权利要求2所述的显示装置，

其中，所述第一子像素包括第一发光二极管和第一电路元件，所述第二子像素包括第二发光二极管和第二电路元件，所述第三子像素包括第三发光二极管和第三电路元件，并且所述第四子像素包括第四发光二极管和第四电路元件。

9.根据权利要求8所述的显示装置，

其中，包括在所述第一子像素至所述第四子像素中的发光二极管和电路元件被设置成沿所述第一方向相邻。

10.根据权利要求8所述的显示装置，

其中，所述第一列包括第一子列和在所述第一方向上与所述第一子列相邻的第二子列，所述第二列包括第三子列和在所述第一方向上与所述第三子列相邻的第四子列，并且包括在沿所述第二方向彼此相邻的两个像素中并且发射相同颜色光的发光二极管设置在不同的子列中。

11.根据权利要求10的显示装置，

其中，包括在所述第一像素的第一子像素中的第一发光二极管设置在所述第一子列中，包括在所述第三像素的第一子像素中的第一发光二极管设置在所述第二子列中，包括在所述第四像素的第一子像素中的第一发光二极管设置在所述第三子列中，并且包括在所述第二像素的第一子像素中的第一发光二极管设置在所述第四子列中。

12.根据权利要求8所述的显示装置，

其中，包括在沿所述第一方向彼此相邻的两个像素中并且发射相同颜色光的发光二极管被设置成彼此间隔开。

13.根据权利要求2所述的显示装置，

还包括：

辅助电极层，其形成在与所述数据线相同的层上，

其中，所述栅极线中的每个栅极线和所述辅助电极层通过接触孔彼此连接，并且在至少部分区域中交叠。

14.根据权利要求2所述的显示装置，

其中，包括在所述第一像素中的子像素分别设置在沿所述第二方向顺序设置的第一行至第四行中，包括在所述第二像素中的子像素分别设置在所述第一行至所述第四行中，包括在所述第三像素中的子像素分别设置在沿所述第二方向顺序设置的第五行至第八行中，并且包括在所述第四像素中的子像素分别设置在所述第五行至所述第八行中。

15.根据权利要求14所述的显示装置，

其中，在所述栅极线中，第一栅极线设置在第一行与第二行之间，第二栅极线设置在第三行与第四行之间，第三栅极线设置在第五行与第六行之间，并且第四栅极线设置在第七行与第八行之间。

16.根据权利要求15所述的显示装置，

其中，在奇数帧中向所述栅极线施加导通电平栅极信号的顺序与在偶数帧中向所述栅极线施加导通电平栅极信号的顺序不同。

17.根据权利要求16所述的显示装置，

其中，在所述奇数帧中，按所述第二栅极线、所述第一栅极线、所述第四栅极线和所述第三栅极线的顺序施加所述导通电平栅极信号，并且在所述偶数帧中，按所述第一栅极线、所述第二栅极线、所述第三栅极线和所述第四栅极线的顺序施加所述导通电平栅极信号。

18.根据权利要求2所述的显示装置，

其中，所述数据线包括连接至所述第一子像素的第一数据线、连接至所述第二子像素的第二数据线、连接至所述第三子像素的第三数据线以及连接至所述第四子像素的第四数据线，所述第一数据线和所述第二数据线设置在布置在同一列中的像素的一侧，并且所述第三数据线和所述第四数据线设置在布置在同一列中的像素的另一侧。

19.根据权利要求18的显示装置，

还包括：

高电位电压线，其被配置成向所述多个像素供应高电位电压，

其中，所述高电位电压线设置在所述第一数据线与所述第二数据线之间或者所述第三数据线与所述第四数据线之间。

20.根据权利要求8所述的显示装置，

还包括：

参考电压线，其被配置成向所述多个像素供应参考电压，

其中，所述参考电压线设置在所述子像素中的每个子像素中包括的发光二极管与电路元件之间。