CN118263290A - 半导体器件及其制备方法 - Google Patents

Abstract

本发明公开了一种半导体器件及其制备方法，半导体器件包括元胞区和终端区，终端区环绕元胞区；漂移区，所述漂移区分布于元胞区和终端区；漂移区的背面设置有集电区，集电区包括多个从元胞区到终端区排布的集电子区，多个集电子区的掺杂浓度不同，并且越靠近终端区的集电子区的掺杂浓度越低。本发明的半导体器件和制备方法，可以提高关断速度、降低关断损耗，减小终端主结处空穴电流的局部积聚，避免器件烧毁。

Description

半导体器件及其制备方法

技术领域

本发明涉及半导体技术领域，尤其是涉及一种半导体器件，以及半导体器件的制备方法。

背景技术

半导体器件例如IGBT(Insulate Gate Bipolar Transistor，绝缘栅双极结型晶体管)是车辆和一些功率设备常用的器件。

相关技术中，具有终端的半导体器件，器件有源区和终端区的集电区的掺杂浓度相同。如此，当半导体器件关断时，终端上方漂移区所存储的大量空穴只能从终端主结处的场板抽走。由于空穴不能直接从终端的浮空场环结构处被抽走，导致空穴在终端的等位环处集中，这将导致空穴的抽取时间变长，器件的关断速度变慢以及关断损耗增加。并且，由于终端主结处空穴电流的局部积聚效应，容易导致局部高压大电流的产生，从而导致器件温度急剧升高，引起器件的动态雪崩击穿和热击穿，最终导致器件烧毁。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明的一个目的在于提出一种半导体器件，该半导体器件可以提高关断速度、降低关断损耗，减小终端主结处空穴电流的局部积聚效应，避免器件烧毁。

本发明第二方面实施例提出一种半导体器件的制备方法。

为了达到上述问题，本发明第一方面实施例的半导体器件，元胞区和终端区，所述终端区环绕所述元胞区；漂移区，所述漂移区分布于所述元胞区和所述终端区；所述漂移区的背面设置有集电区，所述集电区包括多个从所述元胞区到所述终端区排布的集电子区，多个所述集电子区的掺杂浓度不同，并且越靠近所述终端区的所述集电子区的掺杂浓度越低。

根据本发明实施例的半导体器件，集电区分区掺杂，并且越靠近终端区的集电子区掺杂浓度越低，降低了对应终端区的集电区注入少子例如空穴的效率，在器件关断时，可以缩短空穴抽取时间，提高了关断速度，减小了拖尾电流，降低了关断损耗。并且可以降低终端区内空穴的局部聚集效应，避免器件温度骤然升高而烧毁。

在一些实施例中，多个所述集电子区包括：第一集电子区，所述第一集电子区从所述元胞区的中心区域向所述终端区延伸；第二集电子区，所述第二集电子区的一端与所述第一集电子区连接，所述第二集电子区的第二端延伸至所述终端区的外边界；其中，所述第二集电子区的掺杂浓度小于所述第一集电子区的掺杂浓度。

在一些实施例中，所述第一集电子区位于所述元胞区，所述第二集电子区位于所述终端区，所述第一集电子区与所述第二集电子区在所述元胞区与所述终端区的分界处连接。

在一些实施例中，所述第一集电子区位于所述元胞区，所述第二集电子区位于所述终端区并延伸至靠近所述终端区与所述元胞区分界处的元胞区中，所述第一集电子区与所述第二集电子区位于所述元胞区的一端连接。

在一些实施例中，所述第一集电子区位于所述元胞区并延伸至靠近所述元胞区与所述终端区分界处的终端区，所述第二集电子区位于所述终端区，所述第二集电子区与所述第一集电子区位于所述终端区的一端连接。

在一些实施例中，多个所述集电子区包括：第一集电子区，所述第一集电子区位于所述元胞区内；第二集电子区，所述第二集电子区位于所述终端区；第三集电子区，所述第三集电子区位于所述第一集电子区与所述第二集电子区之间且分别与所述第一集电子区和所述第二集电子区连接；其中，所述第一集电子区的掺杂浓度>所述第三集电子区的掺杂浓度>所述第二集电子区的掺杂浓度。

在一些实施例中，所述第二集电子区位于所述终端区内，所述第三集电子区位于所述元胞区内，所述第三几点子区与所述第二集电子区在所述终端区与所述元胞区的分界处连接。

在一些实施例中，所述第二集电子区位于所述终端区并延伸至靠近所述终端区与所述元胞区分界处的元胞区，所述第三集电子区位于所述元胞区内，所述第三集电子区与所述第二集电子区位于所述元胞区的一端连接。

在一些实施例中，所述所述第二集电子区位于所述终端区内，所述第三集电子区位于所述元胞区并延伸至靠近所述元胞区与所述终端区的交界处的终端区，所述第二集电子区与所述第三集电子区位于所述终端区的一端连接。

在一些实施例中，所述半导体器件还包括：终端结构，所述终端结构位于终端区并且设置在所述漂移区正面，所述终端结构包括终端主结和位于所述终端主结上面的主结场板，所述终端主结靠近所述终端区于所述元胞区的分界处设置；其中，所述第三集电子区对应所述终端区的部分在器件横向上的长度大于等于或小于等于所述终端主结在所述器件横向上的长度。

在一些实施例中，所述终端结构还包括：截止环，所述截止环设置于所述漂移区正面并位于终端区的外边界处；截止环场板，所述截止环场板位于所述截止环之上；终端场限环，所述终端场限环位于所述截止环和所述终端主结之间；终端场板，所述终端场板位于所述终端场限环之上。

在一些实施例中，所述半导体器件还包括：正面元胞结构，所述正面元胞结构设置于所述漂移区正面并且位于元胞区，所述正面元胞结构包括多个元胞，每个所述元胞包括发射极结构和栅极结构，所述栅极结构位于所述发射极结构的一侧；场截止层，所述场截止层位于所述集电区靠近所述漂移区的一侧；集电极，所述集电极位于所述集电区远离所述漂移区的一侧。

为了达到上述目的，本发明第二方面实施例的半导体器件的制备方法，包括：提供衬底以形成分布于元胞区和终端区的漂移区，所述终端区环绕所述元胞区；在所述漂移区的背面从所述元胞区到所述终端区制备多个不同掺杂浓度的集电子区，并且越靠近所述终端区的所述集电子区以越低的掺杂浓度制备。

根据本发明实施例的半导体器件的制备方法，通过将器件的集电区分区掺杂，并且越靠近终端区的集电子区掺杂浓度越低，降低了对应终端区的集电区注入少子例如空穴的效率，在器件关断时，可以缩短少子抽取时间，提高了关断速度，减小了拖尾电流，降低了关断损耗。并且可以降低终端区内少子的局部聚集效应，避免器件温度骤然升高而烧毁。

在一些实施例中，在所述漂移区的背面从所述元胞区到所述终端区依次制备多个集电子区，包括：在所述漂移区的背面从所述元胞区到所述终端区制备第一集电子区和第二集电子区，其中，所述第二集电子区的掺杂浓度小于所述第一集电子区的掺杂浓度，所述第一集电子区位于所述元胞区，所述第二集电子区位于所述终端区，所述第一集电子区与所述第二集电子区在所述元胞区与所述终端区的分界处连接，或者，所述第一集电子区位于所述元胞区，所述第二集电子区位于所述终端区并延伸至靠近所述终端区与所述元胞区分界处的元胞区中，所述第一集电子区与所述第二集电子区位于所述元胞区的一端连接；或者，所述第一集电子区位于所述元胞区并延伸至靠近所述元胞区与所述终端区分界处的终端区，所述第二集电子区位于所述终端区，所述第二集电子区与所述第一集电子区位于所述终端区的一端连接。

在一些实施例中，在所述漂移区的背面从所述元胞区到所述终端区依次制备多个集电子区，包括：在所述漂移区背面的所述元胞区制备第一集电子区，在所述漂移区背面的所述终端区制备第二集电子区以及在所述第一集电子区和所述第二集电子区之间制备第三集电子区，其中，所述第一集电子区的掺杂浓度>所述第三集电子区的掺杂浓度>所述第二集电子区的掺杂浓度。

在一些实施例中，所述制备方法还包括：在所述漂移区正面的靠近所述元胞区与所述终端区的分界处制备终端主结，并且所述第三集电子区对应所述终端区的部分在器件横向上的长度大于等于或小于等于所述终端主结在器件横向上的长度。

在一些实施例中，在提供衬底以形成元胞区和终端区的漂移区之后，所述制备方法还包括：在所述漂移区正面的终端区的外边界处制备截止环，以及在所述截止环和所述终端主结之间制备终端场限环；在所述截止环上制备截止环场板，以及，在所述终端场限环之上制备终端场板。

在一些实施例中，所述制备方法还包括：在提供衬底以形成分布于元胞区和终端区的漂移区之后，在所述漂移区正面的元胞区制备多个元胞的发射极结构和栅极结构；以及，在制备多个所述集电子区之前，在所述漂移区的背面制备场截止层，在制备多个所述集电子区之后，在多个所述集电子区上制备集电极。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1是根据本发明的一个实施例的半导体器件的截面的部分示意图；

图2是根据本发明的另一个实施例的半导体器件的截面的部分示意图；

图3是根据本发明的另一个实施例的半导体器件的截面的部分示意图；

图4是根据本发明的再一个实施例的半导体器件的截面的部分示意图；

图5是根据本发明的再一个实施例的半导体器件的截面的部分示意图；

图6是根据本发明的一个实施例的半导体器件的制备方法的流程图；

图7是根据本发明的另一个实施例的半导体器件的制备方法的流程图；

图8是根据本发明的再一个实施例的半导体器件的制备方法的流程图。

附图标记：

半导体器件1000；

元胞区100、终端区200；

漂移区14、集电区16、第一集电子区16-1、第二集电子区16-2、第三集电子区16-3、元胞区与终端区的分界处L2；

终端主结1、终端场限环2、栅极氧化层3、多晶硅栅极4、有源区Pwell区5、N+发射区6、欧姆接触掺杂P+区7、绝缘介质层8、金属发射极9、栅极金属10、终端场板11、截止环场板12、截止环13、场截止层15、集电极17、元胞重复区18和主结场板19。

具体实施方式

下面详细描述本发明的实施例，参考附图描述的实施例是示例性的，下面详细描述本发明的实施例。

下面参考图1-图5描述根据本发明实施例的半导体器件。

图1是根据本发明一个实施例的半导体器件的部分示意图，如图1所示，本发明实施例的半导体器件1000包括元胞区100和终端区200。元胞区100为功能区，用于设置元胞结构以实现器件功能。终端区200设置终端结构，终端结构可以提高器件的横向耐压能力。

由于半导体器件1000的边角区域PN结曲率半径小，造成此区域耐压性能降低，因此在实施例中，终端区200可以设置在器件边缘，终端区200环绕元胞区100设置，以提高器件边缘的耐压性能。

如图1所示，漂移区14分布于元胞区100和终端区200，在漂移区14的背面设置有集电区16。不同于相关技术中对应终端区200和元胞区100的集电区16的掺杂浓度相同，在本发明实施例中，集电区16包括多个集电子区，多个集电子区从元胞区100到终端区200排布，并且越靠近终端区200的集电子区的掺杂浓度越低。即相较于集电区掺杂浓度相同，本申请对应终端区200的集电子区的掺杂浓度降低了，降低了对应终端区200的集电区注入少子例如空穴的效率，在器件关断时，从而可以缩短空穴抽取时间，提高了关断速度，减小了拖尾电流，降低了关断损耗。并且可以降低终端区200内空穴的局部聚集效应，避免器件温度骤然升高而烧毁。

其中，例如图1所示，设置两个集电子区，当然也可以设置三个集电子区或者更多的集电子区，在此不作具体限制，可以达到器件关断时对应终端区200的漂移区中空穴数量减少即可。

下面分别以设置两个集电子区和三个集电子区分别进行说明。

如图1所示，多个集电子区包括第一集电子区16-1和第二集电子区16-2。其中，第一集电子区16-1从元胞区100中心区域向终端200延伸。第二集电子区16-2的一端与第一集电子区16-1连接，第二集电子区16-2的第二端延伸至终端区200的外边界。第二集电子区16-2的掺杂浓度小于第一集电子区16-2的掺杂浓度。即，对应终端区200的至少一部分集电区16的掺杂浓度降低了，从而在器件关断时，第二集电子区16-2进入到漂移区14中的空穴减少了，减少了终端区200中空穴的抽取时间，提高了关断速度，降低了关断损耗，并且关断时积聚到终端结构的空穴也减少了，避免出现温度过高而烧毁。

其中，对于第一集电子区16-1与第二集电子区16-2的分界可以位于元胞区100一侧，也可以位于终端区200一侧，也可以与元胞区100和终端区200的分界处平齐，都可以达到关断时缩短关断速度、降低关断损耗的效果。

在一些实施例中，图2为根据本发明一个实施例的半导体器件的部分示意图，如图2所示，第一集电子区16-1位于元胞区100，第二集电子区16-2位于终端区(200)，第一集电子区16-1与第二集电子区16-2在元胞区100与终端区200的分界处L2连接。即，第二集电子区16-2对应终端区200设置，第一集电子区16-1对应元胞区100设置，第二集电子区16-2的掺杂浓度小于第一集电子区16-1的掺杂浓度，使得终端区200的集电区均为轻掺杂区域，更加有利于缩短了终端区200空穴抽取时间，提高关断速度，降低关断损耗。

在另一些实施例中，如图1所示，第一集电子区(16-1)位于元胞区100，第二集电子区16-2位于终端区200并延伸至靠近终端区200与元胞区100分界处L2的元胞区中，第一集电子区16-1与第二集电子区16-2位于元胞区100的一端连接。即在元胞区100与终端区200相邻的区域集电区的掺杂浓度低于靠近元胞区100中心区域的集电区的掺杂浓度。如此，在器件关断时，对应终端区200的漂移区14中空穴浓度降低，并且在与终端区200相邻的元胞区100的集电区掺杂浓度也较低，即使由于掺杂浓度不同存在空穴横向的漂移，也不会进入到终端区200的漂移区14中，从而在器件关断时可以缩短抽取时间，提高关断速度，避免终端区200内空穴积聚而造成温升。

在另一些实施例中，如图3所示，第一集电子区16-1位于元胞区100并延伸至靠近元胞区100与终端区200的分界处L2的终端区，第二集电子区(16-2)位于终端区200，第二集电子区16-2与第一集电子区16-1位于终端区200的一端连接。如此，可以保证器件的导通效率，并且，对应终端区200的集电区中一部分的掺杂浓度降低，相较于终端区200和元胞区100的集电区的掺杂浓度相同，在器件关断时，对应中终端区200的漂移区14中的空穴量降低了，也可以缩短空穴抽取时间，提高关断速度、减小电流拖尾以及降低关断损耗，并且可以避免终端区200内空穴大量积聚而造成温升。

在另一些实施例中，如图4所示，多个集电子区还可以包括第一集电子区16-1、第二集电子区16-2和第三集电子区16-3。

其中，第一集电子区16-1位于元胞区100内，第二集电子区16-2位于终端区200，第三集电子区16-3位于第一集电子区16-1和第二集电子区16-2之间且分别与第一集电子区16-1和第二集电子区16-2连接。其中，第一集电子区16-1的掺杂浓度>第三集电子区16-3的掺杂浓度>第二集电子区16-2的掺杂浓度。

即，对应元胞区100的中心位置的第一集电子区16-1的浓度最高，对应终端区200的第二集电子区16-2的掺杂浓度最低，而与终端区200接触的元胞区100对应的第三集电子区16-3作为高低掺杂浓度的过渡区域。

通过设置掺杂浓度过渡的第三集电子区16-3，在器件导通时，可以保证较高的空穴注入效率，提高导通效率，又可以在器件关断时，减小对应终端区200的集电区的空穴注入效率，利于关断阶段终端区200空穴的抽取，提高关断速度，减小拖尾电流，从而降低关断损耗。

在一些实施例中，如图4所示，元胞区100和终端区200的分界处标识为L2，第二集电子区16-2位于终端区200内，第三集电子区16-3位于元胞区100内，第三集电子区16-3与第二集电子区16-2在终端区200与元胞区100的分界处L2连接。或者，第二集电子区16-2位于终端区200并延伸至靠近终端区200与元胞区100分界处L2的元胞区，第三集电子区16-3位于元胞区100内，第三集电子区16-3与第二集电子区16-2位于元胞区100的一端连接。或者，在另一些实施例中，如图5所示，第二集电子区16-2位于终端区200内，第三集电子区16-3位于元胞区100并延伸至靠近元胞区100与终端区200的交界处L2的终端区，第二集电子区16-2与第三集电子区16-3位于终端区200的一端连接。即第三集电子区16-3的一部分对应元胞区100，第三集电子区16-3的另一部分对应终端区200。以上设置方式，既可以保证器件导通效率又可以保证器件关断效率。

如图4或5所示，半导体器件100还包括终端结构，终端结构位于终端区200并且设置在漂移区14正面，终端结构包括终端主结1和位于终端主结1上面的主结场板19，终端主结1靠近终端区200与元胞区100的分界处L2设置。

在一些实施例中，由于终端主结1与元胞区100的元胞结构接触，并且器件关断时终端区200的空穴也只能通过终端主结1处的主结场板19抽取，所以，终端主结1处的空穴情况既可能影响器件导通情况又影响器件关断效率，因此，对应终端主结1的集电区的掺杂浓度优选不能过高或过低。在本发明的实施例中，第三集电子区16-3对应终端区200的部分在器件横向上的长度大于等于或小于等于终端主结1在器件横向上的长度，即对应终端主结1的集电区的掺杂浓度处于过度的中度掺杂，从而可以保证器件的导通或关断效率。

如图1-5所示，终端结构还包括截止环13、截止环场板12、终端场限环2和终端场板11。其中，截止环13设置于漂移区14正面并位于终端区200的外边缘处。截止环场板12位于截止环13之上。终端场限环2位于截止环13和终端主结1之间，终端场板11位于终端场限环2之上。半导体器件1000通过设置终端结构，可以提高器件的横向耐压能力。

半导体器件1000还包括正面元胞结构，正面元胞结构设置于漂移区14正面并且位于元胞区100，正面元胞结构包括多个元胞，每个元胞包括发射极结构和栅极结构，栅极结构位于发射极结构的一侧。如图所示为沟槽栅结构的示意图，其中，发射极结构包括金属发射极9、N+发射区6、有源区Pwell区5以及利于形成欧姆接触的掺杂P+区7，栅极结构包括栅极氧化层3、多晶硅栅极4和栅极金属10。金属发射极9与栅极结构之间具有绝缘介质层8。其中，多个元胞在元胞区100沿器件横向重复设置，例如图中元胞重复区18。

如图所示，半导体器件1000还包括场截止层15和集电极17。场截止层15位于集电区16靠近漂移区14的一侧；集电极17位于集电区16远离漂移区14的一侧。例如，N-漂移区14、场截止层15、P+集电区16和集电极17可以作为半导体器件1000的集电极结构。

概括来说，本发明实施例的半导体器件1000，通过对集电区16进行分区域掺杂，例如分为两个掺杂区域或者三个掺杂区域或者更多掺杂区域，可以减小器件集电极区的少子例如空穴注入效率，利于器件关断阶段终端主结处空穴的抽取，提高空穴抽取速度，提高关断速度，减小了拖尾电流，境地器件关断损耗。并且可以降低关断时终端主结处空穴电流的局部积聚效应，避免局部温度急剧升高而造成器件烧毁。

下面对本发明第二方面实施例的半导体器件的制备方法进行说明。

图6为根据本发明的一个实施例的半导体器件的制备方法的流程图，如图6所示，该方法包括：

S1，提供衬底以形成分布于元胞区和终端区的漂移区。

其中，在实施例中，终端区可以环绕元胞区。

S2，在漂移区的背面从元胞区到终端区制备多个不同掺杂浓度的集电子区，并且越靠近所述终端区的所述集电子区以越低的掺杂浓度制备。

根据本发明实施例的半导体器件的制备方法，通过将器件的集电区分区掺杂，并且越靠近终端区的集电子区掺杂浓度越低，降低了对应终端区的集电区注入少子例如空穴的效率，在器件关断时，可以缩短少子抽取时间，提高了关断速度，减小了拖尾电流，降低了关断损耗。并且可以降低终端区内空穴的局部聚集效应，避免器件温度骤然升高而烧毁。

在实施例中，可以将集电区分为两个不同掺杂浓度的集电子区，也可以分为三个不同掺杂浓度的集电子区，当然也可以分为更多个不同掺杂浓度的集电子区。

例如，在一些实施例中，在漂移区的背面从元胞区到终端区制备第一集电子区和第二集电子区，其中，第二集电子区的掺杂浓度小于第一集电子区的掺杂浓度。

其中，第一集电子区位于元胞区，第二集电子区位于终端区，第一集电子区与第二集电子区在元胞区与终端区的分界处连接，或者，第一集电子区位于元胞区，第二集电子区位于终端区并延伸至靠近终端区与元胞区分界处的元胞区中，第一集电子区与第二集电子区位于元胞区的一端连接；或者，第一集电子区位于元胞区并延伸至靠近元胞区与终端区分界处的终端区，第二集电子区位于终端区，第二集电子区与第一集电子区位于终端区的一端连接。

再例如，在一些实施例中，在漂移区背面的元胞区制备第一集电子区，在漂移区背面的终端区制备第二集电子区以及在第一集电子区和第二集电子区之间制备第三集电子区，其中，第一集电子区的掺杂浓度>第三集电子区的掺杂浓度>第二集电子区的掺杂浓度。

以上设置方式，都可以在器件关断时缩短抽取时间，提高关断速度，减小拖尾电流，降低开关损耗，并且可以避免终端区内空穴积聚而造成温升。

在一些实施例中，制备方法还包括：在漂移区正面的靠近元胞区与终端区的分界处制备终端主结，并且第三集电子区对应终端区的部分在器件横向上的长度大于等于或小于等于终端主结在器件横向上的长度。即，对应终端主结1的集电区的掺杂浓度处于过度的中度掺杂，从而可以保证器件的导通或关断效率。

在实施例中，如图7所示，在提供衬底以形成分布于元胞区和终端区的漂移区之后，制备方法还包括：S3，在漂移区正面制备正面结构，包括终端区的终端结构和元胞区的元胞结构。

例如，在漂移区正面的终端区的外边界处制备截止环，以及在截止环和终端主结之间制备终端场限环；在截止环上制备截止环场板，以及，在终端场限环之上制备终端场板。在漂移区正面的元胞区制备多个元胞的发射极结构和栅极结构。

如图7所示，在制备多个集电子区之前，制备方法还包括：S4，在漂移区的背面制备场截止层。在制备多个集电子区之后，制备方法还包括：S5，在多个集电子区上制备集电极。

下面分别以制备两个集电子区和制备三个集电子区为例说明半导体器件的制备方法的过程。

实施例一，集电区以两个集电子区进行分区掺杂。以沟槽型FS-IGBT为例，其元胞结构如图1-5所示，包括元胞区和终端区，元胞区包括发射极结构、栅极结构、漂移区和集电极结构。半导体器件的制备工艺过程如下：

第一步：选取轻掺杂硅片用以形成IGBT的N-漂移区。通过多次光刻、氧化、离子注入、退火、淀积工艺在硅片正面制作IGBT芯片的正面结构，包括终端区和元胞区的正面结构。元胞区包括发射极结构和栅极结构，其中，栅极结构可以是平面栅或沟槽栅，具体工艺由栅极结构而定。

第二步：翻转硅片，减薄硅片背面至所需厚度。

第三步：制备N+场截止层。

第四步：光刻P+第一集电子区16-1的区域，并通过离子注入在硅片背面第一集电子区16-1区域形成重掺杂的P+第一集电子区16-1；

第五步：光刻P+第二集电子区16-2的区域，并通过离子注入在硅片背面形成第二集电子区16-2，该区域的P+掺杂浓度要低于第一集电子区16-1。

第六步：制作背面金属电极，完成IGBT元胞结构。

以上，给出了制备具有两种掺杂浓度P+集电子区的沟槽型FS-IGBT的过程。

实施例二，集电区以三个集电子区进行分区掺杂。仍然以沟槽型FS-IGBT为例，不同的是该实施例在集电区的有源区与终端交界处区域设置了集电极过渡区即第三集电子区。半导体器件的制备工艺过程如下：

第一步：选取轻掺杂硅片用以形成IGBT的N-漂移区。通过多次光刻、氧化、离子注入、退火、淀积工艺在硅片正面制作IGBT芯片的正面结构，包括终端区和元胞区的正面结构。元胞区包括发射极结构和栅极结构，栅极可以是平面栅或沟槽栅，具体工艺由栅极结构而定。

第二步：翻转硅片，减薄硅片背面至所需厚度。

第三步：制备N+场截止层。

第四步：光刻P+第一集电子区16-1的区域，并通过离子注入在硅片背面第一集电子区16-1区域形成重掺杂的P+第一集电子区。

第五步：光刻P+第三集电子区16-3区域，并通过离子注入在硅片背面16-3区域形成P+第三集电子区16-3，该区域的P+掺杂浓度要低于16-1区域。

第六步：光刻P+第二集电子区16-2区域，并通过离子注入在硅片背面16-2区域形成P+集电极轻掺杂区，该区域的P+掺杂浓度要比16-1区域以及16-3区域都低。

第七步：制作背面金属电极，完成IGBT元胞结构。

以上，给出了制备具有三种掺杂浓度集电子区的快速关断沟槽型FS-IGBT的过程。

图8为根据本发明的一个实施例的制备三个集电子区的具体工艺过程的示意图，如图8所示，包括：提供N型衬底硅片，外延N-漂移区，Ring光刻，场限环注入并推结，有源区光刻，N型CS层注入并推结，制备场氧，TEOS沉积并刻蚀，French刻蚀，沟槽内牺牲氧化，制备栅氧，多晶硅回填并光刻，P型基区注入并推结，光刻N+发射区，N+注入并推结，BPSG沉积，光刻接触孔，P+注入，再次光刻接触孔，再次P+注入，AL溅射及光刻，进行钝化，衬底背面减薄，制备N-场截止层，第一集电子区位置光刻，第一集电子区P+注入，第三集电子区光刻，第三集电子区P+注入，第二集电子区光刻，第二集电子区P+注入，制备背面金属层。

需要说明的是，第一集电子区、第二集电子区和第三集电子区的掺杂浓度可以根据不同需求进行调整，任一掺杂方案均在本发明的权力保护范围之内。

其中，制备工艺中，集电区的注入方式以及集电区三个或两个不同掺杂区域注入的先后顺序均可以根据实际情况进行调整。

其中，在实施例中，栅极结构可以为槽栅结构或平面栅结构。器件可以增加IE(Injection Enhancement)-辅助层结构，以增强器件漂移区的电导调制效应。漂移区结构可以为NPT结构、PT结构、SPT或FS结构。器件的衬底材料可以采用Si、SiC、GaAs或者GaN制作；第一介质层的介质材料为SiO2、HfO2、Al2O3、Si3N4等高k介质材料。

其中，在实施例中，N型场阻止层的制备可在正面结构包括元胞MOS结构和终端结构的制备之前进行，也可直接选用具有N型场阻止层和N-漂移区的双层外延材料作为工艺起始的硅片材料，即可代替采用氢注入方式形成的FS场截止层。

其中，在实施例中，上述n沟道器件的制备方案与制备方法将同样适用于p沟道器件的制备；且上述器件制备方法中的工艺步骤和工艺条件可根据实际需要进行设定。

总的来说，本发明实施例的半导体器件的制备方法，可以采用现有制备工艺对器件的集电区进行分区域掺杂，减小了对应终端区集电区的空穴注入效率，缩短了器件关断阶段终端主结处空穴的抽取速率，减小了拖尾电流，从而降低了器件关断损耗。并且，不会造成关断时终端区终端主结处的电流积聚效率，避免出现温度急剧升高而造成器件烧毁。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。

尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (18)

1.一种半导体器件，其特征在于，包括：

元胞区和终端区，所述终端区环绕所述元胞区；

漂移区，所述漂移区分布于所述元胞区和所述终端区；

所述漂移区的背面设置有集电区，所述集电区包括多个从所述元胞区到所述终端区排布的集电子区，多个所述集电子区的掺杂浓度不同，并且越靠近所述终端区的所述集电子区的掺杂浓度越低。

2.根据权利要求1所述的半导体器件，其特征在于，多个所述集电子区包括：

第一集电子区，所述第一集电子区从所述元胞区的中心区域向所述终端区延伸；

第二集电子区，所述第二集电子区的一端与所述第一集电子区连接，所述第二集电子区的第二端延伸至所述终端区的外边界；

其中，所述第二集电子区的掺杂浓度小于所述第一集电子区的掺杂浓度。

3.根据权利要求2所述的半导体器件，其特征在于，

所述第一集电子区位于所述元胞区，所述第二集电子区位于所述终端区，所述第一集电子区与所述第二集电子区在所述元胞区与所述终端区的分界处连接。

4.根据权利要求2所述的半导体器件，其特征在于，所述第一集电子区位于所述元胞区，所述第二集电子区位于所述终端区并延伸至靠近所述终端区与所述元胞区分界处的元胞区中，所述第一集电子区与所述第二集电子区位于所述元胞区的一端连接。

5.根据权利要求2所述的半导体器件，其特征在于，所述第一集电子区位于所述元胞区并延伸至靠近所述元胞区与所述终端区分界处的终端区，所述第二集电子区位于所述终端区，所述第二集电子区与所述第一集电子区位于所述终端区的一端连接。

6.根据权利要求1所述的半导体器件，其特征在于，多个所述集电子区包括：

第一集电子区，所述第一集电子区位于所述元胞区内；

第二集电子区，所述第二集电子区位于所述终端区；

第三集电子区，所述第三集电子区位于所述第一集电子区与所述第二集电子区之间且分别与所述第一集电子区和所述第二集电子区连接；

其中，所述第一集电子区的掺杂浓度>所述第三集电子区的掺杂浓度>所述第二集电子区的掺杂浓度。

7.根据权利要求6所述的半导体器件，其特征在于，所述第二集电子区位于所述终端区内，所述第三集电子区位于所述元胞区内，所述第三集电子区与所述第二集电子区在所述终端区与所述元胞区的分界处连接。

8.根据权利要求6所述的半导体器件，其特征在于，所述第二集电子区位于所述终端区并延伸至靠近所述终端区与所述元胞区分界处的元胞区，所述第三集电子区位于所述元胞区内，所述第三集电子区与所述第二集电子区位于所述元胞区的一端连接。

9.根据权利要求6所述的半导体器件，其特征在于，所述第二集电子区位于所述终端区内，所述第三集电子区位于所述元胞区并延伸至靠近所述元胞区与所述终端区的交界处的终端区，所述第二集电子区与所述第三集电子区位于所述终端区的一端连接。

10.根据权利要求7-9任一项所述的半导体器件，其特征在于，所述半导体器件还包括：

终端结构，所述终端结构位于终端区并且设置在所述漂移区正面，所述终端结构包括终端主结和位于所述终端主结上面的主结场板，所述终端主结靠近所述终端区与所述元胞区的分界处设置；

其中，所述第三集电子区对应所述终端区的部分在器件横向上的长度大于等于或小于等于所述终端主结在所述器件横向上的长度。

11.根据权利要求10所述的半导体器件，其特征在于，所述终端结构还包括：

截止环，所述截止环设置于所述漂移区正面并位于终端区的外边界处；

截止环场板，所述截止环场板位于所述截止环之上；

终端场限环，所述终端场限环位于所述截止环和所述终端主结之间；

终端场板，所述终端场板位于所述终端场限环之上。

12.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：

正面元胞结构，所述正面元胞结构设置于所述漂移区正面并且位于所述元胞区，所述正面元胞结构包括多个元胞，每个所述元胞包括发射极结构和栅极结构，所述栅极结构位于所述发射极结构的一侧；

场截止层，所述场截止层位于所述集电区靠近所述漂移区的一侧；

集电极，所述集电极位于所述集电区远离所述漂移区的一侧。

13.一种半导体器件的制备方法，其特征在于，包括：

提供衬底以形成分布于元胞区和终端区的漂移区，所述终端区环绕所述元胞区；

在所述漂移区的背面从所述元胞区到所述终端区制备多个不同掺杂浓度的集电子区，并且越靠近所述终端区的所述集电子区以越低的掺杂浓度制备。

14.根据权利要求13所述的半导体器件的制备方法，其特征在于，在所述漂移区的背面从所述元胞区到所述终端区依次制备多个集电子区，包括：

在所述漂移区的背面从所述元胞区到所述终端区制备第一集电子区和第二集电子区，其中，所述第二集电子区的掺杂浓度小于所述第一集电子区的掺杂浓度，所述第一集电子区位于所述元胞区，所述第二集电子区位于所述终端区，所述第一集电子区与所5述第二集电子区在所述元胞区与所述终端区的分界处连接；

或者，所述第一集电子区位于所述元胞区，所述第二集电子区位于所述终端区并延伸至靠近所述终端区与所述元胞区分界处的元胞区中，所述第一集电子区与所述第二集电子区位于所述元胞区的一端连接；

或者，所述第一集电子区位于所述元胞区并延伸至靠近所述元胞区与所述终端区分0界处的终端区，所述第二集电子区位于所述终端区，所述第二集电子区与所述第一集电子区位于所述终端区的一端连接。

15.根据权利要求13所述的半导体器件的制备方法，其特征在于，在所述漂移区的背面从所述元胞区到所述终端区依次制备多个集电子区，包括：

在所述漂移区背面的所述元胞区制备第一集电子区，在所述漂移区背面的所述终端5区制备第二集电子区以及在所述第一集电子区和所述第二集电子区之间制备第三集电子区，其中，所述第一集电子区的掺杂浓度>所述第三集电子区的掺杂浓度>所述第二集电子区的掺杂浓度。

16.根据权利要求15所述的半导体器件的制备方法，其特征在于，所述制备方法还包括：

0在所述漂移区正面的靠近所述元胞区与所述终端区的分界处制备终端主结，并且所述第三集电子区对应所述终端区的部分在器件横向上的长度大于等于或小于等于所述终端主结在器件横向上的长度。

17.根据权利要求16所述的半导体器件的制备方法，其特征在于，在提供衬底以形成元胞区和终端区的漂移区之后，所述制备方法还包括：

5在所述漂移区正面的终端区的外边界处制备截止环，以及在所述截止环和所述终端主结之间制备终端场限环；

在所述截止环上制备截止环场板，以及，在所述终端场限环之上制备终端场板。

18.根据权利要求13所述的半导体器件的制备方法，其特征在于，所述制备方法还包括：

0在提供衬底以形成分布于元胞区和终端区的漂移区之后，在所述漂移区正面的元胞区制备多个元胞的发射极结构和栅极结构；

以及，在制备多个所述集电子区之前，在所述漂移区的背面制备场截止层，在制备多个所述集电子区之后，在多个所述集电子区上制备集电极。