CN118248650A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN118248650A
CN118248650A CN202310952826.7A CN202310952826A CN118248650A CN 118248650 A CN118248650 A CN 118248650A CN 202310952826 A CN202310952826 A CN 202310952826A CN 118248650 A CN118248650 A CN 118248650A
Authority
CN
China
Prior art keywords
dummy
wiring
substrate
semiconductor device
dtsv
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310952826.7A
Other languages
English (en)
Inventor
金炯俊
姜秉润
金东铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220182091A external-priority patent/KR20240100035A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN118248650A publication Critical patent/CN118248650A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了一种半导体装置。根据公开的半导体装置包括：基底，包括彼此相对且其间具有一定厚度的第一侧和第二侧；第一布线，设置在基底的第一侧上；第一虚设布线，设置在基底的第一侧上并与第一布线间隔开；第二布线，设置在基底的第二侧上；第二虚设布线，设置在基底的第二侧上并与第二布线间隔开；贯穿过孔，穿过基底并连接第一布线和第二布线；以及多个虚设贯穿过孔，穿过基底，其中，多个虚设贯穿过孔从第一布线和第二布线横向偏移并与第一布线和第二布线物理地分离，其中，多个虚设贯穿过孔中的至少一个虚设贯穿过孔的中心从第一虚设布线和第二虚设布线中的至少一条虚设布线的边缘横向偏移。

Description

半导体装置
本申请要求于2022年12月22日在韩国知识产权局提交的第10-2022-0182091号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。
技术领域
公开涉及一种半导体装置。
背景技术
随着用于将多个半导体芯片安装在一个半导体封装件中的三维(3D)封装被积极地开发，用于形成用于竖直地形成穿过基底或裸片的电连接的过硅通孔结构的方法也被积极地开发。为了提高3D封装的性能和可靠性，需要用于形成稳定的过硅通孔(TSV)结构的方法和装置。
发明内容
公开致力于提供一种用于通过在基底上形成穿过基底的多个虚设贯穿过孔来提高产品可靠性的半导体装置。
公开的实施例提供了一种半导体装置，半导体装置包括：基底，包括彼此相对且其间具有一定厚度的第一侧和第二侧；第一布线，设置在基底的第一侧上；第一虚设布线，设置在基底的第一侧上并与第一布线间隔开；第二布线，设置在基底的第二侧上；第二虚设布线，设置在基底的第二侧上并与第二布线间隔开；贯穿过孔，穿过基底并连接第一布线和第二布线；以及多个虚设贯穿过孔，穿过基底，其中，多个虚设贯穿过孔从第一布线和第二布线横向偏移并与第一布线和第二布线物理地分离，其中，多个虚设贯穿过孔中的至少一个虚设贯穿过孔的中心从第一虚设布线和第二虚设布线中的至少一条虚设布线的边缘横向偏移。
虚设贯穿过孔可以包括第一虚设贯穿过孔，并且第一虚设贯穿过孔的中心可以与第一虚设布线叠置并且可以从第二虚设布线横向偏移。
第一虚设贯穿过孔可以与第一虚设布线叠置并且可以从第二虚设布线的边缘横向偏移。
第一虚设贯穿过孔可以与第一虚设布线完全叠置并且可以与第二虚设布线部分叠置。
虚设贯穿过孔可以包括第二虚设贯穿过孔，并且第二虚设贯穿过孔的中心可以从第一虚设布线的边缘横向偏移并且可以与第二虚设布线叠置。
第二虚设贯穿过孔可以从第一虚设布线的边缘横向偏移并且可以与第二虚设布线叠置。
第二虚设贯穿过孔可以与第一虚设布线部分地叠置并且可以与第二虚设布线完全地叠置。
虚设贯穿过孔可以包括第三虚设贯穿过孔，并且第三虚设贯穿过孔的中心可以从第一虚设布线和第二虚设布线的边缘横向偏移。
第三虚设贯穿过孔可以与第一虚设布线部分地叠置，并且可以从第二虚设布线横向偏移。
第三虚设贯穿过孔可以与第一虚设布线部分地叠置并且可以与第二虚设布线部分地叠置。
第三虚设贯穿过孔可以从第一虚设布线的边缘横向偏移，并且可以与第二虚设布线部分地叠置。
虚设贯穿过孔可以包括第四虚设贯穿过孔，并且第四虚设贯穿过孔的中心可以与第一虚设布线和第二虚设布线叠置。
虚设贯穿过孔可以包括第五虚设贯穿过孔，并且第五虚设贯穿过孔可以从第一虚设布线和第二虚设布线横向偏移并与第一虚设布线和第二虚设布线物理地分离。
虚设贯穿过孔可以电浮置。
公开的另一实施例提供了一种半导体装置，半导体装置包括：基底，包括彼此相对且其间具有一定厚度的第一侧和第二侧；第一布线，设置在基底的第一侧上；第一虚设布线，设置在基底的第一侧上并且与第一布线间隔开；第二布线，设置在基底的第二侧上；第二虚设布线，设置在基底的第二侧上并且与第二布线间隔开；贯穿过孔，穿过基底并连接第一布线和第二布线；多个虚设贯穿过孔，穿过基底并且不与第一布线和第二布线叠置；以及绝缘层，设置在基底的第一侧和第二侧中的至少一个上，其中，多个虚设贯穿过孔中的至少一个虚设贯穿过孔的中心不与第一虚设布线和第二虚设布线中的至少一条虚设布线叠置，并且多个虚设贯穿过孔中的至少一个虚设贯穿过孔接触绝缘层。
多个虚设贯穿过孔可以包括第一虚设贯穿过孔、第二虚设贯穿过孔、第三虚设贯穿过孔和第四虚设贯穿过孔，第一虚设贯穿过孔的中心可以与第一虚设布线叠置并且可以不与第二虚设布线叠置，第二虚设贯穿过孔的中心可以不与第一虚设布线叠置并且可以与第二虚设布线叠置，第三虚设贯穿过孔的中心可以不与第一虚设布线和第二虚设布线叠置，并且第四虚设贯穿过孔的中心可以与第一虚设布线和第二虚设布线叠置。
第一虚设贯穿过孔可以与第一虚设布线的一部分叠置并且可以与第二虚设布线的一部分叠置，并且第一虚设贯穿过孔与第一虚设布线叠置的面积可以与第一虚设贯穿过孔与第二虚设布线叠置的面积不同。
第一虚设贯穿过孔可以与第一虚设布线的一部分叠置，第四虚设贯穿过孔可以与第一虚设布线的一部分叠置，并且第一虚设贯穿过孔与第一虚设布线叠置的面积可以与第四虚设贯穿过孔与第二虚设布线叠置的面积不同。
公开的另一实施例提供了一种半导体装置，半导体装置包括：基底，包括彼此相对且其间具有厚度的第一侧和第二侧；第一布线，设置在基底的第一侧上；第一虚设布线，设置在基底的第一侧上并且与第一布线间隔开；第二布线，设置在基底的第二侧上；第二虚设布线，设置在基底的第二侧上并且与第二布线间隔开；贯穿过孔，穿过基底并连接第一布线和第二布线；以及多个虚设贯穿过孔，穿过基底并且从第一布线和第二布线横向偏移并与第一布线和第二布线物理地分离，其中，基底可以包括多个单元区域，并且贯穿过孔的数量和虚设贯穿过孔的数量之和可以在相应的单元区域中是恒定的。
虚设贯穿过孔可以包括第一虚设贯穿过孔、第二虚设贯穿过孔、第三虚设贯穿过孔和第四虚设贯穿过孔，第一虚设贯穿过孔的中心可以与第一虚设布线叠置并且从第二虚设布线的边缘横向偏移，第二虚设贯穿过孔的中心可以从第一虚设布线的第一边缘横向偏移并且与第二虚设布线叠置，第三虚设贯穿过孔的中心可以从第一虚设布线的第二边缘横向偏移并且从第二虚设布线的边缘横向偏移，并且第四虚设贯穿过孔的中心可以与第一虚设布线和第二虚设布线叠置。
根据实施例，当在基底上形成穿过基底的虚设贯穿过孔时，可以在基底的相应区域中保持贯穿过孔和虚设贯穿过孔的密度，并且由此，可以通过执行图案化工艺、蚀刻工艺和化学机械抛光(CMP)工艺来提供可靠性提高的半导体装置。
附图说明
图1示出了根据实施例的半导体装置的布局图。
图2至图5示出了根据一些实施例的半导体装置的剖视图。
图6示出了相对于图1的线A-A'的剖视图。
图7示出了图6的区域P1的放大图。
图8示出了相对于图1的线B-B'的剖视图。
图9示出了相对于图1的线C-C'的剖视图。
图10示出了根据一些实施例的半导体装置的布局图。
图11示出了相对于图10的线D-D'的剖视图。
图12示出了图11的区域P2的放大图。
图13示出了根据一些实施例的半导体装置的布局图。
图14示出了相对于图13的线E-E'的剖视图。
图15示出了相对于图13的线F-F'的剖视图。
图16示出了相对于图13的线G-G'的剖视图。
具体实施方式
在下文中将参照附图更全面地描述公开，在附图中示出了公开的实施例。如本领域技术人员将认识到的，在所有这些不脱离公开的精神或范围的情况下，可以以各种不同的方式修改所描述的实施例。
在整个说明书和附图中，同样的附图标记表示同样的元件。在附图中，为了清楚起见，放大了层、膜、面板、区域等的厚度。为了便于描述，夸大了一些层和区域的厚度。
将理解的是，当诸如层、膜、区域或基底的元件被称为“在”另一元件“上”时，它可以直接在所述另一元件上，或者也可以存在居间元件。相反，当元件被称为“直接在”另一元件“上”时，不存在居间元件。词语“在……上”或“在……上方”意指设置在目标部分上，并且不必意指基于重力方向设置“在”目标部分的上侧“上”或“上方”。
除非明确相反地描述，否则词语“包括”、“包含”及其变型将被理解为暗示包括所陈述的元件但不排除任何其他元件。
图1示出了根据实施例的半导体装置的布局图。
详细地，图1示出了根据实施例的设置在半导体装置中包括的基底100上的多个单元区域中的一些单元区域的布局图。根据情况，图1可以示出一个单元区域的一部分。
参照图1，半导体装置可以包括基底100以及设置在基底100上的多条第一前布线M1a、第一后布线M1b、第一前虚设布线DM1a、第一后虚设布线DM1b、贯穿过孔TSV和虚设贯穿过孔DTSV，虚设贯穿过孔DTSV包括DTSV1、DTSV2、DTSV3、DTSV4。
基底100可以是体硅或绝缘体上硅(SOI)。然而，不限于此，在一些实施例中，基底100可以是硅基底，或者可以包括其他材料，例如，硅锗、绝缘体上锗(SGOI)、锑化铟、碲化铅化合物、砷化铟、磷化铟、砷化镓或锑化镓。
基底100可以包括彼此相对的第一侧和第二侧，第一侧与第二侧之间具有一定的厚度。在各种实施例中，第一侧可以被称为基底100的前侧，并且第二侧可以被称为基底100的后侧。在一些实施例中，单元区域的逻辑电路可以在基底100的第一侧上实现。
第一前布线M1a和第一前虚设布线DM1a可以设置在基底100的第一侧上。
第一前布线M1a可以在平行于基底100的上侧的第一方向(或X方向)上延伸，并且可以在第二方向(或Y方向)上彼此间隔开。第一前布线M1a可以在第一方向(或X方向)上延伸，并且可以交替地布置为在第二方向(或Y方向)上彼此部分地叠置。第一前布线M1a可以间隔开并且彼此平行地沿第一方向(或X方向)延伸。然而，第一前布线M1a在基底100的第一侧上的设置形式不限于此，并且可以以许多方式修改。
在一些实施例中，第一前布线M1a可以包括第一供电布线和第二供电布线。第一供电布线可以向单元区域提供第一电源电压，并且第二供电布线可以向单元区域提供第二电源电压，其中，向单元区域提供的第二电源电压可以与第一电源电压不同。例如，第一供电布线可以向单元区域提供漏极电压，并且第二供电布线可以向单元区域提供源极电压。第一电源电压可以是正(+)电压，并且第二电源电压可以是接地(GND)电压或负(-)电压。然而，公开不限于此。稍后将给出关于第一供电布线POR1和第二供电布线POR2的详细描述。
第一前虚设布线DM1a可以平行于基底100的上侧在第一方向(或X方向)上延伸，并且可以在第二方向(或Y方向)上交替地布置。第一前虚设布线DM1a可以间隔开并且彼此平行地沿第一方向(或X方向)延伸，其中，第一前虚设布线DM1a可以位于相邻的第一前布线M1a之间。
此外，第一前虚设布线DM1a和第一前布线M1a可以在第二方向(或Y方向)上交替地布置。因此，第一前布线M1a可以在第三方向(或Z方向)上不与第一前虚设布线DM1a叠置。另外，第一前虚设布线DM1a在基底100的第一侧上的设置形式不限于此，并且可以以许多方式修改。
第一后布线M1b和第一后虚设布线DM1b可以设置在基底100的第二侧上。第一后布线M1b和第一后虚设布线DM1b可以设置在基底100的后侧上，其中，基底厚度可以将前侧的第一前布线M1a与后侧的第一后布线M1b分开。
第一后布线M1b可以与上述的第一前布线M1a和第一前虚设布线DM1a叠置。例如，第一后布线M1b可以在第二方向(或Y方向)上延伸，并且可以在第一方向(或X方向)上彼此间隔开。第一后布线M1b也可以以交错的方式布置，以在第一方向(或X方向)上彼此部分地叠置。换句话说，第一后布线M1b可以交替地布置为在第一方向(或X方向)上彼此部分地叠置。第一后布线M1b可以间隔开并且彼此平行地沿第二方向(或Y方向)延伸。
在一些实施例中，第一后布线M1b可以形成半导体装置的电力输送网络(PDN)。例如，根据一些实施例，第一后布线M1b可以连接到半导体装置的垫，可以从外部接收电源电压，并且可以传输电源电压。稍后将给出其详细描述。
第一后虚设布线DM1b可以横穿上述的第一前布线M1a和第一前虚设布线DM1a。例如，第一后虚设布线DM1b可以在第二方向(或Y方向)上延伸，并且可以在第一方向(或X方向)上交替地布置，其中，第一后虚设布线DM1b可以垂直于第一前布线M1a和第一前虚设布线DM1a。
第一后虚设布线DM1b和第一后布线M1b可以在第一方向(或X方向)上交替布置。第一后布线M1b可以在第三方向(或Z方向)上不与第一后虚设布线DM1b叠置，其中，第一后布线M1b从第一后虚设布线DM1b横向偏移。然而，第一后布线M1b和第一后虚设布线DM1b在基底100的第二侧上的设置形式不限于此，并且可以以许多方式修改。
穿过基底100的多个贯穿过孔TSV和多个虚设贯穿过孔DTSV可以设置在单元区域中，单元区域设置在半导体装置中包括的基底100上。贯穿过孔TSV和虚设贯穿过孔DTSV可以延伸穿过一定厚度的基底100，其中，贯穿过孔TSV和虚设贯穿过孔DTSV可以从第一侧(或前侧)横穿到第二侧(或后侧)。
贯穿过孔TSV(也称为过硅(或基底)通孔TSV)可以设置在第一前布线M1a横穿第一后布线M1b的区域中。贯穿过孔TSV可以穿过基底100并且可以连接第一前布线M1a和第一后布线M1b。贯穿过孔TSV可以在基底100的第三方向(或Z方向)上延伸，并且可以将第一前布线M1a与第一后布线M1b电连接。贯穿过孔TSV可以具有与第一前布线M1a接触的顶表面和与第一后布线M1b接触的底表面，以形成电连接，其中，贯穿过孔TSV至少部分地与第一前布线M1a和第一后布线M1b叠置。因此，形成电力输送网络(参照图2和图3的PDN)的第一后布线M1b可以向单元区域供应第一电源电压。
虚设贯穿过孔DTSV(也称为虚设过硅(或基底)通孔DTSV)可以穿过基底100，可以与第一前虚设布线DM1a和第一后虚设布线DM1b中的至少一条叠置，并且可以连接到第一前虚设布线DM1a和第一后虚设布线DM1b中的所述至少一条。虚设贯穿过孔DTSV可以不与第一前布线M1a和第一后布线M1b叠置。虚设贯穿过孔DTSV可以从第一前布线M1a、第一后布线M1b或两者横向偏移，其中，虚设贯穿过孔DTSV的顶表面与第一前布线M1a物理分离，并且虚设贯穿过孔DTSV的底表面与第一后布线M1b物理分离。虚设贯穿过孔DTSV的顶表面可以通过电绝缘材料(例如，层间绝缘层)与第一前布线M1a物理分离，并且虚设贯穿过孔DTSV的底表面可以通过电绝缘材料(例如，层间绝缘层)与第一后布线M1b物理分离，使得虚设贯穿过孔DTSV不电连接第一前布线M1a和第一后布线M1b。虚设贯穿过孔DTSV可以不与贯穿过孔TSV叠置，其中，虚设贯穿过孔DTSV可以从贯穿过孔TSV横向偏移并且与贯穿过孔TSV物理分离。在一些实施例中，虚设贯穿过孔DTSV可以不与第一前虚设布线DM1a和第一后虚设布线DM1b叠置，并且可以不连接到第一前虚设布线DM1a和第一后虚设布线DM1b，使得虚设贯穿过孔DTSV不连接第一前虚设布线DM1a和第一后虚设布线DM1b。虚设贯穿过孔DTSV可以从第一前虚设布线DM1a、第一后虚设布线DM1b或两者横向偏移，其中，虚设贯穿过孔DTSV的顶表面从第一前虚设布线DM1a偏移并与第一前虚设布线DM1a物理分离，并且虚设贯穿过孔DTSV的底表面从第一后虚设布线DM1b偏移并与第一后虚设布线DM1b物理分离。虚设贯穿过孔DTSV的顶表面可以通过电绝缘材料(例如，层间绝缘层)与第一前虚设布线DM1a物理分离，并且虚设贯穿过孔DTSV的底表面可以通过电绝缘材料(例如，层间绝缘层)与第一后虚设布线DM1b物理分离。
可以不向第一前虚设布线DM1a和第一后虚设布线DM1b施加电压。因此，虚设贯穿过孔DTSV可以电浮置。
由于贯穿过孔TSV不与第一前虚设布线DM1a和第一后虚设布线DM1b叠置，并且设置在第一前布线M1a横穿第一后布线M1b的区域中，因此贯穿过孔TSV可以不与虚设贯穿过孔DTSV叠置。贯穿过孔TSV可以从第一前虚设布线DM1a、第一后虚设布线DM1b或两者横向偏移，其中，贯穿过孔TSV的顶表面从第一前虚设布线DM1a偏移并与第一前虚设布线DM1a物理分离，并且贯穿过孔TSV的底表面从第一后虚设布线DM1b偏移并与第一后虚设布线DM1b物理分离。贯穿过孔TSV的顶表面可以通过电绝缘材料(例如，层间绝缘层)与第一前虚设布线DM1a物理分离，并且贯穿过孔TSV的底表面可以通过电绝缘材料(例如，层间绝缘层)与第一后虚设布线DM1b物理分离。
虚设贯穿过孔DTSV可以包括设置在单元区域中的其他区域中的第一虚设贯穿过孔DTSV1、第二虚设贯穿过孔DTSV2、第三虚设贯穿过孔DTSV3和第四虚设贯穿过孔DTSV4。
第一虚设贯穿过孔DTSV1的中心可以不与第一前虚设布线DM1a和第一后虚设布线DM1b叠置，其中，第一虚设贯穿过孔DTSV1的中心可以从第一前虚设布线DM1a的边缘和第一后虚设布线DM1b的边缘横向偏移。第一虚设贯穿过孔DTSV1的顶表面的小于表面积的一半的部分可以与第一前虚设布线DM1a叠置，并且第一虚设贯穿过孔DTSV1的底表面可以不与第一后虚设布线DM1b叠置。
第二虚设贯穿过孔DTSV2的中心可以与第一前虚设布线DM1a和第一后虚设布线DM1b叠置。
第三虚设贯穿过孔DTSV3的中心可以与第一前虚设布线DM1a叠置并且可以不与第一后虚设布线DM1b叠置，其中，第三虚设贯穿过孔DTSV3的中心可以从第一后虚设布线DM1b的边缘横向偏移。第三虚设贯穿过孔DTSV3的底表面的小于表面积的一半的部分可以与第一后虚设布线DM1b叠置。
第四虚设贯穿过孔DTSV4的中心可以不与第一前虚设布线DM1a叠置，并且可以与第一后虚设布线DM1b叠置，其中，第四虚设贯穿过孔DTSV4的中心可以从第一前虚设布线DM1a的边缘横向偏移。第四虚设贯穿过孔DTSV4的顶表面的小于表面积的一半的部分可以与第一前虚设布线DM1a叠置。
稍后将参照图6至图9描述关于第一虚设贯穿过孔DTSV1、第二虚设贯穿过孔DTSV2、第三虚设贯穿过孔DTSV3和第四虚设贯穿过孔DTSV4的详细描述。
图2至图5示出了根据一些实施例的半导体装置的剖视图。
参照图2和图3，基底100可以包括第一有源区域PR和第二有源区域NR。第一有源区域PR可以是PMOSFET区域，并且第二有源区域NR可以是NMOSFET区域。
第一有源区域PR和第二有源区域NR可以由形成在基底100的上部上的第二沟槽TR2限定。第二沟槽TR2可以设置在第一有源区域PR与第二有源区域NR之间。第二沟槽TR2可以设置在相邻的第一有源区域PR之间和相邻的第二有源区域NR之间。第一有源区域PR可以与第二有源区域NR间隔开，且第二沟槽TR2置于其间。
第一有源图案AP1和第二有源图案AP2可以分别设置在第一有源区域PR和第二有源区域NR中。第一有源图案AP1和第二有源图案AP2是基底100的一部分，并且可以竖直地突出。多个第一沟槽TR1可以限定在相邻的第一有源图案AP1之间和相邻的第二有源图案AP2之间。第一沟槽TR1可以比第二沟槽TR2薄。
隔离层ST可以填充第一沟槽TR1和第二沟槽TR2。隔离层ST可以包括氧化硅层。在一些实施例中，第一有源图案AP1和第二有源图案AP2的上部可以在隔离层ST上方竖直地突出。
第一有源图案AP1和第二有源图案AP2的相应上部可以具有鳍形状。隔离层ST可以不覆盖第一有源图案AP1和第二有源图案AP2的上部。隔离层ST可以覆盖第一有源图案AP1和第二有源图案AP2的下侧壁。
第一源极/漏极图案SD1可以设置在第一有源图案AP1的上部上。第一源极/漏极图案SD1可以是第一导电类型(例如，p型)的非本征区域。第一沟道图案CH1可以设置在一对第一源极/漏极图案SD1之间。第二源极/漏极图案SD2可以设置在第二有源图案AP2的上部上。第二源极/漏极图案SD2可以是第二导电类型(例如，n型)的非本征区域。第二沟道图案可以以与第一沟道图案CH1设置在第一源极/漏极图案SD1之间类似的方式设置在一对第二源极/漏极图案SD2之间。
第一源极/漏极图案SD1和第二源极/漏极图案SD2可以是通过选择性外延生长工艺形成的外延图案。第一源极/漏极图案SD1的上侧可以与第一沟道图案CH1的上侧位于同一水平上。第二源极/漏极图案SD2的上侧可以与第二沟道图案的上侧位于同一水平上。
第一源极/漏极图案SD1可以包括具有比基底100的半导体元素的晶格常数大的晶格常数的半导体元素(例如，SiGe)，并且第二源极/漏极图案SD2可以包括与基底100相同的半导体元素(例如，Si)。然而，公开不限于此。
可以设置横穿第一有源图案AP1和第二有源图案AP2并在第二方向(或Y方向)上延伸的栅电极GE。栅电极GE可以与第一沟道图案CH1竖直地叠置。相应的栅电极GE可以围绕相应的第一沟道图案CH1的上侧和两个侧壁。栅电极GE可以与第二沟道图案竖直地叠置，并且可以围绕相应的第二沟道图案的上侧和两个侧壁。
晶体管可以是栅电极GE以3D方式围绕第一沟道图案CH1的三维(3D)场效应晶体管(例如，FinFET)。
栅极间隔件GS可以设置在相应的栅电极GE的相对侧壁上。栅极间隔件GS可以沿着栅电极GE在第二方向(或Y方向)上延伸。栅极间隔件GS的上侧可以设置在比栅电极GE的上侧高的水平上。栅极间隔件GS的上侧可以与第一层间绝缘层110的上侧设置在同一水平上。
栅极间隔件GS可以包括SiCN、SiCON和SiN中的至少一种。然而，不限于此，在一些实施例中，栅极间隔件GS可以包括由SiCN、SiCON和SiN中的至少两种制成的多层。
栅极覆盖图案GP可以设置在相应的栅电极GE上。栅极覆盖图案GP可以沿着栅电极GE在第二方向(或Y方向)上延伸。栅极覆盖图案GP可以包括对将要描述的第一绝缘层110和第二层间绝缘层120具有蚀刻选择性的材料。详细地，栅极覆盖图案GP可以包括SiON、SiCN、SiCON和SiN中的至少一种。
栅极介电图案GI可以设置在栅电极GE与第一有源图案AP1之间。栅极介电图案GI可以围绕栅电极GE，并且可以在第二方向(或Y方向)上延伸。
栅极介电图案GI可以包括具有比氧化硅层的介电常数大的介电常数的高介电常数材料。例如，高介电常数材料可以包括氧化铪、氧化铪硅、氧化铪锆、氧化铪钽、氧化镧、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化锂、氧化铝、氧化铅钪钽和铌酸铅锌中的至少一种。然而，公开不限于此。
栅电极GE可以包括第一金属图案和在第一金属图案上的第二金属图案。第一金属图案可以设置在栅极介电图案GI上，并且可以靠近第一沟道图案CH1。第一金属图案可以包括用于调节晶体管的阈值电压的逸出功金属。可以通过调节第一金属图案的厚度和组成来实现目标阈值电压。
第一金属图案可以包括金属氮化物层。例如，第一金属图案可以包括钛(Ti)、钽(Ta)、铝(Al)、钨(W)和钼(Mo)中的至少一种金属以及氮(N)。第一金属图案还可以包括碳(C)。第一金属图案可以包括多个堆叠的逸出功金属层。
第二金属图案可以包括具有比第一金属图案的电阻低的电阻的金属。例如，第二金属图案可以包括钨(W)、铝(Al)、钛(Ti)和钽(Ta)中的至少一种金属。
第一层间绝缘层110可以设置在基底100上。第一层间绝缘层110可以覆盖栅极间隔件GS以及第一源极/漏极图案SD1和第二源极/漏极图案SD2。第一层间绝缘层110的上侧可以与栅极覆盖图案GP的上侧和栅极间隔件GS的上侧位于基本上相同的水平上。
用于覆盖栅极覆盖图案GP的第二层间绝缘层120可以设置在第一层间绝缘层110上。第三层间绝缘层130可以设置在第二层间绝缘层120上。第四层间绝缘层140可以设置在第三层间绝缘层130上。第五层间绝缘层150可以设置在第四层间绝缘层140上。
第一层间绝缘层至第五层间绝缘层110、120、130、140和150可以包括氧化硅层。然而，公开不限于此。
有源接触件AC可以穿过第一层间绝缘层110和第二层间绝缘层120，并且可以电连接到第一源极/漏极图案SD1和第二源极/漏极图案SD2。有源接触件AC可以具有在第三方向(或Z方向)上延伸的条形形状。然而，有源接触件AC的形状不限于此，并且可以以许多方式修改。
有源接触件AC可以连接到第一源极/漏极图案SD1或第二源极/漏极图案SD2。
有源接触件AC可以是自对准接触件。可以通过使用栅极覆盖图案GP和栅极间隔件GS以自对准的方式形成有源接触件AC。例如，有源接触件AC可以接触栅极间隔件GS的侧壁的至少一部分，并且可以覆盖栅极间隔件GS的一部分。在一些实施例中，有源接触件AC可以覆盖栅极覆盖图案GP的上侧的一部分。
硅化物图案SC可以设置在有源接触件AC与第一源极/漏极图案SD1之间以及有源接触件AC与第二源极/漏极图案SD2之间。有源接触件AC可以通过硅化物图案SC电连接到第一源极/漏极图案SD1和第二源极/漏极图案SD2。
硅化物图案SC可以包括金属硅化物，例如，硅化物图案SC可以包括钛硅化物、钽硅化物、钨硅化物、镍硅化物和钴硅化物中的至少一种。然而，公开不限于此。
有源接触件AC可以包括导电图案FM和围绕导电图案FM的阻挡图案BM。例如，导电图案FM可以包括铝、铜、钨、钼和钴中的至少一种金属。然而，公开不限于此。
阻挡图案BM可以覆盖导电图案FM的侧壁和底侧。阻挡图案BM可以包括金属层/金属氮化物层。
金属层可以例如包括钛、钽、钨、镍、钴和铂中的至少一种。金属氮化物层可以例如包括氮化钛层(TiN)、氮化钽层(TaN)、氮化钨层(WN)、氮化镍层(NiN)、氮化钴层(CoN)和氮化铂层(PtN)中的至少一种。
第一前布线M1a可以设置在第三层间绝缘层130和第四层间绝缘层140中。设置在上述单元区域中的第一前布线M1a可以包括第一上布线UM1、第一供电布线POR1和第二供电布线POR2。
电源电压和接地电压可以施加到第一供电布线POR1和第二供电布线POR2。接地电压可以通过有源接触件AC施加到第一源极/漏极图案SD1和第二源极/漏极图案SD2。第一供电布线POR1可以设置在相邻的第一有源区域PR之间，并且第二供电布线POR2可以设置在相邻的第二有源区域NR之间。
第一前布线M1a还可以包括第一过孔VI1。第一过孔VI1可以设置在第一上布线UM1的下部上。
第一过孔VI1可以穿过第三层间绝缘层130，并且可以设置在有源接触件AC与第一上布线UM1之间，并且可以将它们电连接。第一过孔VI1可以设置在有源接触件AC与第一供电布线POR1之间以及有源接触件AC与第二供电布线POR2之间，并且可以将它们电连接。
第二前布线M2a可以设置在第五层间绝缘层150中。第二前布线M2a可以包括第二上布线UM2和第二过孔VI2。
相应的第二过孔VI2可以穿过第五层间绝缘层150，并且可以设置在第一上布线UM1与第二上布线UM2之间。第二上布线UM2可以通过第二过孔VI2电连接到第一上布线UM1。
第一前布线M1a和第二前布线M2a可以包括相同或不同的导电材料。例如，第一前布线M1a和第二前布线M2a可以包括铝、铜、钨、钼和钴中的至少一种金属材料。
第六层间绝缘层160、第七层间绝缘层170、第八层间绝缘层180和第九层间绝缘层190可以顺序地堆叠在基底100的第二侧上。
电力输送网络PDN可以包括第一后布线M1b、第二后布线M2b和第三后布线M3b。
第一后布线M1b可以包括第一下布线LM1，第二后布线M2b可以包括第一下过孔LVI1和第二下布线LM2，并且第三后布线M3b可以包括第二下过孔LVI2和垫布线PAD。
第一下布线LM1可以设置在第七层间绝缘层170中。第二下布线LM2可以设置在第八层间绝缘层180的下部处，并且第一下过孔LVI1可以在第八层间绝缘层180的上部处设置在第一下布线LM1与第二下布线LM2之间，以电连接第一下布线LM1和第二下布线LM2。
垫布线PAD可以设置在第九层间绝缘层190的下部处，并且第二下过孔LVI2可以在第九层间绝缘层190的上部处设置在第二下布线LM2与垫布线PAD之间，以电连接第二下布线LM2和垫布线PAD。
电力输送网络PDN可以构造用于向第一供电布线POR1和第二供电布线POR2施加电压的布线网络。外部连接构件CTM可以设置在垫布线PAD的底侧上。外部连接构件CTM可以包括焊料、凸块、填料和/或其组合。然而，公开不限于此。
贯穿过孔TSV可以穿过基底100并且可以从第一后布线M1b延伸到第一前布线M1a。贯穿过孔TSV可以顺序地穿过设置在基底100的第二侧上的第六层间绝缘层160、基底100、填充第二沟槽TR2的隔离层ST以及第一层间绝缘层至第三层间绝缘层110、120和130，贯穿过孔TSV的下侧可以连接到第一后布线M1b，并且贯穿过孔TSV的上侧可以连接到第一前布线M1a的第一供电布线POR1和/或第二供电布线POR2。
电压可以通过贯穿过孔TSV从电力输送网络PDN施加到第一供电布线POR1和第二供电布线POR2。例如，电源电压可以通过电力输送网络PDN和贯穿过孔TSV从外部连接构件CTM施加到第一供电布线POR1。
贯穿过孔TSV可以具有在竖直方向(即，第三方向(或Z方向))上延伸的柱形状。例如，贯穿过孔TSV可以具有柱形状，当从第一下布线LM1接近第一供电布线POR1和/或第二供电布线POR2时，柱形状可以根据纵横比变得更窄并且可以具有倾斜的横向侧。当从第一下布线LM1接近第一供电布线POR1和/或第二供电布线POR2时，贯穿过孔TSV的宽度可以减小。然而，贯穿过孔TSV的形状不限于此，并且可以以许多方式修改。例如，在一些实施例中，贯穿过孔TSV可以具有诸如圆柱体或棱柱体的柱形状。
用于连接第一供电布线POR1和第一下布线LM1的贯穿过孔TSV的中心轴TCL与第一供电布线POR1和第一下布线LM1叠置，并且用于连接第二供电布线POR2和第一下布线LM1的贯穿过孔TSV的中心轴TCL与第二供电布线POR2和第二下布线LM2叠置。例如，贯穿过孔TSV的中心、第一供电布线POR1的中心和第一下布线LM1的中心可以在第三方向(或Z方向)上设置为同一条线。然而，不限于此，在一些实施例中，用于连接第一供电布线POR1和第一下布线LM1的贯穿过孔TSV的中心轴TCL可以不与第一供电布线POR1和第一下布线LM1叠置。
贯穿过孔TSV可以包括导电图案TFM和可以围绕导电图案TFM的绝缘图案IM。
导电图案TFM可以包括铝、铜、钨、钼和钴中的至少一种金属，但不限于此。
绝缘图案IM可以围绕导电图案TFM，并且可以设置在导电图案TFM与第三层间绝缘层130之间、导电图案TFM与第二层间绝缘层120之间、导电图案TFM与第一层间绝缘层110之间以及导电图案TFM与隔离层ST之间。
绝缘图案IM可以包括绝缘材料，诸如氧化物层、氮化物层、碳质层、聚合物或其组合，但不限于此。
在一些实施例中，贯穿过孔TSV还可以包括设置在导电图案TFM与绝缘图案IM之间的阻挡图案，例如，该阻挡图案可以包括与上述有源接触件AC的阻挡图案BM相同的材料。然而，公开不限于此。
图1示出了第一前布线M1a形成在基底100的第一侧上，并且第一后布线M1b形成在第二侧上，图2和图3示出了第一前布线M1a和第二前布线M2a形成在基底100的第一侧上，并且第一后布线M1b、第二后布线M2b和第三后布线M3b形成在第二侧上。然而，这是为了更好地理解和易于描述，并且参照图1至图3，诸如第二前布线、第三前布线、第四前布线、第五前布线和第六前布线的前布线可以进一步形成在基底100的第一侧上，并且诸如第二后布线、第三后布线、第四后布线、第五后布线和第六后布线的后布线可以进一步形成在基底100的第二侧上。
图4和图5示出了根据一些实施例的半导体装置的剖视图。
参照图4和图5，第一有源图案AP1可以包括在竖直方向上堆叠的第一沟道图案CH1。堆叠的第一沟道图案CH1可以在竖直方向上彼此间隔开，并且可以在竖直方向上彼此叠置。第二有源图案AP2可以包括在竖直方向上堆叠的第二沟道图案。堆叠的第二沟道图案可以在竖直方向上彼此叠置。第一沟道图案CH1可以包括硅(Si)、锗(Ge)和硅锗(SiGe)中的至少一种。第二沟道图案也可以包括与第一沟道图案CH1相同的材料。
第一有源图案AP1还可以包括第一源极/漏极图案SD1。堆叠的第一沟道图案CH1可以设置在一对相邻的第一源极/漏极图案SD1之间。堆叠的第一沟道图案CH1可以连接一对相邻的第一源极/漏极图案SD1。
第二有源图案AP2还可以包括第二源极/漏极图案SD2。堆叠的第二沟道图案可以设置在一对相邻的第二源极/漏极图案SD2之间。堆叠的第二沟道图案可以连接一对相邻的第二源极/漏极图案SD2。
可以设置横穿第一沟道图案CH1并在第二方向(或Y方向)上延伸的栅电极GE。栅电极GE可以与第一沟道图案CH1竖直地叠置。以与第一沟道图案CH1类似的方式，可以设置横穿第二沟道图案并在第二方向(或Y方向)上延伸的栅电极GE。栅电极GE可以与第二沟道图案竖直地叠置。栅电极GE可以围绕下面的沟道图案的至少一部分，其中，栅电极GE可以在沟道图案上形成全环绕栅极(GAA)结构。
一对栅极间隔件GS可以设置在栅电极GE的相应的侧壁上。栅极覆盖图案GP可以设置在栅电极GE上。
栅电极GE可以围绕相应的第一沟道图案CH1。栅电极GE可以围绕第一沟道图案CH1的上侧、底侧和相应的侧壁。根据实施例的晶体管可以是栅电极GE以3D方式围绕第一沟道图案CH1的3D场效应晶体管(例如，MBCFET或GAAFET)。上述第一沟道图案CH1和栅电极GE的结构和内容可以基本上等同地应用于第二沟道图案。
现在将参照图1和图6至图9描述包括在根据实施例的半导体装置的单元区域中的多个虚设贯穿过孔DTSV。
图6示出了相对于图1的线A-A'的剖视图。图7示出了图6的区域P1的放大图。图8示出了相对于图1的线B-B'的剖视图。图9示出了相对于图1的线C-C'的剖视图。
为了更好地理解和易于描述，图6、图8和图9主要示出了围绕虚设贯穿过孔DTSV设置的构成元件，同时省略了设置在基底100的第一侧上的第五层间绝缘层150以及设置在基底100的第二侧上的第八层间绝缘层180和第九层间绝缘层190。
参照图1、图6和图7，与第一前虚设布线DM1a的一部分叠置的第一虚设贯穿过孔DTSV1可以设置在半导体装置的单元区域中。
第一前虚设布线DM1a可以设置在第四层间绝缘层140中。第一前虚设布线DM1a可以包括与上述第一前布线(参照图2的“M1a”)相同的材料。然而，公开不限于此。
在用于形成第一虚设贯穿过孔DTSV1的工艺中，第四层间绝缘层140可以是停止件绝缘层。第四层间绝缘层140可以用作蚀刻停止层，蚀刻停止层用于防止设置在第四层间绝缘层140上的层间绝缘层在用于形成第一虚设贯穿过孔DTSV1的蚀刻工艺中被蚀刻。在一些实施例中，可以省略第四层间绝缘层140。
第一虚设贯穿过孔DTSV1可以从设置在基底100的第二侧上的第六层间绝缘层160的下侧延伸到设置在基底100的第一侧上的第三层间绝缘层130的上侧。第一虚设贯穿过孔DTSV1可以穿过第六层间绝缘层160、基底100、第一层间绝缘层110和第三层间绝缘层130，第一虚设贯穿过孔DTSV1的上侧的一部分可以接触第一前虚设布线DM1a，并且下侧可以接触第七层间绝缘层170的上侧。
详细地，如图1和图6中所示，第一虚设贯穿过孔DTSV1的中心可以不与第一前虚设布线DM1a叠置，可以不与第一后虚设布线DM1b叠置，并且可以穿过基底100。第一虚设贯穿过孔DTSV1的中心可以从第一前虚设布线DM1a的边缘和第一后虚设布线DM1b的边缘横向偏移，其中，第一虚设贯穿过孔DTSV1的顶表面的小于表面积的一半的部分可以与第一前虚设布线DM1a叠置，并且第一虚设贯穿过孔DTSV1的底表面可以与第七层间绝缘层170叠置并物理接触。
第一虚设贯穿过孔DTSV1可以包括第1-1虚设贯穿过孔DTSV1a和第1-2虚设贯穿过孔DTSV1b，第1-1虚设贯穿过孔DTSV1a和第1-2虚设贯穿过孔DTSV1b设置在单元区域中设置的第一前虚设布线DM1a的一侧上。第1-1虚设贯穿过孔DTSV1a的中心可以不与第一前虚设布线DM1a叠置并且可以不与第一后虚设布线DM1b叠置，并且第1-2虚设贯穿过孔DTSV1b的中心可以不与第一前虚设布线DM1a叠置并且可以不与第一后虚设布线DM1b叠置。第1-1虚设贯穿过孔DTSV1a的中心可以从第一前虚设布线DM1a的边缘和第一后虚设布线DM1b的边缘横向偏移，并且第1-2虚设贯穿过孔DTSV1b的中心可以从第一前虚设布线DM1a的边缘和第一后虚设布线DM1b的边缘横向偏移。第1-1虚设贯穿过孔DTSV1a的顶表面的一部分可以与第一前虚设布线DM1a的一部分叠置，并且第1-2虚设贯穿过孔DTSV1b的顶表面的一部分可以与第一前虚设布线DM1a的一部分叠置。第1-1虚设贯穿过孔DTSV1a的底表面可以不与第一后虚设布线DM1b的一部分叠置，并且第1-2虚设贯穿过孔DTSV1b的底表面可以不与第一后虚设布线DM1b的一部分叠置。
详细地，第一虚设贯穿过孔DTSV1的中心轴DTCL1a和DTCL1b可以不与第一前虚设布线DM1a叠置。第一虚设贯穿过孔DTSV1的中心轴DTCL1a和DTCL1b可以在垂直于第一前虚设布线DM1a的方向上交替地设置，并且可以在第二方向(或Y方向)上与第一前虚设布线DM1a的端部间隔开。因此，第一前虚设布线DM1a的下侧可以接触第一虚设贯穿过孔DTSV1的上侧的一部分。然而，不限于此，在一些实施例中，第一虚设贯穿过孔DTSV1的中心轴DTCL1a和DTCL1b可以与第一前虚设布线DM1a叠置，并且第一虚设贯穿过孔DTSV1的上侧的一部分可以与第一前虚设布线DM1a叠置。
如图7中所示，第一前虚设布线DM1a可以包括接触第1-1虚设贯穿过孔DTSV1a的第一接触部CR1a和接触第1-2虚设贯穿过孔DTSV1b的第二接触部CR1b，并且第一接触部CR1a的面积可以与第二接触部CR1b的面积不同。例如，第一接触部CR1a的面积可以大于第二接触部CR1b的面积。然而，不限于此，在一些实施例中，第一接触部CR1a的面积可以等于第二接触部CR1b的面积。
这里，第1-1虚设贯穿过孔DTSV1a在第三方向(或Z方向)上在第一接触部CR1a处与第一前虚设布线DM1a叠置，并且第1-2虚设贯穿过孔DTSV1b在第三方向(或Z方向)上在第二接触部CR1b处与第一前虚设布线DM1a叠置。
第1-1虚设贯穿过孔DTSV1a和第1-2虚设贯穿过孔DTSV1b可以分别包括第一虚设导电图案DFM1a和DFM1b以及围绕第一虚设导电图案DFM1a和DFM1b的第一虚设绝缘图案DIM1a和DIM1b。
第一虚设贯穿过孔DTSV1可以与上述贯穿过孔TSV通过同一工艺制造。另外，将要描述的第二虚设贯穿过孔至第九虚设贯穿过孔DTSV2、DTSV3、DTSV4、DTSV5、DTSV6、DTSV7、DTSV8和DTSV9可以根据与上述贯穿过孔TSV相同的工艺以与第一虚设贯穿过孔DTSV1类似的方式制造。
因此，第一虚设导电图案DFM1a和DFM1b可以包括与上述贯穿过孔TSV的导电图案TFM相同的材料，并且第一虚设绝缘图案DIM1a和DIM1b可以包括与上述贯穿过孔TSV的绝缘图案IM相同的材料。然而，公开不限于此。
在一些实施例中，第1-1虚设贯穿过孔DTSV1a和第1-2虚设贯穿过孔DTSV1b还可以包括设置在第一虚设导电图案DFM1a和DFM1b与第一虚设绝缘图案DIM1a和DIM1b之间的虚设阻挡图案，并且虚设阻挡图案可以包括与上述贯穿过孔TSV的阻挡图案相同的材料。
参照图8，第二虚设贯穿过孔DTSV2和第三虚设贯穿过孔DTSV3可以设置在半导体装置的单元区域中。第二虚设贯穿过孔DTVS2可以与第一前虚设布线DM1a和第一后虚设布线DM1b完全叠置。第三虚设贯穿过孔DTSV3可以与第一前虚设布线DM1a完全叠置，并且可以与第一后虚设布线DM1b的一部分叠置。
第一后虚设布线DM1b可以设置在第七层间绝缘层170中。
第一后虚设布线DM1b可以包括与上述第一后布线(参照图2的“M1b”)相同的材料。然而，公开不限于此。
在用于形成第二虚设贯穿过孔DTSV2和/或第三虚设贯穿过孔DTSV3的工艺中，第七层间绝缘层170可以是与上述第四层间绝缘层140相同的停止件绝缘层。在一些实施例中，可以省略第七层间绝缘层170。
第二虚设贯穿过孔DTSV2和第三虚设贯穿过孔DTSV3可以从第一后虚设布线DM1b的上侧延伸到第一前虚设布线DM1a的下侧。第二虚设贯穿过孔DTSV2和第三虚设贯穿过孔DTSV3可以穿过第六层间绝缘层160、基底100、第一层间绝缘层110和第三层间绝缘层130。
第二虚设贯穿过孔DTSV2的整个上侧可以接触第一前虚设布线DM1a的下侧，并且整个下侧可以接触第一后虚设布线DM1b。第二虚设贯穿过孔DTSV2的中心轴DTCL2可以与第一前虚设布线DM1a和第一后虚设布线DM1b完全叠置，其中，第一后虚设布线DM1b的边缘可以横向延伸超过第二虚设贯穿过孔DTSV2的边缘。
第三虚设贯穿过孔DTSV3的整个上侧可以接触第一前虚设布线DM1a的下侧，并且下侧的一部分可以接触第一后虚设布线DM1b。第三虚设贯穿过孔DTSV3的中心轴DTCL3可以与第一前虚设布线DM1a叠置，并且可以不与第一后虚设布线DM1b叠置，其中，第三虚设贯穿过孔DTSV3的中心轴DTCL3延伸超过第一后虚设布线DM1b的边缘。然而，不限于此，在一些实施例中，第三虚设贯穿过孔DTSV3的中心轴DTCL3可以与第一前虚设布线DM1a和第一后虚设布线DM1b叠置。在这种情况下，第三虚设贯穿过孔DTSV3的整个上侧可以与第一前虚设布线DM1a叠置，并且下侧的一部分可以与第一后虚设布线DM1b叠置。第三虚设贯穿过孔DTSV3的底表面的一部分可以与第一后虚设布线DM1b接触。
第二虚设贯穿过孔DTSV2和第三虚设贯穿过孔DTSV3可以以与上述第一虚设贯穿过孔DTSV1类似的方式分别包括第二虚设导电图案DFM2和第三虚设导电图案DFM3以及围绕第二虚设导电图案DFM2和第三虚设导电图案DFM3的第二虚设绝缘图案DIM2和第三虚设绝缘图案DIM3。
第二虚设导电图案DFM2和第三虚设导电图案DFM3可以包括与上述贯穿过孔TSV的导电图案TFM相同的材料，并且第二虚设绝缘图案DIM2和第三虚设绝缘图案DIM3可以包括与上述贯穿过孔TSV的绝缘图案IM相同的材料。然而，公开不限于此。
在一些实施例中，第二虚设贯穿过孔DTSV2和第三虚设贯穿过孔DTSV3还可以分别包括设置在第二虚设导电图案DFM2与第二虚设绝缘图案DIM2之间的虚设阻挡图案和第三虚设导电图案DFM3与第三虚设绝缘图案DIM3之间的虚设阻挡图案，并且虚设阻挡图案可以包括与上述贯穿过孔TSV的阻挡图案相同的材料。
参照图9，与第一前虚设布线DM1a的一些叠置并且与第一后虚设布线DM1b完全叠置的第四虚设贯穿过孔DTSV4可以设置在半导体装置的单元区域中。
第四虚设贯穿过孔DTSV4可以从第一后虚设布线DM1b的上侧延伸到第一前虚设布线DM1a的下侧。第四虚设贯穿过孔DTSV4可以穿过第六层间绝缘层160、基底100、第一层间绝缘层110和第三层间绝缘层130。
第四虚设贯穿过孔DTSV4的上侧的一部分可以接触第一前虚设布线DM1a的下侧，并且整个下侧可以接触第一后虚设布线DM1b的上侧。第四虚设贯穿过孔DTSV4的中心轴DTCL4可以不与第一前虚设布线DM1a叠置，并且中心轴DTCL4和第一前虚设布线DM1a的端部可以交替地设置在第二方向(或Y方向)上。第四虚设贯穿过孔DTSV4的中心轴DTCL4延伸超过第一前虚设布线DM1a的边缘。第四虚设贯穿过孔DTSV4的中心轴DTCL4可以与第一后虚设布线DM1b叠置。
在各种实施例中，第四虚设贯穿过孔DTSV4的中心轴DTCL4可以与第一前虚设布线DM1a和第一后虚设布线DM1b叠置，第四虚设贯穿过孔DTSV4的上侧的一部分可以与第一前虚设布线DM1a叠置，并且整个下侧可以与第一后虚设布线DM1b叠置。
第四虚设贯穿过孔DTSV4可以以与上述第一虚设贯穿过孔DTSV1类似的方式包括第四虚设导电图案DFM4和用于围绕第四虚设导电图案DFM4的第四虚设绝缘图案DIM4。
第四虚设导电图案DFM4可以包括与上述贯穿过孔TSV的导电图案TFM相同的材料，并且第四虚设绝缘图案DIM4可以包括与上述贯穿过孔TSV的绝缘图案IM相同的材料。然而，公开不限于此。
在一些实施例中，第四虚设贯穿过孔DTSV4还可以包括设置在第四虚设导电图案DFM4与第四虚设绝缘图案DIM4之间的虚设阻挡图案，并且虚设阻挡图案可以包括与上述贯穿过孔TSV的阻挡图案相同的材料。
参照图1，设置在基底100的单元区域中的贯穿过孔TSV以及虚设贯穿过孔DTSV的数量和设置仅仅是示例，并不限于此，并且可以以许多方式修改。
图1和图6至图9示出了第一前虚设布线DM1a形成在基底100的第一侧上，并且第一后虚设布线DM1b形成在第二侧上。然而，这是为了更好地理解和易于描述，并且诸如第二前虚设布线、第三前虚设布线或第四前虚设布线的前虚设布线可以进一步形成在基底100的第一侧上，并且诸如第二后虚设布线、第三后虚设布线或第四后虚设布线的后虚设布线可以进一步形成在基底100的第二侧上。
此外，图1和图6至图9示出了虚设贯穿过孔DTSV穿过基底100并从第一后虚设布线DM1b延伸到第一前虚设布线DM1a。例如，当除了第一前虚设布线DM1a之外的前虚设布线进一步形成在基底100的第一侧上，并且除了第一后虚设布线DM1b之外的后虚设布线进一步形成在基底100的第二侧上时，上述虚设贯穿过孔DTSV可以穿过基底100并且可以从除第一后虚设布线DM1b之外的后虚设布线延伸到除第一前虚设布线DM1a之外的前虚设布线。
根据图1和图6至图9给出的实施例，关于设置在基底100上的单元区域，由于除了第一前虚设布线DM1a横穿第一后虚设布线DM1b的区域之外，虚设贯穿过孔DTSV形成在与第一前虚设布线DM1a和第一后虚设布线DM1b中的一个叠置的区域中，因此贯穿过孔TSV和虚设贯穿过孔DTSV的密度在包括在基底100中的多个单元区域中可以是恒定的。由于与第一前虚设布线DM1a和第一后虚设布线DM1b中的一个叠置的虚设贯穿过孔DTSV另外形成在贯穿过孔TSV的外围区域中，所以包括在单元区域中的贯穿过孔TSV和虚设贯穿过孔DTSV的数量之和可以是恒定的。
例如，在设置在基底100上的一些单元区域中，贯穿过孔TSV的数量可以相对较少，并且在其他区域中，贯穿过孔TSV的数量可以相对较多。为了使贯穿过孔TSV和虚设贯穿过孔DTSV在相应的单元区域中的密度恒定，可以在具有相对较少数量的贯穿过孔TSV的单元区域中制造相对较大数量的虚设贯穿过孔DTSV。可以在具有相对较多数量的贯穿过孔TSV的单元区域中制造相对较少数量的虚设贯穿过孔DTSV。如所述的，通过考虑贯穿过孔TSV的数量选择适当数量的虚设贯穿过孔DTSV，可以使贯穿过孔TSV和虚设贯穿过孔DTSV的密度在相应的单元区域中恒定。
由于除了第一前虚设布线DM1a横穿第一后虚设布线DM1b的区域之外，虚设贯穿过孔DTSV形成在与第一前虚设布线DM1a和第一后虚设布线DM1b中的一个叠置的区域中，因此可以在具有非常少数量的贯穿过孔TSV的单元区域中获得足够数量的虚设贯穿过孔DTSV。
由此，可以通过执行图案化工艺、蚀刻工艺和化学机械抛光(CMP)工艺来实现半导体装置的提高的可靠性。
现在将参照图10至图16描述根据一些实施例的半导体装置的单元区域中包括的多个虚设贯穿过孔DTSV。
图10示出了根据一些实施例的半导体装置的布局图。图11示出了相对于图10的线D-D'的剖视图。图12示出了图11的区域P2的放大图。
根据图10给出的实施例，虚设贯穿过孔DTSV可以穿过基底100，可以与第一前虚设布线DM1a和第一后虚设布线DM1b中的至少一个叠置，并且可以设置在基底100的单元区域中。虚设贯穿过孔DTSV可以包括设置在单元区域的其他区域中的第五虚设贯穿过孔DTSV5和第六虚设贯穿过孔DTSV6。图10中所示的单元区域可以对应于与图1中所示的单元区域不同的单元区域。
参照图11和图12，第五虚设贯穿过孔DTSV5可以从第一后虚设布线DM1b的上侧延伸到第一前虚设布线DM1a的下侧，并且第六虚设贯穿过孔DTSV6可以从第一后虚设布线DM1b的上侧延伸到第三层间绝缘层130的上侧。第五虚设贯穿过孔DTSV5和第六虚设贯穿过孔DTSV6可以穿过第六层间绝缘层160、基底100、第一层间绝缘层110和第三层间绝缘层130。
详细地，第五虚设贯穿过孔DTSV5的上侧的一部分可以接触第一前虚设布线DM1a的下侧，并且第五虚设贯穿过孔DTSV5的下侧的一部分可以接触第一后虚设布线DM1b的上侧。第五虚设贯穿过孔DTSV5的中心轴DTCL5可以不与第一前虚设布线DM1a和第一后虚设布线DM1b叠置。然而，不限于此，在一些实施例中，第五虚设贯穿过孔DTSV5的中心轴DTCL5可以与第一前虚设布线DM1a和第一后虚设布线DM1b叠置，第五虚设贯穿过孔DTSV5的上侧的一部分可以与第一前虚设布线DM1a叠置，并且其下侧的一部分可以与第一后虚设布线DM1b叠置。
第六虚设贯穿过孔DTSV6的上侧可以不与第一前虚设布线DM1a叠置，并且其下侧可以接触第一后虚设布线DM1b。第六虚设贯穿过孔DTSV6的中心轴DTCL6可以在第三方向(或Z方向)上不与第一前虚设布线DM1a和第一后虚设布线DM1b叠置。例如，第六虚设贯穿过孔DTSV6的中心轴DTCL6可以在第一方向(或X方向)上与第一前虚设布线DM1a和第一后虚设布线DM1b间隔开。然而，不限于此，在一些实施例中，第六虚设贯穿过孔DTSV6的中心轴DTCL6可以不与第一前虚设布线DM1a叠置，而可以与第一后虚设布线DM1b叠置，并且第六虚设贯穿过孔DTSV6的下侧的一部分可以接触第一后虚设布线DM1b。
参照图12，第五虚设贯穿过孔DTSV5的上侧可以包括接触第一前虚设布线DM1a的上接触部CR5a，其下侧可以包括接触第一后虚设布线DM1b的下接触部CR5b，并且上接触部CR5a的面积可以与下接触部CR5b的面积不同。例如，上接触部CR5a的面积可以小于下接触部CR5b的面积。然而，不限于此，在一些实施例中，上接触部CR5a的面积可以等于/大于下接触部CR5b的面积。
这里，第五虚设贯穿过孔DTSV5的上侧在第三方向(或Z方向)上在上接触部CR5a处与第一前虚设布线DM1a叠置，并且第五虚设贯穿过孔DTSV5的下侧在第三方向(或Z方向)上在下接触部CR5b处与第一后虚设布线DM1b叠置。
第五虚设贯穿过孔DTSV5和第六虚设贯穿过孔DTSV6可以以与上述第一虚设贯穿过孔DTSV1类似的方式包括第五虚设导电图案DFM5和第六虚设导电图案DFM6以及围绕第五虚设导电图案DFM5和第六虚设导电图案DFM6的第五虚设绝缘图案DIM5和第六虚设绝缘图案DIM6。
此外，第五虚设导电图案DFM5和第六虚设导电图案DFM6可以包括与上述贯穿过孔TSV的导电图案TFM相同的材料，并且第五虚设绝缘图案DIM5和第六虚设绝缘图案DIM6可以包括与上述贯穿过孔TSV的绝缘图案IM相同的材料。然而，公开不限于此。
在一些实施例中，第五虚设贯穿过孔DTSV5和第六虚设贯穿过孔DTSV6还可以分别包括设置在第五虚设导电图案DFM5与第五虚设绝缘图案DIM5之间的虚设阻挡图案和第六虚设导电图案DFM6与第六虚设绝缘图案DIM6之间的虚设阻挡图案，并且虚设阻挡图案可以包括与上述贯穿过孔TSV的阻挡图案相同的材料。
图13示出了根据一些实施例的半导体装置的布局图。图14示出了相对于图13的线E-E'的剖视图。图15示出了相对于图13的线F-F'的剖视图。图16示出了相对于图13的线G-G'的剖视图。
根据参照图13描述的实施例，虚设贯穿过孔DTSV可以包括参照图1和图10描述的上述第一虚设贯穿过孔至第六虚设贯穿过孔DTSV1、DTSV2、DTSV3、DTSV4、DTSV5和DTSV6。
虚设贯穿过孔DTSV还可以包括与第一前虚设布线DM1a完全叠置并且不与第一后虚设布线DM1b叠置的第七虚设贯穿过孔DTSV7、不与第一前虚设布线DM1a叠置并且与第一后虚设布线DM1b完全叠置的第八虚设贯穿过孔DTSV8、以及不与第一前虚设布线DM1a和第一后虚设布线DM1b叠置的第九虚设贯穿过孔DTSV9。图13中所示的单元区域可以对应于与图1和/或图10中所示的基底100上的单元区域不同的单元区域。
参照图14，第七虚设贯穿过孔DTSV7的中心轴DTCL7可以与第一前虚设布线DM1a叠置，并且可以不与第一后虚设布线DM1b叠置。因此，第七虚设贯穿过孔DTSV7的整个上侧可以接触第一前虚设布线DM1a的下侧，并且其下侧可以接触第七层间绝缘层170的上侧。第七虚设贯穿过孔DTSV7的上侧可以与第一前虚设布线DM1a完全叠置，并且其下侧可以与第七层间绝缘层170完全叠置。
参照图15，第八虚设贯穿过孔DTSV8的中心轴DTCL8可以不与第一前虚设布线DM1a叠置，并且可以与第一后虚设布线DM1b叠置。因此，第八虚设贯穿过孔DTSV8的整个上侧可以接触第四层间绝缘层140的下侧，并且其下侧可以接触第一后虚设布线DM1b的上侧。第八虚设贯穿过孔DTSV8的上侧可以与第四层间绝缘层140完全叠置，并且其下侧可以与第一后虚设布线DM1b完全叠置。
参照图16，第九虚设贯穿过孔DTSV9的中心轴DTCL9可以不与第一前虚设布线DM1a和第一后虚设布线DM1b叠置。因此，第九虚设贯穿过孔DTSV9的整个上侧可以接触第四层间绝缘层140的下侧，并且其整个下侧可以接触第七层间绝缘层170的上侧。第九虚设贯穿过孔DTSV9的上侧可以与第四层间绝缘层140完全叠置，并且其下侧可以与第七层间绝缘层170完全叠置。
第七虚设贯穿过孔至第九虚设贯穿过孔DTSV7、DTSV8和DTSV9可以以与上述第一虚设贯穿过孔DTSV1类似的方式包括第七虚设导电图案至第九虚设导电图案DFM7、DFM8和DFM9以及围绕第七虚设导电图案至第九虚设导电图案DFM7、DFM8和DFM9的第七虚设绝缘图案至第九虚设绝缘图案DIM7、DIM8和DIM9。
此外，第七虚设导电图案至第九虚设导电图案DFM7、DFM8和DFM9可以包括与上述贯穿过孔TSV的导电图案TFM相同的材料，并且第七虚设绝缘图案至第九虚设绝缘图案DIM7、DIM8和DIM9可以包括与上述贯穿过孔TSV的绝缘图案IM相同的材料。然而，公开不限于此。
在一些实施例中，相应的第七虚设贯穿过孔至第九虚设贯穿过孔DTSV7、DTSV8和DTSV9还可以包括设置在第七虚设导电图案至第九虚设导电图案DFM7、DFM8和DFM9与第七虚设绝缘图案至第九虚设绝缘图案DIM7、DIM8和DIM9之间的虚设阻挡图案，并且虚设阻挡图案可以包括与上述贯穿过孔TSV的阻挡图案相同的材料。
在图10至图16给出的实施例的情况下，由于在单元区域中除了与第一前虚设布线DM1a和第一后虚设布线DM1b中的至少一个叠置的区域之外还在不与第一前虚设布线DM1a和第一后虚设布线DM1b叠置的区域中形成虚设贯穿过孔DTSV，因此可以在包括在基底100中的单元区域中保持贯穿过孔TSV和虚设贯穿过孔DTSV的密度。
例如，为了保持基底100上的单元区域中的贯穿过孔TSV和虚设贯穿过孔DTSV的密度，可以在具有相对较少数量的贯穿过孔TSV的单元区域中形成较多数量的虚设贯穿过孔DTSV。可以在具有相对较多数量的贯穿过孔TSV的单元区域中形成相对较少数量的虚设贯穿过孔DTSV。
在一些实施例中，由于除了第一前虚设布线DM1a横穿第一后虚设布线DM1b的区域之外，虚设贯穿过孔DTSV形成在与第一前虚设布线DM1a和第一后虚设布线DM1b中的一个叠置的区域以及不与第一前虚设布线DM1a和第一后虚设布线DM1b叠置的区域中，因此可以在具有非常少数量的贯穿过孔TSV的单元区域中获得足够数量的虚设贯穿过孔DTSV。
由此，可以流畅地执行图案化工艺、蚀刻工艺和化学机械抛光(CMP)工艺，从而提供可靠性提高的半导体装置。
虽然已经结合被认为是实际的实施例描述了本公开，但是将理解的是，公开不限于所公开的实施例，而是相反，旨在覆盖包括在所附权利要求的精神和范围内的各种修改和等同布置。

Claims (20)

1.一种半导体装置，所述半导体装置包括：
基底，包括彼此相对的第一侧和第二侧，第一侧与第二侧之间具有一定厚度；
第一布线，设置在基底的第一侧上；
第一虚设布线，设置在基底的第一侧上并且与第一布线间隔开；
第二布线，设置在基底的第二侧上；
第二虚设布线，设置在基底的第二侧上并且与第二布线间隔开；
贯穿过孔，穿过基底并连接第一布线和第二布线；以及
多个虚设贯穿过孔，穿过基底，其中，所述多个虚设贯穿过孔从第一布线和第二布线横向偏移并与第一布线和第二布线物理地分离，
其中，所述多个虚设贯穿过孔中的至少一个虚设贯穿过孔的中心从第一虚设布线和第二虚设布线中的至少一条虚设布线的边缘横向偏移。
2.根据权利要求1所述的半导体装置，其中，
所述多个虚设贯穿过孔包括第一虚设贯穿过孔，并且
第一虚设贯穿过孔的中心与第一虚设布线叠置并且从第二虚设布线的边缘横向偏移。
3.根据权利要求2所述的半导体装置，其中，
第一虚设贯穿过孔与第一虚设布线叠置并且从第二虚设布线的边缘横向偏移。
4.根据权利要求2所述的半导体装置，其中，
第一虚设贯穿过孔与第一虚设布线完全叠置并且与第二虚设布线部分叠置。
5.根据权利要求1所述的半导体装置，其中，
所述多个虚设贯穿过孔包括第二虚设贯穿过孔，并且
第二虚设贯穿过孔的中心从第一虚设布线的边缘横向偏移并且与第二虚设布线叠置。
6.根据权利要求5所述的半导体装置，其中，
第二虚设贯穿过孔从第一虚设布线的边缘横向偏移并且与第二虚设布线叠置。
7.根据权利要求5所述的半导体装置，其中，
第二虚设贯穿过孔与第一虚设布线部分地叠置并且与第二虚设布线完全地叠置。
8.根据权利要求1所述的半导体装置，其中，
所述多个虚设贯穿过孔包括第三虚设贯穿过孔，并且
第三虚设贯穿过孔的中心从第一虚设布线和第二虚设布线的边缘横向偏移。
9.根据权利要求8所述的半导体装置，其中，
第三虚设贯穿过孔与第一虚设布线部分地叠置并且从第二虚设布线的边缘横向偏移。
10.根据权利要求8所述的半导体装置，其中，
第三虚设贯穿过孔与第一虚设布线部分地叠置并且与第二虚设布线部分地叠置。
11.根据权利要求8所述的半导体装置，其中，
第三虚设贯穿过孔从第一虚设布线的边缘横向偏移并且与第二虚设布线部分地叠置。
12.根据权利要求1所述的半导体装置，其中，
所述多个虚设贯穿过孔包括第四虚设贯穿过孔，并且
第四虚设贯穿过孔的中心与第一虚设布线和第二虚设布线叠置。
13.根据权利要求1所述的半导体装置，其中，
所述多个虚设贯穿过孔包括第五虚设贯穿过孔，并且
第五虚设贯穿过孔从第一虚设布线和第二虚设布线横向偏移并与第一虚设布线和第二虚设布线物理地分离。
14.根据权利要求1所述的半导体装置，其中，
所述多个虚设贯穿过孔电浮置。
15.一种半导体装置，所述半导体装置包括：
基底，包括彼此相对的第一侧和第二侧，第一侧与第二侧之间具有一定厚度；
第一布线，设置在基底的第一侧上；
第一虚设布线，设置在基底的第一侧上并且与第一布线间隔开；
第二布线，设置在基底的第二侧上；
第二虚设布线，设置在基底的第二侧上并且与第二布线间隔开；
贯穿过孔，穿过基底并连接第一布线和第二布线；
多个虚设贯穿过孔，穿过基底并且不与第一布线和第二布线叠置；以及
绝缘层，设置在基底的第一侧和第二侧中的至少一个上，
其中，所述多个虚设贯穿过孔中的至少一个虚设贯穿过孔的中心不与第一虚设布线和第二虚设布线中的至少一条虚设布线叠置，并且
所述多个虚设贯穿过孔中的至少一个虚设贯穿过孔接触绝缘层。
16.根据权利要求15所述的半导体装置，其中，
所述多个虚设贯穿过孔包括第一虚设贯穿过孔、第二虚设贯穿过孔、第三虚设贯穿过孔和第四虚设贯穿过孔，
第一虚设贯穿过孔的中心与第一虚设布线叠置并且不与第二虚设布线叠置，
第二虚设贯穿过孔的中心不与第一虚设布线叠置并且与第二虚设布线叠置，
第三虚设贯穿过孔的中心不与第一虚设布线和第二虚设布线叠置，并且
第四虚设贯穿过孔的中心与第一虚设布线和第二虚设布线叠置。
17.根据权利要求16所述的半导体装置，其中，
第一虚设贯穿过孔与第一虚设布线的一部分叠置并且与第二虚设布线的一部分叠置，并且
第一虚设贯穿过孔与第一虚设布线叠置的面积不同于第一虚设贯穿过孔与第二虚设布线叠置的面积。
18.根据权利要求16所述的半导体装置，其中，
第一虚设贯穿过孔与第一虚设布线的一部分叠置，
第四虚设贯穿过孔与第一虚设布线的一部分叠置，并且
第一虚设贯穿过孔与第一虚设布线叠置的面积不同于第四虚设贯穿过孔与第二虚设布线叠置的面积。
19.一种半导体装置，所述半导体装置包括：
基底，包括彼此相对的第一侧和第二侧，第一侧和第二侧之间具有一定厚度；
第一布线，设置在基底的第一侧上；
第一虚设布线，设置在基底的第一侧上并且与第一布线间隔开；
第二布线，设置在基底的第二侧上；
第二虚设布线，设置在基底的第二侧上并且与第二布线间隔开；
贯穿过孔，穿过基底并连接第一布线和第二布线；以及
多个虚设贯穿过孔，穿过基底并且从第一布线和第二布线横向偏移并与第一布线和第二布线物理地分离，
其中，基底包括多个单元区域，并且
贯穿过孔的数量和虚设贯穿过孔的数量之和在相应的单元区域中是恒定的。
20.根据权利要求19所述的半导体装置，其中，
虚设贯穿过孔包括第一虚设贯穿过孔、第二虚设贯穿过孔、第三虚设贯穿过孔和第四虚设贯穿过孔，
第一虚设贯穿过孔的中心与第一虚设布线叠置并且从第二虚设布线的边缘横向偏移，
第二虚设贯穿过孔的中心从第一虚设布线的第一边缘横向偏移并且与第二虚设布线叠置，
第三虚设贯穿过孔的中心从第一虚设布线的第二边缘横向偏移并且从第二虚设布线的边缘横向偏移，并且
第四虚设贯穿过孔的中心与第一虚设布线和第二虚设布线叠置。
CN202310952826.7A 2022-12-22 2023-07-31 半导体装置 Pending CN118248650A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0182091 2022-12-22
KR1020220182091A KR20240100035A (ko) 2022-12-22 반도체 장치

Publications (1)

Publication Number Publication Date
CN118248650A true CN118248650A (zh) 2024-06-25

Family

ID=91553495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310952826.7A Pending CN118248650A (zh) 2022-12-22 2023-07-31 半导体装置

Country Status (2)

Country Link
US (1) US20240213146A1 (zh)
CN (1) CN118248650A (zh)

Also Published As

Publication number Publication date
US20240213146A1 (en) 2024-06-27

Similar Documents

Publication Publication Date Title
US11037829B2 (en) Semiconductor device and method for fabricating the same
US10170421B2 (en) Logic semiconductor devices
CN110634865B (zh) 半导体器件
CN108063157B (zh) 半导体装置
CN110875305A (zh) 半导体器件
CN108074984B (zh) 半导体器件
US11139271B2 (en) Semiconductor device and method of fabricating the same
US20220122970A1 (en) Semiconductor device
US11699992B2 (en) Semiconductor device
TW202205620A (zh) 半導體元件
US20230094036A1 (en) Semiconductor devices having improved electrical interconnect structures
US20210028304A1 (en) Semiconductor device
KR102307127B1 (ko) 반도체 소자
US20220020691A1 (en) Semiconductor device
US11469298B2 (en) Semiconductor device and method of fabricating the same
TW202332055A (zh) 半導體裝置
CN118248650A (zh) 半导体装置
CN113948517A (zh) 半导体器件
KR20240100035A (ko) 반도체 장치
US20240170372A1 (en) Semiconductor device and method of fabricating the same
US11830874B2 (en) Method of fabricating a semiconductor device
US20210391433A1 (en) Semiconductor device
US20240234551A1 (en) Semiconductor device
US20240079328A1 (en) Semiconductor device
US20240138136A1 (en) Semiconductor memory device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication