CN118248060A - 显示装置和拼接显示装置 - Google Patents

显示装置和拼接显示装置 Download PDF

Info

Publication number
CN118248060A
CN118248060A CN202311603721.7A CN202311603721A CN118248060A CN 118248060 A CN118248060 A CN 118248060A CN 202311603721 A CN202311603721 A CN 202311603721A CN 118248060 A CN118248060 A CN 118248060A
Authority
CN
China
Prior art keywords
data
line
transistor
electrode connected
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311603721.7A
Other languages
English (en)
Inventor
黄定桓
申旼澈
金成焕
徐知延
李启旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN118248060A publication Critical patent/CN118248060A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置和拼接显示装置。所述显示装置包括：第一子像素，第一子像素中的每个第一子像素包括第一颜色的第一发光元件，并且第一子像素中的至少一个第一子像素包括：第一电路单元，被配置为响应于从第一数据线供应的第一数据信号来控制驱动电流的供应时段；第二电路单元，被配置为响应于从第二数据线供应的第二数据信号将驱动电流供应到第一发光元件；以及感测晶体管，连接在第一发光元件的第一电极与第二数据线之间，并且具有连接到感测线的栅电极。

Description

显示装置和拼接显示装置
本申请要求于2022年12月23日提交的第10-2022-0183633号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开涉及一种显示装置和一种拼接显示装置。
背景技术
随着信息技术发展，作为用户与信息之间的连接媒介的显示装置的重要性已经突出。响应于此，诸如液晶显示装置和有机发光显示装置的显示装置的使用正在增加。
根据显示装置的放大化的需求，使用了使用多个显示装置的拼接显示装置。拼接显示装置通过将多个显示装置组合来显示图像，因此需要包括在每个显示装置中的像素的均匀性。
发明内容
本公开的实施例的方面和特征旨在提供一种显示装置和拼接显示装置，该显示装置和拼接显示装置能够补偿位于通过其将电流供应到发光元件的电流路径中的电路元件的分散。
根据本公开的一个或更多个实施例，显示装置包括第一子像素，第一子像素中的每个第一子像素包括第一颜色的第一发光元件，第一子像素中的至少一个第一子像素包括：第一电路单元，被配置为响应于从第一数据线供应的第一数据信号来控制驱动电流的供应时段；第二电路单元，被配置为响应于从第二数据线供应的第二数据信号将驱动电流供应到第一发光元件；以及感测晶体管，连接在第一发光元件的第一电极与第二数据线之间，并且具有连接到感测线的栅电极。
根据一个或更多个实施例，第一数据信号具有与将要表示的灰度级对应的不同电压。
根据一个或更多个实施例，第二数据信号被设定为使得在第一子像素中的每个第一子像素中由第一发光元件生成基本上相同亮度的光。
根据一个或更多个实施例，显示装置还包括：第一数据驱动器，被配置为接收与灰度级对应的第一输出数据，并且将响应于第一输出数据生成的第一数据信号供应到第一数据线；第二数据驱动器，被配置为接收第二输出数据，并且将响应于第二输出数据生成的第二数据信号供应到第二数据线；以及时序控制器，被配置为响应于从外部输入的输入数据生成第一输出数据，并且基于存储于其中的感测数据生成第二输出数据。
根据一个或更多个实施例，时序控制器被配置为响应于感测数据来生成第二输出数据，使得将不同电压的第二数据信号供应到第一子像素之中的至少两个第一子像素。
根据一个或更多个实施例，不同电压的第二数据信号被设定为使得在两个第一子像素中的每个第一子像素中的第一发光元件中生成基本上相同亮度的光。
根据一个或更多个实施例，第二数据驱动器包括：数据信号生成器，被配置为在正常时段期间将基于第二输出数据生成的第二数据信号供应到第二数据线，并且在感测时段的第一时段期间将参考电源电压作为第二数据信号供应到第二数据线；以及感测单元，被配置为在除了感测时段的第一时段之外的感测时段的第二时段期间基于来自感测晶体管的感测电压来生成感测数据，并且将感测数据供应到时序控制器。
根据一个或更多个实施例，感测单元还被配置为使用感测电压的斜率来检测位于驱动电流的电流路径中的电路元件的迁移率，并且感测数据包括迁移率信息。
根据一个或更多个实施例，显示装置还包括：数据开关，连接在第二数据线与数据信号生成器之间，并且在正常时段和感测时段的第一时段期间导通；以及感测开关，连接在第二数据线与感测单元之间，并且在感测时段的第二时段期间导通。
根据一个或更多个实施例，第一数据驱动器被配置为在感测时段期间将与最高灰度级对应的第一数据信号供应到第一数据线。
根据一个或更多个实施例，参考电源电压被设定为使得第二电路单元中的第二驱动晶体管导通。
根据一个或更多个实施例，第一电路单元包括：第一驱动晶体管，具有连接到第一节点的栅电极、连接到第二节点的第一电极和连接到第三节点的第二电极；第二晶体管，具有连接到扫描线的栅电极、连接到第一数据线的第一电极和连接到第二节点的第二电极；第三晶体管，具有连接到扫描线的栅电极、连接到第三节点的第一电极和连接到第一节点的第二电极；第四晶体管，具有连接到第一初始化线的栅电极、连接到第一节点的第一电极和连接到第四电源线的第二电极；以及第一电容器，具有连接到扫频线的第一电极和连接到第一节点的第二电极。
根据一个或更多个实施例，第一电路单元还包括：第五晶体管，具有连接到第一发射控制线的栅电极、连接到第一电源线的第一电极和连接到第二节点的第二电极；第六晶体管，具有连接到第一发射控制线的栅电极、连接到第三节点的第一电极和连接到第四节点的第二电极；第七晶体管，具有连接到第二初始化线的栅电极、连接到第四节点的第一电极和连接到第四电源线的第二电极；以及第八晶体管，具有连接到第二初始化线的栅电极、连接到扫频线的第一电极和连接到第五电源线的第二电极。
根据一个或更多个实施例，第二电路单元包括：第二驱动晶体管，具有连接到第五节点的栅电极、连接到第六节点的第一电极和连接到第七节点的第二电极；第十晶体管，具有连接到扫描线的栅电极、连接到第二数据线的第一电极和连接到第六节点的第二电极；第十一晶体管，具有连接到扫描线的栅电极、连接到第七节点的第一电极和连接到第五节点的第二电极；第十二晶体管，具有连接到第一初始化线的栅电极、连接到第五节点的第一电极和连接到第四电源线的第二电极；第十三晶体管，具有连接到第一发射控制线的栅电极、连接到第二电源线的第一电极和连接到第六节点的第二电极；以及第十四晶体管，具有连接到第二发射控制线的栅电极、连接到第七节点的第一电极和连接到第一发光元件的第一电极的第二电极。
根据一个或更多个实施例，第二电路单元还包括：第二电容器，连接在第四节点与第五节点之间；以及第十八晶体管，具有连接到第二初始化线的栅电极、连接到第一发光元件的第一电极的第一电极以及与第一发光元件的第二电极和第三电源线连接的第二电极。
根据一个或更多个实施例，第二电路单元还包括：第二电容器，具有第一电极和连接到第五节点的第二电极；第十五晶体管，连接在第七节点与第十四晶体管之间，并且具有连接到第四节点的栅电极；第十六晶体管，具有连接到第一发射控制线的栅电极、连接到第二电源线的第一电极和连接到第二电容器的第一电极的第二电极；第十七晶体管，具有连接到第二初始化线的栅电极、连接到第一电源线的第一电极和连接到第二电容器的第一电极的第二电极；以及第十八晶体管，具有连接到第二初始化线的栅电极、连接到第一发光元件的第一电极的第一电极以及与第一发光元件的第二电极和第三电源线连接的第二电极。
根据一个或更多个实施例，显示装置还包括：第二子像素，第二子像素中的每个第二子像素包括与第一颜色不同的第二颜色的第二发光元件。
根据本公开的一个或更多个实施例，拼接显示装置包括：多个显示装置；以及接缝部分，在多个显示装置之间，多个显示装置之中的第一显示装置包括：第一子像素，第一子像素中的每个第一子像素包括第一颜色的第一发光元件；以及第二子像素，第二子像素中的每个第二子像素包括与第一颜色不同的第二颜色的第二发光元件；并且第一子像素中的每个第一子像素包括：第一电路单元，被配置为响应于从第一数据线供应的第一数据信号来控制驱动电流的供应时段；第二电路单元，被配置为响应于从第二数据线供应的第二数据信号将驱动电流供应到第一发光元件；以及感测晶体管，连接在第一发光元件的第一电极与第二数据线之间，并且具有连接到感测线的栅电极。
根据一个或更多个实施例，第一发光元件和第二发光元件是倒装芯片型的微型发光二极管元件。
根据一个或更多个实施例，第一显示装置还包括：基底，在第一表面上支撑第一子像素和第二子像素。
根据一个或更多个实施例，第一显示装置还包括：垫，在基底的第一表面上；连接线，在基底的与第一表面相对的第二表面上；以及侧线，将垫和连接线连接，同时覆盖基底的侧表面的一部分。
根据一个或更多个实施例，拼接显示装置还包括：柔性膜，在基底的第二表面上，并且电连接到侧线。
根据一个或更多个实施例，源极驱动电路包括：第一数据驱动器，被配置为将第一数据信号供应到第一数据线；以及第二数据驱动器，被配置为将第二数据信号供应到定位在柔性膜上的第二数据线。
公开的实施例的方面和特征不限于所描述的方面和特征，并且本领域技术人员将从以下描述清楚地理解未描述的其它技术方面和特征。
根据本公开的实施例的显示装置和拼接显示装置可以通过反映位于电流路径中的电路元件的分布来补偿PAM电路的数据信号，因此确保子像素的均匀性。
然而，本公开的效果、方面和特征不限于上述效果、方面和特征，并且可以在不偏离本公开的精神和范围的范围内不同地扩展。
附图说明
通过参照附图进一步详细地描述本公开的实施例，本公开的上述和其它特征将变得更加明显，在附图中：
图1是示出根据本公开的一个或更多个实施例的显示装置的平面图；
图2是示出图1的像素的示例的图；
图3是示出图1的像素的示例的图；
图4是示出沿着图3的线A-A'截取的显示装置的示例的剖视图；
图5是示出根据一个或更多个实施例的包括多个显示装置的拼接显示装置的图；
图6是详细示出图5的区域AR1的放大布局图；
图7是示出沿着图6的线B-B'截取的拼接显示装置的实施例的剖视图；
图8是详细示出图5的区域AR2的放大布局图；
图9是示出沿着图8的线F-F'截取的拼接显示装置的实施例的剖视图；
图10是示出根据一个或更多个实施例的拼接显示装置的框图；
图11是示出根据本公开的一个或更多个实施例的显示装置的框图；
图12是示出图11中所示的第二数据驱动器的实施例的图；
图13是示出根据本公开的一个或更多个实施例的子像素的电路图；
图14是示出在正常时段期间驱动图13的子像素的方法的波形图；
图15是示出在感测时段期间驱动图13的子像素的方法的波形图；以及
图16是示出根据本公开的一个或更多个实施例的像素电路的图。
具体实施方式
在下文中，将参照附图详细描述本公开的各种实施例，使得本领域技术人员可以容易地执行本公开。本公开可以以各种不同的形式实现，并且不限于这里描述的实施例。
为了清楚地描述本公开，省略了与描述无关的部分，并且在整个说明书中相同或相似的元件由相同的附图标记表示。因此，在其它附图中可以使用上述附图标记。
另外，为了便于描述，任意地示出了附图中所示的每个组件的尺寸和厚度，因此本公开不必限于附图中所示的那些。在附图中，厚度可能被夸大以清楚地表示各种层和区域。
另外，说明书中的表述“相同”可以意指“基本上相同”。也就是说，表述“相同”可以是足以使普通技术人员理解它是相同的相同。其它表述也可以是其中省略了“基本上”的表述。此外，诸如“A、B和C中的至少一个(种/者)”或“A、B和/或C”的表达应被解释为包括“A”、“B”、“C”、“AB”、“AC”、“BC”或“ABC”中的任一个。
图1是示出根据本公开的一个或更多个实施例的显示装置的平面图。图2是示出图1的像素的示例的图。图3是示出图1的像素的示例的图。
参照图1，显示装置10是用于显示视频或静止图像的装置。显示装置10可以用作诸如不仅便携式电子装置(诸如移动电话、智能电话、平板个人计算机(PC)、智能手表、手表电话、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置和超移动PC(UMPC))，而且电视、笔记本计算机、监视器、广告牌和/或物联网(IOT)装置的各种产品的显示屏。
显示面板100可以形成为具有第一方向DR1的长边和与第一方向DR1相交的第二方向DR2的短边的矩形形状的平面。第一方向DR1的长边和第二方向DR2的短边相交的拐角可以形成为圆形(倒圆)以具有合适的曲率(例如，预定曲率)，或者可以形成为直角。显示面板100的平面形状不限于四边形，并且可以形成为另一多边形、圆形或椭圆形。显示面板100可以形成为平坦的，但不限于此。例如，显示面板100可以包括形成在左端和右端并且具有恒定曲率或变化曲率的弯曲部分。另外，显示面板100可以柔性地形成为盘曲、弯折、弯曲、折叠和/或卷曲。
显示面板100还可以包括像素PX、在第一方向DR1上延伸的扫描线和在第二方向DR2上延伸的数据线，以显示图像。像素PX可以在第一方向DR1和第二方向DR2上以矩阵形状布置。例如，像素PX可以沿着矩阵的行和列布置。
如图2和图3中所示，像素PX中的每个可以包括多个子像素SPX1、SPX2和SPX3。图2和图3示出了像素PX中的每个包括三个子像素SPX1、SPX2和SPX3(即，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3)，但是本说明书的实施例不限于此。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以连接到数据线之中的任一条数据线和扫描线之中的至少一条扫描线。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个可以具有矩形、正方形或菱形的平面形状。例如，如图2中所示，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个可以具有矩形的平面形状，矩形具有第一方向DR1的短边和第二方向DR2的长边。可选地，如图3中所示，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个可以具有包括在第一方向DR1和第二方向DR2上具有相同长度的边的正方形或菱形的平面形状。
如图2中所示，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以沿着第一方向DR1布置。在一个或更多个实施例中，第二子像素SPX2和第三子像素SPX3中的任一个和第一子像素SPX1可以沿着第一方向DR1布置，并且第二子像素SPX2和第三子像素SPX3中的另一个和第一子像素SPX1可以沿着第二方向DR2布置。例如，如图3中所示，第一子像素SPX1和第二子像素SPX2可以沿着第一方向DR1布置，第一子像素SPX1和第三子像素SPX3可以沿着第二方向DR2布置。
可选地，第一子像素SPX1和第三子像素SPX3中的任一个和第二子像素SPX2可以沿着第一方向DR1布置，并且第一子像素SPX1和第三子像素SPX3中的另一个和第二子像素SPX2可以沿着第二方向DR2布置。可选地，第一子像素SPX1和第二子像素SPX2中的任一个和第三子像素SPX3可以沿着第一方向DR1布置，并且第一子像素SPX1和第二子像素SPX2中的另一个和第三子像素SPX3可以沿着第二方向DR2布置。
第一子像素SPX1可以发射第一光，第二子像素SPX2可以发射第二光，第三子像素SPX3可以发射第三光。这里，第一光可以是红色波段的光，第二光可以是绿色波段的光，第三光可以是蓝色波段的光。红色波段可以是约600nm至750nm的波段，绿色波段可以是约480nm至560nm的波段，蓝色波段可以是约370nm至460nm的波段，但是本公开不限于此。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个可以包括包含无机半导体的无机发光元件作为发射光的发光元件。例如，无机发光元件可以是倒装芯片型的微型发光二极管(LED)，但是本公开不限于此。
如图2和图3中所示，第一子像素SPX1的面积、第二子像素SPX2的面积和第三子像素SPX3的面积可以基本上相同。在一个或更多个实施例中，第一子像素SPX1的面积、第二子像素SPX2的面积和第三子像素SPX3的面积中的至少一个可以与另一面积不同。在一个或更多个实施例中，选自第一子像素SPX1的面积、第二子像素SPX2的面积和第三子像素SPX3的面积中的任两个面积可以基本上相同，并且剩余的一个面积可以与这两个面积不同。在一个或更多个实施例中，第一子像素SPX1的面积、第二子像素SPX2的面积和第三子像素SPX3的面积可以彼此不同。
图4是示出沿着图3的线A-A'截取的显示装置的示例的剖视图。
参照图4，薄膜晶体管层TFTL可以设置在基底SUB上。薄膜晶体管层TFTL可以是其中形成有薄膜晶体管TFT的层。
薄膜晶体管层TFTL可以包括有源层ACT、第一栅极层GTL1、第二栅极层GTL2、第一数据金属层DTL1和第二数据金属层DTL2。另外，显示面板100可以包括缓冲层BF、第一栅极绝缘层131、第二栅极绝缘层132、层间绝缘层140、第一平坦化层160、第一绝缘层161、第二平坦化层170和第二绝缘层171。
基底SUB可以是用于支撑显示装置10的基体基底或基底构件。基底SUB可以是有机材料的刚性基底。可选地，基底SUB可以是柔性基底，柔性基底弯曲、折叠、卷曲等是可能的。在这种情况下，基底SUB可以包括诸如聚合物树脂(诸如聚酰亚胺(PI))的绝缘材料。
缓冲层BF可以设置在基底SUB的一个表面(或第一表面)上。缓冲层BF可以是用于防止空气或湿气的渗透的层。缓冲层BF可以由交替堆叠的多个无机层形成。例如，缓冲层BF可以由其中交替堆叠有选自氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的一个或更多个无机层的多层形成。可以省略缓冲层BF。
有源层ACT可以设置在缓冲层BF上。有源层ACT可以包括诸如多晶硅、单晶硅、低温多晶硅和/或非晶硅的硅半导体，并且/或者可以包括氧化物半导体。
有源层ACT可以包括薄膜晶体管TFT的沟道TCH、第一电极TS和第二电极TD。薄膜晶体管TFT的沟道TCH可以是在作为基底SUB的厚度方向的第三方向DR3上与薄膜晶体管TFT的栅电极TG叠置的区域。薄膜晶体管TFT的第一电极TS可以设置在沟道TCH的一侧，并且第二电极TD可以设置在沟道TCH的另一侧。薄膜晶体管TFT的第一电极TS和第二电极TD可以是在第三方向DR3上不与栅电极TG叠置的区域。薄膜晶体管TFT的第一电极TS和第二电极TD可以是其中离子被掺杂到半导体(例如，硅半导体、氧化物半导体等)以具有导电性的区域。
第一栅极绝缘层131可以设置在有源层ACT和缓冲层BF上。第一栅极绝缘层131可以由例如氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层的无机层形成。
第一栅极层GTL1可以设置在第一栅极绝缘层131上。第一栅极层GTL1可以包括薄膜晶体管TFT的栅电极TG和第一电容器电极CAE1。第一栅极层GTL1可以形成为由选自钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或更多种和/或其合金形成的单层或多层。
第二栅极绝缘层132可以设置在第一栅极层GTL1和第一栅极绝缘层131上。第二栅极绝缘层132可以由例如氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和/或氧化铝层的无机层形成。
第二栅极层GTL2可以设置在第二栅极绝缘层132上。第二栅极层GTL2可以包括第二电容器电极CAE2。第二电容器电极CAE2和第一电容器电极CAE1以及其间的第二栅极绝缘层132可以构成电容器Cst。第二栅极层GTL2可以形成为由选自钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或更多种和/或其合金形成的单层或多层。
层间绝缘层140可以设置在第二栅极层GTL2和第二栅极绝缘层132上。层间绝缘层140可以由例如氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和/或氧化铝层的无机层形成。
包括第一连接电极CE1的第一数据金属层DTL1可以设置在层间绝缘层140上。第一数据金属层DTL1可以形成为由选自钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或更多种和/或其合金形成的单层或多层。
第一连接电极CE1可以通过穿过第一栅极绝缘层131、第二栅极绝缘层132和层间绝缘层140的第一接触孔CT1连接到薄膜晶体管TFT的第二电极TD。
在第一数据金属层DTL1和层间绝缘层140上，可以形成用于使由于有源层ACT、第一栅极层GTL1、第二栅极层GTL2和第一数据金属层DTL1导致的台阶差异平坦化的第一平坦化层160。第一平坦化层160可以由诸如丙烯酰树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机层形成。
第一绝缘层161可以设置在第一平坦化层160上。第一绝缘层161可以由例如氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和/或氧化铝层的无机层形成。
第二数据金属层DTL2可以形成在第一绝缘层161上。第二数据金属层DTL2可以包括第二连接电极CE2和电源线VSL。第二连接电极CE2可以通过穿过第一绝缘层161和第一平坦化层160的第二接触孔CT2连接到第一连接电极CE1。第二数据金属层DTL2可以形成为由选自钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或更多种和/或其合金形成的单层或多层。
用于使台阶差异平坦化的第二平坦化层170可以形成在第二数据金属层DTL2和第一绝缘层161上。第二平坦化层170可以由诸如丙烯酰树脂、环氧树脂、酚醛树脂、聚酰胺树脂和/或聚酰亚胺树脂的有机层形成。
第二绝缘层171可以设置在第二平坦化层170上。第二绝缘层171可以由例如氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和/或氧化铝层的无机层形成。
发光元件层EML可以设置在第二绝缘层171上。发光元件层EML可以包括像素电极PXE、共电极CE和发光元件LE。第三数据金属层DTL3可以包括像素电极PXE和共电极CE。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个包括连接到像素电极PXE和共电极CE的发光元件LE。像素电极PXE可以限定为阳极电极，共电极CE可以限定为阴极电极。
像素电极PXE和共电极CE可以设置在第二绝缘层171上。像素电极PXE中的每个可以通过穿过第二绝缘层171和第二平坦化层170的第三接触孔CT3连接到第二连接电极CE2。因此，像素电极PXE中的每个可以经由第一连接电极CE1和第二连接电极CE2连接到薄膜晶体管TFT的第二电极TD。因此，由薄膜晶体管TFT控制的像素电压或阳极电压可以施加到像素电极PXE。
共电极CE中的每个可以通过穿过第二绝缘层171和第二平坦化层170的第四接触孔CT4连接到电源线VSL。因此，电源线VSL的电源电压可以施加到共电极CE中的每个。
像素电极PXE和共电极CE可以包括具有高反射率的金属材料(诸如铝和钛的堆叠结构(Ti/Al/Ti)、铝和ITO的堆叠结构(ITO/Al/ITO)、APC合金和/或APC合金和ITO的堆叠结构(ITO/APC/ITO))。APC合金是银(Ag)、钯(Pd)和铜(Cu)的合金。
图4示出了发光元件LE中的每个是倒装芯片型的微型LED，在倒装芯片型的微型LED中第一接触电极CTE1和第二接触电极CTE2设置为面向像素电极PXE和共电极CE。发光元件LE可以由诸如GaN的无机材料形成。在发光元件LE中，在第一方向DR1上的长度、在第二方向DR2上的长度和在第三方向DR3上的长度中的每个可以是几微米至几百微米。例如，在发光元件LE中，第一方向DR1上的长度、第二方向DR2上的长度和第三方向DR3上的长度中的每个可以为约100μm或更小。
发光元件LE可以生长在诸如将要形成的硅晶圆的半导体基底上。发光元件LE中的每个可以从硅晶圆转移到基底SUB的像素电极PXE和共电极CE上。在一个或更多个实施例中，发光元件LE中的每个可以通过使用静电头的静电方法或使用诸如PDMS或硅树脂的弹性聚合物材料作为转移基底的压印方法转移到基底SUB上的像素电极PXE和共电极CE上。
发光元件LE中的每个可以是包括基体基底SPUB、n型半导体NSEM、活性层MQW、p型半导体PSEM、第一接触电极CTE1和第二接触电极CTE2的发光结构。基体基底SPUB可以是蓝宝石基底，但是本公开不限于此。
n型半导体NSEM可以设置在基体基底SPUB的一个表面上。例如，n型半导体NSEM可以设置在基体基底SPUB的下表面上。n型半导体NSEM可以由掺杂有n型导电掺杂剂(诸如Si、Se、Ge或Sn)的GaN形成。
活性层MQW可以设置在n型半导体NSEM的一个表面的一部分上。活性层MQW可以包括单量子阱结构或多量子阱结构的材料。当活性层MQW包括多量子阱结构的材料时，活性层MQW可以具有其中交替堆叠有多个阱层和势垒层的结构。此时，阱层可以由InGaN形成，并且势垒层可以由GaN和/或AlGaN形成，但不限于此。另外，活性层MQW可以具有其中交替堆叠有具有大能带隙的半导体材料和具有小能带隙的半导体材料的结构，并且可以根据所发射光的波段而包括不同的III族至V族半导体材料。
p型半导体PSEM可以设置在活性层MQW的一个表面上。p型半导体PSEM可以由掺杂有p型导电掺杂剂(诸如Mg、Zn、Ca、Sr和/或Ba)的GaN形成。
第一接触电极CTE1可以设置在p型半导体PSEM上，第二接触电极CTE2可以设置在n型半导体NSEM的一个表面的另一部分上。n型半导体NSEM的一个表面的其上设置有第二接触电极CTE2的另一部分可以设置为与n型半导体NSEM的其上设置有活性层MQW的部分间隔开。
第一接触电极CTE1和像素电极PXE可以通过诸如各向异性导电膜(ACF)或各向异性导电膏(ACP)的导电粘合构件彼此附着。可选地，第一接触电极CTE1和像素电极PXE可以通过焊接工艺彼此附着。
在一个或更多个实施例中，第二接触电极CTE2和共电极CE可以通过诸如各向异性导电膜(ACF)或各向异性导电膏(ACP)的导电粘合构件彼此附着。可选地，第二接触电极CTE2和共电极CE可以通过焊接工艺彼此附着。
在一个或更多个实施例中，覆盖像素电极PXE的边缘和共电极CE的边缘的堤190可以设置在第二绝缘层171上。堤190可以由诸如丙烯酰树脂、环氧树脂、酚醛树脂、聚酰胺树脂和/或聚酰亚胺树脂的有机层形成。
堤绝缘层191可以设置在堤190上。堤绝缘层191可以覆盖像素电极PXE的边缘和共电极CE的边缘。堤绝缘层191可以由例如氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和/或氧化铝层的无机层形成。
图5是示出根据一个或更多个实施例的包括多个显示装置的拼接显示装置的图。
参照图5，拼接显示装置TDD可以包括多个显示装置11、12、13和14以及接缝(或称为接缝部分)SM。例如，拼接显示装置TDD可以包括第一显示装置11、第二显示装置12、第三显示装置13和第四显示装置14。
多个显示装置11、12、13和14可以布置为网格形状。多个显示装置11、12、13和14可以以矩阵形式布置为多行多列。例如，第一显示装置11和第二显示装置12可以在第一方向DR1上彼此相邻。第一显示装置11和第三显示装置13可以在第二方向DR2上彼此相邻。第三显示装置13和第四显示装置14可以在第一方向DR1上彼此相邻。第二显示装置12和第四显示装置14可以在第二方向DR2上彼此相邻。
然而，拼接显示装置TDD中的多个显示装置11、12、13和14的数量和设置不限于图5中所示的那些。拼接显示装置TDD中的显示装置11、12、13和14的数量和设置可以根据显示装置10和拼接显示装置TDD中的每个的尺寸以及拼接显示装置TDD的形状来确定。
多个显示装置11、12、13和14可以具有相同的尺寸，但不限于此。例如，多个显示装置11、12、13和14可以具有不同的尺寸。
多个显示装置11、12、13和14中的每个可以具有包括长边和短边的矩形形状。多个显示装置11、12、13和14可以以其中长边或短边彼此连接的状态设置。多个显示装置11、12、13和14中的一些或全部可以设置在拼接显示装置TDD的边缘处，并且可以形成拼接显示装置TDD的一条边。选自多个显示装置11、12、13和14中的至少一个显示装置可以设置在拼接显示装置TDD的至少一个拐角处，并且可以形成拼接显示装置TDD的两个相邻边。选自多个显示装置11、12、13和14中的至少一个显示装置可以被其它显示装置围绕。
多个显示装置11、12、13和14中的每个可以与参照图1至图4描述的显示装置10基本上相同。因此，省略了多个显示装置11、12、13和14中的每个的描述。
接缝SM可以包括结合构件或粘合构件。在这种情况下，多个显示装置11、12、13和14可以通过接缝SM的结合构件或粘合构件而彼此连接。接缝SM可以设置在第一显示装置11与第二显示装置12之间、第一显示装置11与第三显示装置13之间、第二显示装置12与第四显示装置14之间以及第三显示装置13与第四显示装置14之间。
图6是详细示出图5的区域AR1的放大布局图。
参照图6，接缝SM可以在拼接显示装置TDD的其中第一显示装置11、第二显示装置12、第三显示装置13和第四显示装置14彼此相邻的中心区域中具有交叉形、十字形或加号的平面形状。接缝SM可以设置在第一显示装置11与第二显示装置12之间、第一显示装置11与第三显示装置13之间、第二显示装置12与第四显示装置14之间以及第三显示装置13与第四显示装置14之间。
第一显示装置11可以包括沿着第一方向DR1和第二方向DR2以矩阵形式布置以显示图像的第一像素PX1。第二显示装置12可以包括沿着第一方向DR1和第二方向DR2以矩阵形式布置以显示图像的第二像素PX2。第三显示装置13可以包括沿着第一方向DR1和第二方向DR2以矩阵形式布置以显示图像的第三像素PX3。第四显示装置14可以包括沿着第一方向DR1和第二方向DR2以矩阵形式布置以显示图像的第四像素PX4。
在第一方向DR1上相邻的第一像素PX1之间的最小距离可以限定为第一水平间隔距离GH1，在第一方向DR1上相邻的第二像素PX2之间的最小距离可以限定为第二水平间隔距离GH2。第一水平间隔距离GH1和第二水平间隔距离GH2可以基本上相同。
接缝SM可以设置在沿第一方向DR1相邻的第一像素PX1与第二像素PX2之间。在第一方向DR1上相邻的第一像素PX1与第二像素PX2之间的最小距离G12可以是第一像素PX1与接缝SM之间在第一方向DR1上的最小距离GHS1、第二像素PX2与接缝SM之间在第一方向DR1上的最小距离GHS2以及接缝SM在第一方向DR1上的宽度GSM1之和。
在第一方向DR1上相邻的第一像素PX1与第二像素PX2之间的最小距离G12、第一水平间隔距离GH1和第二水平间隔距离GH2可以基本上相同。为此，第一像素PX1与接缝SM之间在第一方向DR1上的最小距离GHS1可以小于第一水平间隔距离GH1，第二像素PX2与接缝SM之间在第一方向DR1上的最小距离GHS2可以小于第二水平间隔距离GH2。另外，接缝SM在第一方向DR1上的宽度GSM1可以小于第一水平间隔距离GH1和第二水平间隔距离GH2。
在第一方向DR1上相邻的第三像素PX3之间的最小距离可以限定为第三水平间隔距离GH3，在第一方向DR1上相邻的第四像素PX4之间的最小距离可以限定为第四水平间隔距离GH4。第三水平间隔距离GH3和第四水平间隔距离GH4可以基本上相同。
接缝SM可以设置在沿第一方向DR1相邻的第三像素PX3与第四像素PX4之间。在第一方向DR1上相邻的第三像素PX3与第四像素PX4之间的最小距离G34可以是第三像素PX3与接缝SM之间在第一方向DR1上的最小距离GHS3、第四像素PX4与接缝SM之间在第一方向DR1上的最小距离GHS4以及接缝SM在第一方向DR1上的宽度GSM1之和。
在第一方向DR1上相邻的第三像素PX3与第四像素PX4之间的最小距离G34、第三水平间隔距离GH3和第四水平间隔距离GH4可以基本上相同。为此，第三像素PX3与接缝SM之间在第一方向DR1上的最小距离GHS3可以小于第三水平间隔距离GH3，第四像素PX4与接缝SM之间在第一方向DR1上的最小距离GHS4可以小于第四水平间隔距离GH4。另外，接缝SM在第一方向DR1上的宽度GSM1可以小于第三水平间隔距离GH3或第四水平间隔距离GH4。
在第二方向DR2上相邻的第一像素PX1之间的最小距离可以限定为第一竖直间隔距离GV1，在第二方向DR2上相邻的第三像素PX3之间的最小距离可以限定为第三竖直间隔距离GV3。第一竖直间隔距离GV1和第三竖直间隔距离GV3可以基本上相同。
接缝SM可以设置在沿第二方向DR2相邻的第一像素PX1与第三像素PX3之间。在第二方向DR2上相邻的第一像素PX1与第三像素PX3之间的最小距离G13可以是第一像素PX1与接缝SM之间在第二方向DR2上的最小距离GVS1、第三像素PX3与接缝SM之间在第二方向DR2上的最小距离GVS3以及接缝SM在第二方向DR2上的宽度GSM2之和。
在第二方向DR2上相邻的第一像素PX1与第三像素PX3之间的最小距离G13、第一竖直间隔距离GV1和第三竖直间隔距离GV3可以基本上相同。为此，第一像素PX1与接缝SM之间在第二方向DR2上的最小距离GVS1可以小于第一竖直间隔距离GV1，第三像素PX3与接缝SM之间在第二方向DR2上的最小距离GVS3可以小于第三竖直间隔距离GV3。另外，接缝SM在第二方向DR2上的宽度GSM2可以小于第一竖直间隔距离GV1或第三竖直间隔距离GV3。
在第二方向DR2上相邻的第二像素PX2之间的最小距离可以限定为第二竖直间隔距离GV2，在第二方向DR2上相邻的第四像素PX4之间的最小距离可以限定为第四竖直间隔距离GV4。第二竖直间隔距离GV2和第四竖直间隔距离GV4可以基本上相同。
接缝SM可以设置在沿第二方向DR2相邻的第二像素PX2与第四像素PX4之间。在第二方向DR2上相邻的第二像素PX2与第四像素PX4之间的最小距离G24可以是第二像素PX2与接缝SM之间在第二方向DR2上的最小距离GVS2、第四像素PX4与接缝SM之间在第二方向DR2上的最小距离GVS4以及接缝SM在第二方向DR2上的宽度GSM2之和。
在第二方向DR2上相邻的第二像素PX2与第四像素PX4之间的最小距离G24、第二竖直间隔距离GV2和第四竖直间隔距离GV4可以基本上相同。为此，第二像素PX2与接缝SM之间在第二方向DR2上的最小距离GVS2可以小于第二竖直间隔距离GV2，第四像素PX4与接缝SM之间在第二方向DR2上的最小距离GVS4可以小于第四竖直间隔距离GV4。另外，接缝SM在第二方向DR2上的宽度GSM2可以小于第二竖直间隔距离GV2或第四竖直间隔距离GV4。
如图6中所示，彼此相邻的显示装置的像素之间的最小距离可以与显示装置中的每个的像素之间的最小距离基本上相同，使得在由多个显示装置11、12、13和14显示的图像之间接缝SM不被视觉识别。
图7是示出沿着图6的线B-B'截取的拼接显示装置的实施例的剖视图。
参照图7，第一显示装置11包括第一显示面板101和第一前盖COV1。第二显示装置12包括第二显示面板102和第二前盖COV2。
第一显示面板101和第二显示面板102中的每个包括基底SUB、薄膜晶体管层TFTL和发光元件层EML。因为参照图4描述了薄膜晶体管层TFTL和发光元件层EML，所以省略了重复描述。
基底SUB可以包括其上设置有薄膜晶体管层TFTL的第一表面41、与第一表面41相对的第二表面42和设置在第一表面41与第二表面42之间的第一侧表面43。第一表面41可以是基底SUB的前表面或上表面，第二表面42可以是基底SUB的后表面或下表面。
另外，基底SUB还可以包括设置在第一表面41与第一侧表面43之间以及在第二表面42与第一侧表面43之间的倒角表面44。薄膜晶体管层TFTL和发光元件层EML可以不设置在倒角表面44上。通过倒角表面44，可以防止第一显示装置11的基底SUB和第二显示装置12的基底SUB彼此碰撞和损坏。
倒角表面44还可以设置在第一表面41与除了第一侧表面43之外的其它侧表面中的每个之间，以及在第二表面42与除了第一侧表面43之外的其它侧表面中的每个之间。例如，当第一显示装置11和第二显示装置12具有如图5中所示的矩形的平面形状时，倒角表面44可以设置在第一表面41与第二侧表面、第三侧表面和第四侧表面中的每个之间，以及在第二表面42与第二侧表面、第三侧表面和第四侧表面中的每个之间。
第一前盖COV1可以设置在基底SUB的倒角表面44上。也就是说，第一前盖COV1可以在第一方向DR1和第二方向DR2上比基底SUB突出得多。因此，第一显示装置11的基底SUB与第二显示装置12的基底SUB之间的距离GSUB可以大于第一前盖COV1与第二前盖COV2之间的距离GCOV。
第一前盖COV1和第二前盖COV2中的每个可以包括粘合构件51、设置在粘合构件51上的透光率控制层52和设置在透光率控制层52上的防眩光层53。
第一前盖COV1的粘合构件51用于附接第一前盖COV1和第一显示面板101的发光元件层EML。第二前盖COV2的粘合构件51用于附接第二前盖COV2和第二显示面板102的发光元件层EML。粘合构件51可以是能够透射光的透明粘合构件。例如，粘合构件51可以是光学透明粘合膜或光学透明树脂。
防眩光层53可以设计为漫反射外部光，以防止图像的视觉识别由于外部光的原样反射而劣化。因此，可以通过防眩光层53增大由第一显示装置11和第二显示装置12显示的图像的对比度。
透光率控制层52可以被设计为降低外部光或从第一显示面板101和第二显示面板102反射的光的透射率。因此，可以防止第一显示面板101的基底SUB与第二显示面板102的基底SUB之间的距离GSUB从外部被视觉识别。
防眩光层53可以用偏振片实现，并且透光率控制层52可以用相位延迟器层实现，但是本说明书不限于此。
因为沿着图6的线C-C'、D-D'和E-E'截取的拼接显示装置TDD的示例与参照图7描述的沿着线B-B'截取的拼接显示装置TDD的示例基本上相同，所以省略了其描述。
图8是详细示出图5的区域AR2的放大布局图。在图8中，示出了设置在第一显示装置11的上侧的垫(pad，又称为“焊盘”或“焊垫”)PAD和第一像素PX1。
参照图8，垫PAD可以设置在第一显示装置11的上边缘。当第一显示装置11的数据线在第二方向DR2上延伸时，垫PAD可以设置在第一显示装置11的上边缘和下边缘。在一或更多个实施例中，当第一显示装置11的数据线在第一方向DR1上延伸时，垫PAD可以设置在第一显示装置11的左边缘和右边缘。
垫PAD中的每个可以连接到数据线。另外，垫PAD中的每个可以连接到侧表面线SCL(参照图9，或称为“侧线”)。侧表面线SCL可以设置在基底SUB的一个侧表面和下表面(或背表面)上。侧表面线SCL可以在基底SUB的下表面上连接到连接线CCL(参照图9)。
图9是示出沿着图8的线F-F'截取的拼接显示装置的实施例的剖视图。在图9中，相同的附图标记被赋予与图4中所示的剖视图的组件相同的组件，并且省略了与图4的描述重复的描述。
参照图9，垫PAD可以设置在第一绝缘层161上。垫PAD不会被堤绝缘层191覆盖并且可以被暴露。垫PAD可以与第二数据金属层DTL2包括相同的材料。例如，垫PAD可以形成为由选自钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或更多种和/或其合金形成的单层或多层。
第一数据金属层DTL1可以包括数据线DL。数据线DL可以设置在层间绝缘层140上。也就是说，数据线DL可以与第一连接电极CE1设置在同一层，并且可以与第一连接电极CE1包括相同的材料。
垫PAD可以通过穿过第一绝缘层161的第五接触孔CT5连接到数据线DL。
连接线CCL可以设置在基底SUB的背表面上。连接线CCL可以是由选自钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或更多种或其合金形成的单层或多层。
背表面平坦化层BVIA可以设置在连接线CCL的一部分上。背表面平坦化层BVIA可以由诸如丙烯酰树脂、环氧树脂、酚醛树脂、聚酰胺树脂和/或聚酰亚胺树脂的有机层形成。
背表面绝缘层BPVX可以设置在背表面平坦化层BVIA上。背表面绝缘层BPVX可以由例如氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和/或氧化铝层的无机层形成。
侧表面线SCL可以设置在基底SUB的下表面边缘、侧表面和上表面边缘上。侧表面线SCL的一端可以连接到连接线CCL。侧表面线SCL的一端可以接触连接线CCL的侧表面和下表面。侧表面线SCL的另一端可以连接到垫PAD。侧表面线SCL的另一端可以通过穿过堤绝缘层191和第二绝缘层171的第六接触孔CT6连接到垫PAD。
侧表面线SCL可以设置在基底SUB的侧表面、缓冲层BF的侧表面、第一栅极绝缘层131的侧表面、第二栅极绝缘层132的侧表面、层间绝缘层140的侧表面、第一绝缘层161的侧表面、第二绝缘层171的侧表面和堤绝缘层191的侧表面上。
柔性膜FPCB可以设置在背表面绝缘层BPVX的下表面上。柔性膜FPCB可以使用导电粘合构件CAM通过穿过背表面平坦化层BVIA和背表面绝缘层BPVX的第七接触孔CT7连接到连接线CCL。用于将数据信号(或数据电压)供应到数据线DL的源极驱动电路可以设置在柔性膜FPCB的下表面上。源极驱动电路可以包括图11中所示的第一数据驱动器1004和第二数据驱动器1006。导电粘合构件CAM可以是各向异性导电膜或各向异性导电膏。
如图8和图9中所示，设置在基底SUB下方的柔性膜FPCB上的源极驱动电路可以通过连接线CCL、侧表面线SCL和垫PAD连接到数据线DL。也就是说，因为源极驱动电路位于基底SUB下方，所以可以消除非显示区域，因此也可以在基底SUB的边缘处形成像素PX。
图10是示出根据一个或更多个实施例的拼接显示装置的框图。在图10中，为了便于描述，示出了第一显示装置11和主机系统HOST。
参照图6和图10，根据一个或更多个实施例的拼接显示装置TDD可以包括主机系统HOST和多个显示装置11、12、13和14。
主机系统HOST可以被实现为电视系统、家庭影院系统、机顶盒、导航系统、DVD播放器、蓝光播放器、个人计算机(PC)、移动电话系统和/或平板电脑中的任一个。
主机系统HOST可以以各种方法接收用户的命令。例如，主机系统HOST可以通过用户的触摸接收命令。例如，主机系统HOST可以从键盘或遥控器接收用户的命令。主机系统HOST可以根据显示装置的数量来划分原始视频数据。例如，响应于第一显示装置11、第二显示装置12、第三显示装置13和第四显示装置14，主机系统HOST可以将原始视频数据划分为与第一图像对应的第一视频数据、与第二图像对应的第二视频数据、与第三图像对应的第三视频数据和与第四图像对应的第四视频数据。主机系统HOST可以将第一视频数据发送到第一显示装置11，将第二视频数据发送到第二显示装置12，将第三视频数据发送到第三显示装置13，并且将第四视频数据发送到第四显示装置14。
第一显示装置11可以根据第一视频数据显示第一图像，第二显示装置12可以根据第二视频数据显示第二图像，第三显示装置13可以根据第三视频数据显示第三图像，第四显示装置14可以根据第四视频数据显示第四图像。因此，用户可以观看到其中显示在第一显示装置11、第二显示装置12、第三显示装置13和第四显示装置14上的第一图像至第四图像被组合的原始图像。
在一个或更多个实施例中，第一显示装置11可以包括广播调谐单元210、信号处理单元220、显示单元230、扬声器240、用户输入单元250、硬盘驱动器(HDD)260(或固态驱动器(SSD))、网络通信单元270、UI生成单元280和控制单元290。
广播调谐单元210可以在控制单元290的控制下调谐期望的频道频率(例如，预定的频道频率)，并且通过天线接收相应频道的广播信号。广播调谐单元210可以包括频道检测模块和RF解调模块。
由广播调谐单元210解调的广播信号由信号处理单元220处理，并且输出到显示单元230和扬声器240。这里，信号处理单元220可以包括解复用器221、视频解码器222、视频处理单元223、音频解码器224和附加数据处理单元225。
解复用器221将解调的广播信号划分为视频信号、音频信号和附加数据。被划分的视频信号、音频信号和附加数据分别由视频解码器222、音频解码器224和附加数据处理单元225恢复。此时，视频解码器222、音频解码器224和附加数据处理单元225将对应的视频信号、音频信号和附加数据恢复为与广播信号被发送时的编码格式对应的解码格式。
解码的视频信号由视频处理单元223转换以适应与显示单元230的输出标准对应的垂直频率、分辨率、屏幕比等，并且解码的音频信号被输出到扬声器240。
显示单元230可以包括在其上显示图像的显示面板100(见图1)和用于控制显示面板100的驱动的面板驱动器。稍后将参照图11描述显示面板100和面板驱动器的详细框图。
用户输入单元250可以接收从主机系统HOST发送的信号。用户输入单元250可以被设置为从用户接收与另一显示装置的通信相关的命令以及与由主机系统HOST发送的频道的选择相关的数据，以及用户界面(UI)菜单的选择和操纵。
HDD 260存储包括操作系统(OS)程序、记录的广播节目、运动图片、照片和其它数据的各种软件程序，并且可以由诸如硬盘或非易失性存储器的存储介质形成。
网络通信单元270用于与主机系统HOST和其它显示装置进行短距离通信，并且可以利用包括可以实现移动通信、数据通信、蓝牙、RF、以太网等的天线图案的通信模块来实现。
网络通信单元270可以利用根据用于移动通信的技术标准或通信方法(例如，全球移动通信系统(GSM)、码分多址(CDMA)、码分多址2000(CDMA2000)、增强型语音数据优化或仅增强型语音数据(EV-DO)、宽带CDMA(WCDMA)、高速下行链路分组接入(HSDPA)、高速上行链路分组接入(HSUPA)、长期演进(LTE)、高级长期演进(LTE-A)、5G等)构建的移动通信网络上的基站、外部终端和服务器中的至少一个发送和接收无线信号。
网络通信单元270可以根据无线互联网技术在通信网络中发送和接收无线信号。无线互联网技术可以包括例如无线LAN(WLAN)、无线保真(Wi-Fi)、无线保真(Wi-Fi)直连、数字生活网络联盟(DLNA)、无线宽带接入服务(WiBro)、世界微波接入互操作性(WiMAX)、高速下行链路分组接入(HSDPA)、高速上行链路分组接入(HSUPA)、长期演进(LTE)、高级长期演进(LTE-A)等，并且天线图案根据包括上面未列出的互联网技术的范围内的至少一种无线互联网技术而发送和接收数据。
UI生成单元280生成用于与主机系统HOST和其它显示装置通信的用户输入(UI)菜单，并且可以通过算法代码和OSD IC来实现。用于与主机系统HOST和其它显示装置12至14通信的UI菜单可以是用于指定用于通信的对应数字TV并选择期望功能的菜单。
控制单元290负责第一显示装置11的整体控制，并且负责主机系统HOST与第二显示装置12、第三显示装置13和第四显示装置14的通信控制，并且用于控制的对应算法代码被存储，控制单元290可以由其中执行所存储的算法代码的微控制器单元(MCU)来实现。
控制单元290根据用户输入单元250的输入和选择来控制，以通过网络通信单元270将相应的控制指令和数据发送到主机系统HOST和第二显示装置12、第三显示装置13和第四显示装置14。当然，当从主机系统HOST和第二显示装置12、第三显示装置13和第四显示装置14输入合适的控制指令(例如，预定的控制指令)和数据时，根据相应的控制指令执行操作。
因为第二显示装置12的框图、第三显示装置13的框图和第四显示装置14的框图与参照图10描述的第一显示装置11的框图基本上相同，所以省略了其描述。
图11是示出根据本公开的一个或更多个实施例的显示装置的框图。
参照图11，显示装置10可以包括时序控制器1002、第一数据驱动器1004、第二数据驱动器1006、像素单元1007、扫描驱动器1008、第一初始化驱动器1010、第二初始化驱动器1012、第一发射驱动器1014、第二发射驱动器1016、扫频驱动器1018和感测驱动器1020。
上述显示面板100可以与像素单元1007对应。另外，上述面板驱动器可以与时序控制器1002、第一数据驱动器1004、第二数据驱动器1006、扫描驱动器1008、第一初始化驱动器1010、第二初始化驱动器1012、第一发射驱动器1014、第二发射驱动器1016、扫频驱动器1018和感测驱动器1020对应。时序控制器1002、第一数据驱动器1004、第二数据驱动器1006、扫描驱动器1008、第一初始化驱动器1010、第二初始化驱动器1012、第一发射驱动器1014、第二发射驱动器1016、扫频驱动器1018和感测驱动器1020中的每个可以被构造为一个集成电路(IC)，或者两个或更多个驱动器1002、1004、1006、1008、1010、1012、1014、1016、1018和1020可以被构造为一个IC。在一个或更多个实施例中，面板驱动器的至少一部分可以形成在基底SUB(见图4)上而不被构造为芯片。
时序控制器1002可以从处理器接收输入数据Din和控制信号CS。处理器可以是显示装置10的应用处理器、中央处理单元(CPU)、图形处理单元(GPU)等。处理器可以是图10中所示的信号处理单元220。输入数据Din可以包括与第一颜色对应的第一输入数据、与第二颜色对应的第二输入数据和与第三颜色对应的第三输入数据。
时序控制器1002可以根据像素单元1007的结构(例如，RGB条纹结构、结构等)和特性(驱动晶体管的阈值电压、迁移率、发光元件的劣化程度等)通过校正输入数据Din来生成第一输出数据Dout1。结构可以指RGBG矩阵结构(例如，矩阵结构或RGBG结构)。是韩国三星显示器公司的注册商标。另外，时序控制器1002可以响应于控制信号CS生成用于控制驱动器1004、1006、1008、1010、1012、1014、1016、1018和1020的驱动信号，并且将驱动信号供应到驱动器1004、1006、1008、1010、1012、1014、1016、1018和1020。例如，时序控制器1002可以分别将包括时钟信号、起始信号等的驱动信号供应到扫描驱动器1008、第一初始化驱动器1010、第二初始化驱动器1012、第一发射驱动器1014、第二发射驱动器1016、扫频驱动器1018和感测驱动器1020。
时序控制器1002从第二数据驱动器1006接收感测数据Sdata。感测数据Sdata可以包括位于用于将电流供应到子像素SPX中的每个中的发光元件的电流路径中的电路元件的特性信息。时序控制器1002将第二输出数据Dout2供应到第二数据驱动器1006。这里，第二输出数据Dout2可以被设定为使得包括在子像素SPX中的每个中的第二驱动晶体管将恒定电流供应到发光元件。时序控制器1002可以使用感测数据Sdata生成第二输出数据Dout2，使得可以补偿子像素SPX中的每个中包括的电路元件的特性，并且将第二输出数据Dout2供应到第二数据驱动器1006。例如，时序控制器1002可以生成第二输出数据Dout2，使得与不同的电压对应的第二数据信号被供应到同一颜色的子像素之中的至少两个子像素。这里，与不同电压对应的第二数据信号可以被设定为使得从包括在两个子像素中的每个中的发光元件生成基本上相同亮度的光。
第二数据驱动器1006可以生成与第二输出数据Dout2对应的第二数据信号(或第二数据电压)，并且将第二数据信号(或第二数据电压)供应到子像素SPX。第二数据信号可以被设定为使得包括在子像素SPX的每个中的第二驱动晶体管中流过恒定的电流。在这种情况下，不同电压的第二数据信号可以被供应到上述第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个。例如，考虑到每个像素的发光元件的电容、阈值电压、发光延迟时间等，不同电压的第二数据信号可以被供应到第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个。
为此，可以预先存储与第一子像素SPX1对应的第一全局数据、与第二子像素SPX2对应的第二全局数据和与第三子像素SPX3对应的第三全局数据。在一个或更多个实施例中，时序控制器1002可以使用感测数据Sdata来校正第一全局数据、第二全局数据和第三全局数据，以生成将要被供应到第二数据驱动器1006的第二输出数据Dout2。
在一个或更多个实施例中，时序控制器1002可以接收与第一子像素SPX1中的每个对应的感测数据Sdata，并且响应于感测数据Sdata通过校正第一全局数据来生成将要被供应到第二数据驱动器1006的第二输出数据Dout2，再由第二数据驱动器1006生成将要被供应到第一子像素SPX1的第二数据信号(第二数据电压)，使得第一子像素SPX1中的每个的特性被补偿。
在一个或更多个实施例中，时序控制器1002可以接收与第二子像素SPX2中的每个对应的感测数据Sdata，并且响应于感测数据Sdata通过校正第二全局数据来生成将要被供应到第二数据驱动器1006的第二输出数据Dout2，再由第二数据驱动器1006生成将要被供应到第二子像素SPX2的第二数据信号(第二数据电压)，使得第二子像素SPX2中的每个的特性被补偿。
在一个或更多个实施例中，时序控制器1002可以接收与第三子像素SPX3中的每个对应的感测数据Sdata，并且响应于感测数据Sdata通过校正第三全局数据来生成将要被供应到第二数据驱动器1006的第二输出数据Dout2，再由第二数据驱动器1006生成将要被供应到第三子像素SPX3的第二数据信号(第二数据电压)，使得第三子像素SPX3中的每个的特性被补偿。
第一数据驱动器1004可以使用第一输出数据Dout1和从时序控制器1002接收的驱动信号将第一数据信号(或第一数据电压)供应到第一数据线DL11、DL12、DL13、……、DL1j、……和DL1m。例如，第一数据驱动器1004可以使用时钟信号对第一输出数据Dout1进行采样，并且以像素行为单位将与第一输出数据Dout1的灰度级对应的第一数据信号提供到第一数据线DL11至DL1m。在这种情况下，“m”可以是大于0的整数。
第二数据驱动器1006可以使用第二输出数据Dout2和从时序控制器1002接收的驱动信号将第二数据信号供应到第二数据线DL21、DL22、DL23、……、DL2j、……和DL2m。例如，第二数据驱动器1006可以使用时钟信号对第二输出数据Dout2进行采样，并且以像素行为单位将与第二输出数据Dout2对应的第二数据信号供应到第二数据线DL21至DL2m。
扫描驱动器1008可以通过从时序控制器1002接收时钟信号、起始信号等来生成将要被供应到扫描线GW1、……、GWi、……和GWn的扫描信号。例如，扫描驱动器1008可以将具有导通电平的脉冲的扫描信号顺序地供应到扫描线GW1至扫描线GWn。例如，扫描驱动器1008可以由移位寄存器构造，并且在时钟信号的控制下以将作为导通电平的脉冲的起始信号顺序地发送到下一级电路的方法来生成扫描信号。在这种情况下，“n”可以是大于0的整数。
第一初始化驱动器1010可以通过从时序控制器1002接收时钟信号、起始信号等来生成将要被供应到第一初始化线GI11、……、GI1i、……和GI1n的第一初始化信号。例如，第一初始化驱动器1010可以将具有导通电平的脉冲的第一初始化信号顺序地供应到第一初始化线GI11至GI1n。例如，第一初始化驱动器1010可以由移位寄存器构造，并且可以在时钟信号的控制下以将作为导通电平的脉冲的起始信号顺序地发送到下一级电路的方法来生成第一初始化信号。
第二初始化驱动器1012可以通过从时序控制器1002接收时钟信号、起始信号等来生成将要被供应到第二初始化线GI21、……、GI2i、……和GI2n的第二初始化信号。例如，第二初始化驱动器1012可以将具有导通电平的脉冲的第二初始化信号顺序地供应到第二初始化线GI21至GI2n。例如，第二初始化驱动器1012可以由移位寄存器构造，并且在时钟信号的控制下以将作为导通电平的脉冲的起始信号顺序地发送到下一级电路的方法来生成第二初始化信号。
第一发射驱动器1014可以通过从时序控制器1002接收时钟信号、起始信号等来生成将要被供应到第一发射控制线EW1、……、EWi、……和EWn的第一发射控制信号。例如，第一发射驱动器1014可以将具有导通电平的脉冲的第一发射控制信号顺序地供应到第一发射控制线EW1至EWn。例如，第一发射驱动器1014可以由移位寄存器构造，并且在时钟信号的控制下以将作为导通电平的脉冲的起始信号顺序地发送到下一级电路的方法来生成第一发射控制信号。
第二发射驱动器1016可以通过从时序控制器1002接收时钟信号、起始信号等来生成将要被供应到第二发射控制线EA1、……、EAi、……和EAn的第二发射控制信号。例如，第二发射驱动器1016可以将具有导通电平的脉冲的第二发射控制信号顺序地供应到第二发射控制线EA1至EAn。例如，第二发射驱动器1016可以由移位寄存器构造，并且在时钟信号的控制下以将作为导通电平的脉冲的起始信号顺序地发送到下一级电路的方法来生成第二发射控制信号。
扫频驱动器1018可以通过从时序控制器1002接收时钟信号、起始信号等来生成将要被供应到扫频线SW1、……、SWi、……和SWn的扫频信号。例如，扫频驱动器1018可以将扫频信号顺序地供应到扫频线SW1至SWn。例如，扫频信号可以是逐渐减小的电压信号。例如，扫频驱动器1018可以以移位寄存器的形式构造，并且在时钟信号的控制下以将进位信号顺序地发送到下一级电路的方法来生成扫频信号。
感测驱动器1020可以响应于从时序控制器1002接收的驱动信号来生成将要被供应到感测线SL1、……、SLi、……和SLn的感测信号。例如，感测驱动器1020可以在其中感测子像素SPX的特性的感测时段期间将具有导通电平的脉冲的感测信号供应到感测线SL1至SLn。例如，在其中在像素单元1007中显示图像的正常时段期间，感测驱动器1020不将感测信号供应到感测线SL1至SLn。
在一个或更多个实施例中，感测驱动器1020可以在感测时段期间将感测信号顺序地供应到感测线SL1至SLn。在这种情况下，感测驱动器1020可以由移位寄存器构造。在一个或更多个实施例中，感测驱动器1020可以在感测时段期间将感测信号随机地供应到感测线SL1至SLn。在这种情况下，感测驱动器1020可以由解码器等构造。
像素单元1007包括像素。如上所述，像素可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。例如，子像素SPXij可以连接到对应的第一数据线DL1j、第二数据线DL2j、扫描线GWi、第一初始化线GI1i、第二初始化线GI2i、第一发射控制线EWi、第二发射控制线EAi、扫频线SWi和感测线SLi。在这种情况下，“i”和“j”可以是大于0的整数。
第一子像素SPX1中的每个可以包括第一颜色的第一发光元件。第二子像素SPX2中的每个可以包括第二颜色的第二发光元件。第三子像素SPX3中的每个可以包括第三颜色的第三发光元件。第一颜色、第二颜色和第三颜色可以是不同的颜色。例如，第一颜色可以是红色、绿色和蓝色之中的一种颜色，第二颜色可以是红色、绿色和蓝色之中的除了第一颜色之外的一种颜色，第三颜色可以是红色、绿色和蓝色之中的除了第一颜色和第二颜色之外的剩余颜色。另外，可以使用品红色、青色和黄色代替红色、绿色和蓝色作为第一颜色至第三颜色。
像素单元1007的子像素可以以诸如钻石(diamond)、RGB条纹、S条纹、Real RGB和标准(normal)的各种形式设置。
图12是示出图11中所示的第二数据驱动器的实施例的图。
参照图12，第二数据驱动器1006可以包括数据信号生成器1040和感测单元1042。数据开关SWd1、SWd2、SWd3、……、SWdj、……和SWdm可以连接在第二数据线DL21至DL2m中的每个与数据信号生成器1040的每个通道之间，感测开关SWs1、SWs2、SWs3、……、SWsj、……和SWsm可以连接在第二数据线DL21至DL2m中的每个与感测单元1042的通道之间。
数据信号生成器1040可以接收第二输出数据Dout2，并且使用第二输出数据Dout2生成第二数据信号。例如，数据信号生成器1040可以在正常时段期间生成第二数据信号，并且经由数据开关SWd1至SWdm将第二数据信号供应到第二数据线DL21至DL2m。另外，数据信号生成器1040可以在感测时段期间生成如图15中所示的参考电源电压Vref，并且经由数据开关SWd1至SWdm将参考电源电压Vref供应到第二数据线DL21至DL2m。在一个或更多个实施例中，数据信号生成器1040可以包括如图13所示的用于每个通道的数模转换器(DAC)1041。另外，数据信号生成器1040还可以包括例如移位寄存器、锁存器和缓冲器以生成第二数据信号的各种构造。
感测单元1042的通道可以经由感测开关SWs1至SWsm连接到第二数据线DL21至DL2m。感测单元1042可以在感测时段期间从第二数据线DL21至DL2m接收感测电压，将感测电压改变为感测数据Sdata，并且将感测数据Sdata供应到时序控制器1002。在一个或更多个实施例中，感测单元1042可以包括如图13中所示的模数转换器(ADC)1043以共享每个通道或多个通道。另外，感测单元1042可以附加地包括用于生成感测数据Sdata的各种构造。
数据开关SWd1至SWdm中的任一个可以连接到第二数据线DL21至DL2m中的对应的第二数据线。例如，第j数据开关SWdj可以连接到第j第二数据线DL2j。例如，数据开关SWd1至SWdm中的每个可以连接到数据信号生成器1040的不同通道。数据开关SWd1至SWdm可以在正常时段期间保持导通状态。另外，如图15中所示，数据开关SWd1至SWdm(例如，第j数据开关SWdj)可以在感测时段的第一时段P1期间被设定为导通状态，并且在感测时段的第二时段P2期间被设定为截止状态。
感测开关SWs1至SWsm中的任一个可以连接到第二数据线DL21至DL2m中的对应的第二数据线。例如，第j感测开关SWsj可以连接到第j第二数据线DL2j。例如，感测开关SWs1至SWsm中的每个可以连接到感测单元1042的不同通道。这样的感测开关SWs1至SWsm可以在正常时段期间保持截止状态。另外，如图15中所示，感测开关SWs1至SWsm(例如，第j感测开关SWsj)可以在感测时段的第一时段P1期间被设定为截止状态，并且在感测时段的第二时段P2期间被设定为导通状态。
图13是示出根据本公开的一个或更多个实施例的子像素的电路图。图13示出了位于第i像素行第j像素列的子像素。
参照图13，根据本公开的一个或更多个实施例的子像素SPXij可以包括第一电路单元PWMU、第二电路单元PAMU、发光元件LE和感测晶体管T19。在下文中，为了便于描述，假设子像素SPXij是与第一颜色对应的第一子像素。
发光元件LE可以是具有无机半导体的无机发光元件。例如，发光元件LE可以是倒装芯片型的微型发光二极管元件。在一个或更多个实施例中，发光元件LE可以由有机发光二极管、量子点发光二极管等构造。另外，尽管在图13中仅示出了一个发光元件LE，但是发光元件LE可以由多个超小发光元件构造。例如，多个超小发光元件可以串联、并联或串并联连接。
第一电路单元PWMU可以基于从第一数据线DL1j接收的第一数据信号来控制供应到发光元件LE的驱动电流的供应时段。第一数据信号可以被设定为与将要表示的灰度级对应的不同电压。
第一电路单元PWMU可以是脉冲宽度调制(PWM)电路单元。当驱动电流的供应时段减小时，子像素SPXij的发射时段减少，因此子像素SPXij的亮度可能降低。当驱动电流的供应时段增加时，子像素SPXij的发射时间增加，因此子像素SPXij的亮度可以增大。
第二电路单元PAMU可以基于从第二数据线DL2j接收的第二数据信号将驱动电流供应到发光元件LE。第二电路单元PAMU可以是脉冲幅度调制(PAM)电路单元。第二数据信号的电压值可以被设定为使得包括在第二电路单元PAMU中的第二驱动晶体管T9可以以线性区域被驱动。在这种情况下，第二驱动晶体管T9可以将恒定电流作为驱动电流供应到发光元件LE。
不同颜色的子像素可以包括具有不同特性的发光元件LE。因此，不同电压的第二数据信号可以被供应到不同颜色的子像素。
在一个或更多个实施例中，位于用于供应驱动电流的电流路径中的电路元件(例如，第十三晶体管T13、第九晶体管T9、第十五晶体管T15和第十四晶体管T14)可以具有不同的特性(例如，不同的迁移率)。第二数据信号的电压值可以被设定为使得位于电流路径中的电路元件的特性被补偿。在这种情况下，不同电压的第二数据信号也可以被供应到同一颜色的子像素。例如，第二数据信号可以被设定为使得可以从包括在同一颜色的子像素中的每个中的发光元件LE生成基本上相同亮度的光。
感测晶体管T19的第一电极可以连接到发光元件LE的第一电极(或阳极电极)，并且其第二电极可以连接到第二数据线DL2j。感测晶体管T19的栅电极可以连接到感测线SLi。当感测信号被供应到感测线SLi时，感测晶体管T19可以导通，以将发光元件LE的第一电极和第二数据线DL2j电连接。
本公开中的晶体管可以由P型晶体管构造。在一个或更多个实施例中，晶体管可以由N型晶体管构造。在一个或更多个实施例中，晶体管可以由N型晶体管和P型晶体管的组合构造。晶体管可以以诸如薄膜晶体管TFT、场效应晶体管(FET)和/或双极结型晶体管(BJT)的各种形式构造。
第一电路单元PWMU可以包括第一晶体管T1至第八晶体管T8和第一电容器C1。
第一晶体管T1(或第一驱动晶体管)的第一电极连接到第二节点N2，并且其第二电极连接到第三节点N3。另外，第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制从第一电源VDDW被供应到其的第一电源线PL1流到第四节点N4的电流的量(或大小)。第一电源VDDW可以被设定为具有足够高的电压，使得电流可以从第一电源线PL1流到第四节点N4。
第二晶体管T2的第一电极连接到第一数据线DL1j，并且其第二电极连接到第二节点N2。另外，第二晶体管T2的栅电极连接到扫描线GWi。当扫描信号被供应到扫描线GWi时，第二晶体管T2导通，以将第一数据线DL1j和第二节点N2电连接。
第三晶体管T3的第一电极连接到第三节点N3，并且其第二电极连接到第一节点N1。另外，第三晶体管T3的栅电极连接到扫描线GWi。当扫描信号被供应到扫描线GWi时，第三晶体管T3导通，以将第一节点N1和第三节点N3电连接。当第三晶体管T3导通时，第一晶体管T1可以以二极管形式连接(例如，第一晶体管T1可以是二极管连接的)。在一个或更多个实施例中，第三晶体管T3可以包括串联连接的两个晶体管。
第四晶体管T4的第一电极连接到第一节点N1，并且其第二电极连接到第四电源线PL4。另外，第四晶体管T4的栅电极连接到第一初始化线GI1i。当第一初始化信号被供应到第一初始化线GI1i时，第四晶体管T4可以导通，以将第四电源线PL4和第一节点N1电连接。也就是说，当第四晶体管T4导通时，初始化电源VINT的电压可以被供应到第一节点N1。初始化电源VINT的电压可以被设定为低于供应到第一数据线DL1j的第一数据信号的电压。在一个或更多个实施例中，第四晶体管T4可以包括串联连接的两个晶体管。
第五晶体管T5的第一电极连接到第一电源线PL1，并且其第二电极连接到第二节点N2。另外，第五晶体管T5的栅电极可以连接到第一发射控制线EWi。当第一发射控制信号被供应到第一发射控制线EWi时，第五晶体管T5可以导通，以将第一电源线PL1和第二节点N2电连接。
第六晶体管T6的第一电极连接到第三节点N3，并且其第二电极连接到第四节点N4。另外，第六晶体管T6的栅电极连接到第一发射控制线EWi。当第一发射控制信号被供应到第一发射控制线EWi时，第六晶体管T6可以导通，以将第三节点N3和第四节点N4电连接。
第七晶体管T7的第一电极连接到第四节点N4，并且其第二电极连接到第四电源线PL4。另外，第七晶体管T7的栅电极连接到第二初始化线GI2i。当第二初始化信号被供应到第二初始化线GI2i时，第七晶体管T7可以导通，以将第四电源线PL4和第四节点N4电连接。在一个或更多个实施例中，第七晶体管T7可以包括串联连接的两个晶体管。
第八晶体管T8的第一电极连接到扫频线SWi，并且其第二电极连接到第五电源线PL5。另外，第八晶体管T8的栅电极连接到第二初始化线GI2i。当第二初始化信号被供应到第二初始化线GI2i时，第八晶体管T8可以导通，以将第五电源线PL5和扫频线SWi电连接。
第一电容器C1的第一电极连接到扫频线SWi，并且第一电容器C1的第二电极连接到第一节点N1。第一电容器C1可以将扫频线SWi的电压变化发送到第一节点N1。
在一个或更多个实施例中，第三晶体管T3、第四晶体管T4和第七晶体管T7中的每个可以包括串联连接的子晶体管。在这种情况下，可以减小或最小化第一节点N1和第四节点N4的漏电流。
第二电路单元PAMU可以包括第九晶体管T9至第十八晶体管T18、第二电容器C2和第三电容器C3。
第九晶体管T9(或第二驱动晶体管)的第一电极连接到第六节点N6，并且其第二电极连接到第七节点N7。另外，第九晶体管T9的栅电极连接到第五节点N5。第九晶体管T9可以响应于第五节点N5的电压来控制从第二电源VDDA被供应到其的第二电源线PL2供应到发光元件LE的驱动电流的量。此时，驱动电流可以经由从第二电源线PL2到第十三晶体管T13、第九晶体管T9、第十五晶体管T15和第十四晶体管T14的电流路径被供应到发光元件LE。第二电源VDDA的电压可以被设定为高于连接到发光元件LE的第二电极(或阴极电极)的第三电源VSS的电压。
第十晶体管T10的第一电极连接到第二数据线DL2j，并且其第二电极连接到第六节点N6。另外，第十晶体管T10的栅电极连接到扫描线GWi。当扫描信号被供应到扫描线GWi时，第十晶体管T10可以导通，以将第二数据线DL2j和第六节点N6电连接。
第十一晶体管T11的第一电极连接到第七节点N7，并且其第二电极连接到第五节点N5。另外，第十一晶体管T11的栅电极连接到扫描线GWi。当扫描信号被供应到扫描线GWi时，第十一晶体管T11可以导通，以将第五节点N5和第七节点N7电连接。当第十一晶体管T11导通时，第九晶体管T9可以以二极管形式连接(例如，第九晶体管T9可以是二极管连接的)。在一个或更多个实施例中，第十一晶体管T11可以包括串联连接的两个晶体管。
第十二晶体管T12的第一电极连接到第五节点N5，并且其第二电极连接到第四电源线PL4。另外，第十二晶体管T12的栅电极连接到第一初始化线GI1i。当第一初始化信号被供应到第一初始化线GI1i时，第十二晶体管T12可以导通，以将第四电源线PL4和第五节点N5电连接。也就是说，当第十二晶体管T12导通时，初始化电源VINT的电压可以被供应到第五节点N5。初始化电源VINT的电压可以被设定为低于被供应到第二数据线DL2j的第二数据信号的电压。在一个或更多个实施例中，第十二晶体管T12可以包括串联连接的两个晶体管。
第十三晶体管T13的第一电极连接到第二电源线PL2，并且其第二电极连接到第六节点N6。另外，第十三晶体管T13的栅电极可以连接到第一发射控制线EWi。当第一发射控制信号被供应到第一发射控制线EWi时，第十三晶体管T13可以导通，以将第二电源线PL2和第六节点N6电连接。
第十四晶体管T14的第一电极连接到第十五晶体管T15的第二电极，并且其第二电极连接到发光元件LE的第一电极。另外，第十四晶体管T14的栅电极连接到第二发射控制线EAi。当第二发射控制信号被供应到第二发射控制线EAi时，第十四晶体管T14可以导通，以将第十五晶体管T15的第二电极和发光元件LE的第一电极电连接。
第十五晶体管T15的第一电极连接到第七节点N7，并且其第二电极连接到第十四晶体管T14的第一电极。另外，第十五晶体管T15的栅电极连接到第四节点N4。第十五晶体管T15可以响应于第四节点N4的电压而导通或截止。
第十六晶体管T16的第一电极连接到第二电源线PL2，并且其第二电极连接到第二电容器C2的第一电极。另外，第十六晶体管T16的栅电极连接到第一发射控制线EWi。当第一发射控制信号被供应到第一发射控制线EWi时，第十六晶体管T16可以导通。当第十六晶体管T16导通时，第二电源VDDA的电压可以被供应到第二电容器C2的第一电极。
第十七晶体管T17的第一电极连接到第一电源线PL1，并且其第二电极连接到第二电容器C2的第一电极。另外，第十七晶体管T17的栅电极连接到第二初始化线GI2i。当第二初始化信号被供应到第二初始化线GI2i时，第十七晶体管T17可以导通。当第十七晶体管T17导通时，第一电源VDDW的电压可以被供应到第二电容器C2的第一电极。
第十八晶体管T18的第一电极连接到发光元件LE的第一电极，并且其第二电极连接到第三电源线PL3。另外，第十八晶体管T18的栅电极连接到第二初始化线GI2i。当第二初始化信号被供应到第二初始化线GI2i时，第十八晶体管T18可以导通。当第十八晶体管T18导通时，第三电源VSS的电压可以被供应到发光元件LE的第一电极。
第二电容器C2的第一电极连接到第十六晶体管T16和第十七晶体管T17的公共节点，并且其第二电极连接到第五节点N5。第二电容器C2可以存储与第二数据信号对应的电压。
第三电容器C3连接在第四节点N4与第四电源线PL4之间。第三电容器C3可以使第四节点N4的电压稳定。
在一个或更多个实施例中，第十一晶体管T11和第十二晶体管T12中的每个可以包括串联连接的子晶体管。在这种情况下，可以减小或最小化第五节点N5的漏电流。
在一个或更多个实施例中，第二数据线DL2j可以经由数据开关SWdj连接到包括在数据信号生成器1040中的数模转换器(DAC)1041。这里，DAC 1041可以是数据信号生成器1040的特定通道的输出端子。
在一个或更多个实施例中，第二数据线DL2j可以经由感测开关SWsj连接到包括在感测单元1042中的模数转换器(ADC)1043。这里，ADC 1043可以是感测单元1042的特定通道的输入端子。另外，感测电容器Css可以连接在感测开关SWsj和ADC 1043的公共端子与地电位(例如，GND)之间。感测电容器Css可以响应于在感测时段期间从子像素SPXij供应的驱动电流而存储合适的感测电压(例如，预定的感测电压)。
图14是示出在正常时段期间驱动图13的子像素的方法的波形图。图14可以示出在一个帧周期1FP期间供应的驱动波形。
参照图14，在正常时段期间，数据开关SWdj可以被设定为导通状态，并且感测开关SWsj可以被设定为截止状态。因此，在正常时段期间，第二数据线DL2j可以连接到数据信号生成器1040的DAC 1041。
首先，在第一时间点t1a，可以将导通电平(例如，低电压)的第二初始化信号供应到第二初始化线GI2i。当第二初始化信号被供应到第二初始化线GI2i时，第七晶体管T7、第八晶体管T8、第十七晶体管T17和第十八晶体管T18可以导通。
当第七晶体管T7导通时，初始化电源VINT的电压可以从第四电源线PL4供应到第四节点N4。这里，初始化电源VINT的电压可以被设定为使得第十五晶体管T15可以导通的低电压，因此第十五晶体管T15可以导通。第四节点N4的电压可以由第三电容器C3支持。
当第八晶体管T8导通时，第四电源VGH的电压可以从第五电源线PL5供应到扫频线SWi。第四电源VGH的电压可以被设定为比初始化电源VINT的电压高的电压。当第十七晶体管T17导通时，第一电源VDDW的电压可以从第一电源线PL1供应到第二电容器C2的第一电极。
当第十八晶体管T18导通时，第三电源VSS的电压可以被供应到发光元件LE的第一电极。此时，发光元件LE的两端的电压可以被设定为第三电源VSS的电压，因此可以改善发光元件LE的黑色表现能力。
在第二时间点t2a，第一初始化信号可以被供应到第一初始化线GI1i。当第一初始化信号被供应到第一初始化线GI1i时，第四晶体管T4和第十二晶体管T12可以导通。
当第四晶体管T4导通时，初始化电源VINT的电压可以被供应到第一节点N1。然后，第一电容器C1的两端的电压可以由处于导通状态的第四晶体管T4和第八晶体管T8设定。例如，第一电容器C1的两端的电压可以与第四电源VGH的电压与初始化电源VINT的电压之间的电压差对应。在这种情况下，无论施加到前一帧的电压如何，都可以使第一电容器C1初始化。当初始化电源VINT的电压被供应到第一节点N1时，第一晶体管T1可以被设定为导通状态。
当第十二晶体管T12导通时，初始化电源VINT的电压可以被供应到第五节点N5。然后，第二电容器C2的两端的电压可以由处于导通状态的第十二晶体管T12和第十七晶体管T17设定。例如，第二电容器C2的两端的电压可以与第一电源VDDW的电压与初始化电源VINT的电压之间的电压差对应。在这种情况下，无论施加到前一帧的电压如何，都可以使第二电容器C2初始化。当初始化电源VINT的电压被供应到第五节点N5时，第九晶体管T9可以被设定为导通状态。
在第三时间点t3a，扫描信号可以被供应到扫描线GWi。当扫描信号被供应到扫描线GWi时，第二晶体管T2、第三晶体管T3、第十晶体管T10和第十一晶体管T11可以导通。
当第三晶体管T3导通时，第一晶体管T1可以以二极管形式连接(例如，第一晶体管T1是二极管连接的)。当第二晶体管T2导通时，第一数据信号可以从第一数据线DL1j供应到第二节点N2。第一数据信号可以被设定为比初始化电源VINT的电压高的电压，因此供应到第二节点N2的第一数据信号可以经由第一晶体管T1和第三晶体管T3供应到第一节点N1。因为第一晶体管T1以二极管形式连接(例如，二极管连接)，所以供应到第一节点N1的电压是其中第一晶体管T1的阈值电压反映在第一数据信号中的补偿电压。在这种情况下，可以补偿由于第一晶体管T1的工艺偏差导致的阈值电压偏差。
当第十一晶体管T11导通时，第九晶体管T9可以以二极管形式连接(例如，第九晶体管T9可以是二极管连接的)。当第十晶体管T10导通时，第二数据信号可以从第二数据线DL2j供应到第六节点N6。第二数据信号可以被设定为比初始化电源VINT的电压高的电压，因此供应到第六节点N6的第二数据信号可以经由第九晶体管T9和第十一晶体管T11供应到第五节点N5。因为第九晶体管T9以二极管形式连接(例如，二极管连接)，所以供应到第五节点N5的电压是其中第九晶体管T9的阈值电压反映在第二数据信号中的补偿电压。在这种情况下，可以补偿由于第九晶体管T9的工艺偏差导致的阈值电压偏差。
在一个或更多个实施例中，当第二数据信号和与第九晶体管T9的阈值电压对应的电压存储在第五节点N5中时，第二电容器C2的第一电极保持第一电源VDDW的电压。这里，第一电源VDDW可以是不将驱动电流供应到发光元件LE的电源，因此与第二电源VDDA相比，可以减小或最小化电压降。因此，无论第二电源VDDA的电压降如何，都可以将期望电压存储在第二电容器C2中。
在第四时间点t4a，第一发射控制信号可以被供应到第一发射控制线EWi。当第一发射控制信号被供应到第一发射控制线EWi时，第五晶体管T5、第六晶体管T6、第十三晶体管T13和第十六晶体管T16可以导通。
当第五晶体管T5导通时，第一电源线PL1与第二节点N2电连接。当第六晶体管T6导通时，第三节点N3与第四节点N4电连接。当第十三晶体管T13导通时，第二电源线PL2与第六节点N6电连接。当第十六晶体管T16导通时，第二电源线PL2与第二电容器C2的第一电极电连接。
在第五时间点t5a，第二发射控制信号可以被供应到第二发射控制线EAi。当第二发射控制信号被供应到第二发射控制线EAi时，第十四晶体管T14可以导通。当第十四晶体管T14导通时，第十五晶体管T15的第二电极和发光元件LE的第一电极电连接。
因此，第二电源VDDA的电压经由从第二电源线PL2、第十三晶体管T13、第九晶体管T9、第十五晶体管T15到第十四晶体管T14的电流路径被供应到发光元件LE。形成经由第二电源线PL2、第十三晶体管T13、第九晶体管T9、第十五晶体管T15、第十四晶体管T14和发光元件LE连接到第三电源线PL3的电流路径。此时，第九晶体管T9可以响应于第二数据信号将与恒定电流对应的驱动电流供应到发光元件LE。
在一个或更多个实施例中，在第五时间点t5a，扫频信号可以被供应到扫频线SWi，并且扫频信号的电压可以逐渐减小。此时，由于第一电容器C1的结合，第一节点N1的电压也逐渐降低。随着在第三时间点t3a设定的第一节点N1的电压增大，第一晶体管T1导通的时间点可以延迟。随着在第三时间点t3a设定的第一节点N1的电压减小，第一晶体管T1导通的时间点可以较早。当在第五时间点t5a和第六时间点t6a第一晶体管T1导通时，第四节点N4的电压可以被设定为第一电源VDDW的电压，因此第十五晶体管T15截止。
当第十五晶体管T15截止时，可以阻断电流路径，因此可以停止将驱动电流供应到发光元件LE。因此，发光元件LE可以被设定为非发射状态。当驱动电流的停止时间点较早时，在相应帧周期1FP中视觉识别的子像素SPXij的亮度可以降低。当驱动电流的停止时间点较晚时，在相应帧周期1FP中视觉识别的子像素SPXij的亮度可以增大。
在一个或更多个实施例中，当子像素SPXij被设定为在帧周期1FP中发射白光时，可以在第六时间点t6a停止将第二发射控制信号供应到第二发射控制线EAi(即，可以施加截止电平的电压)，当第十四晶体管T14截止时，可以停止驱动电流的供应。
在一个或更多个实施例中，第二初始化信号、第一发射控制信号、第二发射控制信号和扫频信号也可以在对应帧周期1FP的第六时间点t6a之后重复供应，因此发光元件LE可以响应于在第三时间点t3a存储的第一数据信号和第二数据信号而重复发光。因此，在对应帧周期1FP期间，子像素SPXij可以创建期望的亮度波形。
在一个或更多个实施例中，图13的子像素SPXij可以在电路方面补偿第一晶体管T1和第九晶体管T9的阈值电压，因此不论第一晶体管T1和第九晶体管T9的阈值电压如何，都可以实现亮度。例如，当表示255灰度级时，当第一晶体管T1的阈值电压改变±0.5V时，子像素SPXij的亮度几乎不改变，并且当第九晶体管T9的阈值电压改变±0.5V时，子像素SPXij的亮度可以改变约1.2％。
然而，因为第九晶体管T9的迁移率未被补偿，所以图13的子像素SPXij的亮度可以响应于迁移率的变化而改变。例如，当表示255灰度级时，在第一晶体管T1的迁移率改变±15％的情况下，子像素SPXij的亮度改变约0.1％，并且在第九晶体管T9的迁移率改变±15％的情况下，子像素SPXij的亮度改变约16.6％。也就是说，由于第九晶体管T9的迁移率偏差，可能发生亮度偏差。
在本公开的一个或更多个实施例中，可以使用感测单元1042的感测数据Sdata来补偿第二数据信号，使得可以补偿迁移率偏差，因此不论迁移率偏差如何，都可以实现均匀的亮度。
图15是示出在感测时段期间驱动图13的子像素的方法的波形图。在显示装置10的开启或关闭的时间点可以包括感测时段。另外，感测时段可以在显示装置10的工艺中被包括至少一次，因此在显示装置10被出厂之前，与子像素SPX中的每个对应的感测数据Sdata可以存储在时序控制器1002中。当描述图15时，简要描述与图14重复的部分。
在感测时段期间，第一数据驱动器1004可以将与白色灰度级对应的第一数据信号供应到第一数据线DL11至DL1m。当供应与白色灰度级对应的第一数据信号时，第十五晶体管T15可以长时间保持导通状态，因此可以在足够长的时间期间感测感测电压。在感测时段期间，第二数据驱动器1006可以将参考电源电压Vref供应到第二数据线DL21至DL2m。参考电源电压Vref可以被设定为第九晶体管T9可以导通的电压。
参照图15，感测时段被划分为第一时段P1和第二时段P2。第一时段P1可以是其中存储第一数据信号和第二数据信号的时段，第二时段P2可以是其中生成感测数据Sdata的时段。
在第一时段P1期间，数据开关SWdj可以被设定为导通状态(例如，数据开关SWdj可以被供应有低电平电压)，并且感测开关SWsj可以被设定为截止状态(例如，感测开关SWsj可以被供应有高电平电压)。因此，在第一时段P1期间，第二数据线DL2j可以连接到数据信号生成器1040的DAC 1041。
在第一时间点t1a，第七晶体管T7、第八晶体管T8、第十七晶体管T17和第十八晶体管T18可以由第二初始化信号导通。接着，初始化电源VINT的电压可以被供应到第四节点N4，第四电源VGH的电压可以被供应到扫频线SWi，第一电源VDDW的电压可以被供应到第二电容器C2的第一电极。另外，因为发光元件LE的两端的电压可以被设定为第三电源VSS的电压，所以可以改善发光元件LE的黑色表现能力。
在第二时间点t2a，第四晶体管T4和第十二晶体管T12可以通过第一初始化信号导通。然后，初始化电源VINT的电压可以被供应到第一节点N1和第五节点N5。
在第三时间点t3a，第二晶体管T2、第三晶体管T3、第十晶体管T10和第十一晶体管T11可以通过扫描信号导通。被供应到第一数据线DL1j的第一数据信号可以经由第二晶体管T2、第一晶体管T1和第三晶体管T3被供应到第一节点N1。这里，第一数据信号可以被设定为与最高灰度级(例如，白色灰度级)对应的电压。
被供应到第二数据线DL2j的第二数据信号(即，参考电源电压Vref)可以经由第十晶体管T10、第九晶体管T9和第十一晶体管T11被供应到第五节点N5。这里，第二数据信号可以被设定为第九晶体管T9可以导通的电压。
在第四时间点t4a，第五晶体管T5、第六晶体管T6、第十三晶体管T13和第十六晶体管T16可以通过第一发射控制信号导通。在第五时间点t5a，第十四晶体管T14可以通过第二发射控制信号导通。然后，形成经由第二电源线PL2、第十三晶体管T13、第九晶体管T9、第十五晶体管T15、第十四晶体管T14和发光元件LE连接到第三电源线PL3的电流路径。
在第二时段P2的第七时间点t7a，第二初始化信号可以被供应到第二初始化线GI2i。当第二初始化信号被供应到第二初始化线GI2i时，第七晶体管T7、第八晶体管T8、第十七晶体管T17和第十八晶体管T18可以导通。
当第七晶体管T7导通时，第四节点N4可以被初始化为初始化电源VINT的电压。当第八晶体管T8导通时，扫频线SWi可以被初始化为第四电源VGH的电压。当第十七晶体管T17导通时，第二电容器C2的第一电极可以被初始化为第一电源VDDW的电压。当第十八晶体管T18导通时，发光元件LE的两端的电压可以被设定为第三电源VSS的电压，因此可以改善发光元件LE的黑色表现能力。
在第二时段P2的第八时间点t8a，第五晶体管T5、第六晶体管T6、第十三晶体管T13和第十六晶体管T16可以由被供应到第一发射控制线EWi的第一发射控制信号导通。
在第二时段P2的第九时间点t9a，第十四晶体管T14可以由被供应到第二发射控制线EAi的第二发射控制信号导通。另外，在第九时间点t9a，感测晶体管T19可以通过被供应到感测线SLi的感测信号而导通。
然后，形成经由第二电源线PL2、第十三晶体管T13、第九晶体管T9、第十五晶体管T15、第十四晶体管T14和感测晶体管T19连接到第二数据线DL2j的电流路径。
在第九时间点t9a与第十时间点t10a之间的时段期间，数据开关SWdj可以被设定为截止状态，并且感测开关SWsj可以被设定为导通状态。当数据开关SWdj截止时，第二数据线DL2j与DAC 1041之间的电连接被切断。当感测开关SWsj导通时，第二数据线DL2j与ADC1043电连接。
然后，在第九时间点t9a与第十时间点t10a之间，从第九晶体管T9供应的驱动电流可以经由第二数据线DL2j被供应到感测电容器Css。
当驱动电流被供应到感测电容器Css时，感测电容器Css的电压增大。在第十时间点t10a，感测开关SWsj可以截止，因此可以维持存储在感测电容器Css中的感测电压。从第九晶体管T9供应的驱动电流可以如等式1中获得。
[等式1]
I＝C×(V2-V1)/(t2-t1)
在等式1中，I是第九晶体管T9的驱动电流(或感测电流)，C是感测电容器Css的电容，V2是第二时间点t2的感测电压，V1是第一时间点t1的感测电压。
假设感测电压的斜率是线性的，因为第一时间点t1的感测电压和第二时间点t2的感测电压是已知的，所以可以计算第九晶体管T9的驱动电流。另外，可以使用计算出的驱动电流来计算第九晶体管T9的迁移率(即，可以使用感测电压的斜率来计算迁移率)。例如，随着感测电流增大，迁移率可以增大。例如，迁移率的大小可以与感测电流的大小成比例。同时，计算出的迁移率可以包括位于电流路径中的电路元件T13、T9、T15、T14和T19的特性信息(或迁移率信息)。
由第二数据驱动器1006(或感测单元1042)计算(或生成)的迁移率信息可以包括在感测数据Sdata中并被供应到时序控制器1002。在感测时段期间，与子像素SPX中的每个对应的迁移率信息(即，感测数据Sdata)可以存储在时序控制器1002中。另外，迁移率信息可以以多个子像素SPX为单位而被存储。例如，多个子像素SPX的迁移率信息可以被平均，并且迁移率信息可以以多个子像素SPX为单位而被存储。
时序控制器1002可以生成第二输出数据Dout2以用于在第二数据驱动器1006(见图11)中生成第二数据信号，使得可以在正常时段期间使用子像素SPX中的每个的感测数据Sdata来校正迁移率。在这种情况下，无论包括在驱动路径中的电路元件的迁移率偏差如何，都可以显示均匀亮度的图像。
例如，当表示255灰度级时，在第九晶体管T9的迁移率变化±15％的情况下，子像素SPXij的亮度变化约1.2％。也就是说，在公开的一个或更多个实施例中，时序控制器1002可以通过第二数据驱动器1006供应其中反映迁移率的第二数据信号，因此无论第九晶体管T9的迁移率偏差如何，都可以实现均匀亮度。
图16是示出根据本公开的一个或更多个实施例的像素电路的图。图16示出了位于第i像素行第j像素列的子像素。当描述图16时，相同的附图标记被分配给与图13中的构造相同的构造，并且简要描述构造。
参照图16，根据本公开的示例的子像素SPXija可以包括第一电路单元PWMUa、第二电路单元PAMUa、发光元件LE和感测晶体管T19。在下文中，为了便于描述，假设子像素SPXija是与第一颜色对应的第一子像素。
发光元件LE可以是具有无机半导体的无机发光元件。例如，发光元件LE可以是倒装芯片型的微型发光二极管元件。在一个或更多个实施例中，发光元件LE可以由有机发光二极管、量子点发光二极管等构造。另外，尽管在图16中仅示出了一个发光元件LE，但是发光元件LE可以由多个超小发光元件构造。例如，多个超小发光元件可以串联、并联或串并联连接。
第一电路单元PWMUa可以基于从第一数据线DL1j接收的第一数据信号来控制被供应到发光元件LE的驱动电流的供应时段。第一电路单元PWMUa可以是脉冲宽度调制(PWM)电路单元。当驱动电流的供应时段减小时，子像素SPXija的发射时段减小，因此子像素SPXija的亮度可能降低。当驱动电流的供应时段增加时，子像素SPXija的发射时段增加，子像素SPXija的亮度可以增大。
第二电路单元PAMUa可以基于从第二数据线DL2j接收的第二数据信号将驱动电流供应到发光元件LE。第二电路单元PAMUa可以是脉冲幅度调制(PAM)电路单元。第二数据信号的电压值可以被设定为使得包括在第二电路单元PAMUa中的第二驱动晶体管T9可以以线性区域被驱动。在这种情况下，第二驱动晶体管T9可以将恒定电流作为驱动电流供应到发光元件LE。
不同颜色的子像素可以包括具有不同特性的发光元件LE。因此，不同电压的第二数据信号可以被供应到不同颜色的子像素。
在一个或更多个实施例中，位于用于供应驱动电流的电流路径中的电路元件(例如，第十三晶体管T13、第九晶体管T9、第十五晶体管T15和第十四晶体管T14)可以具有不同的特性(例如，不同的迁移率)。第二数据信号的电压值可以被设定为使得位于电流路径中的电路元件的特性被补偿。在这种情况下，不同电压的第二数据信号也可以被供应到同一颜色的子像素。
感测晶体管T19的第一电极可以连接到发光元件LE的第一电极(或阳极电极)，并且其第二电极可以连接到第二数据线DL2j。感测晶体管T19的栅电极可以连接到感测线SLi。当感测信号被供应到感测线SLi时，感测晶体管T19可以导通，以将发光元件LE的第一电极和第二数据线DL2j电连接。
本公开中的晶体管可以由P型晶体管构造。在一个或更多个实施例中，晶体管可以由N型晶体管构造。在一个或更多个实施例中，晶体管可以由N型晶体管和P型晶体管的组合构造。晶体管可以以诸如薄膜晶体管TFT、场效应晶体管(FET)和双极结型晶体管(BJT)的各种形式构造。
第一电路单元PWMUa可以包括第一晶体管T1至第八晶体管T8和第一电容器C1。
第一晶体管T1(或第一驱动晶体管)的第一电极连接到第二节点N2，其第二电极连接到第三节点N3，并且第一晶体管T1的栅电极连接到第一节点N1。第二晶体管T2的第一电极连接到第一数据线DL1j，其第二电极连接到第二节点N2，栅电极连接到扫描线GWi。第三晶体管T3的第一电极连接到第三节点N3，其第二电极连接到第一节点N1，其栅电极连接到扫描线GWi。第四晶体管T4的第一电极连接到第一节点N1，其第二电极连接到第四电源线PL4，并且其栅电极连接到第一初始化线GI1i。第五晶体管T5的第一电极连接到第一电源线PL1，其第二电极连接到第二节点N2，并且其栅电极连接到第一发射控制线EWi。第六晶体管T6的第一电极连接到第三节点N3，其第二电极连接到第四节点N4，并且其栅电极连接到第一发射控制线EWi。第七晶体管T7的第一电极连接到第四节点N4，其第二电极连接到第四电源线PL4，并且其栅电极连接到第二初始化线GI2i。第八晶体管T8的第一电极连接到扫频线SWi，其第二电极连接到第五电源线PL5，并且其栅电极连接到第二初始化线GI2i。第一电容器C1连接在扫频线SWi与第一节点N1之间。
在一个或更多个实施例中，第三晶体管T3、第四晶体管T4和第七晶体管T7中的每个可以包括串联连接的子晶体管。在这种情况下，可以减小或最小化第一节点N1和第四节点N4的漏电流。
第二电路单元PAMUa可以包括第九晶体管T9至第十四晶体管T14、第十八晶体管T18和第二电容器C2a。
第九晶体管T9(或第二驱动晶体管)的第一电极连接到第六节点N6，其第二电极连接到第七节点N7，并且其栅电极连接到第五节点N5。第十晶体管T10的第一电极连接到第二数据线DL2j，其第二电极连接到第六节点N6，并且其栅电极连接到扫描线GWi。第十一晶体管T11的第一电极连接到第七节点N7，其第二电极连接到第五节点N5，并且其栅电极连接到扫描线GWi。第十二晶体管T12的第一电极连接到第五节点N5，其第二电极连接到第四电源线PL4，并且其栅电极连接到第一初始化线GI1i。第十三晶体管T13的第一电极连接到第二电源线PL2，其第二电极连接到第六节点N6，并且其栅电极连接到第一发射控制线EWi。第十四晶体管T14的第一电极连接到第七节点N7，其第二电极连接到发光元件LE的第一电极，并且其栅电极连接到第二发射控制线EAi。第十八晶体管T18的第一电极连接到发光元件LE的第一电极，其第二电极连接到第三电源线PL3，并且其栅电极连接到第二初始化线GI2i。第二电容器C2a的第一电极连接到第四节点N4，并且其第二电极连接到第五节点N5。
在一个或更多个实施例中，第十一晶体管T11和第十二晶体管T12中的每个可以包括串联连接的子晶体管。在这种情况下，可以减小或最小化第五节点N5的漏电流。
在一个或更多个实施例中，第二数据线DL2j可以经由数据开关SWdj连接到包括在数据信号生成器1040中的DAC 1041。这里，DAC 1041可以是数据信号生成器1040的特定通道的输出端子。
在一个或更多个实施例中，第二数据线DL2j可以经由感测开关SWsj连接到包括在感测单元1042中的ADC 1043。这里，ADC 1043可以是感测单元1042的特定通道的输入端子。另外，感测电容器Css可以连接在感测开关SWsj和ADC 1043的公共端子与地电位(例如，GND)之间。感测电容器Css可以响应于在感测时段期间从子像素SPXija供应的驱动电流而存储合适的感测电压(例如，预定的感测电压)。
在图16中所示的子像素SPXija中，第二电容器C2a连接在第四节点N4与第五节点N5之间。因此，当第四节点N4的电压增大到第一电源VDDW的电压时，第五节点N5的电压可以由于第二电容器C2a的结合而增大，因此第九晶体管T9可以截止。
也就是说，图16中所示的子像素SPXija可以响应于第四节点N4的电压而使第九晶体管T9截止，因此可以去除图13中所示的第十五晶体管T15。另外，因为第二电容器C2a的第一电极连接到第四节点N4，所以可以去除图13中所示的第十六晶体管T16和第十七晶体管T17。
图16中所示的子像素SPXija可以在正常时段期间响应于图14中所示的驱动波形而被驱动，并且在感测时段期间响应于图15中所示的驱动波形而被驱动。也就是说，因为子像素SPXija的驱动方法和感测方法与图13的子像素SPXij的驱动方法和感测方法相同，所以省略了重复描述。
尽管已经参照本公开的实施例描述了本公开，但是本领域技术人员将理解的是，在不脱离权利要求及其等同物中描述的本公开的精神和范围的情况下，可以对本公开进行各种修改和改变。

Claims (23)

1.一种显示装置，所述显示装置包括：
第一子像素，所述第一子像素中的每个第一子像素包括第一颜色的第一发光元件，
其中，所述第一子像素中的至少一个第一子像素包括：第一电路单元，被配置为响应于从第一数据线供应的第一数据信号来控制驱动电流的供应时段；第二电路单元，被配置为响应于从第二数据线供应的第二数据信号将所述驱动电流供应到所述第一发光元件；以及感测晶体管，连接在所述第一发光元件的第一电极与所述第二数据线之间，并且具有连接到感测线的栅电极。
2.根据权利要求1所述的显示装置，其中，所述第一数据信号具有与将要表示的灰度级对应的不同电压。
3.根据权利要求1所述的显示装置，其中，所述第二数据信号被设定为使得在所述第一子像素中的每个第一子像素中由所述第一发光元件生成相同亮度的光。
4.根据权利要求1所述的显示装置，所述显示装置还包括：
第一数据驱动器，被配置为接收与灰度级对应的第一输出数据，并且将响应于所述第一输出数据生成的所述第一数据信号供应到所述第一数据线；
第二数据驱动器，被配置为接收第二输出数据，并且将响应于所述第二输出数据生成的所述第二数据信号供应到所述第二数据线；以及
时序控制器，被配置为响应于从外部输入的输入数据生成所述第一输出数据，并且基于存储于其中的感测数据生成所述第二输出数据。
5.根据权利要求4所述的显示装置，其中，所述时序控制器被配置为响应于所述感测数据来生成所述第二输出数据，使得将不同电压的所述第二数据信号供应到所述第一子像素之中的至少两个第一子像素。
6.根据权利要求5所述的显示装置，其中，所述不同电压的所述第二数据信号被设定为使得在所述两个第一子像素中的每个第一子像素中的所述第一发光元件中生成相同亮度的光。
7.根据权利要求4所述的显示装置，其中，所述第二数据驱动器包括：
数据信号生成器，被配置为在正常时段期间将基于所述第二输出数据生成的所述第二数据信号供应到所述第二数据线，并且在感测时段的第一时段期间将参考电源电压作为所述第二数据信号供应到所述第二数据线；以及
感测单元，被配置为在除了所述感测时段的所述第一时段之外的所述感测时段的第二时段期间基于来自所述感测晶体管的感测电压来生成所述感测数据，并且将所述感测数据供应到所述时序控制器。
8.根据权利要求7所述的显示装置，其中，所述感测单元还被配置为使用所述感测电压的斜率来检测位于所述驱动电流的电流路径中的电路元件的迁移率，并且所述感测数据包括迁移率信息。
9.根据权利要求7所述的显示装置，所述显示装置还包括：
数据开关，连接在所述第二数据线与所述数据信号生成器之间，并且在所述正常时段和所述感测时段的所述第一时段期间导通；以及
感测开关，连接在所述第二数据线与所述感测单元之间，并且在所述感测时段的所述第二时段期间导通。
10.根据权利要求7所述的显示装置，其中，所述第一数据驱动器被配置为在所述感测时段期间将与最高灰度级对应的所述第一数据信号供应到所述第一数据线。
11.根据权利要求7所述的显示装置，其中，所述参考电源电压被设定为使得所述第二电路单元中的第二驱动晶体管导通。
12.根据权利要求1所述的显示装置，其中，所述第一电路单元包括：
第一驱动晶体管，具有连接到第一节点的栅电极、连接到第二节点的第一电极和连接到第三节点的第二电极；
第二晶体管，具有连接到扫描线的栅电极、连接到所述第一数据线的第一电极和连接到所述第二节点的第二电极；
第三晶体管，具有连接到所述扫描线的栅电极、连接到所述第三节点的第一电极和连接到所述第一节点的第二电极；
第四晶体管，具有连接到第一初始化线的栅电极、连接到所述第一节点的第一电极和连接到第四电源线的第二电极；以及
第一电容器，具有连接到扫频线的第一电极和连接到所述第一节点的第二电极。
13.根据权利要求12所述的显示装置，其中，所述第一电路单元还包括：
第五晶体管，具有连接到第一发射控制线的栅电极、连接到第一电源线的第一电极和连接到所述第二节点的第二电极；
第六晶体管，具有连接到所述第一发射控制线的栅电极、连接到所述第三节点的第一电极和连接到第四节点的第二电极；
第七晶体管，具有连接到第二初始化线的栅电极、连接到所述第四节点的第一电极和连接到所述第四电源线的第二电极；以及
第八晶体管，具有连接到所述第二初始化线的栅电极、连接到所述扫频线的第一电极和连接到第五电源线的第二电极。
14.根据权利要求13所述的显示装置，其中，所述第二电路单元包括：
第二驱动晶体管，具有连接到第五节点的栅电极、连接到第六节点的第一电极和连接到第七节点的第二电极；
第十晶体管，具有连接到所述扫描线的栅电极、连接到所述第二数据线的第一电极和连接到所述第六节点的第二电极；
第十一晶体管，具有连接到所述扫描线的栅电极、连接到所述第七节点的第一电极和连接到所述第五节点的第二电极；
第十二晶体管，具有连接到所述第一初始化线的栅电极、连接到所述第五节点的第一电极和连接到所述第四电源线的第二电极；
第十三晶体管，具有连接到所述第一发射控制线的栅电极、连接到第二电源线的第一电极和连接到所述第六节点的第二电极；以及
第十四晶体管，具有连接到第二发射控制线的栅电极、连接到所述第七节点的第一电极和连接到所述第一发光元件的所述第一电极的第二电极。
15.根据权利要求14所述的显示装置，其中，所述第二电路单元还包括：
第二电容器，连接在所述第四节点与所述第五节点之间；以及
第十八晶体管，具有连接到所述第二初始化线的栅电极、连接到所述第一发光元件的所述第一电极的第一电极以及与所述第一发光元件的第二电极和第三电源线连接的第二电极。
16.根据权利要求14所述的显示装置，其中，所述第二电路单元还包括：
第二电容器，具有第一电极和连接到所述第五节点的第二电极；
第十五晶体管，连接在所述第七节点与所述第十四晶体管之间，并且具有连接到所述第四节点的栅电极；
第十六晶体管，具有连接到所述第一发射控制线的栅电极、连接到所述第二电源线的第一电极和连接到所述第二电容器的所述第一电极的第二电极；
第十七晶体管，具有连接到所述第二初始化线的栅电极、连接到所述第一电源线的第一电极和连接到所述第二电容器的所述第一电极的第二电极；以及
第十八晶体管，具有连接到所述第二初始化线的栅电极、连接到所述第一发光元件的所述第一电极的第一电极以及与所述第一发光元件的第二电极和第三电源线连接的第二电极。
17.根据权利要求1所述的显示装置，所述显示装置还包括：
第二子像素，所述第二子像素中的每个第二子像素包括与所述第一颜色不同的第二颜色的第二发光元件。
18.一种拼接显示装置，所述拼接显示装置包括：
多个显示装置；以及
接缝部分，在所述多个显示装置之间，
其中，所述多个显示装置之中的第一显示装置包括：
第一子像素，所述第一子像素中的每个第一子像素包括第一颜色的第一发光元件；以及
第二子像素，所述第二子像素中的每个第二子像素包括与所述第一颜色不同的第二颜色的第二发光元件，并且
所述第一子像素中的每个第一子像素包括：第一电路单元，被配置为响应于从第一数据线供应的第一数据信号来控制驱动电流的供应时段；第二电路单元，被配置为响应于从第二数据线供应的第二数据信号将所述驱动电流供应到所述第一发光元件；以及感测晶体管，连接在所述第一发光元件的第一电极与所述第二数据线之间，并且具有连接到感测线的栅电极。
19.根据权利要求18所述的拼接显示装置，其中，所述第一发光元件和所述第二发光元件是倒装芯片型的微型发光二极管元件。
20.根据权利要求18所述的拼接显示装置，其中，所述第一显示装置还包括：基底，在第一表面上支撑所述第一子像素和所述第二子像素。
21.根据权利要求20所述的拼接显示装置，其中，所述第一显示装置还包括：
垫，在所述基底的所述第一表面上；
连接线，在所述基底的与所述第一表面相对的第二表面上；以及
侧线，将所述垫和所述连接线连接，同时覆盖所述基底的侧表面的一部分。
22.根据权利要求21所述的拼接显示装置，所述拼接显示装置还包括：
柔性膜，在所述基底的所述第二表面上，并且电连接到所述侧线。
23.根据权利要求22所述的拼接显示装置，其中，源极驱动电路包括：第一数据驱动器，被配置为将所述第一数据信号供应到所述第一数据线；以及第二数据驱动器，被配置为将所述第二数据信号供应到定位在所述柔性膜上的所述第二数据线。
CN202311603721.7A 2022-12-23 2023-11-27 显示装置和拼接显示装置 Pending CN118248060A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220183633A KR20240102109A (ko) 2022-12-23 2022-12-23 표시 장치 및 타일형 표시 장치
KR10-2022-0183633 2022-12-23

Publications (1)

Publication Number Publication Date
CN118248060A true CN118248060A (zh) 2024-06-25

Family

ID=89122150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311603721.7A Pending CN118248060A (zh) 2022-12-23 2023-11-27 显示装置和拼接显示装置

Country Status (4)

Country Link
US (1) US20240212582A1 (zh)
EP (1) EP4390905A1 (zh)
KR (1) KR20240102109A (zh)
CN (1) CN118248060A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556072B (zh) * 2018-05-31 2024-07-02 三星电子株式会社 显示面板以及显示面板的驱动方法
EP4018431A4 (en) * 2020-01-03 2022-10-12 Samsung Electronics Co., Ltd. DISPLAY MODULE AND METHOD OF CONTROLLING IT
TWI719815B (zh) * 2020-01-22 2021-02-21 友達光電股份有限公司 像素驅動電路
CN111179853B (zh) * 2020-02-20 2021-03-30 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
WO2022059933A1 (ko) * 2020-09-17 2022-03-24 삼성전자주식회사 디스플레이 모듈

Also Published As

Publication number Publication date
US20240212582A1 (en) 2024-06-27
KR20240102109A (ko) 2024-07-03
EP4390905A1 (en) 2024-06-26

Similar Documents

Publication Publication Date Title
CN218996720U (zh) 显示装置
CN220290438U (zh) 显示装置
KR20230113467A (ko) 표시 장치 및 이를 포함한 타일형 표시 장치
US20240194127A1 (en) Display device and a tiled display device including the same
US20230238372A1 (en) Display device and tiled display device
US20230246147A1 (en) Display device and tiled display device
US20230237937A1 (en) Display device and tiled display device including the same
CN219658364U (zh) 显示装置
US20230238497A1 (en) Display device and titled display device
US20230238496A1 (en) Display device and tiled display device
EP4390905A1 (en) Display device and tiled display device
US20230230964A1 (en) Display device
US12039914B2 (en) Display device and tiled display device
US20240097088A1 (en) Backplane substrate, display device, and tiled display device
US20230238499A1 (en) Display device and tiled display device
CN219872850U (zh) 显示装置和拼接式显示装置
CN220382121U (zh) 显示设备
US20230238398A1 (en) Display device and tile-shaped display device including the same
CN219842798U (zh) 显示装置和拼接显示装置
KR20230112017A (ko) 표시 장치
KR20230112020A (ko) 표시 장치
KR20230117032A (ko) 표시 장치와 타일형 표시 장치
KR20230113485A (ko) 표시 장치
CN116504801A (zh) 显示装置及包括该显示装置的瓦片形显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication