CN118232849A - 一种基于协同融合的高线性度限幅滤波低噪放芯片 - Google Patents
一种基于协同融合的高线性度限幅滤波低噪放芯片 Download PDFInfo
- Publication number
- CN118232849A CN118232849A CN202410493295.4A CN202410493295A CN118232849A CN 118232849 A CN118232849 A CN 118232849A CN 202410493295 A CN202410493295 A CN 202410493295A CN 118232849 A CN118232849 A CN 118232849A
- Authority
- CN
- China
- Prior art keywords
- stage
- circuit
- transistor
- transmission line
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004927 fusion Effects 0.000 title claims abstract description 42
- 238000001914 filtration Methods 0.000 title claims abstract description 33
- 230000003321 amplification Effects 0.000 title claims abstract description 12
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 12
- 230000005540 biological transmission Effects 0.000 claims abstract description 133
- 230000001052 transient effect Effects 0.000 claims abstract description 6
- 239000003990 capacitor Substances 0.000 claims description 105
- 238000004146 energy storage Methods 0.000 claims description 34
- 230000003044 adaptive effect Effects 0.000 claims description 27
- 238000002955 isolation Methods 0.000 claims description 11
- 230000015556 catabolic process Effects 0.000 claims description 8
- 230000006870 function Effects 0.000 abstract description 21
- 230000008901 benefit Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 16
- 238000013461 design Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 10
- 230000010354 integration Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 230000006835 compression Effects 0.000 description 6
- 238000007906 compression Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 238000011160 research Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000007499 fusion processing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种基于协同融合的高线性度限幅滤波低噪放芯片，包括两级限幅电路、三级级联低噪声放大器，两级限幅电路包括第一级限幅电路、第二级限幅电路以及两级限幅电路之间的U型传输线，三级级联低噪声放大器包括第一级放大电路、第二级放大电路与第三级放大电路，第一级限幅电路、第二级限幅电路均并联在U型传输线的两侧，U型传输线、第一级放大电路、第二级放大电路及第三级放大电路顺序排列；当芯片处于瞬态限幅状态时，两级限幅电路用于反射高功率入射信号和降低限幅输出电平，当芯片处于稳态时，两级限幅电路作为后续三级级联低噪声放大器的π型输入匹配网络；本发明的优点在于：实现功率防护与信号放大功能的协同融合。
Description
技术领域
本发明涉及微波有源器件技术领域，具体涉及一种基于协同融合的高线性度限幅滤波低噪放芯片。
背景技术
微波单片集成电路以其体积小、重量轻、一致性好和可靠性高等优点在微波毫米波领域得到了迅速的发展。但随着射频收发组件系统对组件体积、装配效率和装备可靠性的要求越来越严格，多功能复合型芯片的研究刻不容缓。多功能芯片集成度更高，面积更小，制备成本更低，不同功能电路之间的连接可在内部完成，使得其所需焊点数量大大减少，因此可明显提高射频收发组件的装配效率。其中低噪声放大器位于射频接收组件前端，极有可能因为承受来自信号接收天线提供的大输入功率而发生损坏，因此，需要在低噪声放大器前使用限幅器进行功率保护。在传统设计方法中，独立的低噪声放大器和限幅器通过级联方式连接，这不仅增加了芯片的面积和装配难度，还会由于级间匹配网络的引入产生更多不必要的系统噪声影响放大器的正常工作。同时，限幅器与低噪声放大器保持良好的线性度对射频收发系统的灵敏度与适用性至关重要，可以保障系统工作的稳定与可靠。此外，射频收发系统为了有效地抑制非特定频率范围内的噪声，提高输出信号的质量与清晰度，常常需要在低噪声放大器前后设计滤波器来抑制干扰信号。因此，研究低噪声、高线性度、小型化的限幅低噪放芯片和集成滤波功能与限幅放大功能的融合设计芯片就具有十分重要的意义。
高功率的微波干扰信号会在雷达和无线通信系统中造成器件间的电磁耦合，从而产生较大的工作电压或电流使得雷达和无线通信系统处于比较高的工作温度下，有可能造成击穿损毁和逻辑混乱。因此，对射频前端模块进行电磁防护以提高其抗干扰抗损毁能力，从而增强雷达和无线通信系统的稳定性与可靠性就成为射频微波器件设计至关重要的一环。射频模块是雷达和无线通信系统的重要组成部分，其主要部件包括：开关、滤波器、限幅器、低噪声放大器、功率放大器、混频器、天线等。高功率的微波信号经由天线接收后传递到接收链路，经滤波器剔除掉工作频带外的干扰信号后交由低噪声放大器对微弱的回波信号进行放大处理。在这个过程中，敏感的低噪放芯片极容易受到发射机泄露信号、互调失真和高功率干扰信号的影响，导致组件间的电磁耦合在接收机内部产生不希望的电热，从而出现烧毁元器件的风险。为了保障雷达的正常工作，需要在接收天线与低噪声放大器之间引入微波限幅器进行功率防护。当输入信号功率较小时，限幅器允许其无损耗的通过；而当输入大功率信号时，限幅器的等效阻抗会随着输入功率的变化而变化，使得射频前端电路的阻抗匹配失谐，进而反射较大的输入能量。通过对大信号的衰减，保障后级电路只接收到可承受的有限输入功率，从而实现对接收链路中低噪放等敏感器件的保护。
在传统收发系统中，低噪声放大器和限幅器采用独立芯片级联而成，这不仅增加了芯片的整体尺寸和装配难度，还会因为额外级间匹配网络的引入产生不必要的系统噪声，进而影响接收机的灵敏度与可靠性。射频接收机中的滤波器可以将输入信号里期望工作频带之外的干扰信号滤除，减少杂散信号对接收机信号处理的影响。在传统收发系统中，滤波器与低噪放的组合同样通过芯片级联实现，不利于接收机系统小型化的实现。此外，无线通信系统的非线性会向后传递并逐级恶化，尤其是低噪声放大器作为射频前端的重要组成部分之一，其对微弱信号的敏感程度和放大功能都会影响系统的非线性，进而导致后续信号处理的失真与可靠性降低。特别是在多输入多输出系统中射频通道的数量繁多，不同信号的接收，发射与信号间的互调干扰、交调失真无疑会加剧这种影响。
目前，针对滤波器与限幅低噪声放大器的协同融合设计研究较少。在已提出的限幅低噪声放大器中，大多数集中在分别独立地设计低噪声放大器与限幅器，然后将二者级联并设计合适的级联匹配网络，从而使低噪放获得限幅功能。然而这种直接级联的方式不仅需要额外设计限幅器与放大器之间的匹配电路，导致芯片整体尺寸的进一步增大；还会给低噪声放大器引入更多的噪声源与非线性，从而影响接收机的可靠性与灵敏度。此外，在设计低噪声放大器时，大多没有考虑到低噪放对干扰信号的屏蔽能力，需要依靠接收链路中的滤波器滤除干扰信号而不是将滤波功能融合到限幅低噪放芯片中；而且设计限幅器时普遍采用的PIN工艺与设计低噪声放大器常用的GaAs工艺，CMOS工艺等并不完全兼容，在融合设计过程中需要考虑衬底的统一性问题。
因此，在应用于射频前端的限幅器与低噪声放大器的协同设计当中，存在以下几个亟待解决的问题：如何有效地实现功率防护与信号放大功能的协同融合，从而在不牺牲限幅器功率防护能力，不引入额外噪声源的情况下提高整体电路的集成度，减小芯片的版图尺寸；如何将滤波功能与限幅低噪放相结合，在减小接收链路整体尺寸的基础上提高电路的抗干扰能力；如何提高低噪声放大器自身的线性度，减少增益压缩和相位失真对放大器电路的影响，为接收机提供平坦、稳定的增益。
发明内容
本发明所要解决的技术问题在于：如何有效地实现功率防护与信号放大功能的协同融合，从而在不牺牲限幅器功率防护能力，不引入额外噪声源的情况下提高整体电路的集成度，减小芯片的版图尺寸。
本发明通过以下技术手段解决上述技术问题的：一种基于协同融合的高线性度限幅滤波低噪放芯片，包括两级限幅电路以及两级限幅电路之后的三级级联低噪声放大器，两级限幅电路包括第一级限幅电路(101)、第二级限幅电路(102)以及两级限幅电路之间的U型传输线(103)，三级级联低噪声放大器包括第一级放大电路(104)、第二级放大电路(105)与第三级放大电路(106)，第一级限幅电路(101)、第二级限幅电路(102)均并联在U型传输线(103)的两侧，U型传输线(103)、第一级放大电路(104)、第二级放大电路(105)及第三级放大电路(106)顺序排列且通过传输线连接；当芯片处于瞬态限幅状态时，两级限幅电路用于反射高功率入射信号和降低限幅输出电平，当芯片处于稳态时，两级限幅电路作为后续三级级联低噪声放大器的π型输入匹配网络，允许输入信号通过并传递到三级级联低噪声放大器。
进一步地，第一级限幅电路(101)包括一组反并联的肖特基二极管串联枝节(1011)，肖特基二极管串联枝节(1011)的一端并联连接在U型传输线(103)上，另一端通过传输线与接地焊盘相连；第二级限幅电路(102)包含两个反并联的肖特基二极管(1021)，两个肖特基二极管(1021)均有一个端口被并联连接在U型传输线(103)上，另一端口则通过传输线与接地焊盘相连。
更进一步地，所述第一级限幅电路(101)的稳态功率容量计算公式为：
其中，Z0为主传输线的特性阻抗，NS为第一级限幅电路(101)中肖特基二极管串联枝节(1011)中串联堆叠的二极管的数目，VBR为二极管的击穿电压。
更进一步地，所述第二级限幅电路(102)的输出功率公式为：
其中，R'on为第二级限幅电路(102)总导通电阻，Pin为第二级限幅电路(102)的入射功率，即第一级限幅电路(101)的输出功率。
进一步地，所述第一级放大电路(104)包括第一晶体管(1041)、源极负反馈接地电感(1042)、第一栅极直流偏置电路(1043)、第一漏极直流偏置电路(1044)、隔离直流电容(1045)以及第一级间RC储能网络(1046)，U型传输线(103)的首尾两端则分别与信号焊盘(107)以及隔离直流电容(1045)的一端相连；源极负反馈接地电感(1042)的一端通过传输线与接地焊盘相连，另一端则通过传输线直接与第一晶体管(1041)的源极相连，隔离直流电容(1045)的另一端以及第一栅极直流偏置电路(1043)的一端通过传输线与第一晶体管(1041)的栅极相连形成偏置路径，第一栅极直流偏置电路(1043)的另一端通过传输线与栅极馈电焊盘相连提供直流偏置电压Vg1；第一漏极直流偏置电路(1044)的一端通过传输线与第一晶体管(1041)的漏极相连形成偏置路径，第一漏极直流偏置电路(1044)的另一端通过传输线与漏极馈电焊盘相连提供直流偏置电压Vd1；第一级间RC储能网络(1046)的一端通过传输线与第一漏极直流偏置电路(1044)的一端以及第一晶体管(1041)的漏极相连接，第一级间RC储能网络(1046)的另一端通过传输线与第二级放大电路(105)相连接并把信号向后传递。
更进一步地，所述第一栅极直流偏置电路(1043)包括电感L1以及电容C2，所述电感L1的一端与第一晶体管(1041)的栅极连接，电感L1的另一端与电容C2的一端连接且提供直流偏置电压Vg1，电容C2的另一端接地；第一漏极直流偏置电路(1044)包括电感L2、晶体管M5、电阻R1以及电容C3，所述电感L2的一端与第一晶体管(1041)的漏极连接，电感L2的另一端与晶体管M5的源极连接，晶体管M5的栅极通过电阻R1与其漏极以及电容C3的一端连接并提供直流偏置电压Vd1，电容C3的另一端接地；第一级间RC储能网络(1046)包括电阻R2以及电容C4，电阻R2的一端以及电容C4的一端以及第一晶体管(1041)的漏极连接，电阻R2的另一端以及电容C4的另一端通过传输线与第二级放大电路(105)相连接。
更进一步地，所述第二级放大电路(105)包括一组并联相接的第二晶体管(1051)、一条RLC并联反馈环路(1052)、第二栅极直流偏置电路(1053)、第二漏极直流偏置电路(1054)和第二级间RC储能网络(1055)，两个完全相同的第二晶体管(1051)的栅极与栅极相接，漏极与漏极相接，源极均接地，从而完成并联相接；RLC并联反馈环路(1052)的两侧分别通过传输线与并联相接的第二晶体管(1051)的栅极及漏极相接形成反馈路径；第二栅极直流偏置电路(1053)的一端通过传输线与并联相接的第二晶体管(1051)的栅极相连形成偏置路径，第二栅极直流偏置电路(1053)的另一端通过传输线与栅极馈电焊盘相连提供直流偏置电压Vg2；第二漏极直流偏置电路(1054)的一端通过传输线与并联相接的第二晶体管(1051)的漏极相连形成偏置路径，第二漏极直流偏置电路(1054)的另一端通过传输线与漏极馈电焊盘相连提供直流偏置电压Vd2；第二级间RC储能网络(1055)的一端通过传输线与第二漏极直流偏置电路(1054)的一端以及第二晶体管(1051)的漏极相连接，第二级间RC储能网络(1055)的另一端通过传输线与第三级放大电路(106)相连接并将信号向后传递。
更进一步地，所述RLC并联反馈环路(1052)包括电阻Rf、电感Lf及电容Cf，电阻Rf的一端与并联相接的第二晶体管(1051)的栅极连接，电阻Rf的另一端通过传输线与电感Lf的一端连接，电感Lf的另一端通过电容Cf与并联相接的第二晶体管(1051)的漏极连接；第二栅极直流偏置电路(1053)包括电感L3以及电容C5，电感L3的一端与并联相接的第二晶体管(1051)的栅极连接，电感L3的另一端与电容C5的一端连接并提供直流偏置电压Vg2，电容C5的另一端接地；第二漏极直流偏置电路(1054)包括电感L4、晶体管M6、电阻R3以及电容C6，电感L4的一端与并联相接的第二晶体管(1051)的漏极连接，电感L4的另一端与晶体管M6的源极连接，晶体管M6的栅极通过电阻R3与其漏极以及电容C6的一端连接并提供直流偏置电压Vd2，电容C6的另一端接地；第二级间RC储能网络(1055)包括电阻R4以及电容C7，电阻R4的一端以及电容C7的一端与第二晶体管(1051)的漏极连接，电阻R4的另一端以及电容C7的另一端通过传输线与第三级放大电路(106)相连接。
更进一步地，所述第三级放大电路(106)包括一个第三晶体管(1061)、栅极自适应偏置网络(1062)、基于二极管的自适应偏置电路(1063)、第三漏极直流偏置电路(1064)以及输出端隔离直流电容(1065)，栅极自适应偏置网络(1062)的一端通过传输线与第三晶体管(1061)的栅极以及第二级间RC储能网络(1055)的另一端相连形成偏置路径，栅极自适应偏置网络(1062)的另一端通过传输线与栅极馈电焊盘相连提供直流偏置电压Vg3；基于二极管的自适应偏置电路(1063)一端通过传输线与第三晶体管(1061)的栅极相连形成栅极电压补偿路径，基于二极管的自适应偏置电路(1063)的另一端通过传输线与接地焊盘相连；第三漏极直流偏置电路(1064)的一端通过传输线与第三晶体管(1061)的漏极相连形成偏置路径，第三漏极直流偏置电路(1064)的另一端通过传输线与漏极馈电焊盘相连提供直流偏置电压Vd3；输出端隔离直流电容(1065)的一端通过传输线与第三晶体管(1061)的漏极相连，输出端隔离直流电容(1065)的另一端通过传输线直接与信号焊盘(107)相连。
更进一步地，所述栅极自适应偏置网络(1062)包括晶体管M7、电阻R5、电容C8、电阻R6以及电感L5，晶体管M7的源极与第三晶体管(1061)的栅极以及第二级间RC储能网络(1055)的另一端连接，晶体管M7的栅极通过电阻R5与其漏极、电容C8的一端以及电阻R6的一端连接，电容C8的另一端接地，电阻R6的另一端与电感L5的一端连接，电感L5的另一端提供直流偏置电压Vg3；基于二极管的自适应偏置电路(1063)包括电感L6、电容C9、二极管D7以及电阻RG，电感L6的一端及电阻RG的一端均与第三晶体管(1061)的栅极连接，电感L6的另一端通过电容C9接地，电阻RG的另一端与二极管D7的阴极连接，二极管D7的阳极接地；第三漏极直流偏置电路(1064)包括电感L7、晶体管M8、电阻R7以及电容C10，电感L7的一端与第三晶体管(1061)的漏极连接，电感L7的另一端与晶体管M8的源极连接，晶体管M8的栅极通过电阻R7与其漏极以及电容C10的一端连接并提供直流偏置电压Vd3，电容C10的另一端接地。
本发明的优点在于：
(1)本发明当芯片处于瞬态限幅状态时，两级限幅电路用于反射高功率入射信号和降低限幅输出电平，当芯片处于稳态时，两级限幅电路作为后续三级级联低噪声放大器的π型输入匹配网络，允许输入信号通过并传递到三级级联低噪声放大器，从而两级限幅电路部分不仅可以反射高功率微波信号，还可以作为后续低噪声放大器的π型输入匹配网络，实现了限幅器与低噪声放大器的协同融合设计，从而在不牺牲限幅器功率防护能力，不引入额外噪声源的情况下提高整体电路的集成度，减小芯片的版图尺寸。
(2)本发明的第一栅极直流偏置电路(1043)的设计过程中，通过对直流偏置电感(L1)与旁路电容(C2)的合理取值，使旁路电容(C2)与直流偏置电感(L1)谐振并在放大器的通带左侧引入一个传输零点，同时对基于二极管的自适应偏置电路(1063)作出改进，通过并联小的螺旋电感(L6)的方式在放大器的通带右侧引入一个传输零点，两个传输零点的引入可以进一步实现滤波功能与限幅、放大功能的融合，在减小接收链路整体尺寸的基础上提高电路的抗干扰能力。相较于传统的限幅器与低噪声放大器直接级联再去调整级间匹配的融合设计方法，本发明可以减小射频前端的电路面积和插入损耗，同时可以提高射频前端集成度和稳定性。
(3)本发明的低噪声放大器电路使用第一级间RC储能网络(1046)通过级间失配的方式将放大器的输入阻抗更加接近理想的最佳噪声阻抗匹配点，从而极大地改善了放大器的输入匹配情况，降低了多功能融合过程中限幅器的设计难度。同时，由于第一级间RC储能网络(1046)与第二级间RC储能网络(1055)被设计在晶体管的漏端，因此对低噪声放大器的噪声表现影响较小；再利用RLC并联反馈环路(1052)改变放大器增益斜率从而实现平坦增益的同时，通过对第一级间RC储能网络(1046)元件值的微小调整，可以有效调整各级之间的匹配网络进而影响各级放大器的增益曲线，配合RLC并联反馈环路(1052)最终形成稳定平坦的整体增益曲线。相比于增益均衡器等传统的平坦增益实现方法，第一级间RC储能网络(1046)既不会以牺牲放大器增益为代价换取增益平坦度，也不会牺牲额外的芯片尺寸甚至一定程度上可以做到对级间匹配电路的简化。
(4)本发明的栅极自适应偏置网络(1062)与基于二极管的自适应偏置电路(1063)在芯片输入功率不断提升的过程中，通过逐渐增加第三晶体管(1061)的栅极-源极直流偏置电压Vgs并提供正相位失真，同时利用大的串联电阻(RG)放大基于二极管的自适应偏置电路(1063)中二极管(D7)的微小反偏电流以进一步弥补末级放大器的栅极直流偏压，改善了放大器工作过程中出现的增益压缩与相位失真的问题。并联相接的第二晶体管(1051)相比单个晶体管而言，可以减小放大器末级的输入阻抗，从而一定程度上提高放大器的线性度。同时在器件尺寸选择方面，第一晶体管(1041)、第二晶体管(1051)、第三晶体管(1061)通过栅指数逐级增加从而构成的锥形拓扑也有助于高线性度低噪声放大器的实现；以上方法的共同作用最终显著地提升了放大器整体的线性度，并且所有设计均位于放大器的中后段布置实施，在提升低噪放线性度的同时并不会带来明显的噪声负担，减少增益压缩和相位失真对放大器电路的影响，为接收机提供平坦、稳定的增益。
(5)本发明第一级限幅电路(101)和第二级限幅电路(102)都采用相同的限幅电路以反向并联形式加载在主传输线上。放大器电路中的漏极直流偏置电路(1044)、(1054)、(1064)全部采用有源偏置结构替代传统的偏置电路，用电压去控制有源负载，以漏极微小的噪声负载牺牲为代价来提高低噪声放大器的稳定性，同时通过维持直流馈电的稳定来扩展放大器的整体带宽。
附图说明
图1为本发明实施例所公开的一种基于协同融合的高线性度限幅滤波低噪放芯片的三维布局图；
图2为本发明实施例所公开的一种基于协同融合的高线性度限幅滤波低噪放芯片的电路原理图；
图3为本发明实施例所公开的一种基于协同融合的高线性度限幅滤波低噪放芯片的设计原理框图；
图4为本发明实施例所公开的一种基于协同融合的高线性度限幅滤波低噪放芯片中等效π型输入匹配网络与肖特基二极管小信号等效电路，其中，图4(a)为等效π型输入匹配网络示意图，图4(b)为肖特基二极管小信号等效电路示意图；
图5为本发明实施例所公开的一种基于协同融合的高线性度限幅滤波低噪放芯片中两种自适应偏置电路原理图与基于二极管的自适应偏置电路的小信号等效电路模型图；
图6为本发明实施例所公开的一种基于协同融合的高线性度限幅滤波低噪放芯片中不同数目的二极管组合方式对限幅电路的功率容量与限幅效果影响的对比展示图；
图7为本发明实施例所公开的一种基于协同融合的高线性度限幅滤波低噪放芯片使用不同种类二极管组合的方式设计限幅电路对其噪声系数的影响结果对比展示图；
图8为本发明实施例所公开的一种基于协同融合的高线性度限幅滤波低噪放芯片采用不同线长的U型传输线对整体电路输入匹配的影响对比展示图；
图9为本发明实施例所公开的一种基于协同融合的高线性度限幅滤波低噪放芯片改变限幅器限幅枝节的小信号等效电容Ceq1与Ceq2对整体电路输入匹配的影响对比展示图；
图10为本发明实施例所公开的一种基于协同融合的高线性度限幅滤波低噪放芯片中采用不同线宽的U型传输线对整体电路输入匹配的影响对比展示图；
图11为本发明实施例所公开的一种基于协同融合的高线性度限幅滤波低噪放芯片采用不同的方式提升电路线性度时的结果对比展示图；
图12为本发明实施例所公开的一种基于协同融合的高线性度限幅滤波低噪放芯片的放大与滤波效果展示图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1和图2所示，本发明提供一种基于协同融合的高线性度限幅滤波低噪放芯片，包括设置于微波介质衬底108上的两级限幅电路以及两级限幅电路之后的三级级联低噪声放大器，两级限幅电路包括第一级限幅电路101、第二级限幅电路102以及两级限幅电路之间的U型传输线103，三级级联低噪声放大器包括第一级放大电路104、第二级放大电路105与第三级放大电路106，第一级限幅电路101、第二级限幅电路102均并联在U型传输线103的两侧，U型传输线103、第一级放大电路104、第二级放大电路105及第三级放大电路106顺序排列且通过传输线连接；芯片的输入端口和输出端口均采用GSG形式，并采用GaAs pHEMT工艺，微波介质衬底108的材料为GaAs，厚度为0.1mm，介电常数为12.9、插损角正切为0.001。当芯片处于瞬态限幅状态时，两级限幅电路用于反射高功率入射信号和降低限幅输出电平，当芯片处于稳态时，两级限幅电路作为后续三级级联低噪声放大器的π型输入匹配网络，允许输入信号通过并传递到三级级联低噪声放大器。
继续参阅图1和图2，第一级限幅电路101包括一组反并联的肖特基二极管串联枝节1011，肖特基二极管串联枝节1011的一端并联连接在U型传输线103上，另一端通过传输线与接地焊盘相连；第二级限幅电路102包含两个反并联的肖特基二极管1021，两个肖特基二极管1021均有一个端口被并联连接在U型传输线103上，另一端口则通过传输线与接地焊盘相连。如图2，一组反并联的肖特基二极管串联枝节1011为二极管D1至二极管D4，U型传输线103为TL1，两个反并联的肖特基二极管1021为二极管D5和D6，器件之间的连接关系在以上进行了描述，更为详细的连接关系并非本发明的主要改进点，具体参阅图2，在此不做赘述。反并联的肖特基二极管串联枝节1011通过多个肖特基二极管串联堆叠的方式增大击穿电压以提升限幅电路的稳态功率容量，同时上下两条肖特基二极管枝节通过反向并联的方式来减小导通电阻，增大反射功率以提升限幅电路的瞬态功率容量。肖特基二极管的总关态电容与U型传输线103的等效电感组成低噪声放大器的π型输入匹配网络，其中输入匹配状况的调节通过改变限幅器级间U型传输线103的长度与宽度来实现。限幅器作为低噪声放大器的输入匹配电路可以简化限幅器与低噪放的融合设计流程，在二者级联过程中不必设计新的匹配网络从而减小额外噪声源与非线性的引入，提高融合电路的噪声表现与线性度，同时减小电路尺寸。
如图3所示，限幅滤波低噪声放大器电路中，由第一级限幅电路101、第二级限幅电路102与U型传输线103组成的限幅电路部分不仅可以反射高功率微波信号，还可以作为后续低噪声放大器的π型输入匹配网络，实现了限幅器与低噪声放大器的协同融合设计，两级限幅电路之间的U型传输线103作为级间阻抗变换器实现阻抗变换以提升限幅隔离度，同时该传输线可等效为一段串联电感与两级限幅电路的等效电容组成低噪声放大器的等效π型输入匹配网络，使得限幅器在实现限幅功能的同时整体作为放大器的输入匹配网络工作；第一级限幅电路101中的肖特基二极管处于稳态时会承受相应的反向偏置电压，采用多个肖特基二极管串联的方式可以提升总击穿电压，限幅电路稳态时，所述第一级限幅电路101的稳态功率容量计算公式为：
其中，Z0为主传输线的特性阻抗，NS为第一级限幅电路101中肖特基二极管串联枝节1011中串联堆叠的二极管的数目，VBR为二极管的击穿电压。肖特基二极管串联枝节1011通过串联堆叠2个肖特基二极管提升击穿电压NSVBR，从而提升稳态功率容量。
第一级限幅电路101中多个肖特基二极管串联提升击穿电压的同时也增大了总导通电阻，从而导致输出功率提升，此外，起限阈值电平也相应提升。所述第二级限幅电路102采用单个肖特基二极管的反向并联结构，减小限幅电路的导通电阻，第二级限幅电路102输出功率的公式为：
其中，R'on为第二级限幅电路102总导通电阻，Pin为第二级限幅电路102的入射功率，即第一级限幅电路101的输出功率。第二级限幅电路102通过减小导通电阻，降低限幅电路的输出功率。
继续参阅图1和图2，所述第一级放大电路104包括第一晶体管1041、源极负反馈接地电感1042、第一栅极直流偏置电路1043、第一漏极直流偏置电路1044、隔离直流电容1045以及第一级间RC储能网络1046，U型传输线103的首尾两端则分别与信号焊盘107以及隔离直流电容1045的一端相连；源极负反馈接地电感1042的一端通过传输线与接地焊盘相连，另一端则通过传输线直接与第一晶体管1041的源极相连，隔离直流电容1045的另一端以及第一栅极直流偏置电路1043的一端通过传输线与第一晶体管1041的栅极相连形成偏置路径，第一栅极直流偏置电路1043的另一端通过传输线与栅极馈电焊盘相连提供直流偏置电压Vg1；第一漏极直流偏置电路1044的一端通过传输线与第一晶体管1041的漏极相连形成偏置路径，第一漏极直流偏置电路1044的另一端通过传输线与漏极馈电焊盘相连提供直流偏置电压Vd1；第一级间RC储能网络1046的一端通过传输线与第一漏极直流偏置电路1044的一端以及第一晶体管1041的漏极相连接，第一级间RC储能网络1046的另一端通过传输线与第二级放大电路105相连接并把信号向后传递。
图2中第一晶体管1041为晶体管M1，源极负反馈接地电感1042为电感Ls，隔离直流电容1045为电容C1，所述第一栅极直流偏置电路1043包括电感L1以及电容C2，所述电感L1的一端与第一晶体管1041的栅极连接，电感L1的另一端与电容C2的一端连接且提供直流偏置电压Vg1，电容C2的另一端接地；第一漏极直流偏置电路1044包括电感L2、晶体管M5、电阻R1以及电容C3，所述电感L2的一端与第一晶体管1041的漏极连接，电感L2的另一端与晶体管M5的源极连接，晶体管M5的栅极通过电阻R1与其漏极以及电容C3的一端连接并提供直流偏置电压Vd1，电容C3的另一端接地；第一级间RC储能网络1046包括电阻R2以及电容C4，电阻R2的一端以及电容C4的一端以及第一晶体管1041的漏极连接，电阻R2的另一端以及电容C4的另一端通过传输线与第二级放大电路105相连接。源极负反馈接地电感1042与第一级间RC储能网络1046用于让放大器的输入阻抗点更加接近低噪声放大器的最佳噪声阻抗匹配点以获得良好的噪声表现，通过阻抗调节与级间失配的方式降低输入匹配网络的复杂程度，从而方便限幅器电路更好地接替并承担输入匹配网络的功能。
继续参阅图1和图2，所述第二级放大电路105包括一组并联相接的第二晶体管1051、一条RLC并联反馈环路1052、第二栅极直流偏置电路1053、第二漏极直流偏置电路1054和第二级间RC储能网络1055，两个完全相同的第二晶体管1051的栅极与栅极相接，漏极与漏极相接，源极均接地，从而完成并联相接；RLC并联反馈环路1052的两侧分别通过传输线与并联相接的第二晶体管1051的栅极及漏极相接形成反馈路径；第二栅极直流偏置电路1053的一端通过传输线与并联相接的第二晶体管1051的栅极相连形成偏置路径，第二栅极直流偏置电路1053的另一端通过传输线与栅极馈电焊盘相连提供直流偏置电压Vg2；第二漏极直流偏置电路1054的一端通过传输线与并联相接的第二晶体管1051的漏极相连形成偏置路径，第二漏极直流偏置电路1054的另一端通过传输线与漏极馈电焊盘相连提供直流偏置电压Vd2；第二级间RC储能网络1055的一端通过传输线与第二漏极直流偏置电路1054的一端以及第二晶体管1051的漏极相连接，第二级间RC储能网络1055的另一端通过传输线与第三级放大电路106相连接并将信号向后传递。
图2中，一组并联相接的第二晶体管1051为晶体管M2和晶体管M3，所述RLC并联反馈环路1052包括电阻Rf、电感Lf及电容Cf，电阻Rf的一端与并联相接的第二晶体管1051的栅极连接，电阻Rf的另一端通过传输线与电感Lf的一端连接，电感Lf的另一端通过电容Cf与并联相接的第二晶体管1051的漏极连接；第二栅极直流偏置电路1053包括电感L3以及电容C5，电感L3的一端与并联相接的第二晶体管1051的栅极连接，电感L3的另一端与电容C5的一端连接并提供直流偏置电压Vg2，电容C5的另一端接地；第二漏极直流偏置电路1054包括电感L4、晶体管M6、电阻R3以及电容C6，电感L4的一端与并联相接的第二晶体管1051的漏极连接，电感L4的另一端与晶体管M6的源极连接，晶体管M6的栅极通过电阻R3与其漏极以及电容C6的一端连接并提供直流偏置电压Vd2，电容C6的另一端接地；第二级间RC储能网络1055包括电阻R4以及电容C7，电阻R4的一端以及电容C7的一端与第二晶体管1051的漏极连接，电阻R4的另一端以及电容C7的另一端通过传输线与第三级放大电路106相连接。RLC并联反馈环路1052的存在可以有效地调整放大器各级的增益-频率曲线的斜率，通过选取合适的元件值改变放大器第二级的增益-频率曲线斜率进而获得整体良好且平坦的增益响应；并联相接的第二晶体管1051相比单个晶体管而言，可以减小放大器末级的输入阻抗，从而一定程度上提高放大器的线性度。同时在器件尺寸选择方面，第一晶体管1041、第二晶体管1051、第三晶体管1061的栅指数逐级增加从而不断提高晶体管的横截面尺寸构成锥形拓扑，结合放大器的线性度级联公式可知此锥形拓扑有助于高线性度低噪声放大器的实现。其中，本实施例中提及的各个晶体管均采用高电子迁移率晶体管。
继续参阅图1和图2，所述第三级放大电路106包括一个第三晶体管1061、栅极自适应偏置网络1062、基于二极管的自适应偏置电路1063、第三漏极直流偏置电路1064以及输出端隔离直流电容1065，栅极自适应偏置网络1062的一端通过传输线与第三晶体管1061的栅极以及第二级间RC储能网络1055的另一端相连形成偏置路径，栅极自适应偏置网络1062的另一端通过传输线与栅极馈电焊盘相连提供直流偏置电压Vg3；基于二极管的自适应偏置电路1063一端通过传输线与第三晶体管1061的栅极相连形成栅极电压补偿路径，基于二极管的自适应偏置电路1063的另一端通过传输线与接地焊盘相连；第三漏极直流偏置电路1064的一端通过传输线与第三晶体管1061的漏极相连形成偏置路径，第三漏极直流偏置电路1064的另一端通过传输线与漏极馈电焊盘相连提供直流偏置电压Vd3；输出端隔离直流电容1065的一端通过传输线与第三晶体管1061的漏极相连，输出端隔离直流电容1065的另一端通过传输线直接与信号焊盘107相连。
图2中第三晶体管1061为晶体管M4，输出端隔离直流电容1065为电容C11，所述栅极自适应偏置网络1062包括晶体管M7、电阻R5、电容C8、电阻R6以及电感L5，晶体管M7的源极与第三晶体管1061的栅极以及第二级间RC储能网络1055的另一端连接，晶体管M7的栅极通过电阻R5与其漏极、电容C8的一端以及电阻R6的一端连接，电容C8的另一端接地，电阻R6的另一端与电感L5的一端连接，电感L5的另一端提供直流偏置电压Vg3；基于二极管的自适应偏置电路1063包括电感L6、电容C9、二极管D7以及电阻RG，电感L6的一端及电阻RG的一端均与第三晶体管1061的栅极连接，电感L6的另一端通过电容C9接地，电阻RG的另一端与二极管D7的阴极连接，二极管D7的阳极接地；第三漏极直流偏置电路1064包括电感L7、晶体管M8、电阻R7以及电容C10，电感L7的一端与第三晶体管1061的漏极连接，电感L7的另一端与晶体管M8的源极连接，晶体管M8的栅极通过电阻R7与其漏极以及电容C10的一端连接并提供直流偏置电压Vd3，电容C10的另一端接地。第一栅极直流偏置电路1043的设计过程中，通过对直流偏置电感L1与旁路电容C2的合理取值，使旁路电容C2与直流偏置电感L1谐振并在放大器的通带左侧引入一个传输零点，同时对基于二极管的自适应偏置电路1063作出改进，通过并联小的螺旋电感L6的方式在放大器的通带右侧引入一个传输零点，两个传输零点的引入可以进一步实现滤波功能与限幅、放大功能的融合，在减小接收链路整体尺寸的基础上提高电路的抗干扰能力。相比于传统的限幅低噪声放大器和滤波低噪声放大器，该拓扑可以显著减小电路的插入损耗和电路面积，并实现多种功能的协同设计，符合当下无线通信系统对射频接收链路小型化、高线性度、低插损、多功能协同设计的需求。栅极自适应偏置网络1062与基于二极管的自适应偏置电路1063用于改善放大器工作过程中出现的增益压缩与相位失真问题，随着输入功率的增加，通过逐渐增加晶体管1061的栅极-源极直流偏置电压Vgs并提供正相位失真，同时利用大的串联电阻放大基于二极管的自适应偏置电路1063中二极管的微小反偏电流以进一步弥补末级放大器的栅极直流偏压最终显著提升放大器整体的线性度。
通过以上对三级级联低噪声放大器的具体结构的描述可知，三级级联低噪声放大器采用了源极负反馈结构、RLC并联反馈结构、基于二极管与晶体管的自适应偏置网络、级间RC储能网络、有源偏置结构。源极负反馈结构用于改善低噪声放大器的输入匹配，使得输入阻抗更加接近放大器的理想最低噪声阻抗匹配点。RLC并联反馈结构用于改变低噪声放大器各级的增益斜率，使得放大器整体的增益曲线平坦且稳定。基于二极管与晶体管的自适应偏置网络用于改善放大器电路的增益压缩与相位失真，维持放大器末级晶体管的栅极偏压稳定从而提高整体电路的线性度。级间RC储能网络通过级间失配令放大器输入阻抗更加接近放大器的理想最低噪声阻抗匹配点，加强放大器的输入匹配程度。有源偏置结构采用电压去控制有源负载，以漏极微小的噪声负载牺牲为代价通过维持直流馈电的稳定来扩展放大器的带宽，同时提高低噪声放大器的稳定性。除此之外，基于二极管的自适应偏置电路与一小电感并联谐振，在放大器工作带宽的右侧产生高频零点，结合放大器直流偏置电路中偏置电感与旁路电容谐振所产生的放大器工作带宽的左侧的低频零点，最终实现滤波功能与限幅低噪放芯片的融合。
如图4(a)和图4(b)所示，第一级限幅电路101中的肖特基二极管串联枝节在小信号时等效为其对应的关态电容Ceq1；第二级限幅电路102中的一组反并联肖特基二极管在小信号时等效为其对应的关态电容Ceq2；两级限幅电路之间的U型传输线103在小信号时等效为一个感值可调的串联电感Leq1，以上两个等效并联接地电容与等效串联电感组成了后续低噪声放大器的π型输入匹配网络。
如图5所示，对基于二极管的自适应偏置电路1063，通过并联谐振支路的方式在放大器的通带右侧引入一个传输零点，两个传输零点的引入可以进一步实现滤波功能与限幅、放大功能的融合。其中，反向并联接地二极管在小信号时等效为其对应的关态电容Ceq3会与串联的一小段传输线等效电感发生谐振作用。此外，随着输入功率的不断增大，二极管的微小反偏电流IG借由串联电阻RG放大之后用于弥补放大器末级晶体管的栅极偏压，改善增益压缩情况进而提升放大器整体的线性度。
如图6所示，提供了基于协同融合的高线性度限幅滤波低噪声放大器芯片的具有不同肖特基二极管串联枝节数目的限幅电路的功率容量结果对比展示图；显示了所提出的限幅电路可以在保持足够功率容量的前提下选择限幅器各级合适的二极管串联数量，从而进一步减小不必要的噪声与非线性来源。其中，NS为第一级限幅电路101中肖特基二极管串联枝节1011中串联堆叠的二极管的数目，NP为第二级限幅电路102中肖特基二极管串联枝节1021中串联堆叠的二极管的数目。
如图7所示，提供了基于协同融合的高线性度限幅滤波低噪声放大器芯片采用不同种类的二极管设计限幅器时的整体噪声表现对比；通过不同的限幅器实现方式对比，可以得到相比使用PIN二极管限幅器或混合形式的限幅器，由肖特基二极管实现的限幅器能提供更低的噪声表现，减小限幅器的引入给低噪声放大器带来的噪声负担。
如图8-图10所示，提供了基于协同融合的高线性度限幅滤波低噪声放大器芯片的采用不同线长、线宽的U型传输线或改变限幅器限幅枝节的小信号等效电容Ceq1与Ceq2对整体电路输入匹配的影响对比展示图；显示了通过改变线长、线宽来改变U型传输线的等效电感，或是改变限幅器限幅枝节的小信号等效电容均可以有效调整低噪声放大器的输入匹配情况，从而证明相比于传统的借助级间匹配电路完成电路融合的方式，基于肖特基二极管的限幅器完全可以作为低噪放的输入匹配网络，在减小芯片尺寸的同时并不会引入额外的噪声源与非线性。
如图11所示，提供了基于协同融合的高线性度限幅滤波低噪声放大器芯片采用不同的方式提升电路线性度时的结果对比；通过对线性度提升效果的汇总与对比，显示了提出的限幅滤波低噪声放大器具有良好的线性度。
如图12所示，提供了基于协同融合的高线性度限幅滤波低噪声放大器芯片的放大与滤波效果展示图，显示了提出的高线性度限幅滤波低噪声放大器具有良好的放大与滤波性能。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种基于协同融合的高线性度限幅滤波低噪放芯片，其特征在于，包括两级限幅电路以及两级限幅电路之后的三级级联低噪声放大器，两级限幅电路包括第一级限幅电路(101)、第二级限幅电路(102)以及两级限幅电路之间的U型传输线(103)，三级级联低噪声放大器包括第一级放大电路(104)、第二级放大电路(105)与第三级放大电路(106)，第一级限幅电路(101)、第二级限幅电路(102)均并联在U型传输线(103)的两侧，U型传输线(103)、第一级放大电路(104)、第二级放大电路(105)及第三级放大电路(106)顺序排列且通过传输线连接；当芯片处于瞬态限幅状态时，两级限幅电路用于反射高功率入射信号和降低限幅输出电平，当芯片处于稳态时，两级限幅电路作为后续三级级联低噪声放大器的π型输入匹配网络，允许输入信号通过并传递到三级级联低噪声放大器。
2.根据权利要求1所述的一种基于协同融合的高线性度限幅滤波低噪放芯片，其特征在于，第一级限幅电路(101)包括一组反并联的肖特基二极管串联枝节(1011)，肖特基二极管串联枝节(1011)的一端并联连接在U型传输线(103)上，另一端通过传输线与接地焊盘相连；第二级限幅电路(102)包含两个反并联的肖特基二极管(1021)，两个肖特基二极管(1021)均有一个端口被并联连接在U型传输线(103)上，另一端口则通过传输线与接地焊盘相连。
3.根据权利要求2所述的一种基于协同融合的高线性度限幅滤波低噪放芯片，其特征在于，所述第一级限幅电路(101)的稳态功率容量计算公式为：
其中，Z0为主传输线的特性阻抗，NS为第一级限幅电路(101)中肖特基二极管串联枝节(1011)中串联堆叠的二极管的数目，VBR为二极管的击穿电压。
4.根据权利要求3所述的一种基于协同融合的高线性度限幅滤波低噪放芯片，其特征在于，所述第二级限幅电路(102)的输出功率公式为：
其中，R'on为第二级限幅电路(102)总导通电阻，Pin为第二级限幅电路(102)的入射功率，即第一级限幅电路(101)的输出功率。
5.根据权利要求2所述的一种基于协同融合的高线性度限幅滤波低噪放芯片，其特征在于，所述第一级放大电路(104)包括第一晶体管(1041)、源极负反馈接地电感(1042)、第一栅极直流偏置电路(1043)、第一漏极直流偏置电路(1044)、隔离直流电容(1045)以及第一级间RC储能网络(1046)，U型传输线(103)的首尾两端则分别与信号焊盘(107)以及隔离直流电容(1045)的一端相连；源极负反馈接地电感(1042)的一端通过传输线与接地焊盘相连，另一端则通过传输线直接与第一晶体管(1041)的源极相连，隔离直流电容(1045)的另一端以及第一栅极直流偏置电路(1043)的一端通过传输线与第一晶体管(1041)的栅极相连形成偏置路径，第一栅极直流偏置电路(1043)的另一端通过传输线与栅极馈电焊盘相连提供直流偏置电压Vg1；第一漏极直流偏置电路(1044)的一端通过传输线与第一晶体管(1041)的漏极相连形成偏置路径，第一漏极直流偏置电路(1044)的另一端通过传输线与漏极馈电焊盘相连提供直流偏置电压Vd1；第一级间RC储能网络(1046)的一端通过传输线与第一漏极直流偏置电路(1044)的一端以及第一晶体管(1041)的漏极相连接，第一级间RC储能网络(1046)的另一端通过传输线与第二级放大电路(105)相连接并把信号向后传递。
6.根据权利要求5所述的一种基于协同融合的高线性度限幅滤波低噪放芯片，其特征在于，所述第一栅极直流偏置电路(1043)包括电感L1以及电容C2，所述电感L1的一端与第一晶体管(1041)的栅极连接，电感L1的另一端与电容C2的一端连接且提供直流偏置电压Vg1，电容C2的另一端接地；第一漏极直流偏置电路(1044)包括电感L2、晶体管M5、电阻R1以及电容C3，所述电感L2的一端与第一晶体管(1041)的漏极连接，电感L2的另一端与晶体管M5的源极连接，晶体管M5的栅极通过电阻R1与其漏极以及电容C3的一端连接并提供直流偏置电压Vd1，电容C3的另一端接地；第一级间RC储能网络(1046)包括电阻R2以及电容C4，电阻R2的一端以及电容C4的一端以及第一晶体管(1041)的漏极连接，电阻R2的另一端以及电容C4的另一端通过传输线与第二级放大电路(105)相连接。
7.根据权利要求5所述的一种基于协同融合的高线性度限幅滤波低噪放芯片，其特征在于，所述第二级放大电路(105)包括一组并联相接的第二晶体管(1051)、一条RLC并联反馈环路(1052)、第二栅极直流偏置电路(1053)、第二漏极直流偏置电路(1054)和第二级间RC储能网络(1055)，两个完全相同的第二晶体管(1051)的栅极与栅极相接，漏极与漏极相接，源极均接地，从而完成并联相接；RLC并联反馈环路(1052)的两侧分别通过传输线与并联相接的第二晶体管(1051)的栅极及漏极相接形成反馈路径；第二栅极直流偏置电路(1053)的一端通过传输线与并联相接的第二晶体管(1051)的栅极相连形成偏置路径，第二栅极直流偏置电路(1053)的另一端通过传输线与栅极馈电焊盘相连提供直流偏置电压Vg2；第二漏极直流偏置电路(1054)的一端通过传输线与并联相接的第二晶体管(1051)的漏极相连形成偏置路径，第二漏极直流偏置电路(1054)的另一端通过传输线与漏极馈电焊盘相连提供直流偏置电压Vd2；第二级间RC储能网络(1055)的一端通过传输线与第二漏极直流偏置电路(1054)的一端以及第二晶体管(1051)的漏极相连接，第二级间RC储能网络(1055)的另一端通过传输线与第三级放大电路(106)相连接并将信号向后传递。
8.根据权利要求7所述的一种基于协同融合的高线性度限幅滤波低噪放芯片，其特征在于，所述RLC并联反馈环路(1052)包括电阻Rf、电感Lf及电容Cf，电阻Rf的一端与并联相接的第二晶体管(1051)的栅极连接，电阻Rf的另一端通过传输线与电感Lf的一端连接，电感Lf的另一端通过电容Cf与并联相接的第二晶体管(1051)的漏极连接；第二栅极直流偏置电路(1053)包括电感L3以及电容C5，电感L3的一端与并联相接的第二晶体管(1051)的栅极连接，电感L3的另一端与电容C5的一端连接并提供直流偏置电压Vg2，电容C5的另一端接地；第二漏极直流偏置电路(1054)包括电感L4、晶体管M6、电阻R3以及电容C6，电感L4的一端与并联相接的第二晶体管(1051)的漏极连接，电感L4的另一端与晶体管M6的源极连接，晶体管M6的栅极通过电阻R3与其漏极以及电容C6的一端连接并提供直流偏置电压Vd2，电容C6的另一端接地；第二级间RC储能网络(1055)包括电阻R4以及电容C7，电阻R4的一端以及电容C7的一端与第二晶体管(1051)的漏极连接，电阻R4的另一端以及电容C7的另一端通过传输线与第三级放大电路(106)相连接。
9.根据权利要求7所述的一种基于协同融合的高线性度限幅滤波低噪放芯片，其特征在于，所述第三级放大电路(106)包括一个第三晶体管(1061)、栅极自适应偏置网络(1062)、基于二极管的自适应偏置电路(1063)、第三漏极直流偏置电路(1064)以及输出端隔离直流电容(1065)，栅极自适应偏置网络(1062)的一端通过传输线与第三晶体管(1061)的栅极以及第二级间RC储能网络(1055)的另一端相连形成偏置路径，栅极自适应偏置网络(1062)的另一端通过传输线与栅极馈电焊盘相连提供直流偏置电压Vg3；基于二极管的自适应偏置电路(1063)一端通过传输线与第三晶体管(1061)的栅极相连形成栅极电压补偿路径，基于二极管的自适应偏置电路(1063)的另一端通过传输线与接地焊盘相连；第三漏极直流偏置电路(1064)的一端通过传输线与第三晶体管(1061)的漏极相连形成偏置路径，第三漏极直流偏置电路(1064)的另一端通过传输线与漏极馈电焊盘相连提供直流偏置电压Vd3；输出端隔离直流电容(1065)的一端通过传输线与第三晶体管(1061)的漏极相连，输出端隔离直流电容(1065)的另一端通过传输线直接与信号焊盘(107)相连。
10.根据权利要求9所述的一种基于协同融合的高线性度限幅滤波低噪放芯片，其特征在于，所述栅极自适应偏置网络(1062)包括晶体管M7、电阻R5、电容C8、电阻R6以及电感L5，晶体管M7的源极与第三晶体管(1061)的栅极以及第二级间RC储能网络(1055)的另一端连接，晶体管M7的栅极通过电阻R5与其漏极、电容C8的一端以及电阻R6的一端连接，电容C8的另一端接地，电阻R6的另一端与电感L5的一端连接，电感L5的另一端提供直流偏置电压Vg3；基于二极管的自适应偏置电路(1063)包括电感L6、电容C9、二极管D7以及电阻RG，电感L6的一端及电阻RG的一端均与第三晶体管(1061)的栅极连接，电感L6的另一端通过电容C9接地，电阻RG的另一端与二极管D7的阴极连接，二极管D7的阳极接地；第三漏极直流偏置电路(1064)包括电感L7、晶体管M8、电阻R7以及电容C10，电感L7的一端与第三晶体管(1061)的漏极连接，电感L7的另一端与晶体管M8的源极连接，晶体管M8的栅极通过电阻R7与其漏极以及电容C10的一端连接并提供直流偏置电压Vd3，电容C10的另一端接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410493295.4A CN118232849A (zh) | 2024-04-23 | 2024-04-23 | 一种基于协同融合的高线性度限幅滤波低噪放芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410493295.4A CN118232849A (zh) | 2024-04-23 | 2024-04-23 | 一种基于协同融合的高线性度限幅滤波低噪放芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118232849A true CN118232849A (zh) | 2024-06-21 |
Family
ID=91506028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410493295.4A Pending CN118232849A (zh) | 2024-04-23 | 2024-04-23 | 一种基于协同融合的高线性度限幅滤波低噪放芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118232849A (zh) |
-
2024
- 2024-04-23 CN CN202410493295.4A patent/CN118232849A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5625894A (en) | Switch filter having selectively interconnected filter stages and ports | |
| CN106712725A (zh) | 一种基于单片微波集成电路的超宽带高增益低噪声放大器 | |
| CN112311340B (zh) | 一种基于开关电容阵列调控的毫米波可变增益功率放大器 | |
| CN206195723U (zh) | 一种基于单片微波集成电路的超宽带高增益低噪声放大器 | |
| WO2020199047A1 (zh) | 一种射频电路和可调变压器 | |
| CN107565912B (zh) | 一种具有干扰抑制的低噪声放大器电路 | |
| CN108322191B (zh) | 一种多频段低噪声放大器及放大方法 | |
| CN111431488A (zh) | 射频功率放大器及通信设备 | |
| CN113381713A (zh) | 一种基于可重构电感的双频段低噪声放大器 | |
| CN114567266A (zh) | 一种低功耗低噪声宽带放大器 | |
| CN116827274A (zh) | 一种宽带低噪声放大电路 | |
| CN115549601A (zh) | 一种Ka波段宽带低噪声放大器 | |
| CN117713702A (zh) | 一种低功耗低增益变化稳定性增强的低噪声放大器 | |
| US20120021713A1 (en) | Concurrent impedance and noise matching transconductance amplifier and receiver implementing same | |
| CN117978109A (zh) | 一种双频跨导提升技术、放大器、电子设备及控制方法 | |
| CN111884615B (zh) | 一种高阶宽带输入阻抗匹配网络及其应用 | |
| CN111030607B (zh) | 一种二维行波高增益宽带cmos功率放大器 | |
| CN116865691A (zh) | 具有带宽可重构技术的超宽带低噪声放大器 | |
| CN116683874A (zh) | 一种低噪声放大器 | |
| CN118232849A (zh) | 一种基于协同融合的高线性度限幅滤波低噪放芯片 | |
| CN116248056A (zh) | 低噪声放大器及射频接收机 | |
| CN215452892U (zh) | 一种宽带高效GaN内匹配功率管 | |
| CN112737525A (zh) | 一种宽带高效GaN内匹配功率管 | |
| CN111277223A (zh) | 一种具有干扰抑制的高阶耦合网络及其应用 | |
| CN219659679U (zh) | 低噪声放大器及其输入匹配电路、射频模组、射频芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |