CN118202474A - 用于处理光电器件的方法及光电器件 - Google Patents

Abstract

本发明涉及一种用于处理光电器件的方法，该光电器件在生长衬底(10)上设置有功能半导体层堆叠，其中有源层(30)布置在第一掺杂层(20)与第二掺杂层(31)之间。硬掩膜沉积在第二层(31)上并且被结构化，以使第二层(31)的表面区域(33)暴露，而暴露的表面区域(33)相对于第二层的在硬掩膜的剩余部分下方的表面凹陷，低至小于600nm。将掺杂剂扩散到第二层(31)的暴露区域处的材料中，以在暴露的表面区域(33)下方的有源层(30)的区域(60)内进行量子阱混合。至少在第二层(31)的未暴露区域(31a)上有第一接触材料(50)。

Description

用于处理光电器件的方法及光电器件

本发明涉及用于处理光电器件的方法以及光电器件。

背景技术

其发光表面的直径小于70μm并且低至1μm的光电器件被称为μ-LED。这样的μ-LED具有约1μm²至约100μm²的发光面积，并且被配置成发射蓝光、红光和绿光。特别地，用于发射红光的μ-LED面临若干挑战。其通常基于使用铟将带隙移位至较低能量的四元材料系统。诸如InGaAlP的四元系统中的铟引起电荷载流子相对大的扩散长度，这导致诸如上述μ-LED的较小器件中的侧壁边缘处增加的非辐射重组。

已经实施了各种措施来改善基于铟的红色μLED的光提取效率(LEE)和减少非辐射重组。另一问题涉及在将μLED的接触件焊接至背板时μLED的小占用面积。焊料的量非常小，但即使具有该小体积，焊接材料也可能沿着器件的侧壁爬行，引起短路。

本申请旨在解决上述问题中的一些，以改善小型光电器件的性能。

发明内容

改善光电器件的性能的一种方式基于Zn引起的量子阱混合。在该方法期间，Zn扩散到有源层的区域中，引起带隙能量改变。需要对掩膜层进行适当的定位并对处理进行控制，以确保量子阱混合在后续用于分离器件的区域中发生。尽管如此，虽然性能得到改善，但在MOVPE反应器中的处理时间、材料和成本仍然是关键因素，焊接材料的爬行问题也是如此。

发明人意识到，改变量子阱混合方法的参数，同时适当设计光电器件的功能层堆叠，可以进一步改善器件的效率，并减少焊料或胶爬行到侧壁上。在使用量子阱混合处理(QWI)的常规器件中，掺杂层的厚度(即，从掺杂层的表面至有源层)在约1000nm的范围内。在将Zn从暴露表面扩散到有源区中之前，用于去除硬掩膜的等离子体蚀刻处理通常也去除约10％至20％的掺杂层。

发明人现在提出，在扩散步骤之前进一步减小掺杂层的厚度，使得从表面至有源区的距离小于原始厚度的60％。刻意减小的厚度使得Zn在到达有源区之前扩散得更快。此外，减少了Zn或一般地任何掺杂剂的总量。还令人惊讶地观察到的是，尽管硬掩膜的剩余部分下方的材料的侧壁被暴露，但与在应用常规QWI技术时Zn的横向扩散相比，硬掩膜下方的总体不期望的Zn横向扩散仍然较低。

减小的厚度可以在小于600nm的范围内，并且在200nm至500nm的范围内。减小的厚度可能使顶表面处的载流子泄漏增加，这可以通过附加的钝化或其他处理步骤来部分解决。尽管如此，厚度的下限在小于100nm的范围内，即，约50nm处。掺杂层的最佳剩余厚度依赖于其他因素，例如掺杂曲线、掺杂材料以及其他参数。对于关于其期望亮度和可靠性进行设计的每个器件，最佳厚度可以不同。

经调整的去除掺杂层中的材料的处理步骤还提供了较大的阶梯，该阶梯有助于防止焊接材料爬行到稍后的器件的侧壁上，使附加蚀刻步骤被淘汰以实现相同效果。

发明人提出了一种用于处理光电器件的方法，该光电器件在生长衬底上设置有功能半导体层堆叠。层堆叠包括被配置成用于发光的有源层，该有源层布置在第一掺杂层与第二掺杂层之间。第二掺杂层包含特别地适于使电荷载流子沿着用于发光的区域分布的特定厚度。硬掩膜被沉积在第二层上并且随后被结构化，以使第二层的表面区域暴露。在这方面，结构化引起暴露的表面区域相对于第二层的在硬掩膜剩余部分下方的表面凹陷。凹陷被调整成使得第二层的在暴露的表面区域处的材料的剩余厚度小于600nm，并且特别地在200nm与500nm之间。

减小的厚度使得能够以更少的所需材料来进行改善的量子阱混合处理。将掺杂剂扩散到第二层的暴露区域处的材料中，以在暴露的表面区域下方的有源层的区域内进行量子阱混合。然后，至少在第二层的未暴露区域上沉积第一接触材料。

减小的厚度使得量子阱混合处理能够实现对深度和扩散时间的更好控制。另外，由于所需的扩散深度减小，因此需要较少材料。作为令人惊讶的副作用，观察到的是，Zn到硬掩模的剩余部分下方的区域中的横向扩散也减少了。这有一些好处，因为Zn改变整体掺杂水平，并且可能干扰器件的电气参数。另外，由于横向扩散减小，因此可以更好地限定发生量子阱混合的区域，并且扩散曲线变得锐利。

在一些实例中，暴露区域中的剩余厚度为整体厚度的一定百分比，并且例如可以在5％与50％之间、并且特别地10％与40％之间的范围内。其也可以依赖于长宽比，即，凹陷的深度相对于凹陷的直径的比。在一些方面中，长宽比可以小于1，但该长宽比大于常规技术中的长宽比，在常规技术中，深度较小。在这方面，可以减小两个邻近功能层堆叠之间的距离，因此使量子阱混合区消耗较少的空间。

一些方面涉及扩散处理本身。例如，可以在第一温度下将Zn作为掺杂剂沉积在暴露的表面区域上。在下一步骤中，在第二温度下将掺杂剂扩散到第二层的材料中并且扩散到暴露的表面区域下方的有源层的区域中，第二温度高于第一温度。硬掩膜用作对Zn的扩散阻挡件，使得Zn不扩散到硬掩膜下方的第二层中。具有用于Zn的实际沉积和Zn到有源层中的扩散的两个或更多个处理步骤，提供了对扩散深度的更好控制。

在这方面，可以在各向同性处理中沉积掺杂剂例如Zn，使得Zn也沉积在硬掩膜下方的第二层的侧壁上。对于各向同性沉积处理，长宽比可能分别影响凹陷的侧壁上和主表面上的材料。尽管如此，这样的材料的厚度可以显著小于凹陷中的主表面上的Zn。替选地，可以使沉积和/或扩散处理为各向异性的，使得Zn或任何其他掺杂剂主要沉积和扩散到凹陷的主表面中，并从该凹陷的主表面到有源区中。

在一些其他方面中，将硬掩模结构化的步骤包括在硬掩模上沉积光致抗蚀剂层，并且随后将光致抗蚀剂结构化以去除光致抗蚀剂的部分。通过这样做，硬掩膜的一些区域被暴露，并且硬掩膜的材料在蚀刻处理中被去除。蚀刻处理还去除第二层的材料。在一些方面中，用于去除掩膜和第二层的材料的蚀刻处理是各向异性的处理，主要在竖直方向上进行蚀刻，而不在横向方向上进行蚀刻(或不显著)。可以使用合适的湿蚀刻或气相蚀刻来去除第二层的材料及硬掩膜。

在一些其他方面中，提供了生长衬底。生长衬底可以包括与功能层堆叠的层的晶格常数不同的晶格常数。在这种情况下，沉积一个或更多个牺牲层或其他层，以调整功能层堆叠的晶格的晶格常数。可以提出例如由高度掺杂GaN制成的牺牲层以更容易地调整晶格常数。在一些方面中，在生长衬底和/或牺牲层上沉积有电流分布层。电流分布层可以包括具有约40％至60％、例如55％的铝含量的GaAlP、GaAlN、InGaAlP或InGaAlN。

在电流分布层上沉积特别地为n掺杂的第一掺杂层，并且在第一掺杂层上生长有源层。然后，在有源层上沉积特别地为p掺杂的第二掺杂层。在这方面中，有源层可以包括多量子阱结构，分别地，该多量子阱结构具有多个交替的量子势垒层和量子阱层。量子阱层和势垒层可以包括不同的厚度。例如，量子阱层的厚度可以小于邻近量子势垒层的厚度。在任何情况下，有源区的各种层都可以包括在几纳米至约20nm的范围内的厚度。在一些实例中，量子势垒层包括具有在50％与100％之间的铝含量的InGaAlP或InGaAlN，而量子阱层包括具有在0％与40％之间的铝含量的InGaAlP或InGaAlN。较高的铝含量使四元材料系统中的带隙增加。

在施加第一接触材料之后，可以进一步处理功能层堆叠，以实现一个或更多个单独的光电器件。在一些实例中，例如通过将接触材料布置并固定在临时衬底上来重新接合功能层堆叠。被称为临时的该衬底也可以是最终衬底，并且可以包含若干功能。在任何情况下，在重新接合处理之后，生长衬底被完全或至少部分去除。在生长衬底上沉积有牺牲层的情况下，牺牲层也可以被去除。在一些实例中，牺牲层至少部分沉积在第一接触材料上，使得可以形成支承功能层堆叠的临时衬底材料柱。

在后续步骤中，将台面结构应用于功能层堆叠，以在两个未暴露区域之间的功能层堆叠材料中形成腔，其中，量子阱混合区域位于侧壁的边缘处。将功能层堆叠台面结构化将形成单独的、独立接触的光电器件。这些器件的侧壁通常通过结构化处理而呈锥形。然而，在一些实例中，对锥形化进行控制，以使得能够被形成p接触件和p反射器的后续层连贯覆盖。

在至少部分去除生长衬底之后，可以在第一掺杂层上施加第二接触材料。

另一方面涉及根据所提出的原理的光电器件，如初步概述的，竖直光电器件包括功能层堆叠，该功能层堆叠具有被配置成用于发光的有源层，该有源层布置在第一n掺杂层与第二p掺杂层之间。在第二p掺杂层的表面上布置有第一接触件。在第一n掺杂层的表面上施加有第二接触件。基于先前提出的处理方法，第二p掺杂层在第一接触件周围的区域相对于在第一接触件下方的第二p掺杂层凹陷，使得该区域的厚度小于600nm，并且特别地在100nm与500nm之间。

该增加的凹陷深度在光电器件附接到背板上时具有好处，这是因为防止了焊接材料爬行到侧壁上。在侧壁上爬行可能导致红色像素亮度减小，或者甚至由于电气短路而无法工作。所提出的器件改善，从而增加显示器的产量并减小整体成本。

在一些实例中，器件包括施加在第一接触件上的导电层，该导电层沿着侧壁延伸，并且部分延伸到第一接触件周围的凹陷区域的表面上。导电层可以包括ITO。尽管这样的层也在凹陷中延伸，但已经观察到的是，ITO层通常需要在半导体材料与ITO之间的特定层完全导电。这样的层包括经掺杂的GaAs，其也可以在量子阱混合处理期间用作硬掩膜。在一些其他实例中，在导电层上布置有金属层，该金属层特别地包括金。

由于台面结构化，因此可以使功能层堆叠的侧壁呈锥形，使得p掺杂层的占用面积总体上大于n掺杂层的占用面积。换句话说，在凹陷的水平处的p掺杂层的面积或大小大于n掺杂层的水平。在一些实例中，光电器件的直径沿发光方向减小。锥形侧壁在一些实例中覆盖有钝化层，或者过度生长有半导体材料。

在竖直光电器件的其他一些方面中，n掺杂层包括经掺杂的电流分布层。在诸如InGaAlP或InGaAlN的四元材料系统中，Al含量可以在40％至60％的范围内，特别地在55％的范围内。电流分布层可以邻近于第二接触件。第二接触件还可以包括外耦合结构，例如通过粗糙化或多孔化的表面，以改善有源层中产生的光的外耦合。

在其他一些方面中，光电器件包括量子阱混合区域，该量子阱混合区域在有源层的靠近于器件边缘的区域中。这些区域可以具有到第一接触件的突出部周围的横向延伸。换句话说，有源层的量子阱混合区域在第二p掺杂层的在第一接触件周围的区域(也就是说，相对于第一接触件凹陷的区域)下方延伸。

竖直光电器件的有源层可以包括多个交替的量子阱层和量子势垒层，量子势垒层具有高于量子阱层的铝含量。例如，势垒层的铝含量可以在50％至80％的范围内或者甚至在60％至100％之间的范围内，而量子阱层的铝含量低于50％，并且特别地低于40％。在一些实例中，量子阱层比量子势垒层薄。

附图说明

根据所提出的原理的另外的方面和实施方式将关于结合附图详细描述的各种实施方式和示例变得明显，在附图中：

图1示出了常规的功能层堆叠的侧视图；

图2A和图2B示出了根据本公开内容的一些方面进行处理的功能层堆叠的侧视图；

图3A至图3D示出了用于根据所提出的原理的一些方面来处理一个或更多个光电器件的若干步骤；

图4A至图4E示出了用于根据所提出的原理的一些方面来处理一个或更多个光电器件的其他步骤；

图5A和图5B示出了根据本公开内容的一些方面的重新接合并进一步处理具有增加的接触水平的光电器件的一些步骤；

图6示出了两个焊接的常规光电器件的侧视图；

图7示出了根据本公开内容的一些方面的具有增加的接触水平的两个焊接的光电器件的侧视图。

具体实施方式

下面的实施方式和示例公开了根据所提出的原理的不同方面及其组合。实施方式和示例并不总是按比例的。同样，不同的元件可能在尺寸方面被放大或缩小显示以强调各个方面。不言而喻，附图中所示的实施方式和示例的各个方面可以在不与根据本发明的原理相矛盾的情况下不费周折地彼此组合。一些方面示出了规则的结构或形式。应当注意，在实践中，可能出现与理想形式的细微差异和偏差，然而这不与本发明的构思相矛盾。

另外，各个附图和方面不一定以正确的大小示出，各个元件之间的比例也不必是基本上正确的。一些方面通过将其放大示出而被突出显示。然而，诸如“以上”、“上方”、“以下”、“下方”、“较大”、“较小”等的术语关于附图中的元件正确地表达。因此，可以基于附图推断元件之间的这样的关系。

图1示出了用于处理常规的光电器件的功能层堆叠。功能层堆叠在生长衬底10上生长，并且包括电流分布层15、n掺杂层20、有源层30和p掺杂层32。如图1所示，将硬掩膜40设置在p掺杂层32的顶部上，并且随后将硬掩膜40结构化。

因此，本示例中的功能层堆叠包括覆盖第二层32的部分31a的两个热掩膜区域40，而层32的暴露部分33因此没有被热掩膜层40覆盖。如图1所示，进行蚀刻处理以将硬掩膜40结构化，并且部分去除第二层32的半导体材料的部分。区域31a中未暴露的材料的小柱状结构保留在硬掩膜部分40的下方。这些部分31a的小侧壁直接相邻于第二层的暴露的表面区域定位。

在常规的量子阱混合技术中，去除第二层的暴露区域33中的材料形成了在几十纳米至几百纳米之间的范围内的小凹陷。因此，第二半导体层32在这些暴露区域中的剩余厚度仍然很大，并且在原始厚度的70％至90％之间的范围内。在Zn到暴露区域33下方的有源层30的部分中的扩散处理期间，掺杂剂竖直扩散穿过第二层的剩余材料并到有源区中。另外，发生小的横向扩散，导致沿未暴露区域31a邻近于凹陷的边缘增加的Zn掺杂剂浓度。

暴露区域33的表面与有源层30的部分之间增加的距离要求在整个处理时间期间严格控制扩散处理。除了严格的温度控制，作为掺杂剂的Zn的材料消耗量相当大，这是因为掺杂剂在第二层的暴露区域中的剩余材料内以及在有源层30的部分中沉积。先前进行的ICP蚀刻处理主要用于利用覆盖部分31a的硬掩膜40来限定p接触区域，并且限定各个p接触件周围的扩散区域。半导体层的剩余厚度在几百纳米的范围内，并且如以上说明的，为第二层的整体厚度的70％至90％。

图6示出了在将其布置并附接至显示器的背板之后的两个完成处理的常规光电器件。每个光电器件实现为竖直LED，其具有：邻近于背板的第一接触件55和40，以及在相对侧上的也形成发光表面的第二接触件80和81。如关于以下图5A和图5B所示，光电器件包含金、ITO和其他材料的各种接触层，以提供背板与有源层30之间的电接触。

如所示，焊接材料60位于背板与每个光电器件的第一接触件的底表面55之间。每个光电器件包括小凹陷，该凹陷由在量子阱混合步骤期间形成的先前蚀刻处理以及在进一步处理器件时的附加蚀刻处理期间引起。这产生了层55的(形成接触件的)最底部部分与邻近于该接触件的部分之间的阶梯。如由红圈所示，焊接材料可以沿着各个光电器件的侧壁爬行，并沿着侧壁与半导体层32电接触。虽然可以通过侧壁上的附加钝化层来防止这种情况下的电路短路，但在侧壁上爬行的焊接材料可能改变光电器件相应的光学行为和电学行为。该爬行由以下引起：背板上焊接材料60的量的轻微变化，以及在器件的制造期间，在将该器件定位在背板上时器件压力的轻微变化。

图2A示出了根据所提出的原理的对一个或更多个光电器件的处理方法的改进。图2B示出了处理结果的更详细的视图。与常规技术相比，用于去除硬掩膜40的部分的ICP或湿蚀刻处理被延长，使得在第二层32中形成明显的凹陷。换句话说，第二层31的材料从第二层的未暴露部分中去除，直至仅剩余几百纳米的第二层31或甚至更少的材料。

去除层32的附加材料将产生显著更大和更深的凹陷，并且在硬掩膜40下方的第二层的侧壁31a被暴露。第二层在这些区域33中的剩余厚度小于600nm，并且可以在从约100nm至约500nm的范围内。因此，在层33的总厚度为约一千纳米的情况下，剩余厚度在整体厚度H的10％至约50％或更少之间的范围内。

图2B示出了在ICP或湿蚀刻处理之后凹陷的更详细的视图。如所示，暴露的表面区域33与有源层30之间的层32厚度显著减小，而没有剩余任何厚度。凹陷的长宽比，即，其直径相对于其深度，比通过常规技术形成的凹陷大3倍至4倍。因此，硬掩膜40下方的区域31a的侧壁的部分被暴露。在本可视化示例中，侧壁非常陡峭，并且几乎竖直朝向有源层30。然而，蚀刻处理也可以产生锥形侧壁，并且可以被控制成遵循特定方向。这样使得能够获得在量子阱混合处理期间更受控的掺杂剂扩散长度和扩散深度。

图7示出了根据所提出的原理进行处理的用于显示器的两个光电器件。所述器件布置在背板上，其中焊接材料与各个器件的第一接触件的最底部层55接触。在本示例中，与图6所示的常规器件相比，与相应的第一接触件直接相邻的部分以大深度凹陷。因此，由于靠近于相应光电器件的边缘的半导体层31的厚度减小，因此通过各个凹陷提供了附加的空间。附加的空间在焊接材料60从背板挤出到邻近空间中期间用作备用贮存器。用于焊接材料60的备用贮存器防止焊料爬行到或被推动到光电器件的侧壁上。减小了电路短路的威胁，并且在很大程度上防止由光电器件的侧壁上的焊接材料引起的亮度下降。

图3A至图3D以及图4A至图4E示出了根据所提出的原理的一些方面的处理光电器件的方法的各种步骤。图3A示出了处理方法的初始步骤，其中设置生长衬底10。生长衬底10包括GaAs材料、蓝宝石或任何其他合适的生长材料。在一些实例中，生长衬底包括与后续生长的半导体层的晶格常数不同的晶格常数。设置了牺牲层或其他结构以补偿晶格失配。如图3A所呈现的，在生长衬底10上布置有第一电流分布层15。如上所指示的，电流分布层15可以包括这样的牺牲层和其他调整层，并且包括高度掺杂的半导体材料以提供所需的低电阻值。

在诸如InGaAlP或InGaAlN的四元半导体系统中，电流分布层15还可以包括约50％至60％、并且特别地约55％的铝含量。电流分布层15还提供了经平滑的表面。然后，如图3B所示，在电流分布层15上沉积有第一n掺杂半导体层20。n掺杂半导体层包括针对后续生长的有源层而调整的掺杂曲线，以确保电荷载流子良好地传输到有源层区域30中。n掺杂半导体层还包括不同的铝含量，以将带隙调整至期望的值。

在图3C中示出了用于形成有源层30的各种处理步骤。有源层30形成为多量子阱结构，该多量子阱结构包括多个交替的势垒层300和量子阱层301。在本示例中，示出了3个势垒层302量子层301。势垒层和量子阱层两者基于InGaAlP或InGaAlN材料，但包括不同的铝含量。例如，势垒层的铝含量在50％至70％或90％之间的范围内，而各个量子阱层包括约0％至40％的铝含量。因此，量子阱层的带隙由于增加的铝含量而小于势垒层相应的带隙。尽管在本示例中，有源层30形成为多量子阱结构，但本领域技术人员可以认识到，在不脱离所提出的原理的范围的情况下，有源层的其他形成是合适的。

在后续步骤中，在有源层30上沉积并生长p掺杂半导体材料31。与n掺杂半导体层20的生长类似，p掺杂半导体层31包括适合将电荷载流子传输到有源层30中的掺杂梯度或掺杂曲线。随后在p掺杂层31的顶表面上生长硬掩膜40。硬掩膜40包括GaAs或任何其他合适的材料。在一些情况下，硬掩膜40也是高度掺杂的，并且因此可以用作用于下方半导体层的导电接触层。GaAs材料将阻挡Zn扩散到下方的半导体材料中。

现在通过在硬掩模的顶表面上设置光致抗蚀剂层45来对硬掩模层40进行结构化。使光致抗蚀剂层45部分暴露，并且随后去除光致抗蚀剂层45，以使下方的硬掩膜的部分暴露。然后进行ICP或另一合适的蚀刻处理来去除暴露的硬掩膜部分。产生的结构在图4A中示出。

然而，如图4B所示，用于去除硬掩膜部分的蚀刻处理继续，使得第二半导体层31的暴露表面被蚀刻以形成第二层中的增大的凹陷。蚀刻处理继续，直到更靠近于有源区30的仅几百纳米的第二层保持完整。产生的凹陷深度显著大于常规蚀刻技术中的凹陷深度，并且可以使得在凹陷中，第二层整体厚度的约50％至约90％被去除。

在后续步骤中，进行沉积和扩散处理，其中以Zn作为用于量子阱混合处理的掺杂剂。图4C和图4D示出了用于实现量子阱混合的这种处理的两个替选方案。

在图4C中，掺杂剂Zn作为要沉积在第二层的暴露区域33的表面上的定向流被提供。掺杂剂沉积在表面上并直接扩散到第二层的材料中，并且随后扩散到暴露区域下方的有源层30的材料中。如图4C所示，掺杂剂也可以部分扩散到有源区下方的未掺杂层20中，但该处理通过调整相应的温度和处理时间以及掺杂剂浓度而被严格控制。在任何情况下，在第二层的暴露部分33下方的有源区域30的区域35中形成量子阱混合。

如所示，量子阱混合区域还在硬掩膜部分40下方轻微横向延伸，并且因此也覆盖硬掩膜下方的有源层30中的一小部分。另外，作为掺杂剂的Zn也横向扩散到硬掩膜部40下方的材料31a中，并引起靠近于侧壁的区域中的浓度梯度。

图4D示出了分别对于沉积处理和扩散处理、以及对于量子阱混合处理的替选方式。在该示例中，作为掺杂剂的Zn各向同性地形成在硬掩模40(本文中未示出)的顶表面上，以及第二层的凹陷中的暴露表面33上和层31a上的侧壁上。然而，在侧壁上沉积的厚度小于在凹陷的底表面上沉积的掺杂剂的厚度。作为掺杂剂的Zn在第一温度下发生沉积，该第一温度足够高以促进Zn在表面沉积，但第一温度太低不足以引发Zn扩散到第二层的材料中。

在后续步骤中，温度增加，使掺杂剂能够扩散到第二层的材料中并且随后扩散到相应凹陷下方的有源层30的部分中。使用两个或更多个不同的温度来区分沉积与扩散的该处理使得能够在量子阱混合处理期间更好地控制掺杂剂在有源区内的深度和浓度曲线。此外，扩散边缘(即，硬掩膜40下方的材料31a与量子阱混合区域35之间的界面)被更好地限定，并为相应的电荷载流子提供步进电位势垒。

现在图4E示出了光电器件和功能层堆叠的后续处理步骤。在该处理步骤中，准备功能层堆叠用于重新接合处理。为此目的，在硬掩膜40的剩余部分、各个第一接触件的侧壁以及量子阱混合区域60上沉积导电层50。导电层50包括ITO。在GaAs硬掩膜40上，ITO具有低界面电阻，并且特别地适于将电荷载流子注入到硬掩膜材料中。在量子阱混合部分上方的凹陷区域中，ITO层可以被去除或者被留下作为残余层。然后用牺牲材料填充凹陷，牺牲材料也覆盖导电层50的最顶部部分。本文中未示出的这些附加层随后被结构化，以形成用于在后续步骤中被分离的光电器件的支承柱。柱使得能够从衬底容易地移除各个光电器件并实现在显示器等的背板上的放置。在对牺牲层进行结构化和准备之后，将临时衬底10a附接至功能层堆叠，用于对光电器件进行进一步处理。

图5A示出了其中功能层堆叠被翻转使得功能层堆叠现在放置在临时衬底10A上的下一处理步骤的结果。在本示例中，生长衬底10现在被完全去除，以使底层的电流分布层15开放。在替选实施方式中，在生长衬底也可以用作电流传输层或电流分布层的情况下，生长衬底被减薄到相对小的水平。

另外，可以去除电流分布层15到生长衬底10之间的任何牺牲层。在后续步骤中，电流分布层15的顶部部分被各个接触层80和81覆盖，以提供与半导体材料的良好接触。接触层80和81包括用于层80的包含金和锗的合金，然后是透明的ITO层81。ITO层81的表面被粗糙化，以用作各个光电器件的发光表面。

在后续步骤中，ITO层81的各个最顶部表面被光致抗蚀剂层覆盖并且随后被结构化以形成功能层堆叠中的台面凹陷70。去除量子阱混合区域60上方的各个接触层80和81、电流分布层15以及半导体功能层堆叠的部分的材料。这将打开孔，并使得能够接触填充临时衬底10a与各个光电器件的第一接触件之间的凹陷的牺牲层。

产生的台面结构70包括具有朝向临时衬底10a减小的直径的锥形形状。现在钝化单独的光电器件的侧壁。在后续的选择性湿蚀刻步骤中，通过台面开口70去除第一接触层55与临时衬底10a之间的牺牲层，留下柱结构12。柱12支承光电器件，并且用作该器件的锚点。柱12包括相对低的粘合力，因此使得能够容易地移除各个光电器件。如图5B所概述的，第一接触件周围的部分以及硬掩膜部分40包括相对陡峭并且大的边缘，该边缘在量子阱混合的准备中由深度蚀刻处理引起。层55在这些区域中的表面与层10a的顶表面之间的距离轻微增大，使得能够在蚀刻过程中更容易并且更快地接触牺牲材料。增加距离还可以在器件剥离期间、特别是在剥离包括水平力分量的情况下减小损坏风险。

附图标记列表

10 生长衬底

12 支承柱

15 电流分布层

20 第一层

30 有源层，多量子阱结构

31 第二层

31a 未暴露区域，掩膜区域

32 第二层中的掺杂区域

33 第二层的暴露的表面区域

35 量子阱混合区域

40 硬掩膜，接触层

45 光致抗蚀剂层

50 导电层

55

60 焊接材料

70 腔

80 金层

81 ITO层

300 量子势垒层

301 量子阱区域。

Claims (19)

1.一种用于处理光电器件的方法，包括：

-在生长衬底(10)上设置功能半导体层堆叠，所述功能半导体层堆叠具有被配置成用于发光的有源层(30)，所述有源层(30)布置在第一掺杂层(20)与第二掺杂层(31)之间，所述第二掺杂层具有厚度；

-在所述第二层(31)上沉积硬掩膜；

-将所述硬掩膜结构化，以使所述第二层(31)的表面区域(33)暴露，而暴露的表面区域(33)相对于所述第二层的在所述硬掩膜的剩余部分下方的表面凹陷，并且所述第二层(31)的在暴露的表面区域(33)处的材料的剩余厚度小于600nm，并且特别地在200nm与500nm之间；

-将掺杂剂扩散到所述第二层(31)的暴露区域处的材料中，以在暴露的表面区域(33)下方的所述有源层(30)的区域(60)内进行量子阱混合；

-至少在所述第二层(31)的未暴露区域(31a)上施加第一接触材料(50)。

2.根据权利要求1所述的方法，其中，扩散掺杂剂的步骤包括：

-在第一温度下将Zn作为掺杂剂沉积在暴露的表面区域(33)上；

-在第二温度下将所述掺杂剂扩散到所述第二层(31)的材料中并且扩散到暴露的表面区域(33)下方的所述有源层(30)的区域中，所述第二温度高于所述第一温度。

3.根据权利要求1所述的方法，其中，扩散掺杂剂的步骤包括：将掺杂剂定向沉积到暴露的表面区域(33)上。

4.根据前述权利要求中的任一项所述的方法，其中，扩散掺杂剂的步骤包括：将掺杂剂沉积到所述第二层(32)的未暴露区域(31a)的侧壁上，其中，沉积在所述侧壁上的材料比沉积在暴露的表面区域(33)上的材料的厚度小。

5.根据前述权利要求中的任一项所述的方法，其中，将所述硬掩膜结构化的步骤包括：

-在所述硬掩膜(40)上沉积光致抗蚀剂层；

-将所述光致抗蚀剂结构化并去除所述光致抗蚀剂的部分；

-特别地通过蚀刻处理，去除所述硬掩膜(40)以及所述第二层的材料的暴露部分。

6.根据前述权利要求中的任一项所述的方法，其中，设置功能半导体包括：

-设置生长衬底(10)；

-在所述生长衬底上沉积电流分布层(15)；

-在所述电流分布层(15)上沉积特别地为n掺杂的所述第一掺杂层(20)；

-沉积所述有源层(30)；

-在所述有源层(30)上沉积特别地为p掺杂的所述第二掺杂层(31)。

7.根据前述权利要求中的任一项所述的方法，其中，沉积所述有源层(30)包括：沉积多个交替的量子阱层(301)和量子势垒层(300)。

8.根据权利要求7所述的方法，其中，所述量子势垒层包括具有在50％与100％之间、并且特别地在60％与95％之间的铝含量的InGaAlP或InGaAlN，以及所述量子阱层包括具有在0％与40％之间的铝含量的InGaAlP或InGaAlN。

9.根据前述权利要求中任一项所述的方法，还包括以下步骤：

-通过将所述接触材料布置在临时衬底上来重新接合所述功能层堆叠；

-至少部分去除所述生长衬底；

-将所述功能层堆叠台面结构化，以在两个未暴露区域(31a)之间的所述功能层堆叠的材料中形成腔(70)，其中，量子阱混合区域(60)位于所述侧壁的边缘处。

10.根据权利要求9所述的方法，其中，侧壁沿所述临时衬底的方向呈锥形。

11.根据前述权利要求中的任一项所述的方法，其中，重新接合的步骤包括：

-将牺牲层至少部分沉积在所述第一接触材料上，使得能够形成支承所述功能层堆叠的所述临时衬底材料的柱。

12.根据前述权利要求中的任一项所述的方法，其中，在至少部分去除所述生长衬底之后：

-在所述第一掺杂层(20)上施加第二接触材料(80，81)。

13.一种竖直光电器件，包括：

-功能层堆叠，所述功能层堆叠具有被配置成用于发光的有源层(30)，所述有源层(30)布置在第一n掺杂层(20)与第二p掺杂层之间(31)；

-第一接触件(40，50)，所述第一接触件(40，50)布置在所述第二p掺杂层(30)的表面上；

-第二接触件(80，81)，所述第二接触件(80，81)施加在所述第一n掺杂层(20)的表面上；

-其中，所述第二p掺杂层(30)在所述第一接触件(40)周围的区域相对于在所述第一接触件(40)下方的所述第二p掺杂层凹陷，使得所述区域的厚度小于600nm，并且特别地在100nm与500nm之间。

14.根据权利要求13所述的竖直光电器件，其中，在所述第一接触件上施加有导电层(50)，所述导电层沿着侧壁延伸，并且部分延伸到所述第一接触件周围的凹陷区域的表面上，其中，可选地，所述导电层(50)包括ITO。

15.根据权利要求14所述的竖直光电器件，其中，在所述导电层(50)上布置有金属层，所述金属层特别地包括金。

16.根据权利要求13至15中的任一项所述的竖直光电器件，其中，所述功能层堆叠的侧壁呈锥形，使得所述p掺杂层的占用面积总体上大于所述n掺杂层的占用面积。

17.根据权利要求13至16中的任一项所述的竖直光电器件，其中，所述n掺杂层(20)包括特别地邻近于所述第二接触件(80，81)的经掺杂的电流分布层(15)，所述电流分布层(15)具有在40％至60％的范围内、并且特别地在55％的范围内的Al含量。

18.根据权利要求13至17中的任一项所述的竖直光电器件，其中，所述光电器件包括量子阱混合区域，所述量子阱混合区域在所述有源层的靠近于所述器件的边缘的区域中。

19.根据权利要求13至18中的任一项所述的竖直光电器件，其中，所述有源层(30)包括多个交替的量子阱层和量子势垒层，所述量子势垒层具有高于所述量子阱层的铝含量。