CN118199782A

CN118199782A - 以太网报文分时调度方法、系统、存储介质及智能设备

Info

Publication number: CN118199782A
Application number: CN202410621395.0A
Authority: CN
Inventors: 罗峰; 朱奕安; 张周平; 陈志伟; 刘婷; 周杰; 廖泽琪; 朱磊; 童迎鹏
Original assignee: Nanchang Intelligent New Energy Vehicle Research Institute
Current assignee: Nanchang Intelligent New Energy Vehicle Research Institute
Priority date: 2024-05-20
Filing date: 2024-05-20
Publication date: 2024-06-14
Anticipated expiration: 2044-05-20
Also published as: CN118199782B

Abstract

本发明提供一种以太网报文分时调度方法、系统、存储介质及智能设备，包括：S1：使能DMA模块的时间槽功能，并根据数据流的发送周期T设置单个时间槽的长度；S2：获取时钟同步达到稳定状态后，MAC时钟与时间槽基准时钟的偏差；S3：根据上述偏差计算出报文发送的时间槽数值，使得该时间槽位于MAC时钟基准下发送周期T的起始位置。本发明通过DMA将报文从系统内存搬运至网卡外设，减小CPU的负载，提高系统的处理效率，其次，DMA的硬件特性允许对报文的搬运时间进行精确控制，确保报文严格按照预设时间进行发送，此外，与软件实现协议栈相比，本发明显著减少了编程复杂性，提高了开发效率。

Description

以太网报文分时调度方法、系统、存储介质及智能设备

技术领域

本发明属于通信技术的技术领域，具体地涉及一种以太网报文分时调度方法、系统、存储介质及智能设备。

背景技术

汽车电动化，网联化，智能化和共享化的发展对车载通信提出了更高的要求。车载时间敏感型网络（Time-sensitivenetworking，TSN）技术凭借自身的优势有望成为未来汽车的主流网络技术，目前市场上可用的微控制器单元（MCU）很少支持TSN标准中规定的分时调度机制，因此通常需要通过软件实现这些机制。

首先，软件方式的分时调度协议栈涉及高频率的查询时间操作，会占用大量的CPU资源，这意味着MCU上的其他任务会受到影响，可能需要牺牲其他任务的一部分性能来适应分时调度协议栈，如果MCU上同时运行了其他关键的控制任务，如传感器数据处理或通信任务，它们的响应时间和处理能力可能会下降，从而降低了整个系统的性能。

其次，软件方式实现分时调度可能会引入不可预测的延迟，因为MCU上运行的分时调度协议栈不是独立运行的，而是与其他任务一起由操作系统进行调度和管理。MCU上运行的其他任务可能会占用CPU资源，导致分时调度协议栈的任务无法及时执行，这可能会导致报文的发送时间不够稳定和精确，以至于报文在规定的时间窗口内无法准时发送，网络的行为将变得不可预测,这对于需要确保数据到达时间的关键应用来说是不可接受的，可能会导致严重后果。

此外，实现分时调度的软件协议栈通常需要复杂的编程和算法，这会增加开发和维护的复杂性，需要更多的开发时间和资源。

发明内容

为了解决上述技术问题，本发明提供了一种以太网报文分时调度方法、系统、存储介质及智能设备。

第一方面，本发明实施例提供一种以太网报文分时调度方法，具体技术方案如下：一种以太网报文分时调度方法，包括以下步骤：

S1：使能DMA模块的时间槽功能，并根据数据流的发送周期T设置单个时间槽的长度；

S2：获取时钟同步达到稳定状态后，MAC时钟与时间槽基准时钟的偏差；

S3：根据所述偏差计算出报文发送的时间槽数值，使得该时间槽位于MAC时钟基准下发送周期T的起始位置；

S4：将报文与所述时间槽数值绑定，以精确控制报文传输时刻，实现在MAC时钟基准下每个周期起始发送一帧报文。

进一步的，所述S1的步骤具体包括：

S11：将时间槽功能控制寄存器的时间槽比较功能使能标志字段的值设为1,使能DMA模块的时间槽功能；

S12：将时间槽功能控制寄存器的单个时间槽长度字段的值设为T_SLOT=T/16，即设置时间槽循环周期为数据流的发送周期；其中，T_SLOT为单个时间槽的长度，T为数据流的发送周期。

进一步的，所述S2的步骤具体包括：

S21：从MAC系统时钟纳秒寄存器和MAC系统时钟秒寄存器中读取MAC时钟当前时间值的纳秒级部分t1和秒级部分t2；

S22：根据表达式计算得出以微秒为单位的MAC时钟的当前时间值t3；

S23：从时间槽基准时钟寄存器中读取以纳秒为单位的时间槽基准时钟的当前时间值t4；

S24：根据表达式计算得出以微秒为单位的MAC时钟与时间槽基准时钟的偏差t5；

S25：重复步骤S21至S24,直至MAC时钟与时间槽基准时钟的偏差t5趋于稳定，即时钟同步达到稳定状态。

S26：时钟同步达到稳定状态的判据为，连续多次测量得到的偏差数据中的最大值与最小值之差不超过1微秒。

进一步的，所述S22步骤中，根据表达式：t3=t1/1000+t2*1000000，计算得出以微秒为单位的MAC时钟的当前时间值。

进一步的，所述S24步骤中，根据表达式：t5=t4/1000-t3，计算得出以微秒为单位的MAC时钟与时间槽基准时钟的偏差。

进一步的，所述S3的步骤具体包括：

S31:根据表达式：slot_value=⌊t5%T/T_SLOT⌋+2，确定报文发送时间槽数值:

其中，slot_value表示报文发送时间槽数值,该时间槽位于MAC时钟基准下每个发送周期T的起始位置；t5为时钟同步达到稳定状态后，MAC时钟与时间槽基准时钟的偏差；T_SLOT表示单个时间槽的长度；%表示求余运算符，⌊⌋表示向下取整运算符。

进一步的，所述S4的步骤具体包括：

S41:周期性读取时间槽功能控制寄存器,以确定当前运行到的时间槽数值；

S42:每当时间槽运行至S3步骤中确定的slot_value对应的前一个时间槽时，准备一帧以太网报文，将报文描述符的时间槽编号值字段设置为slot_value，并将拥有字段设置为1；

S43:当slot_value对应的时间槽到来时，DMA模块自动将所述以太网报文从系统内存搬运至网卡外设进行发送，实现在MAC时钟基准下每个周期T的起始发送一帧以太网报文。

另一方面，本发明实施例提供一种以太网报文分时调度系统，所述以太网报文分时调度系统包括：

设置模块，用于使能DMA模块的时间槽功能，并根据数据流的发送周期T设置单个时间槽的长度；

获取模块，用于获取时钟同步达到稳定状态后，MAC时钟与时间槽基准时钟的偏差；

对应模块，用于根据所述偏差计算出报文发送的时间槽数值，使得该时间槽位于MAC时钟基准下发送周期T的起始位置；

发送模块，用于将报文与所述时间槽数值绑定，以精确控制报文传输时刻，实现在MAC时钟基准下每个周期起始发送一帧报文。

第三方面，本发明实施例提供一种存储介质，其上存储有应用程序，该程序被处理器执行时实现上述的以太网报文分时调度方法的步骤。

第四方面，本发明实施例提供一种智能设备，包括存储器、处理器以及存储在存储器上并可在处理器上运行的应用程序，所述处理器执行所述程序时实现上述的以太网报文分时调度方法的步骤。

相对于现有技术而言，本发明的有益效果为：本申请旨在通过引入一种基于直接内存访问的以太网报文分时调度方法，来弥补现有技术的局限性，首先，通过DMA将报文从系统内存搬运至网卡外设，减小CPU的负载，提高系统的处理效率，其次，DMA的硬件特性允许对报文的搬运时间进行精确控制，确保报文严格按照预设时间进行发送，此外，与软件实现协议栈相比，本发明主要逻辑在于MCU寄存器的配置，显著减少了编程复杂性，提高了开发效率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明第一实施例提供的以太网报文分时调度方法的流程图；

图2为本发明第一实施例提供的步骤S1的具体流程图；

图3为本发明第一实施例提供的步骤S2的具体流程图；

图4为本发明第一实施例提供的步骤S3的具体流程图；

图5为本发明第一实施例提供的步骤S4的具体流程图；

图6为本发明实施例二提供的与实施例一方法对应的以太网报文分时调度的系统结构框图；

图7为时间槽机制原理示意图；

图8为slot_value计算方法示意图；

附图标记说明：

1-设置模块，2-获取模块，3-对应模块，4-发送模块，

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明的实施例，而不能理解为对本发明的限制。

首先对时间槽机制介绍如下：

本实施例中提出的一种以太网报文分时调度方法部署在带有以太网接口与直接内存访问（DMA）模块的MCU中,利用了DMA模块的硬件机制。

DMA模块的时间槽机制能实现对报文传输时刻进行精确控制，时间槽机制在功能层面类似于IEEE802.1Qbv协议中规定的分时调度机制，因此可以通过时间槽机制实现类分时调度机制。

DMA模块的时间槽机制的实现原理（如图7所示），DMA模块将时间周期性地划分为16个大小相等的时间槽，并且每一帧待发送以太网报文都能够绑定一个时间槽去发送，为了减少CPU的干预，可以利用DMA将报文从系统内存中搬运到以太网口的发送队列中进行传输，报文的控制字段被存储在一种名为描述符的结构体中，用户可以在描述符中设置一个名为时间槽编号值的参数，DMA模块只能在该参数指定的时间槽内将相应报文转移到发送队列进而发送，从而实现了在特定时间槽发送报文的功能。

时间槽功能的使用主要包括时间槽功能初始化以及以太网报文与发送时间槽绑定两个过程。

如表1所示，时间槽功能初始化需要配置DMA模块的时间槽功能控制寄存器，针对单个时间槽长度参数和是否使能时间槽比较功能字段进行配置。

表1：时间槽初始化配置参数表；

如表2所示，对于以太网报文与发送时间槽绑定的过程，主要是针对报文描述符的时间槽编号值字段进行配置，设定当前报文的传输时间槽，待时间槽序列进行到设定时间槽后,DMA模块自动转移该报文至发送队列。

表2：时间槽绑定配置参数表；

完成上述报文描述符配置后，将报文描述符的拥有(OWN)字段置为1，表示DMA模块允许处理此描述符及其对应报文，那么报文就能够在对应的时间槽内被发送。

如图1所示，本发明的第一实施例提出的以太网报文分时调度方法，其中，该以太网报文分时调度方法包括以下步骤：

如图2所示，其中，S1步骤具体包括：

如图3所示，其中，S2步骤具体包括：

S22：根据如下表达式计算得出以微秒为单位的MAC时钟的当前时间值:t3=t1/1000+t2*1000000；

S24：根据如下表达式计算得出以微秒为单位的MAC时钟与时间槽基准时钟的偏差：t5=t4/1000-t3；

S26：时钟同步达到稳定状态的判据为，连续10次测量得到的偏差数据中的最大值与最小值之差不超过1微秒。

如图4所示，其中，S3步骤具体包括：

S31:根据如下表达式确定报文发送时间槽数值:

slot_value=⌊t5%T/T_SLOT⌋+2（如图8所示）；

如图5所示，其中，S4步骤具体包括：

实施例二

本实施例提供了与实施例一所述方法相对应的系统的结构框图。图6是根据本申请实施例的以太网报文分时调度系统的结构框图，如图6所示，该系统包括：

设置模块1，用于使能DMA模块的时间槽功能，并根据数据流的发送周期T设置单个时间槽的长度；

获取模块2，用于获取时钟同步达到稳定状态后，MAC时钟与时间槽基准时钟的偏差；

对应模块3，用于根据所述偏差计算出报文发送的时间槽数值，使得该时间槽位于MAC时钟基准下发送周期T的起始位置；

发送模块4，用于将报文与所述时间槽数值绑定，以精确控制报文传输时刻，实现在MAC时钟基准下每个周期起始发送一帧报文。

需要说明的是，上述各个模块可以是功能模块也可以是程序模块，既可以通过软件来实现，也可以通过硬件来实现。对于通过硬件来实现的模块而言，上述各个模块可以位于同一处理器中；或者上述各个模块还可以按照任意组合的形式分别位于不同的处理器中。

本发明实施例还提供了一种存储介质，其上存储有应用程序，该程序被处理器执行时实现上述实施例一中以太网报文分时调度方法的步骤。

本发明实施例还提供了一种智能设备，包括存储器、处理器以及存储在存储器上并可在处理器上运行的应用程序，所述处理器执行所述程序时实现上述实施例一中以太网报文分时调度方法的步骤。

在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备（如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统）使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。

计算机可读介质的更具体的示例（非穷尽性列表）包括以下：具有一个或多个布线的电连接部（电子装置），便携式计算机盘盒（磁装置），随机存取存储器（RAM），只读存储器（ROM），可擦除可编辑只读存储器（EPROM或闪速存储器），光纤装置，以及便携式光盘只读存储器（CDROM）。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA），现场可编程门阵列（FPGA）等。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims

1.一种以太网报文分时调度方法，其特征在于，包括：

2.根据权利要求1所述的以太网报文分时调度方法，其特征在于，所述S1的步骤具体包括：

3.根据权利要求2所述的以太网报文分时调度方法，其特征在于，所述S2的步骤具体包括：

S25：重复步骤S21至S24,直至MAC时钟与时间槽基准时钟的偏差t5趋于稳定，即时钟同步达到稳定状态；

4.根据权利要求3所述的以太网报文分时调度方法，其特征在于，所述S22步骤中，根据表达式：t3=t1/1000+t2*1000000，计算得出以微秒为单位的MAC时钟的当前时间值。

5.根据权利要求4所述的以太网报文分时调度方法，其特征在于，所述S24步骤中，根据表达式：t5=t4/1000-t3，计算得出以微秒为单位的MAC时钟与时间槽基准时钟的偏差。

6.根据权利要求5所述的以太网报文分时调度方法，其特征在于，所述S3的步骤具体包括：

S31:根据表达式：slot_value=⌊t5%T/T_SLOT⌋+2，确定报文发送时间槽数值；

7.根据权利要求6所述的以太网报文分时调度方法，其特征在于，所述S4的步骤具体包括：

8.一种以太网报文分时调度系统，其特征在于，所述以太网报文分时调度系统包括：

9.一种存储介质，其上存储有应用程序，其特征在于，该程序被处理器执行时实现如权利要求1～7中任意一项所述的以太网报文分时调度方法的步骤。

10.一种智能设备，包括存储器、处理器以及存储在存储器上并可在处理器上运行的应用程序，其特征在于，所述处理器执行所述程序时实现如权利要求1～7中任意一项所述的以太网报文分时调度方法的步骤。