CN118198089A - 图像传感器 - Google Patents

图像传感器 Download PDF

Info

Publication number
CN118198089A
CN118198089A CN202311689526.0A CN202311689526A CN118198089A CN 118198089 A CN118198089 A CN 118198089A CN 202311689526 A CN202311689526 A CN 202311689526A CN 118198089 A CN118198089 A CN 118198089A
Authority
CN
China
Prior art keywords
substrate
extension
photoelectric conversion
image sensor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311689526.0A
Other languages
English (en)
Inventor
李承俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN118198089A publication Critical patent/CN118198089A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

提供了图像传感器。所述图像传感器包括：基底，包括在第一方向上彼此背对的第一表面和第二表面；多个像素，各自包括基底中的光电转换区域；以及传输栅电极，在第一方向上与所述多个像素中的一个像素的光电转换区域叠置。基底包含第一导电类型的杂质。光电转换区域包含不同的第二导电类型的杂质。传输栅电极包括：从第一表面延伸到基底中并且具有相应的第一深度、第二深度和第三深度的第一延伸件、第二延伸件和第三延伸件。第一深度大于第二深度和第三深度中的每个。第一延伸件的底表面在光电转换区域中。第二延伸件的底表面和第三延伸件的底表面中的每个在第一方向上与光电转换区域间隔开。

Description

图像传感器
本申请要求于2022年12月13日提交到韩国知识产权局的第10-2022-0173445号韩国专利申的优先权和由此产生的所有利益，所述韩国专利申请的内容通过引用全部包含于此。
技术领域
本发明构思涉及图像传感器。
背景技术
图像传感器是将光学信息转换为电信号的半导体装置中的一个。图像传感器可包括基于CCD(电荷耦合器件)的图像传感器和基于CMOS(互补金属氧化物半导体)的图像传感器。
图像传感器可以以封装件的形式体现。在这种情况下，封装件可被配置为具有保护图像传感器并且同时允许光入射在图像传感器的光接收表面或感测区域上的结构。
发明内容
将由本发明构思实现的技术目的是提供具有提高的可靠性的图像传感器。
根据本发明构思的目的不限于以上提及的目的。未被提及的根据本发明构思的其他目的和优点可基于下面的描述而被理解，并且可基于根据本发明构思的实施例而被更清楚地理解。此外，将容易理解，可使用权利要求中示出的手段或它们的组合来实现根据本发明构思的目的和优点。
根据本发明构思的一些示例实施例，一种图像传感器可包括：基底，包括在第一方向上彼此背对的第一表面和第二表面；多个像素，所述多个像素中的每个像素包括基底中的光电转换区域；以及传输栅电极，在所述多个像素中的一个像素上。传输栅电极可在第一方向上与所述一个像素的光电转换区域叠置。基底可包含第一导电类型的杂质。光电转换区域可包含与第一导电类型不同的第二导电类型的杂质。传输栅电极可包括：第一延伸件，从基底的第一表面延伸到基底中，其中，第一延伸件具有第一深度，第二延伸件，从基底的第一表面延伸到基底中，其中，第二延伸件具有第二深度，以及第三延伸件，从基底的第一表面延伸到基底中，其中，第三延伸件具有第三深度。第一深度可大于第二深度和第三深度中的每个。第一延伸件的底表面可在光电转换区域中。第二延伸件的底表面和第三延伸件的底表面中的每个可在第一方向上与光电转换区域间隔开。
根据本发明构思的一些示例实施例，一种图像传感器可包括：基底，包括在第一方向上彼此背对的第一表面和第二表面；多个像素，所述多个像素中的每个像素包括基底中的光电转换区域；以及传输栅电极，在所述多个像素中的一个像素上，其中，传输栅电极包括位于所述一个像素的光电转换区域上方并且延伸到基底中的第一延伸件至第三延伸件。基底可包含第一导电类型的杂质。光电转换区域可包含与第一导电类型不同的第二导电类型的杂质。第一延伸件在基底中的第一深度可大于第二延伸件在基底中的第二深度和第三延伸件在基底中的第三深度中的每个。第一延伸件与基底的第一表面上的光电转换区域的中心之间的间隔可小于第二延伸件与基底的第一表面上的光电转换区域的中心之间的间隔和第三延伸件与基底的第一表面上的光电转换区域的中心之间的间隔中的每个。
根据本发明构思的一些示例实施例，一种图像传感器可包括：基底，包括在第一方向上彼此背对的第一表面和第二表面；多个像素，所述多个像素中的每个像素包括基底中的光电转换区域；像素隔离图案，在基底中，以便限定所述多个像素；滤色器，在基底的第二表面上；微透镜，在滤色器上；传输栅电极，在所述多个像素中的一个像素上，其中，传输栅电极在第一方向上与所述一个像素的光电转换区域叠置，并且传输栅电极包括从基底的第一表面延伸到基底中的第一延伸件至第三延伸件；以及浮置扩散区域，在基底中，其中，浮置扩散区域在所述多个像素中的每个的角中。基底可包含第一导电类型的杂质。光电转换区域可包含与第一导电类型不同的第二导电类型的杂质。第一延伸件可邻近于基底的第一表面上的光电转换区域的中心。第二延伸件和第三延伸件中的每个可邻近于浮置扩散区域。第一延伸件的底表面可位于光电转换区域在第一方向上的中心处。第二延伸件的底表面和第三延伸件的底表面中的每个可在第一方向上与光电转换区域间隔开。
一些示例实施例的具体细节被包括在具体实施方式和附图中。
附图说明
通过参照附图详细描述本发明构思的一些示例实施例，本发明构思的以上和其他方面和特征将变得更加清楚，其中：
图1是用于示出根据一些示例实施例的图像感测装置的框图；
图2是用于示出根据一些示例实施例的图像传感器的像素的说明性电路图；
图3是用于示出根据一些示例实施例的图像传感器的说明性布局图；
图4和图5是用于示出根据一些示例实施例的图像传感器的像素的说明性布局图；
图6和图7是沿图5的剖视图线I-I'截取的剖视图；
图8是用于示出根据一些示例实施例的图像传感器的像素的说明性电路图；
图9是用于示出根据一些示例实施例的图像传感器的像素的说明性布局图；
图10是沿图9的剖视图线I-I'截取的剖视图；
图11是用于示出根据一些示例实施例的图像传感器的操作的说明性时序图；
图12是用于示出根据一些示例实施例的图像传感器的像素的说明性布局图；
图13是用于示出根据一些示例实施例的图像传感器的像素的说明性布局图；
图14是用于示出根据一些示例实施例的图像传感器的像素的说明性布局图；
图15是用于示出根据一些示例实施例的图像传感器的像素的说明性布局图；
图16是沿图15的剖视图线I-I'截取的剖视图；
图17是用于示出根据一些示例实施例的图像传感器的说明性剖视图；
图18、图19、图20和图21是用于示出根据一些示例实施例的图像传感器的像素的说明性布局图；
图22和图23是与用于示出根据一些示例实施例的用于制造图像传感器的方法的步骤对应的中间结构的示图；以及
图24、图25和图26是与用于示出根据一些示例实施例的用于制造图像传感器的方法的步骤对应的中间结构的示图。
具体实施方式
在下文中将参照附图更全面地描述本发明构思，在附图中示出了发明构思的一些示例实施例。如本领域技术人员将认识到的，在全部不脱离本发明构思的精神或范围的情况下，可以以各种不同的方式修改描述的示例实施例。
为了清楚地描述本发明构思，与描述无关的部件或部分被省略，并且贯穿说明书，等同或相似的构成元件由相同的参考标号表示。
此外，在附图中，为了易于描述，每个元件的尺寸和厚度被任意地示出，并且本发明构思不一定限于附图中所示出的尺寸和厚度。
贯穿说明书，当部件“连接”到另一部件时，它不仅包括该部件“直接连接”的情况，而且还包括该部件利用它们之间的另一部件“间接连接”的情况。另外，除非明确相反地描述，否则词语“包括”和诸如“包含”或“含有”的变型将被理解为暗示包括所陈述的元件但不排除任何其他元件。
将理解，当诸如层、膜、区、区域或基底的元件被称为“在”另一元件“上”或“上方”时，它可直接在另一元件上，或者也可存在居间元件。相反，当元件被称为“直接在”另一元件“上”时，不存在居间元件。此外，在说明书中，词语“在……上”或“在……上方”意指定位在对象部分上或下，并且不一定意指基于重力方向定位在对象部分的上侧上。
术语“该(所述)”和类似指示词的使用可对应于单数和复数两者。除非在此另有指示或与上下文明显矛盾，否则构成方法的操作可以以任何合适的顺序执行，并且不必限于所陈述的顺序。
在一些示例实施例中使用所有说明或说明性术语仅是为了详细描述技术理念，并且本发明构思的范围除了受权利要求的限制之外不受说明或说明性术语的限制。
将理解，相对于其他元件和/或其性质(例如，结构、表面、方向等)可被称为“垂直”、“平行”、“共面”等的元件和/或其性质(例如，结构、表面、方向等)可相对于其他元件和/或其性质分别是“垂直的”、“平行的”、“共面的”等，或者可相对于其他元件和/或其性质分别是“基本垂直的”、“基本平行的”、“基本共面的”等。
相对于其他元件和/或其性质“基本垂直”、“基本平行”或“基本共面”的元件和/或其性质(例如，结构、表面、方向等)将被理解为在制造公差和/或材料公差内相对于其他元件和/或其性质分别是“垂直的”、“平行的”或“共面的”，和/或相对于其他元件和/或其性质分别关于“垂直”、“平行”或“共面”具有等于或小于10％的大小和/或角度的偏差(例如，±10％的公差)。
将理解，元件和/或其性质在此可被记载为与其他元件“相同”或“相等”，并且还将理解，在此被记载为与其他元件“等同”、“相同”或“相等”的元件和/或其性质可与其他元件和/或其性质“等同”、“相同”或“相等”或者“基本等同”、“基本相同”或“基本相等”。与其他元件和/或其性质“基本相等同”、“基本相同”或“基本相等”的元件和/或其性质将被理解为包括在制造公差和/或材料公差内与其他元件和/或其性质等同、相同或相等的元件和/或其性质。与其他元件和/或其性质等同或基本等同、和/或相同或基本相同的元件和/或其性质可在结构上相同或基本相同、在功能上相同或基本相同、和/或在组成上相同或基本相同。虽然在一些示例实施例的描述中可使用术语“相同”、“相等”或“等同”，但是应理解，可能存在一些不精确性。因此，当一个元件被称为与另一元件相同时，应当理解，元件或值在期望的制造或操作公差范围(例如，±10％)内与另一元件或值相同。
将理解，在此描述为“基本”相同和/或等同的元件和/或其性质包括具有等于或小于10％的相对大小差异的元件和/或其性质。此外，无论元件和/或其性质是否被修饰为“基本”，将理解，这些元件和/或其性质应被解释为包括在所陈述的元件和/或其性质附近的制造或操作公差(例如，±10％)。
当术语“约”或“基本”在本说明书中与数值结合使用时，意在相关数值包括在所陈述的数值附近的制造或操作公差(例如，±10％)。此外，当词语“约”和“基本”与几何形状结合使用时，意在不要求几何形状的精度，但是形状的裕度在公开的范围内。此外，无论数值或形状是否被修饰为“约”或“基本”，将理解，这些值和形状应被解释为包括在所陈述的数值或形状附近的制造或操作公差(例如，±10％)。当指定范围时，该范围包括其间的诸如0.1％的增量的所有值。
如在此描述的，当操作被描述为被执行，或者效果/结构被描述为“通过”或“经由”执行附加操作来建立时，将理解，“基于”所述附加操作(可包括单独执行所述附加操作或与其他另外的附加操作组合执行所述附加操作)，可执行该操作和/或可建立效果/结构。
如在此描述的，被描述为在常规方向上和/或在特定方向上与另一元件“间隔开”(例如，垂直间隔开、横向间隔开等)和/或被描述为与所述另一元件“分离”的元件可被理解为在常规方向上和/或在特定方向上与所述另一元件隔离而不直接接触(例如，在垂直方向上与所述另一元件隔离而不直接接触、在横向或水平方向上与所述另一元件隔离而不直接接触等)。类似地，被描述为在常规方向上和/或在特定方向上彼此“间隔开”(例如，垂直间隔开、横向间隔开等)和/或被描述为彼此“分离”的元件可被理解为在常规方向上和/或在特定方向上彼此隔离而不直接接触(例如，在垂直方向上彼此隔离而不直接接触、在横向或水平方向上彼此隔离而不直接接触等)。类似地，在此描述为在两个其他结构之间以使所述两个其他结构彼此分离的结构可被理解为被配置为使所述两个其他结构彼此隔离而不直接接触。
图1是用于示出根据一些示例实施例的图像感测装置的框图。
参照图1，根据一些示例实施例的图像感测装置1可包括图像传感器10和图像信号处理器20。
图像传感器10可使用光对感测目标的图像进行感测以生成图像信号IS。在一些示例实施例中，生成的图像信号IS可以是例如数字信号。然而，根据本发明构思的技术精神的示例实施例不限于此。
图像信号IS可被提供给图像信号处理器20并且由图像信号处理器20处理。图像信号处理器20可接收从图像传感器10的缓冲器17输出的图像信号IS，并且处理接收的图像信号IS用于图像信号IS的显示。
在一些示例实施例中，图像信号处理器20可对从图像传感器10输出的图像信号IS执行数字合并。在这种情况下，从图像传感器10输出的图像信号IS可以是来自未经历模拟合并的像素阵列PA的原始图像信号，或者可以是已对其执行模拟合并的图像信号IS。
在一些示例实施例中，图像传感器10和图像信号处理器20可如所示出的以彼此分离的方式设置。例如，图像传感器10可安装在第一芯片上，并且图像信号处理器20可安装在第二芯片上，同时图像传感器和图像信号处理器可经由预定义的接口彼此通信。然而，示例实施例不限于此，并且图像传感器10和图像信号处理器20可被实现为一个封装件(例如，MCP(多芯片封装))。
图像传感器10可包括像素阵列PA、控制寄存器块11、时序生成器12、行驱动器14、读出电路16、斜坡信号生成器13和缓冲器17。
控制寄存器块11可完全控制图像传感器10的操作。特别地，控制寄存器块11可直接将操作信号发送到时序生成器12、斜坡信号生成器13和缓冲器17。
时序生成器12可生成信号作为图像传感器10的各种组件中的每个的操作时序的参考。由时序生成器12生成的操作时序参考信号可被发送到斜坡信号生成器13、行驱动器14、读出电路16等。
斜坡信号生成器13可生成在读出电路16中使用的斜坡信号，并将生成的斜坡信号发送到读出电路。例如，读出电路16可包括相关双采样器(CDS)、比较器等，并且斜坡信号生成器13可生成在相关双采样器、比较器等中使用的斜坡信号，并将生成的斜坡信号发送到相关双采样器、比较器等。
行驱动器14可选择性地激活像素阵列PA的行。
像素阵列PA可对外部图像进行感测。像素阵列PA可包括二维(例如，以矩阵形式)布置的多个像素。
读出电路16可对从像素阵列PA提供的像素信号进行采样，将采样的像素信号与斜坡信号进行比较，并且可基于比较结果将模拟图像信号(数据)转换为数字图像信号(数据)。
缓冲器17可包括例如锁存器。缓冲器17可在其中临时存储将被提供给外部组件的图像信号IS，并且可将图像信号IS发送到外部存储器或外部装置。
如在此所描述的，根据任何示例实施例的任何装置、系统、单元、块、电路、控制器、处理器和/或它们的部分(包括例如图像感测装置1、图像传感器10、图像信号处理器20、像素阵列PA、控制寄存器块11、时序生成器12、行驱动器14、读出电路16、斜坡信号生成器13、缓冲器17、它们的任何部分等)可包括处理电路系统的一个或多个实例(诸如，包括逻辑电路的硬件；硬件/软件组合(诸如，执行软件的处理器)；或它们的任何组合)、可被包括在处理电路的一个或多个实例(诸如，包括逻辑电路的硬件；硬件/软件组合(诸如，执行软件的处理器)；或它们的任何组合)中、和/或可由处理电路的一个或多个实例(诸如，包括逻辑电路的硬件；硬件/软件组合(诸如，执行软件的处理器)；或它们的任何组合)实现。例如，处理电路系统更具体地可包括但不限于中央处理器(CPU)、算术逻辑单元(ALU)、图形处理器(GPU)、应用处理器(AP)、数字信号处理器(DSP)、微计算机、现场可编程门阵列(FPGA)、可编程逻辑单元、微处理器、专用集成电路(ASIC)、神经网络处理器(NPU)、电子控制单元(ECU)、图像信号处理器(ISP)等。在一些示例实施例中，处理电路系统可包括存储指令的程序的非暂时性计算机可读存储装置(例如，存储器)(例如，DRAM装置)，以及被配置为执行指令的程序以实现由根据任何示例实施例的任何装置、系统、单元、块、电路、控制器、处理器和/或它们的部分中的一些或全部执行的功能和/或方法的处理器(例如，CPU)。
图2是用于示出根据一些示例实施例的图像传感器的像素的说明性电路图。
参照图2，每个像素可包括光电转换元件PD、传输晶体管TX、浮置扩散区域FD、复位晶体管RX、源极跟随器晶体管SX和选择晶体管AX。
光电转换元件PD可生成与从外部入射的光量成比例的电荷。光电转换元件PD可与将生成和累积的电荷传送到浮置扩散区域FD的传输晶体管TX结合。浮置扩散区域FD可表示将电荷转换为电压的区域。由于浮置扩散区域FD具有寄生电容，因此电荷可被累积在其中。
传输晶体管TX的一端可连接到光电转换元件PD，并且传输晶体管TX的另一端可连接到浮置扩散区域FD。传输晶体管TX可被体现为基于预定义偏置(例如，传送信号TS)驱动的晶体管。也就是说，传输晶体管TX可基于传送信号TS将从光电转换元件PD生成的电荷传送到浮置扩散区域FD。
当区域FD已经从光电转换元件PD接收电荷时，源极跟随器晶体管SX可放大浮置扩散区域FD的电位的改变，并且之后可将放大的改变输出到输出线VOUT。当源极跟随器晶体管SX被导通时，提供给源极跟随器晶体管SX的漏极的预定义电位(例如，电源电压VDD)可被传送到选择晶体管AX的漏极区域。
选择晶体管AX可基于行选择将被读取的像素。选择晶体管AX可被体现为使用施加预定义偏置(例如，行选择信号SEL)的选择线驱动的晶体管。
复位晶体管RX可周期性地复位浮置扩散区域FD。复位晶体管RX可被体现为使用施加预定义偏置(例如，复位信号RS)的复位线驱动的晶体管。
当复位晶体管RX基于复位信号RS而被导通时，提供给复位晶体管RX的漏极的预定义电位(例如，电源电压VDD)可被传送到浮置扩散区域FD。
图3是用于示出根据一些示例实施例的图像传感器的说明性布局图。
参照图3，根据一些示例实施例的图像传感器可包括传感器阵列区域SAR、连接区域CR和垫区域PR。
传感器阵列区域SAR可包括与图1的像素阵列PA对应的区域。传感器阵列区域SAR可包括像素阵列PA和遮光区域OB。在像素阵列PA中，用于接收光以生成有源信号的有源像素可被布置。用于阻挡光以生成光学黑色信号的光学黑色像素可被布置在遮光区域OB中。在一些示例实施例中，遮光区域OB可形成在像素阵列PA周围。然而，这仅是示例。在一些示例实施例中，虚设像素可形成在像素阵列PA的与遮光区域OB邻近的部分中。
连接区域CR可形成在传感器阵列区域SAR周围。连接区域CR可形成在传感器阵列区域SAR的一侧上。然而，这仅是示例。布线可形成在连接区域CR中以发送/接收传感器阵列区域SAR的电信号。
垫区域PR可形成在传感器阵列区域SAR周围。根据一些示例实施例，垫区域PR可与图像传感器的边缘邻近地形成。然而，这仅是示例。垫区域PR可连接到外部装置等。因此，根据一些示例实施例的图像传感器和外部装置可经由垫区域PR在图像传感器与外部装置之间发送/接收电信号。
在图3中，连接区域CR被示出为置于传感器阵列区域SAR与垫区域PR之间。然而，这仅是说明性的。在另一示例中，传感器阵列区域SAR、连接区域CR和垫区域PR的布置可根据需要而变化。
图4和图5是用于示出根据一些示例实施例的图像传感器的像素的说明性布局图。图6和图7是沿图5的剖视图线I-I'截取的剖视图。作为参考，图4是图3的PG部分的放大视图。作为参考，图5是图4的PX部分的放大视图。
参照图2和图4，根据一些示例实施例的图像传感器可包括多个像素组PG。像素组PG可包括例如彼此邻近的第一像素至第四像素PX1、PX2、PX3和PX4。第一像素至第四像素PX1、PX2、PX3和PX4中的每个可包括一个光电转换区域PD。
例如，第一像素至第四像素PX1、PX2、PX3和PX4可以以两行和两列布置。第一像素PX1可在第二方向DR2上与第三像素PX3相邻(例如，是关于第三像素PX3的邻近像素)。第二像素PX2可在第一方向DR1上与第一像素PX1相邻，并且可在第二方向DR2上与第四像素PX4相邻。第四像素PX4可在第一方向DR1上与第三像素PX3相邻。第一像素至第四像素PX1、PX2、PX3和PX4中的每个可由像素隔离图案120限定。例如，像素隔离图案120可围绕第一像素至第四像素PX1、PX2、PX3和PX4中的每个。第二方向DR2可与第一方向DR1相交。
像素组PG可共享一个浮置扩散区域FD。在一些示例实施例中，第一像素至第四像素PX1、PX2、PX3和PX4可共享浮置扩散区域FD。浮置扩散区域FD可部分地设置在第一像素至第四像素PX1、PX2、PX3和PX4中的每个的一部分中，同时由第一像素至第四像素PX1、PX2、PX3和PX4共享。浮置扩散区域FD可部分地设置在例如第一像素至第四像素PX1、PX2、PX3和PX4中的每个的角中。浮置扩散区域FD可部分地设置在第一像素至第四像素PX1、PX2、PX3和PX4中的每个的第一有源区域AR1中。
第二像素PX2可在第二方向DR2上与第一像素PX1对称。第三像素PX3可在第一方向DR1上与第一像素PX1对称。第四像素PX4可在第一方向DR1上与第二像素PX2对称。第四像素PX4可在第二方向DR2上与第三像素PX3对称。第二像素至第四像素PX2、PX3和PX4中的每个可类似于第一像素PX1。在下文中，将通过示例的方式详细描述第一像素PX1。
参照图4至图6，根据一些示例实施例的图像传感器可包括第一基底100、元件隔离图案110、像素隔离图案120、栅极介电膜130、传输栅电极140、栅极间隔件132、第一布线结构160、网格图案172和174、滤色器180以及微透镜190。
第一基底100可被体现为半导体基底。例如，第一基底100可由块状硅(bulksilicon)或SOI(绝缘体上硅)制成。第一基底100可被体现为硅基底，或者可包括除了硅之外的材料(诸如，硅锗、锑化铟、碲化铅化合物、砷化铟、磷化铟、砷化镓或锑化镓)。在一些示例实施例中，第一基底100可包括基部基底和形成在基部基底上的外延层。第一基底100可包括第一导电类型的杂质。例如，第一基底100可包括p型杂质(例如，硼(B)、铝(Al)、铟(In)或镓(Ga))。在以下描述中，第一导电类型可以是p型，并且第二导电类型可以是n型。
第一基底100可包括彼此背对的第一表面100a和第二表面100b(例如，背对表面)。在如下所述的一些示例实施方式中，第一表面100a可被称为第一基底100的前表面，并且第二表面100b可被称为第一基底100的后表面。在一些示例实施例中，第一基底100的第二表面100b可用作光入射到其上的光接收表面。也就是说，根据一些示例实施例的图像传感器可以是背照式(BSI)图像传感器。
第一表面100a和第二表面100b可在第三方向DR3上彼此背对。在第三方向DR3上，第一表面100a可用作第一基底100的上表面，第二表面100b可用作第一基底100的下表面。第三方向DR3可与第一方向DR1和第二方向DR2相交。第一方向DR1和第二方向DR2可限定第一基底100的第一表面100a或第二表面100b。第一方向DR1和第二方向DR2可各自是与第一基底100的第一表面100a或第二表面100b平行的方向。第三方向DR3可以是与第一基底100的第一表面100a或第二表面100b垂直的方向。第三方向DR3可以是从第一基底100的第二表面100b朝向第一基底100的第一表面100a的方向。在以下描述中，上表面和下表面可在第三方向DR3上彼此面对。
光电转换区域PD可设置在第一基底100和第一像素PX1中。光电转换区域PD可对应于图2的光电转换元件PD。也就是说，光电转换区域PD可与从外部入射到光电转换区域PD的光的量成比例地生成电荷。光电转换区域PD可包含与第一导电类型不同的第二导电类型的杂质。光电转换区域PD可使用离子注入工艺被形成。例如，光电转换区域PD可以是p型第一基底100中的n型杂质(例如，磷(P)或砷(As))使用离子注入工艺被注入其中的区域。
第一基底100中的光电转换区域PD的位置(即，第一基底100的第一表面100a与第二表面100b之间的光电转换区域PD的位置)可根据离子注入工艺条件而变化。在离子注入工艺中，杂质离子的掺杂深度可被设置。最初注入的杂质离子可以以高浓度存在于第一基底100中的设置掺杂深度处的小空间中。注入的杂质离子可以以低掺杂浓度从同一空间扩散到周围区域。在不存在其他约束的情况下，杂质离子的扩散方向可以是三维空间中的任何方向。随着扩散进行，光电转换区域PD的体积可增大，而每单位体积的杂质离子浓度可降低。例如，随着光电转换区域PD远离初始注入区域延伸，光电转换区域PD中的杂质离子的浓度可降低。光电转换区域PD中的最大杂质浓度区域MC可以是与设置掺杂深度对应的区域。然而，本发明构思不限于此，并且扩散已经完成的光电转换区域PD中的杂质浓度分布可根据扩散条件、第一基底100的区域的构成材料之间的差异、在其中存在或不存在其他杂质、以及第一基底100的几何形状而变化。此外，分别在像素PX1、PX2、PX3和PX4中的杂质离子的掺杂深度可被设置为彼此相等，或者可被设置为彼此不同。
杂质浓度可趋于与施加到光电转换区域PD的电位成比例。例如，具有高杂质浓度的区域可具有相对高的电位，并且具有低杂质浓度的区域可具有相对低的电位。光电转换区域PD可生成和/或累积的电荷的量可与电位成比例。因此，光电转换区域PD的最大杂质浓度区域MC可以是以最大水平生成和/或累积电荷的区域。
例如，光电转换区域PD的最大杂质浓度区域MC可被定位在光电转换区域PD在第一方向至第三方向DR1、DR2和DR3中的每个上的中心处。光电转换区域PD的最大杂质浓度区域MC可设置在第一基底100中的光电转换区域PD在第三方向DR3上的中心处。第一基底100的第一表面100a上的光电转换区域PD的中心(示出为中心C)可与光电转换区域PD在第三方向DR3上的最大杂质浓度区域MC叠置。
第一像素PX1可包括第一有源区域AR1和第二有源区域AR2。第一有源区域AR1和第二有源区域AR2可设置在第一基底100中。第一有源区域AR1和第二有源区域AR2中的每个可从第一基底100的第一表面100a延伸到第一基底100中。第一有源区域AR1和第二有源区域AR2可彼此间隔开。第一有源区域AR1和第二有源区域AR2可经由元件隔离图案110彼此隔离。
元件隔离图案110可设置在第一基底100中。元件隔离图案110可从第一基底100的第一表面100a延伸到第一基底100中。元件隔离图案110可从第一基底100的第一表面100a朝向第一基底100的第二表面100b延伸。例如，元件隔离图案110可通过在对第一基底100的包括第一表面100a的部分进行图案化而形成的浅沟槽中填充绝缘材料而被形成。元件隔离图案110可围绕第一有源区域AR1和第二有源区域AR2。元件隔离图案110可限定第一有源区域AR1和第二有源区域AR2中的每个。元件隔离图案110可包括例如氧化硅、氮化硅、氮氧化硅或它们的组合中的至少一者。
像素隔离图案120可设置在第一基底100中。像素隔离图案120可限定第一基底100中的多个像素中的每个。像素隔离图案120可从第一基底100的第一表面100a延伸到第一基底100中。例如，像素隔离图案120可通过在对第一基底100的一部分进行图案化而形成的深沟槽中填充绝缘材料而被形成。
示出了像素隔离图案120的宽度在厚度方向上是恒定的。然而，这仅是示例。例如，像素隔离图案120的宽度可随着像素隔离图案120朝向第一基底100的第二表面100b延伸而减小。在另一示例中，像素隔离图案120的宽度可随着像素隔离图案120朝向第一基底100的第二表面100b延伸而增大。
在根据一些示例实施例的图像传感器中，像素隔离图案120可从第一基底100的第一表面100a朝向第一基底100的第二表面100b延伸。像素隔离图案120可延伸穿过整个第一基底100。像素隔离图案120的上表面可与第一基底100的第一表面100a共面，同时像素隔离图案120的下表面可与第一基底100的第二表面100b共面。
在根据一些示例实施例的图像传感器中，像素隔离图案120可围绕除了浮置扩散区域FD之外的第一像素PX1。像素隔离图案120可围绕第一像素PX1的浮置扩散区域FD的至少一部分。像素隔离图案120可在第三方向DR3上不与浮置扩散区域FD叠置。
像素隔离图案120可包括填充图案122和间隔件膜124。填充图案122可从元件隔离图案110的下表面朝向第一基底100的第二表面100b延伸。填充图案122可包括导电材料(例如，多晶硅(多晶Si))。然而，本发明构思不限于此。间隔件膜124可沿填充图案122的侧表面延伸。间隔件膜124可包括绝缘材料(例如，氧化硅、氧化铝、氧化钽)或它们的组合中的至少一者。然而，本发明构思不限于此。间隔件膜124可置于填充图案122与第一基底100之间，以便使填充图案122与第一基底100彼此电隔离。
浮置扩散区域FD可设置在第一基底100中。浮置扩散区域FD可设置在由元件隔离图案110限定的有源区域中。浮置扩散区域FD可例如通过将n型杂质掺杂到p型第一基底100中而被形成。
传输栅电极140可设置在第一基底100的第一表面100a上。传输栅电极140可设置在第一基底100上以及在光电转换区域PD与浮置扩散区域FD之间。传输栅电极140可设置在第一有源区域AR1上。传输栅电极140可设置在光电转换区域PD上。传输栅电极140可以是垂直传送栅极。也就是说，传输栅电极140的至少一部分可被掩埋在第一基底100中。
传输栅电极140可对应于传输晶体管(例如，图2中的TX)的栅电极。例如，当传输晶体管被导通时，从光电转换区域PD生成的电荷可被传送到浮置扩散区域FD。
在根据一些示例实施例的图像传感器中，传输栅电极140可包括第一延伸件至第三延伸件141、142和143以及连接部分145。
第一延伸件141可邻近于第一基底100的第一表面100a上的光电转换区域PD的中心C。也就是说，光电转换区域PD的中心C可以是第一基底100在包括第一方向DR1和第二方向DR2的平面中的中心。在第一基底100的第一表面100a上，第一延伸件141可比第二延伸件142和第三延伸件143中的每个靠近光电转换区域PD的中心C(例如，在与第一基底100的第一表面100a平行延伸的一个或多个方向上)。
第二延伸件142和第三延伸件143中的每个可邻近于浮置扩散区域FD。在第一基底100的第一表面100a上，第二延伸件142和第三延伸件143中的每个可比第一延伸141件靠近浮置扩散区域FD。浮置扩散区域FD的一部分可设置在第一基底100中以及在第二延伸件142与第三延伸件143之间。
第二延伸件142可包括第一侧壁S1。第三延伸件143可包括面对第一侧壁S1的第二侧壁S2。第二侧壁S2可在第四方向DR4上面对第一侧壁S1。第四方向DR4可以是第一方向DR1与第二方向DR2之间的方向。
在根据一些示例实施例的图像传感器中，第二延伸件142的第一侧壁S1与第三延伸件143的第二侧壁S2之间的距离P1可沿第二延伸件142的第一侧壁S1和第三延伸件143的第二侧壁S2中的每个恒定。第二延伸件142的第一侧壁S1和第三延伸件143的第二侧壁S2可彼此平行。
在根据一些示例实施例的图像传感器中，第一基底100的第一表面100a上的第一延伸件141的区域尺寸可大于第一基底100的第一表面100a上的第二延伸件142的区域尺寸和第三延伸件143的区域尺寸中的每个。在根据一些示例实施例的图像传感器中，第一基底100的第一表面100a上的第一延伸件141的区域尺寸可小于或等于第一基底100的第一表面100a上的第二延伸件142的区域尺寸和第三延伸件143的区域尺寸中的每个。
第一延伸件至第三延伸件141、142和143中的每个可从第一基底100的第一表面100a延伸到第一基底100中。第一延伸件141可在第一基底100中具有第一深度D1。从第一基底100的第一表面100a到第一延伸件141的底表面141bs(例如，在与第一基底100的第一表面100a垂直延伸的第三方向DR3上)的距离可以是第一深度D1。第二延伸件142可在第一基底100中具有第二深度D2。从第一基底100的第一表面100a到第二延伸件142的底表面142bs(例如，在与第一基底100的第一表面100a垂直延伸的第三方向DR3上)的距离可以是第二深度D2。第三延伸件143可在第一基底100中具有第三深度D3。从第一基底100的第一表面100a到第三延伸件143的底表面143bs(例如，在与第一基底100的第一表面100a垂直延伸的第三方向DR3上)的距离可以是第三深度D3。第一深度D1可大于第二深度D2和第三深度D3中的每个。在一些示例实施例中，第二深度D2可等于第三深度D3。
第一延伸件141的底表面141bs可设置在光电转换区域PD中。也就是说，第一延伸件141的下部可设置在光电转换区域PD中。第一延伸件141的底表面141bs可设置在光电转换区域PD的最大杂质浓度区域MC中。第一延伸件141可被定位在光电转换区域PD在第三方向DR3上的中心处。第二延伸件142的底表面142bs和第三延伸件143的底表面143bs中的每个可在第三方向DR3上与光电转换区域PD间隔开。第三延伸件143的底表面143bs可在第三方向DR3上与光电转换区域PD间隔开。也就是说，第二延伸件142和第三延伸件143可不设置在光电转换区域PD中。
在光电转换区域PD中生成的电荷经由传输晶体管TX被传送到浮置扩散区域FD。随着将被传送的电荷与传输栅电极140之间的距离增大，传输晶体管TX的传送效率可能降低。在根据一些示例实施例的图像传感器中，传输栅电极140的第一延伸件141设置在光电转换区域PD的最大杂质浓度区域MC中，使得传输晶体管TX的传送效率可被提高和/或增大。此外，在根据一些示例实施例的图像传感器中，经由第一延伸件141从光电转换区域PD传送到传输晶体管TX的电荷可经由第二延伸件142和第三延伸件143从传输晶体管TX传送到浮置扩散区域FD。因此，电荷的传送效率可被提高和/或增大。此外，传输晶体管TX的FWC(满阱容量)可被增大。结果，图像传感器和包括图像传感器的任何图像感测装置的操作性能和/或可靠性可基于在给定像素(例如，第一像素PX1)上的传输栅电极140而被提高，该传输栅电极140具有延伸到基底中以到相应的第一深度D1至第三深度D3处的相应的间隔开的底表面141bs至143bs的第一延伸件141至第三延伸件143，其中，第一深度D1大于(例如，比……大)第二深度D2和第三深度D3中的每个并且在光电转换区域PD中，同时第二深度D2和第三深度D3与光电转换区域PD间隔开，以便被配置为促进电荷从光电转换区域PD经由第一延伸件141到传输晶体管TX以及进一步从传输晶体管TX经由第二延伸件142和/或第三延伸件143到浮置扩散区域FD的提高的传送效率。
传输栅电极140可通过从第一基底100的第一表面100a形成沟槽并且之后使用导电材料填充沟槽的工艺而被形成。在该工艺中，可能在第一基底100的第一表面100a上发生界面缺陷(诸如，悬空键(dangling bond))。随着更深的沟槽被形成，界面缺陷的发生的概率可增大。因此，可能在浮置扩散区域FD中发生问题。
然而，在根据一些示例实施例的图像传感器中，具有第二深度D2的第二延伸件142和具有第三深度D3的第三延伸件143中的每个可比具有第一深度D1的第一延伸件141靠近浮置扩散区域FD，使得可能在浮置扩散区域FD中发生的问题(例如，第二延伸件142和第三延伸件143被形成的沟槽中的界面缺陷)的概率可被减小、最小化或防止，并且因此，第一像素PX1的FPN(固定图案噪声)可被减小、最小化或防止。结果，图像传感器和包括图像传感器的任何图像感测装置的操作性能和/或可靠性可基于在给定像素(例如，第一像素PX1)上的传输栅电极140而被提高，该传输栅电极140具有延伸到基底中以到相应的第一深度D1至第三深度D3处的相应的间隔开的底表面141bs至143bs的第一延伸件141至第三延伸件143，其中，第一深度D1大于(例如，比……大)第二深度D2和第三深度D3中的每个并且在光电转换区域PD中，同时第二深度D2和第三深度D3与光电转换区域PD间隔开，以便被配置为降低、最小化或防止由于在其中形成第二延伸件142和第三延伸件143的沟槽中的界面缺陷的降低的可能性而导致的像素中的FPN的可能性。
连接部分145可设置在第一基底100的第一表面100a上。连接部分145可设置在第一延伸件至第三延伸件141、142和143上。在一些示例实施例中，连接部分145以及第一延伸件至第三延伸件141、142和143可以是单个整件材料的单独部分。连接部分145可沿第一基底100的第一表面100a延伸，并且可连接到第一延伸件至第三延伸件141、142和143。第一基底100的第一表面100a上的连接部分145的形状可变化。
传输栅电极140可包括例如掺杂有杂质的多晶硅、金属硅化物(诸如，硅化钴)、金属氮化物(诸如，氮化钛)和金属(诸如，钨、铜和/或铝)中的至少一者。然而，本发明构思不限于此。
栅极介电层130可置于传输栅电极140与第一基底100之间。传输栅电极140可设置在栅极介电层130上。栅极介电层130可包括例如氧化硅、氮氧化硅、氮化硅和具有比氧化硅的介电常数高的介电常数的高k材料中的至少一者。
栅极间隔件132可设置在传输栅电极140上。栅极间隔件132可设置在传输栅电极140的侧壁上和栅极介电层130的侧壁上。栅极间隔件132可包括例如氧化硅、氮化硅、氮氧化硅和它们的组合中的至少一者。然而，本发明构思不限于此。栅电极135可设置在第一基底100的第一表面100a上。栅电极135可设置在第二有源区域AR2上。栅电极135可以是平面栅极。例如，栅电极135的下表面可沿第一基底100的第一表面100a延伸。
栅电极135可对应于复位晶体管(例如，图2中的RX)的栅电极、源极跟随器晶体管(例如，图2中的SX)的栅电极和选择晶体管(例如，图2中的AX)的栅电极中的一个。
示出了在第一像素PX1中仅设置一个栅电极135。然而，这仅是示例，并且具有不同功能的多个操作栅电极可设置在第一像素PX1中。例如，在第一像素PX1中，复位晶体管(例如，图2中的RX)的栅电极、源极跟随器晶体管(例如，图2中的SX)的栅电极和选择晶体管(例如，图2中的AX)的栅电极中的至少两个可被设置。
第一布线结构160可形成在第一基底100的第一表面100a上。第一布线结构160可包括多个布线图案。例如，第一布线结构160可包括第一表面100a上的第一布线间绝缘膜168和设置在第一布线间绝缘膜168中的第一布线图案161和165。在图6中，第一布线图案161和165的层数和布置仅是示例。本发明构思不限于此。第一布线结构160可电连接到第一有源区域AR1、第二有源区域AR2、传输栅电极140以及栅电极135。
源极/漏极接触件151、153和154以及栅极接触件152和155可设置在第一布线间绝缘膜168中。源极/漏极接触件151可将浮置扩散区域FD与第一布线图案161彼此连接。源极/漏极接触件153和154可将第二有源区域AR2与第一布线图案161彼此连接。栅极接触件152可将栅电极135与第一布线图案161彼此连接。第一布线结构160的第一布线图案161可包括多个不同的布线图案。分别连接到源极/漏极接触件151、153和154以及栅极接触件152的第一布线图案161可以是不同的布线图案。
栅极接触件155可设置在传输栅电极140的连接部分145上。栅极接触件155可接触传输栅电极140的连接部分145。栅极接触件155可将传输栅电极140的连接部分145与第一布线图案165彼此连接。传输栅电极140可经由第一布线图案165和栅极接触件155接收传送信号(例如，图2的传送信号TS)。也就是说，第一延伸件至第三延伸件141、142和143可接收同一传送信号。
表面绝缘膜170可设置在第一基底100的第二表面100b上。表面绝缘膜170可沿第一基底100的第二表面100b延伸。表面绝缘膜170可包括绝缘材料(例如，氧化硅、氮化硅、氮氧化硅、氧化铝、氧化铪和它们的组合中的至少一者)。然而，本发明构思不限于此。
滤色器180可设置在表面绝缘膜170上。滤色器180可被定位为对应于每个像素(例如，第一像素PX1)。也就是说，多个滤色器180可二维地(例如，以矩阵形式)布置在包括第一方向DR1和第二方向DR2的平面中。滤色器180可根据像素(例如，第一像素PX1)而具有各种颜色。例如，滤色器180可包括红色滤色器、绿色滤色器、蓝色滤色器、黄色滤色器、品红色滤色器和青色滤色器，并且还可包括白色滤色器。
网格图案172和174可设置在表面绝缘膜170上。网格图案172和174可在平面图中以网格方式形成，并且可置于滤色器180之间。网格图案172和174可包括金属图案172和低折射率图案174。金属图案172和低折射率图案174可顺序地堆叠在例如表面绝缘膜170上。
金属图案172可包括例如钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、钨(W)、铝(Al)、铜(Cu)和它们的组合中的至少一者。然而，本发明构思不限于此。
低折射率图案174可包括具有比硅(Si)的折射率低的折射率的低折射率材料。例如，低折射率图案174可包括氧化硅、氧化铝、氧化钽和它们的组合中的至少一者。然而，本发明构思不限于此。
第一保护膜176可设置在表面绝缘膜170以及网格图案172和174上。例如，第一保护膜176可沿表面绝缘膜170以及网格图案172和174中的每个的轮廓共形地延伸。第一保护膜176可包括例如氧化铝。然而，本发明构思不限于此。
微透镜190可形成在滤色器180上。微透镜190可被定位为对应于每个像素(例如，第一像素PX1)。例如，多个微透镜190可二维地(例如，以矩阵形式)布置在包括第一方向DR1和第二方向DR2的平面中。
微透镜190可具有凸形形状并且可具有预定的曲率半径。因此，微透镜190可聚集光以入射在光电转换区域PD上。微透镜190可包括例如透光树脂。然而，本发明构思不限于此。
第二保护膜195可形成在微透镜190上。第二保护膜195可沿微透镜190的表面延伸。第二保护膜195可包括例如无机氧化物膜。例如，第二保护膜195可包括氧化硅、氧化钛、氧化锆、氧化铪和它们的组合中的至少一者。然而，本发明构思不限于此。例如，第二保护膜195可包括低温氧化物(LTO)。
参照图7，在根据一些示例实施例的图像传感器中，像素隔离图案120可从第一基底100的第二表面100b朝向第一基底100的第一表面100a延伸。像素隔离图案120的上表面可位于第一基底100中，并且像素隔离图案120的下表面可与第一基底100的第二表面100b共面。
在根据一些示例实施例的图像传感器中，像素隔离图案120可完全围绕第一像素PX1(例如，在与第一基底100的第一表面100a平行延伸的水平面中)。像素隔离图案120可在第三方向DR3上与浮置扩散区域FD叠置。像素隔离图案120可在第三方向DR3上与浮置扩散区域FD间隔开。
图8是用于示出根据一些示例实施例的图像传感器的像素的说明性电路图。图9是用于示出根据一些示例实施例的图像传感器的像素的说明性布局图。图10是沿图9的剖视图线I-I'截取的剖视图。图11是用于示出根据一些示例实施例的图像传感器的操作的说明性时序图。为了便于描述，将描述图像传感器的与上面参照图1至图7阐述的描述的差异。
参照图8至图10，在根据一些示例实施例的图像传感器中，第一像素PX1可包括第一传输晶体管TX1和第二传输晶体管TX2。第一传输晶体管TX1可基于第一传送信号TS1进行操作，并且第二传输晶体管TX2可基于第二传送信号TS2进行操作。例如，第一传输晶体管TX1和第二传输晶体管TX2可与光电转换元件PD和浮置扩散区域FD串联连接并且设置在光电转换元件PD与浮置扩散区域FD之间。第一传输晶体管TX1可连接到光电转换元件PD和第二传输晶体管TX2并且设置在光电转换元件PD与第二传输晶体管TX2之间。第二传输晶体管TX2可设置在第一传输晶体管TX1与浮置扩散区域FD之间并且连接到第一传输晶体管TX1和浮置扩散区域FD。
在根据一些示例实施例的图像传感器中，传输栅电极140可包括第一传输栅电极140_1和第二传输栅电极140_2。第一传输栅电极140_1可对应于第一传输晶体管TX1的栅电极，并且第二传输栅电极140_2可对应于第二传输晶体管TX2的栅电极。
第一传输栅电极140_1可包括第一延伸件141和第一连接部分146。第二传输栅电极140_2可包括第二延伸件142、第三延伸件143和第二连接部分147。传输栅电极140可包括第一延伸件至第三延伸件141、142和143以及第一连接部分146和第二连接部分147。
第一连接部分146可设置在第一基底100的第一表面100a上。第一连接部分146可设置在第一延伸件141上。第一连接部分146可沿第一基底100的第一表面100a延伸并且连接到第一延伸件141。第二连接部分147可设置在第一基底100的第一表面100a上。第二连接部分147可设置在第二延伸件142和第三延伸件143上。第二连接部分147可沿第一基底100的第一表面100a延伸并且连接到第二延伸件142和第三延伸件143。第一基底100的第一表面100a上的第一连接部分146和第二连接部分147中的每个的形状可变化。
在第一基底100的第一表面100a上，第二传输栅电极140_2可比第一传输栅电极140_1靠近浮置扩散区域FD。第一传输栅电极140_1可设置在第一基底100的第一表面100a上的光电转换区域PD的中心C处。
第一栅极接触件156和第二栅极接触件157可设置在第一布线间绝缘膜168中。第一栅极接触件156可设置在第一连接部分146上。第一栅极接触件156可接触第一连接部分146。第一栅极接触件156可连接到第一连接部分146和第一布线图案161。第二栅极接触件157可设置在第二连接部分147上。第二栅极接触件157可接触第二连接部分147。第二栅极接触件157可连接到第二连接部分147和第一布线图案167。
第一布线结构160可包括第一布线间绝缘膜168以及设置在第一布线间绝缘膜168中的第一布线图案161、165和167。第一布线结构160可经由第一栅极接触件156电连接到第一连接部分146，并且经由第二栅极接触件157电连接到第二连接部分147。
例如，第一传输晶体管TX1和第二传输晶体管TX2可分别基于不同的传送信号TS1和TS2进行操作。第一连接部分146可经由第一布线图案161和第一栅极接触件156接收第一传送信号TS1。第二连接部分147可经由第一布线图案167和第二栅极接触件157接收第二传送信号TS2。具有第一深度D1的第一延伸件141、具有第二深度D2的第二延伸件142和具有第三深度D3的第三延伸件143可接收不同的传送信号TS1和TS2。
参照图8至图11，行选择信号SEL可在第一时间点t1从低电平转变为高电平，并且在第八时间点t8从高电平转变为低电平。选择晶体管AX可基于具有高电平的行选择信号SEL而被导通。低电平可被称为第一逻辑电平，并且高电平可被称为第二逻辑电平。
复位晶体管RX可基于具有高电平的复位信号RS而被导通，使得浮置扩散区域FD可被复位。例如，浮置扩散区域FD的电位可被复位为电源电压VDD。在第二时间点t2，复位信号RS可从高电平转变为低电平，并且因此，复位晶体管RX可被截止。在第七时间点t7，复位信号RS可从低电平转变为高电平，并且因此，复位晶体管RX可被导通。
第一传送信号TS1可在第三时间点t3从低电平转变(例如，图像传感器可被配置为使第一传送信号TS1转变)为高电平，并且在第五时间点t5从高电平转变为低电平。包括第一延伸件141和第一连接部分146的第一传输晶体管TX1可基于具有高电平的第一传送信号TS1而被导通(例如，图像传感器可被配置为使第一传输晶体管TX1导通)，使得从光电转换元件PD生成的光电荷可被累积在浮置扩散区域FD中。
第二传送信号TS2可在第四时间点t4从低电平转变(例如，图像传感器可被配置为使第二传送信号TS2转变)为高电平，并且之后在第六时间点t6从高电平转变为低电平。包括第二延伸件142、第三延伸件143和第二连接部147的第二传输晶体管TX2可基于具有高电平的第二传送信号TS2而被导通(例如，图像传感器可被配置为使第二传输晶体管TX2导通)，使得从光电转换元件PD生成的光电荷可被累积在浮置扩散区域FD中。也就是说，第二传送信号TS2可在与第一传送信号TS1具有高电平的时间不同的时间具有高电平，并且因此，第二传输晶体管TX2可在与第一传输晶体管TX1被导通的时间不同的时间被导通(例如，图像传感器可被配置为在与图像传感器使第一传输晶体管TX1被导通的时间不同的时间使第二传输晶体管TX2被导通)。例如，第二传送信号TS2具有高电平的持续时间的至少一部分可与第一传送信号TS1具有高电平的持续时间叠置。
图12是用于示出根据一些示例实施例的图像传感器的像素的说明性布局图。为了便于描述，将描述图像传感器的与上面参照图1至图7阐述的描述的差异。
参照图12，在根据一些示例实施例的图像传感器中，第二延伸件142可包括彼此背对的第一侧壁S1和第三侧壁S3。第一侧壁S1和第三侧壁S3可在第四方向DR4上彼此面对。第一侧壁S1与第三侧壁S3之间的距离P2可沿第一侧壁S1和第三侧壁S3恒定。第一侧壁S1和第三侧壁S3可彼此平行。
第三延伸件143可包括彼此背对的第二侧壁S2和第四侧壁S4。第二侧壁S2和第四侧壁S4可在第四方向DR4上彼此面对。第二侧壁S2与第四侧壁S4之间的距离P3可沿第二侧壁S2和第四侧壁S4恒定。第二侧壁S2和第四侧壁S4可彼此平行。
图13是用于示出根据一些示例实施例的图像传感器的像素的说明性布局图。为了便于描述，将描述图像传感器的与上面参照图12阐述的描述的差异。
参照图13，在根据一些示例实施例的图像传感器中，第二延伸件142的第一侧壁S1与第三延伸件143的第二侧壁S2之间的距离P1可随着第一侧壁S1和第二侧壁S2朝向浮置扩散区域FD延伸而减小。
图14是用于示出根据一些示例实施例的图像传感器的像素的说明性布局图。为了便于描述，将描述图像传感器的与上面参照图8至图11阐述的描述的差异。
参照图14，在根据一些示例实施例的图像传感器中，传输栅电极140可包括第一延伸件至第四延伸件141、142、143和144、第一连接部分146以及第二连接部分147。传输栅电极140可包括第一传输栅电极140_1和第二传输栅电极140_2，第一传输栅电极140_1包括第一延伸件141、第四延伸件144和第一连接部分146，第二传输栅电极140_2包括第二延伸件142、第三延伸件143和第二连接部分147。
第一延伸件141和第四延伸件144可邻近于第一基底100的第一表面100a上的光电转换区域PD的中心C。在第一基底100的第一表面100a上，第一延伸件141和第四延伸件144可比第二延伸件142和第三延伸件143靠近光电转换区域PD的中心C。例如，第一基底100的第一表面100a上的光电转换区域PD的中心C可设置在第一延伸件141与第四延伸件144之间。在一些示例实施例中，第四延伸件144可具有从第一基底100的第一表面100a延伸到第一基底100中的第四深度，其中，第四深度大于第二深度D2和第三深度D3中的每个，其中，第四延伸件144在第三方向DR3上的底表面在光电转换区域PD中。
第一连接部分146可沿第一基底100的第一表面100a延伸并且连接到第一延伸件141和第四延伸件144。第二连接部分147可沿第一基底100的第一表面100a延伸并且连接到第二延伸件142和第三延伸件143。
在第一基底100的第一表面100a上，第一传输栅电极140_1可比第二传输栅电极140_2靠近光电转换区域PD的中心C。
图15是用于示出根据一些示例实施例的图像传感器的像素的说明性布局图。图16是沿图15的剖视图线I-I'截取的剖视图。作为参考，图15是图3的PG部分的放大视图。为了便于描述，将描述图像传感器的与上面参照图1至图8阐述的描述的差异。
参照图15和图16，在根据一些示例实施例的图像传感器中，第一像素至第四像素PX1、PX2、PX3和PX4中的每个可各自包括浮置扩散区域FD。浮置扩散区域FD可设置在第一像素至第四像素PX1、PX2、PX3和PX4中的每个的一个角处。浮置扩散区域FD可设置在第一像素至第四像素PX1、PX2、PX3和PX4中的每个的第一有源区域AR1中。
图17是用于示出根据一些示例实施例的图像传感器的说明性剖视图。图17示出各自具有图5的剖面的像素被布置的像素阵列PA的剖面。为了便于描述，将描述图像传感器的与上面参照图1至图16阐述的描述的差异。
参照图3和图17，根据一些示例实施例的图像传感器可包括第二基底200和第二布线结构240。
第二基底200可由块状硅或SOI(绝缘体上硅)制成。第二基底200可以是硅基底，或者可包括除了硅之外的材料(诸如，硅锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓)。可选地，第二基底200可包括基部基底和形成在基部基底上的外延层。
第二基底200可包括彼此背对的第三表面200a和第四表面200b。第二基底200的第三表面200a可面对第一基底100的第一表面100a。
外围电路元件PC可形成在第二基底200的第三表面200a上。外围电路元件PC可电连接到传感器阵列区域SAR的像素阵列区域APS，并且可将电信号发送到传感器阵列区域SAR的每个像素以及从传感器阵列区域SAR的每个像素接收电信号。例如，外围电路元件PC可包括构成图1中的行驱动器14、时序生成器12、控制寄存器块11、斜坡信号生成器13、读出电路16或缓冲器17的电子元件。
第二布线结构240可形成在第二基底200的第三表面200a上。例如，第二布线结构240可包括第二布线间绝缘膜242和设置在第二布线间绝缘膜242中的各种布线图案244、234和236。在图17中，布线图案244、234和236的层数和布置仅是示例。然而，本发明构思不限于此。
第二布线结构240的布线图案244、234和236中的至少一些可连接到外围电路元件PC。在一些示例实施例中，第二布线结构240可包括传感器阵列区域SAR中的第三布线图案244、连接区域CR中的第四布线图案234以及垫区域PR中的第五布线图案236。在一些示例实施例中，第四布线图案234可以是连接区域CR中的多个布线之中的最上布线，并且第五布线图案236可以是垫区域PR中的多个布线之中的最上布线。
第一布线结构160可包括传感器阵列区域SAR中的第一布线图案161和165以及连接区域CR中的第二布线图案163。第一布线图案161和165可电连接到传感器阵列区域SAR的像素。第二布线图案163的至少一部分可电连接到第一布线图案161和165中的至少一些。因此，第二布线图案163可电连接到传感器阵列区域SAR的像素。
根据一些示例实施例的图像传感器可包括第一连接结构350、第二连接结构450和第三连接结构550。
第一连接结构350可形成在遮光区域OB中。第一连接结构350可形成在表面绝缘膜170上和遮光区域OB中。第一连接结构350可接触像素隔离图案120的一部分。例如，使像素隔离图案120暴露的第一沟槽355t可形成在第一基底100和表面绝缘膜170中以及遮光区域OB中。第一连接结构350可形成在第一沟槽355t中并且接触像素隔离图案120。在一些示例实施例中，第一连接结构350可沿第一沟槽355t的侧表面和下表面的轮廓延伸。
第一连接结构350可包括例如钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、钨(W)、铝(Al)、铜(Cu)和它们的组合中的至少一者。然而，本发明构思不限于此。
在一些示例实施例中，第一连接结构350可电连接到像素隔离图案120，以便将地电压或负电压施加到像素隔离图案120。因此，由于静电释放(ESD)等生成的电荷可经由像素隔离图案120被放电到第一连接结构350。因此，可有效地减少、最小化或防止ESD损伤缺陷。
在一些示例实施例中，填充第一沟槽355t的第一垫355可形成在第一连接结构350上。第一垫355可包括例如钨(W)、铜(Cu)、铝(Al)、金(Au)、银(Ag)和它们的合金中的至少一者。然而，本发明构思不限于此。
在一些示例实施例中，第一保护膜176可覆盖第一连接结构350和第一垫355。例如，第一保护膜176可沿第一连接结构350和第一垫355中的每个的轮廓延伸。
第二连接结构450可形成在连接区域CR中。第二连接结构450可形成在表面绝缘膜170上和连接区域CR中。第二连接结构450可将第一布线结构160和第二布线结构240彼此电连接。例如，使第二布线图案163和第四布线图案234暴露的第二沟槽455t可形成在连接区域CR中。第二连接结构450可形成在第二沟槽455t中，以便将第二布线图案163与第四布线图案234彼此连接。在一些示例实施例中，第二连接结构450可沿第二沟槽455t的侧表面和下表面中的每个的轮廓延伸。
第二连接结构450可包括例如钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、钨(W)、铝(Al)、铜(Cu)和它们的组合中的至少一者。然而，本发明构思不限于此。在一些示例实施例中，第二连接结构450可形成在与第一连接结构350的水平相同的水平处。
在一些示例实施例中，第一保护膜176可覆盖第二连接结构450。例如，第一保护膜176可沿第二连接结构450的轮廓延伸。
在一些示例实施例中，填充第二沟槽455t的第一填充绝缘膜460可形成在第二连接结构450上。第一填充绝缘膜460可包括例如氧化硅、氧化铝、氧化钽和它们的组合中的至少一者。然而，本发明构思不限于此。
第三连接结构550可形成在垫区域PR中。第三连接结构550可形成在表面绝缘膜170上和垫区域PR中。第三连接结构550可将第二布线结构240电连接到外部装置。例如，使第五布线图案236暴露的第三沟槽550t可形成在垫区域PR中。第三连接结构550可形成在第三沟槽550t中，以便接触第五布线图案236。另外，第四沟槽555t可形成在第一基底100中和垫区域PR中。第三连接结构550可形成在第四沟槽555t中以便被暴露。在一些示例实施例中，第三连接结构550可沿第三沟槽550t和第四沟槽555t中的每个的侧表面和下表面中的每个的轮廓延伸。
第三连接结构550可包括例如钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、钨(W)、铝(Al)、铜(Cu)和它们的组合中的至少一者。然而，本发明构思不限于此。在一些示例实施例中，第三连接结构550可形成在与第一连接结构350和第二连接结构450中的每个的水平相同的水平处。如在此所描述的，“水平”可表示在参考方向(例如，与第二基底200的第三表面200a垂直延伸的垂直方向)上距参考位置(例如，第二基底200的第三表面200a)的距离。例如，处于相同水平的元件可在参考方向(例如，与第二基底200的第三表面200a垂直延伸的垂直方向)上距参考位置(例如，第二基底200的第三表面200a)相同的距离。
在一些示例实施例中，填充第三沟槽550t的第二填充绝缘膜560可形成在第三连接结构550上。第二填充绝缘膜560可包括例如氧化硅、氧化铝、氧化钽和它们的组合中的至少一者。然而，本发明构思不限于此。在一些示例实施例中，第二填充绝缘膜560可形成在与第一填充绝缘膜460的水平相同的水平处。
在一些示例实施例中，填充第四沟槽555t的第二垫555可形成在第三连接结构550上。第二垫555可包括例如钨(W)、铜(Cu)、铝(Al)、金(Au)、银(Ag)和它们的合金中的至少一者。然而，本发明构思不限于此。在一些示例实施例中，第二垫555可形成在与第一垫355的水平相同的水平处。
在一些示例实施例中，第一保护膜176可覆盖第三连接结构550。例如，第一保护膜176可沿第三连接结构550的轮廓延伸。在一些示例实施例中，第一保护膜176可使第二垫555暴露。
在一些示例实施例中，隔离图案115可形成在第一基底100中。尽管隔离图案115被示出为仅围绕第二连接结构450和第三连接结构550中的每个形成，但是这仅是说明性的。在另一示例中，隔离图案115还可围绕第一连接结构350形成。隔离图案115可包括例如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化铪和它们的组合中的至少一者。然而，本发明构思不限于此。
在一些示例实施例中，隔离图案115的宽度可随着隔离图案115从第一基底100的第二表面100b朝向第一基底100的第一表面100a延伸而减小。这可以是由于用于形成隔离图案115的蚀刻工艺的特性。例如，隔离图案115可通过在第一基底100的背侧上形成的DTI(深沟槽隔离)工艺(例如，BDTI(背侧深沟槽隔离)工艺)而被形成。在一些示例实施例中，隔离图案115可与第一基底100的第一表面100a间隔开。
在一些示例实施例中，遮光滤色器180C可形成在第一连接结构350和第二连接结构450上。例如，遮光滤色器180C可被形成以覆盖遮光区域OB和连接区域CR中的每个中的第一保护膜176的一部分。遮光滤色器180C可防止光入射到第一基底100。
在一些示例实施例中，第三保护膜380可形成在遮光滤色器180C上。例如，第三保护膜380可被形成以覆盖遮光区域OB、连接区域CR和垫区域PR中的每个中的第一保护膜176的一部分。在一些示例实施例中，第二保护膜195可沿第三保护膜380的表面延伸。第三保护膜380可包括例如透光树脂。然而，本发明构思不限于此。在一些示例实施例中，第三保护膜380可形成在与微透镜190的水平相同的水平处。
在一些示例实施例中，第二保护膜195和第三保护膜380可使第二垫555暴露。例如，使第二垫555暴露的暴露开口ER可形成在第二保护膜195和第三保护膜380中。因此，第二垫555可连接到外部装置等，并且可将电信号发送到外部装置/从外部装置接收电信号。也就是说，第二垫555可以是根据一些示例实施例的图像传感器的输入/输出垫。
图18、图19、图20和图21是用于示出根据一些示例实施例的图像传感器的像素的各个说明性布局图。为了便于描述，将描述图像传感器的与上面参照图1至图17阐述的描述的差异。
参照图18，根据一些示例实施例的图像传感器的像素组PG可包括第一像素组至第四像素组PG1、PG2、PG3和PG4。第一像素组至第四像素组PG1、PG2、PG3和PG4中的每个可包括多个第一像素PX1。例如，第一像素组至第四像素组PG1、PG2、PG3和PG4中的每个可包括以2行和2列布置的第一像素PX1。
分别布置在第一像素PX1上的滤色器(例如，图6中的180)可以以拜耳图案(Bayerpattern)形式布置。例如，设置在第一像素组PG1中的第一像素PX1中的每个上的滤色器可包括第一滤色器，设置在第二像素组PG2和第三像素组PG3中的每个中的第一像素PX1中的每个上的滤色器可包括第二滤色器，并且设置在第四像素组PG4中的第一像素PX1中的每个上的滤色器可包括第三滤色器。例如，第一滤色器可以是红色滤色器，第二滤色器可以是绿色滤色器，并且第三滤色器可以是蓝色滤色器。
参照图19，在根据一些示例实施例的图像传感器中，第一像素组至第四像素组PG1、PG2、PG3和PG4中的每个可包括以三行和三列布置的第一像素PX1。
参照图20，在根据一些示例实施例的图像传感器中，第一像素组至第四像素组PG1、PG2、PG3和PG4中的每个可包括以四行和四列布置的第一像素PX1。
参照图21，根据一些示例实施例的图像传感器可包括对焦像素FP。对焦像素(focus pixel)FP的数量和布置仅是说明性的，并且本发明构思的技术理念不限于此。
对焦像素FP可包括两个子像素。对焦像素FP可执行自动对焦(AF)功能。相位检测AF(PDAF)可使用子像素而被执行。子像素可具有与第一像素PX1的结构类似的结构。微透镜190可被定位以便对应于第一像素PX1，并且微透镜193可被定位以便对应于对焦像素FP。
图22和图23是与用于示出根据一些示例实施例的用于制造图像传感器的方法的中间步骤对应的中间结构的示图。作为参考，图23是沿图22的剖视图线I-I'截取的剖视图。为了便于描述，将描述图像传感器的与上面参照图1至图21阐述的描述的差异。
参照图22和图23，可设置包括彼此背对的第一表面100a和第二表面100b的第一基底100。可在第一基底100中形成光电转换区域PD。可在第一基底100中形成限定第一有源区域AR1和第二有源区域AR2中的每个的元件隔离图案110。可在第一基底100中形成限定像素(例如，第一像素PX1)的像素隔离图案120。可在第一基底100中形成浮置扩散区域FD。
随后，可在第一基底100的第一表面100a上形成掩模600。掩模600可具有限定在其中的第一开口601、第二开口602和第三开口603。第一开口601可设置在第一基底100的第一表面100a上的光电转换区域PD的中心C处。第二开口602和第三开口603中的每个可设置在第一像素PX1的边缘处。第二开口602和第三开口603可邻近于浮置扩散区域FD。
然后，可使用掩模600蚀刻第一基底100。第一基底100的通过第一开口至第三开口601、602和603中的每个暴露的部分可被蚀刻，以形成第一沟槽至第三沟槽141t、142t和143t中的每个。第一沟槽至第三沟槽141t、142t和143t中的每个可从第一基底100的第一表面100a朝向第二表面100b延伸。也就是说，第一沟槽至第三沟槽141t、142t和143t可使用一个掩模600而被形成。
在第一基底100的第一表面100a上，第一开口601的区域尺寸可大于第二开口602的区域尺寸和第三开口603的区域尺寸中的每个。因此，在使用掩模600的蚀刻工艺中，第一基底100的通过第一开口601暴露的部分可被蚀刻比第一基底100的通过第二开口602暴露的部分和第一基底100的通过第三开口603暴露的部分中的每个被蚀刻的量大的量。因此，第一沟槽141t的深度可大于第二沟槽142t和第三沟槽143t中的每个的深度。
第一沟槽141t的底表面141bs'可设置在光电转换区域PD中。第一沟槽141t的底表面141bs'可设置在光电转换区域PD的最大杂质浓度区域MC中。第二沟槽142t的底表面142bs'和第三沟槽143t的底表面143bs'中的每个可设置在第一基底100中。第二沟槽142t的底表面142bs'和第三沟槽143t的底表面143bs'中的每个可在第三方向DR3上与光电转换区域PD叠置，并且可在第三方向DR3上与光电转换区域PD间隔开。
随后，参照图6，可去除掩模600。可形成沿第一沟槽至第三沟槽141t、142t和143t延伸的栅极介电膜130。可在栅极介电层130上形成分别填充第一沟槽至第三沟槽141t、142t和143t的剩余部分的第一延伸件至第三延伸件141、142和143。可在第一延伸件至第三延伸件141、142和143上形成连接部分145。因此，传输栅电极140可被形成。因此，在根据一些示例实施例的图像传感器中，在第一基底100的第一表面100a上，第一延伸件141的区域尺寸可大于第二延伸件142的区域尺寸和第三延伸件143的区域尺寸中的每个。栅极间隔件132可形成在传输栅电极140的连接部分145的侧壁上。
随后，可形成源极/漏极接触件151、栅极接触件155和第一布线结构160。源极/漏极接触件151可形成在浮置扩散区域FD上，并且栅极接触件155可形成在传输栅电极140上。第一布线结构160可包括第一布线间绝缘膜168和设置在第一布线间绝缘膜168中的第一布线图案161和165。
随后，可在第一基底100的第二表面100b上顺序地形成表面绝缘膜170、网格图案172和174、第一保护膜176、滤色器180、微透镜190和第二保护膜195。
图24至图26是与用于示出根据一些示例实施例的用于制造图像传感器的方法的中间步骤对应的中间结构的示图。作为参考，图25是沿图24的剖视图线I-I'截取的剖视图。为了便于描述，将描述图像传感器的与上面参照图1至图21阐述的描述的差异。
参照图24和图25，可设置包括彼此背对的第一表面100a和第二表面100b的第一基底100。可在第一基底100中形成光电转换区域PD。可在第一基底100中形成限定第一有源区域AR1和第二有源区域AR2中的每个的元件隔离图案110。可在第一基底100中形成限定像素(例如，第一像素PX1)的像素隔离图案120可形成在第一基底100中。可在第一基底100中形成浮置扩散区域FD。
随后，可在第一基底100的第一表面100a上形成第一掩模610。第一掩模610可具有限定在其中的第一开口611。第一开口611可设置在第一基底100的第一表面100a上的光电转换区域PD的中心C处。
随后，可使用第一掩模610蚀刻第一基底100。第一基底100的通过第一开口611暴露的部分可被蚀刻以形成第一沟槽141t。第一沟槽141t可从第一基底100的第一表面100a朝向第二表面100b延伸。第一沟槽141t的底表面141bs'可设置在光电转换区域PD中。第一沟槽141t的底表面141bs'可设置在光电转换区域PD的最大杂质浓度区域MC中。然后，可去除第一掩模610。
接下来，参照图26和图23，可在第一基底100的第一表面100a上形成第二掩模620。第二掩模620可具有限定在其中的第二开口622和第三开口623。第二开口622和第三开口623中的每个可设置在第一像素PX1的边缘处。第二开口622和第三开口623可邻近于浮置扩散区域FD。
随后，可使用第二掩模620蚀刻第一基底100。第一基底100的通过第二开口622和第三开口623中的每个暴露的部分可被蚀刻，以形成第二沟槽142t和第三沟槽143t中的每个。第二沟槽142t和第三沟槽143t中的每个可从第一基底100的第一表面100a朝向第一基底100的第二表面100b延伸。然而，可去除第二掩模620。随后，可制造如使用图6描述的图像传感器。可选地，在已经使用第二掩模620形成第二沟槽142t和第三沟槽143t之后，可使用第一掩模610形成第一沟槽141t。
第一沟槽至第三沟槽141t、142t和143t使用两个掩模610和620被形成。因此，在第一基底100的第一表面100a上，第一开口611的区域尺寸可以以与第二开口622的区域尺寸和第三开口623的区域尺寸中的每个独立的方式被设置。例如，在第一基底100的第一表面100a上，第一开口611的区域尺寸可小于或等于第二开口622和第三开口623中的每个的区域尺寸。因此，在根据一些示例实施例的图像传感器中，在第一基底100的第一表面100a上，第一延伸件141的区域尺寸可小于或等于第二延伸件142和第三延伸件143中的每个的区域尺寸。
尽管上面已经参照附图描述了本发明构思的一些示例实施例，但是本发明构思不限于这样的示例实施例，而是可以以各种不同的形式实现。本领域技术人员将能够理解，在不改变本发明构思的技术精神或基本特性的情况下，本发明构思可以以其他具体形式体现。因此，应理解，如上所述的示例实施例不是限制性的，而在所有方面是说明性的。

Claims (20)

1.一种图像传感器，包括：
基底，包括在第一方向上彼此背对的第一表面和第二表面；
多个像素，所述多个像素中的每个像素包括基底中的光电转换区域；以及
传输栅电极，在所述多个像素中的一个像素上，其中，传输栅电极在第一方向上与所述一个像素的光电转换区域叠置，
其中，基底包含第一导电类型的杂质，
其中，光电转换区域包含与第一导电类型不同的第二导电类型的杂质，
其中，传输栅电极包括：
第一延伸件，从基底的第一表面延伸到基底中，其中，第一延伸件具有第一深度，
第二延伸件，从基底的第一表面延伸到基底中，其中，第二延伸件具有第二深度，以及
第三延伸件，从基底的第一表面延伸到基底中，其中，第三延伸件具有第三深度，
其中，第一深度大于第二深度和第三深度中的每个，
其中，第一延伸件的底表面在光电转换区域中，并且
其中，第二延伸件的底表面和第三延伸件的底表面中的每个在第一方向上与光电转换区域间隔开。
2.根据权利要求1所述的图像传感器，其中，第一延伸件在基底的第一表面上的光电转换区域的中心处。
3.根据权利要求1所述的图像传感器，其中，第一延伸件的底表面位于光电转换区域在第一方向上的中心处。
4.根据权利要求1所述的图像传感器，还包括：浮置扩散区域，在基底中，
其中，第二延伸件和第三延伸件中的每个与浮置扩散区域之间的间隔小于第一延伸件与浮置扩散区域之间的间隔。
5.根据权利要求1所述的图像传感器，其中，传输栅电极还包括：
连接部分，在基底的第一表面上，以便将第一延伸件、第二延伸件和第三延伸件彼此连接。
6.根据权利要求1所述的图像传感器，其中，传输栅电极还包括：
第一连接部分，在基底的第一表面上并且连接到第一延伸件；以及
第二连接部分，在基底的第一表面上并且连接到第二延伸件和第三延伸件，
其中，图像传感器还包括：
第一栅极接触件，在第一连接部分上；以及
第二栅极接触件，在第二连接部分上。
7.根据权利要求6所述的图像传感器，其中，图像传感器被配置为：
使施加到第一栅极接触件的第一传送信号在第一时间点从第一逻辑电平转变为第二逻辑电平，以及
使施加到第二栅极接触件的第二传送信号在与第一时间点不同的第二时间点从第一逻辑电平转变为第二逻辑电平。
8.根据权利要求1所述的图像传感器，其中，传输栅电极还包括：
第四延伸件，从基底的第一表面延伸到基底中，其中，第四延伸件具有第四深度，
其中，第四深度大于第一深度和第二深度中的每个，
其中，第四延伸件在第一方向上的底表面位于光电转换区域中。
9.根据权利要求8所述的图像传感器，其中，第一延伸件和第四延伸件中的每个与基底的第一表面上的光电转换区域的中心之间的间隔小于第二延伸件和第三延伸件中的每个与基底的第一表面上的光电转换区域的中心之间的间隔。
10.根据权利要求1所述的图像传感器，其中，
第二延伸件包括第一侧壁，
第三延伸件包括面对第一侧壁的第二侧壁，并且
第一侧壁与第二侧壁之间的距离沿第一侧壁和第二侧壁恒定。
11.根据权利要求10所述的图像传感器，其中，
第二延伸件还包括与第一侧壁背对的第三侧壁，
第三延伸件还包括与第二侧壁背对的第四侧壁，并且
第一侧壁与第三侧壁之间的距离和第二侧壁与第四侧壁之间的距离中的每个沿第一侧壁至第四侧壁恒定。
12.根据权利要求1所述的图像传感器，还包括：
浮置扩散区域，在基底中，
其中，第二延伸件包括第一侧壁，
其中，第三延伸件包括面对第一侧壁的第二侧壁，
其中，第一侧壁与第二侧壁之间的距离随着第一侧壁和第二侧壁中的每个朝向浮置扩散区域延伸而减小。
13.根据权利要求1至12中的任意一项所述的图像传感器，还包括：
像素隔离图案，从基底的第二表面延伸到基底中，以便限定所述多个像素中的每个；以及
浮置扩散区域，在基底中，并且在所述多个像素之中的彼此邻近的第一像素至第四像素之间，
其中，像素隔离图案在第一方向上与浮置扩散区域间隔开。
14.根据权利要求1至12中的任意一项所述的图像传感器，还包括：
像素隔离图案，从基底的第一表面延伸到基底的第二表面，以便限定所述多个像素中的每个；以及
浮置扩散区域，在基底中，并且在所述多个像素之中的彼此邻近的第一像素至第四像素之间，
其中，像素隔离图案在第一方向上不与浮置扩散区域叠置。
15.一种图像传感器，包括：
基底，包括在第一方向上彼此背对的第一表面和第二表面；
多个像素，所述多个像素中的每个像素包括基底中的光电转换区域；以及
传输栅电极，在所述多个像素中的一个像素上，其中，传输栅电极包括位于所述一个像素的光电转换区域上方并且延伸到基底中的第一延伸件至第三延伸件，
其中，基底包含第一导电类型的杂质，
其中，光电转换区域包含与第一导电类型不同的第二导电类型的杂质，
其中，第一延伸件在基底中的第一深度大于第二延伸件在基底中的第二深度和第三延伸件在基底中的第三深度中的每个，
其中，第一延伸件与基底的第一表面上的光电转换区域的中心之间的间隔小于第二延伸件与基底的第一表面上的光电转换区域的中心之间的间隔和第三延伸件与基底的第一表面上的光电转换区域的中心之间的间隔中的每个。
16.根据权利要求15所述的图像传感器，其中，所述多个像素包括彼此邻近的第一像素至第四像素，
其中，图像传感器还包括：浮置扩散区域，在基底中并且在第一像素至第四像素之间，
其中，第二延伸件与浮置扩散区域之间的间隔和第三延伸件与浮置扩散区域之间的间隔中的每个小于第一延伸件与浮置扩散区域之间的间隔。
17.根据权利要求15所述的图像传感器，其中，所述多个像素中的每个还包括浮置扩散区域，
其中，第二延伸件与浮置扩散区域之间的间隔和第三延伸件与浮置扩散区域之间的间隔中的每个小于第一延伸件与浮置扩散区域之间的间隔。
18.根据权利要求15至17中的任意一项所述的图像传感器，其中，传输栅电极还包括：第四延伸件，设置在光电转换区域上方并且延伸到基底中，
其中，第四延伸件在基底中的深度大于第二深度和第三深度中的每个，
其中，第四延伸件与基底的第一表面上的光电转换区域的中心之间的间隔小于第二延伸件与基底的第一表面上的光电转换区域的中心之间的间隔和第三延伸件与基底的第一表面上的光电转换区域的中心之间的间隔中的每个。
19.根据权利要求18所述的图像传感器，其中，基底的第一表面上的光电转换区域的中心在第一延伸件与第四延伸件之间。
20.一种图像传感器，包括：
基底，包括在第一方向上彼此背对的第一表面和第二表面；
多个像素，所述多个像素中的每个像素包括基底中的光电转换区域；
像素隔离图案，在基底中，以便限定所述多个像素；
滤色器，在基底的第二表面上；
微透镜，在滤色器上；
传输栅电极，在所述多个像素中的一个像素上，其中，传输栅电极在第一方向上与所述一个像素的光电转换区域叠置，并且传输栅电极包括从基底的第一表面延伸到基底中的第一延伸件至第三延伸件；以及
浮置扩散区域，在基底中，其中，浮置扩散区域在所述多个像素中的每个的角中，
其中，基底包含第一导电类型的杂质，
其中，光电转换区域包含与第一导电类型不同的第二导电类型的杂质，
其中，第一延伸件邻近于基底的第一表面上的光电转换区域的中心，
其中，第二延伸件和第三延伸件中的每个邻近于浮置扩散区域，
其中，第一延伸件的底表面位于光电转换区域在第一方向上的中心处，
其中，第二延伸件的底表面和第三延伸件的底表面中的每个在第一方向上与光电转换区域间隔开。
CN202311689526.0A 2022-12-13 2023-12-11 图像传感器 Pending CN118198089A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220173445A KR20240088075A (ko) 2022-12-13 2022-12-13 이미지 센서
KR10-2022-0173445 2022-12-13

Publications (1)

Publication Number Publication Date
CN118198089A true CN118198089A (zh) 2024-06-14

Family

ID=91381287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311689526.0A Pending CN118198089A (zh) 2022-12-13 2023-12-11 图像传感器

Country Status (5)

Country Link
US (1) US20240194704A1 (zh)
JP (1) JP2024084732A (zh)
KR (1) KR20240088075A (zh)
CN (1) CN118198089A (zh)
TW (1) TW202425307A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230017602A (ko) * 2021-07-28 2023-02-06 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
US20240194704A1 (en) 2024-06-13
TW202425307A (zh) 2024-06-16
JP2024084732A (ja) 2024-06-25
KR20240088075A (ko) 2024-06-20

Similar Documents

Publication Publication Date Title
TWI671892B (zh) 具有含負電荷物質之深溝渠的影像感測器及其製造方法
US8716769B2 (en) Image sensors including color adjustment path
KR20200042034A (ko) 이미지 센서
US20220360730A1 (en) Image sensor
KR20170086175A (ko) 씨모스 이미지 센서
CN118198089A (zh) 图像传感器
US20220262829A1 (en) Semiconductor device
CN115706126A (zh) 图像传感器
US12224295B2 (en) Image sensor and method of manufacturing the same
EP4177952A1 (en) Image sensor
TW202327338A (zh) 影像感測器
KR20230005038A (ko) 이미지 센서 및 그 제조 방법
CN115548039A (zh) 包括具有双沟槽的像素隔离结构的图像传感器
KR20230056409A (ko) 이미지 센서
CN114335037A (zh) 图像传感器
US20230361142A1 (en) Image sensor
US20240030263A1 (en) Image sensor and method of fabricating the same
US20240072089A1 (en) Image sensor
US20240234453A9 (en) Image sensor
CN117012792A (zh) 图像传感器
KR20250025997A (ko) 이미지 센서 및 그 제조 방법
KR20240143717A (ko) 이미지 센서
KR20240176285A (ko) 이미지 센서
KR20240014781A (ko) 이미지 센서
CN116666407A (zh) 图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication