CN118198064A - 石墨烯基全碳逻辑电路及其制备方法 - Google Patents
石墨烯基全碳逻辑电路及其制备方法 Download PDFInfo
- Publication number
- CN118198064A CN118198064A CN202410620492.8A CN202410620492A CN118198064A CN 118198064 A CN118198064 A CN 118198064A CN 202410620492 A CN202410620492 A CN 202410620492A CN 118198064 A CN118198064 A CN 118198064A
- Authority
- CN
- China
- Prior art keywords
- graphene
- semiconductor
- field effect
- quasi
- carbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 260
- 229910021389 graphene Inorganic materials 0.000 title claims abstract description 245
- 229910052799 carbon Inorganic materials 0.000 title claims abstract description 78
- 238000002360 preparation method Methods 0.000 title abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 123
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 230000005669 field effect Effects 0.000 claims abstract description 74
- 239000000725 suspension Substances 0.000 claims abstract description 66
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 65
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 63
- 238000000605 extraction Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 14
- 238000005566 electron beam evaporation Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 239000002253 acid Substances 0.000 claims description 7
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000012546 transfer Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 4
- 238000002207 thermal evaporation Methods 0.000 claims description 4
- 229910052582 BN Inorganic materials 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 238000005406 washing Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 description 11
- 238000012360 testing method Methods 0.000 description 11
- 239000012298 atmosphere Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000012300 argon atmosphere Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000011056 performance test Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 238000009472 formulation Methods 0.000 description 2
- 238000009830 intercalation Methods 0.000 description 2
- 230000002687 intercalation Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- VLTRZXGMWDSKGL-UHFFFAOYSA-N perchloric acid Chemical compound OCl(=O)(=O)=O VLTRZXGMWDSKGL-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- BMYNFMYTOJXKLE-UHFFFAOYSA-N 3-azaniumyl-2-hydroxypropanoate Chemical compound NCC(O)C(O)=O BMYNFMYTOJXKLE-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- XTEGARKTQYYJKE-UHFFFAOYSA-N chloric acid Chemical compound OCl(=O)=O XTEGARKTQYYJKE-UHFFFAOYSA-N 0.000 description 1
- 229940005991 chloric acid Drugs 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- XMBWDFGMSWQBCA-UHFFFAOYSA-N hydrogen iodide Chemical compound I XMBWDFGMSWQBCA-UHFFFAOYSA-N 0.000 description 1
- 229940071870 hydroiodic acid Drugs 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005554 pickling Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8206—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using diamond technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1606—Graphene
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种石墨烯基全碳逻辑电路及其制备方法，石墨烯基全碳逻辑电路包括两个半导体石墨烯‑准悬浮石墨烯的场效应管，两个场效应管以共用一个源极的形式相连，每个场效应管包括：衬底；介电层，设置在衬底上，介电层与衬底之间形成半导体石墨烯沟道；栅极，设置在介电层上，在源极和栅极之间的电压差满足阈值电压的情况下，半导体石墨烯沟道中的电流降低，使得场效应管处于关态；两个准悬浮石墨烯电极，均设置在衬底上，且分别位于半导体石墨烯沟道的两侧，准悬浮石墨烯电极被配置为将半导体石墨烯沟道的信号引出；在两个场效应管均处于关态的情况下，石墨烯基全碳逻辑电路被配置为输出高电平信号。
Description
技术领域
本发明涉及制备半导体器件的技术领域，更具体地，涉及一种石墨烯基全碳逻辑电路及其制备方法。
背景技术
石墨烯等碳基材料以其优异的电学、热学特性以及适配于传统半导体工艺的特点，有望成为构建新一代高算力低功耗芯片的核心材料，以上述材料构建的全碳电路受到关注。
石墨烯是一种半金属，既不是金属又不是半导体，可以描述为没有带隙的半导体，其电子迁移率高、导电性好，使得它在众多领域有着广泛应用。然而，由于石墨烯缺乏能隙，因此石墨烯不能用于传统的数字电路，即不能通过施加电场来进行开关，这是传统半导体（如硅的电子学）所必需的，从而很大程度上限制了石墨烯在数字集成电路中的发展。同时，石墨烯与金属及金属氧化物存在的界面接触问题也导致石墨烯基器件性能受限的问题。
发明内容
为解决现有技术中的技术问题中的至少之一，本发明实施例提供一种石墨烯基全碳逻辑电路及其制备方法，采用半导体石墨烯作为沟道区，解决石墨烯缺乏能隙的问题，同时采用通过半导体石墨烯转化生长得到的准悬浮石墨烯电极，避免了在数字集成电路中接触电阻的问题，性能优异。
根据本发明一个方面的发明构思，提供了一种石墨烯基全碳逻辑电路，其特征在于，包括两个半导体石墨烯-准悬浮石墨烯的场效应管，两个上述场效应管以共用一个源极的形式相连，每个上述场效应管包括：衬底；介电层，设置在上述衬底上，上述介电层与上述衬底之间形成半导体石墨烯沟道；栅极，设置在上述介电层上，其中，在上述源极和上述栅极之间的电压差满足阈值电压的情况下，上述半导体石墨烯沟道中的电流降低，使得上述场效应管处于关态；两个准悬浮石墨烯电极，均设置在上述衬底上，且分别位于上述半导体石墨烯沟道的两侧，上述准悬浮石墨烯电极被配置为将上述半导体石墨烯沟道的信号引出；其中，在两个上述场效应管均处于关态的情况下，上述石墨烯基全碳逻辑电路被配置为输出高电平信号。
可选地，上述介电层的面积大于上述半导体石墨烯沟道的面积，以隔离上述栅极和上述半导体石墨烯沟道。
可选地，上述半导体石墨烯沟道具有带隙。
可选地，每个上述场效应管还包括：两个引出电极，分别设置在上述两个准悬浮石墨烯电极上，且与上述半导体石墨烯沟道、上述介电层以及上述栅极均隔离设置，上述引出电极被配置为与外部电路连接。
可选地，每个上述场效应管还包括：上述源极、漏极，分别设置在上述衬底上，上述源极和上述漏极分别与两个上述准悬浮石墨烯电极上的引出电极连接。
根据本发明另一个方面的发明构思，还提供了制备上述石墨烯基全碳逻辑电路的方法，包括：在碳化硅衬底上制备两个场效应管，其中，上述碳化硅衬底包括两个半导体石墨烯-准悬浮石墨烯结构，上述半导体石墨烯-准悬浮石墨烯结构中的准悬浮石墨烯通过半导体石墨烯转化生长得到，从而半导体石墨烯和准悬浮石墨烯之间形成无缝搭接的连接整体；将上述两个场效应管靠近源极的引出电极连接，得到石墨烯基全碳逻辑电路。
可选地，上述在碳化硅衬底上制备两个场效应管包括：对上述碳化硅衬底进行酸洗，以去除两个半导体石墨烯沟道的表面的第一介电层；分别在两个上述半导体石墨烯沟道的表面沉积第二介电层；分别在两个上述半导体石墨烯沟道的两侧的准悬浮石墨烯电极上制备引出电极；分别在两个上述第二介电层的表面制备栅极；分别在上述准悬浮石墨烯电极的两侧制备源极和漏极，上述源极为两个上述场效应管共用，并将上述源极和上述漏极与上述引出电极连接，得到两个上述场效应管。
可选地，制作上述第一介电层和上述第二介电层的材料为以下任一种：硼氮化物、三氧化二铝、氧化铪、三氧化二钇和二氧化硅。
可选地，沉积上述第二介电层的方式为机械剥离、原子层沉积、电子束蒸镀和磁控溅射中的任一种。
可选地，制备上述栅极和上述引出电极的方式为机械转移、电子束蒸镀、热蒸发中的任一种。
根据本发明实施例的一种石墨烯基全碳逻辑电路及其制备方法，石墨烯基全碳逻辑电路包括两个半导体石墨烯-准悬浮石墨烯的场效应管，两个场效应管以共用一个源极的形式相连，在介电层与衬底之间形成半导体石墨烯沟道，栅极设置在介电层上，在源极和栅极之间的电压差满足阈值电压的情况下，半导体石墨烯沟道中的电流降低，使得场效应管处于关态，两个准悬浮石墨烯电极均设置在衬底上，且分别位于半导体石墨烯沟道的两侧，准悬浮石墨烯电极被配置为将半导体石墨烯沟道的信号引出，由于准悬浮石墨烯是通过半导体石墨烯转化生长得到的，因此半导体石墨烯沟道和准悬浮石墨烯电极两者之间在平面上形成无缝搭接的连续整体，避免了在集成电路中存在的接触电阻的问题，性能优异，在两个场效应管均处于关态的情况下，石墨烯基全碳逻辑电路被配置为输出高电平信号。
附图说明
图1是根据本发明的一种实施例的石墨烯基全碳逻辑电路的截面图；
图2是根据本发明的一种实施例的光学显微镜下的石墨烯基全碳逻辑电路的结构示意图；
图3是根据本发明的一种实施例的石墨烯基全碳逻辑电路的制备方法的流程图；
图4是根据本发明的一种实施例的在碳化硅衬底上制备两个场效应管的流程图；
图5是根据本发明的一种实施例的在碳化硅衬底上制备一个场效应管的制作过程示意图；
图6是根据本发明的一种实施例的石墨烯基全碳逻辑电路的测试电路图；
图7是根据本发明的一种实施例的石墨烯基全碳逻辑电路的测试电路的等效电路图；
图8是根据本发明的一种实施例的石墨烯基全碳逻辑电路的性能测试曲线图；
图9是根据本发明的另一种实施例的在碳化硅衬底上制备石墨烯基全碳逻辑电路的流程图。
所述附图中，附图标记含义具体如下：
1、衬底；
2、介电层；
21、第一介电层；
22、第二介电层；
3、半导体石墨烯沟道；
4、栅极；
5、准悬浮石墨烯电极；
6、引出电极；
7、源极；
8、漏极；
9、第一源表；
10、第二源表；
11、示波器。
具体实施方式
以下，将参照附图来描述本发明的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本发明实施例的全面理解。然而，明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本发明。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
在此使用的所有术语（包括技术和科学术语）具有本领域技术人员通常所理解的含义，除非另外定义。应注意，这里使用的术语应解释为具有与本说明书的上下文相一致的含义，而不应以理想化或过于刻板的方式来解释。
在使用类似于“A、B和C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释（例如，“具有A、B和C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等）。在使用类似于“A、B或C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释（例如，“具有A、B或C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等）。
为了解决在数字集成电路中接触电阻的问题，根据本发明一个方面的发明构思，石墨烯基全碳逻辑电路包括两个半导体石墨烯-准悬浮石墨烯的场效应管，两个场效应管以共用一个源极的形式相连，在介电层与衬底之间形成半导体石墨烯沟道，栅极设置在介电层上，在源极和栅极之间的电压差满足阈值电压的情况下，半导体石墨烯沟道中的电流降低，使得场效应管处于关态，两个准悬浮石墨烯电极均设置在衬底上，且分别位于半导体石墨烯沟道的两侧，准悬浮石墨烯电极被配置为将半导体石墨烯沟道的信号引出，由于准悬浮石墨烯是通过半导体石墨烯转化生长得到的，因此半导体石墨烯沟道和准悬浮石墨烯电极两者之间在平面上形成无缝搭接的连续整体，避免了在集成电路中存在的接触电阻的问题，性能优异，在两个场效应管均处于关态的情况下，石墨烯基全碳逻辑电路被配置为输出高电平信号。
图1是根据本发明的一种实施例的石墨烯基全碳逻辑电路的截面图，图2是根据本发明的一种实施例的光学显微镜下的石墨烯基全碳逻辑电路的结构示意图。
根据本发明的实施例提供的一种石墨烯基全碳逻辑电路，如图1和图2所示，包括两个半导体石墨烯-准悬浮石墨烯的场效应管，两个场效应管以共用一个源极7的形式相连（即两个低电压的电极相连），每个场效应管包括衬底1、介电层2、栅极4和两个准悬浮石墨烯电极5。介电层2设置在衬底1上，介电层2与衬底1之间形成半导体石墨烯沟道3。栅极4设置在介电层2上，在源极7和栅极4之间的电压差满足阈值电压的情况下，半导体石墨烯沟道3中的电流降低，使得场效应管处于关态。两个准悬浮石墨烯电极5均设置在衬底1上，且分别位于半导体石墨烯沟道3的两侧，准悬浮石墨烯电极5被配置为将半导体石墨烯沟道3的信号引出。在两个场效应管均处于关态的情况下，石墨烯基全碳逻辑电路被配置为输出高电平信号。
根据本发明的实施例，制作衬底1的材料可以选择例如是碳化硅。
根据本发明的实施例，衬底1的表面预先经过化学机械磨抛处理。
根据本发明的实施例，介电层2在栅极4和半导体石墨烯沟道3之间作为绝缘层。
根据本发明的实施例，制作栅极4的材料可以选择例如是金或铂。
根据本发明的实施例，栅极4被配置为接收由外部电路施加的栅压信号。
根据本发明的实施例，在源极7和栅极4之间的电压差满足阈值电压的情况下，半导体石墨烯沟道3中的电流降低，使得场效应管处于关态，连接的外部电路通过接收两个场效应管的不同栅压，根据接收栅压的大小控制两个场效应管处于开态或者关态。
根据本发明的实施例，在两个场效应管均处于开态的情况下，石墨烯基全碳逻辑电路被配置为输出低电平信号。在一个场效应管处于开态，另一个场效应管处于关态的情况下，石墨烯基全碳逻辑电路被配置为输出低电平信号。在两个场效应管均处于关态的情况下，石墨烯基全碳逻辑电路被配置为输出高电平信号。因此，石墨烯基全碳逻辑电路能够实现与或门（AND-OR gate，NAND）的逻辑电路的功能。通过将前端信号以栅压的形式传递给石墨烯基全碳逻辑电路，该石墨烯基全碳逻辑电路可以执行相应运算，确定前端的两个信号是否过大，两个信号均过大则输出“1”状态（高电平信号），外部电路控制石墨烯基全碳逻辑电路执行切断操作，单个信号过大或无过大信号均可正常运行，输出“0”状态（低电平信号），外部电路控制石墨烯基全碳逻辑电路不执行切断操作。
根据本发明的实施例，石墨烯基全碳逻辑电路包括两个半导体石墨烯-准悬浮石墨烯的场效应管，两个场效应管以共用一个源极7的形式相连，在介电层2与衬底1之间形成半导体石墨烯沟道3，栅极4设置在介电层2上，在源极7和栅极4之间的电压差满足阈值电压的情况下，半导体石墨烯沟道3中的电流降低，使得场效应管处于关态，两个准悬浮石墨烯电极5均设置在衬底1上，且分别位于半导体石墨烯沟道3的两侧，准悬浮石墨烯电极5被配置为将半导体石墨烯沟道3的信号引出，由于准悬浮石墨烯是通过半导体石墨烯转化生长得到的，因此半导体石墨烯沟道3和准悬浮石墨烯电极5两者之间在平面上形成无缝搭接的连续整体，避免了在集成电路中存在的接触电阻的问题，性能优异，在两个场效应管均处于关态的情况下，石墨烯基全碳逻辑电路被配置为输出高电平信号。
根据本发明的实施例，介电层2的面积大于半导体石墨烯沟道3的面积，以隔离栅极4和半导体石墨烯沟道3，从而避免栅极4直接与半导体石墨烯沟道3接触而产生漏电，提升了石墨烯基全碳逻辑电路的性能。
根据本发明的实施例，半导体石墨烯沟道3具有带隙，带隙具有的能量差为0.6eV-1eV。
根据本发明的实施例，由于半导体石墨烯沟道3具有带隙，带隙具有的能量差为0.6eV-1eV，在源极7和栅极4之间的电压差满足阈值电压的情况下，可以使原本具有较大电流通过的半导体石墨烯沟道3不再导电，实现场效应管由开态（导通）到关态（不导通）的开关功能。
根据本发明的实施例，如图1所示，每个场效应管还包括两个引出电极6，两个引出电极6分别设置在两个准悬浮石墨烯电极5上，且与半导体石墨烯沟道3、介电层2以及栅极4均不接触，引出电极6被配置为与外部电路连接。
根据本发明的实施例，通过在两个准悬浮石墨烯电极5上设置两个引出电极6，以完成与准悬浮石墨烯电极5的接触，从而将准悬浮石墨烯电极5上的信号引出，引出电极6被配置为与外部电路连接，以便于后续对石墨烯基全碳逻辑电路的测试。
根据本发明的实施例，如图1所示，每个场效应管还包括源极7、漏极8，源极7、漏极8设置在衬底1上，源极7和漏极8分别与两个准悬浮石墨烯电极5上的引出电极6连接。
根据本发明的实施例，源极7、漏极8被配置为均与引出电极6连接，以便于后续对石墨烯基全碳逻辑电路的测试。
图3是根据本发明的一种实施例的石墨烯基全碳逻辑电路的制备方法的流程图。
根据本发明另一方面的实施例，如图3所示，公开了一种制备石墨烯基全碳逻辑电路的方法包括以下步骤S1~步骤S2。
步骤S1：在碳化硅衬底上制备两个场效应管，其中，碳化硅衬底包括两个半导体石墨烯-准悬浮石墨烯结构。
根据本发明的实施例，半导体石墨烯-准悬浮石墨烯结构中的准悬浮石墨烯通过半导体石墨烯转化生长得到，从而半导体石墨烯和准悬浮石墨烯之间形成无缝搭接的连接整体。
根据本发明的实施例，半导体石墨烯-准悬浮石墨烯结构是先在碳化硅衬底的表面上制备半导体石墨烯沟道，再在半导体石墨烯沟道的两侧通过氢插层、电子束直写、聚焦离子束、激光诱导和原子力显微镜针尖加热中的一种分别制备准悬浮石墨烯电极。
根据本发明的实施例，制备半导体石墨烯沟道是先取多片碳化硅衬底进行预处理，优选为两片碳化硅衬底，预处理后在其中第一碳化硅衬底的碳面制备碳膜；再将第一碳化硅衬底和第二碳化硅衬底进行堆叠并放入坩埚中，堆叠方式为第一碳化硅衬底的硅面与第二碳化硅衬底的硅面相对；再将堆叠有第一碳化硅衬底和第二碳化硅衬底的坩埚在真空条件下退火，以清洁碳化硅衬底；再将堆叠有第一碳化硅衬底和第二碳化硅衬底的坩埚在惰性气氛下加热，优选为氩气气氛；惰性气氛下加热碳化硅衬底，以进行形貌初步聚束；再将堆叠有第一碳化硅衬底和第二碳化硅衬底的坩埚在惰性气氛下进一步加热以生长半导体石墨烯沟道，在第一碳化硅衬底和第二碳化硅衬底上均得到半导体石墨烯沟道。
根据本发明的实施例，制备半导体石墨烯沟道还可以先取多片碳化硅衬底进行预处理，优选为两片碳化硅衬底；再将多片碳化硅衬底进行堆叠并放入坩埚中，堆叠方式为第一碳化硅衬底的碳面与第二碳化硅衬底的硅面相对；再将堆叠有第一碳化硅衬底和第二碳化硅衬底的坩埚在真空条件下退火，以清洁碳化硅衬底；再将堆叠有第一碳化硅衬底和第二碳化硅衬底的坩埚在惰性气氛下加热，优选为氩气气氛；惰性气氛下加热碳化硅衬底，以进行形貌初步聚束；再将堆叠有第一碳化硅衬底和第二碳化硅衬底的坩埚在惰性气氛下进一步加热以生长半导体石墨烯沟道，在第二碳化硅衬底上得到半导体石墨烯沟道。
根据本发明的实施例，制备半导体石墨烯沟道还可以将多片碳化硅衬底进行预处理后放入坩埚中，坩埚的结构为其底部外表面为平面；再将堆叠有多片碳化硅衬底的坩埚在真空条件下退火，以清洁碳化硅衬底；再将堆叠有多片碳化硅衬底的改造坩埚在惰性气氛下加热，优选为氩气气氛；惰性气氛下加热碳化硅衬底，以进行形貌初步聚束；再将堆叠有多片碳化硅衬底的坩埚在惰性气氛下进一步加热以生长半导体石墨烯沟道。
根据本发明的实施例，在半导体石墨烯沟道的两侧通过氢插层的方式分别制备准悬浮石墨烯电极，先在半导体石墨烯沟道的表面旋涂光刻胶；再利用光刻将旋涂的光刻胶图案化；再在图案化后的半导体石墨烯沟道的表面沉积一层第一介电层21；再将沉积有第一介电层21的半导体石墨烯沟道剥离光刻胶，得到图案化的第一介电层21；即部分的半导体石墨烯沟道的表面覆盖第一介电层21，其余部分的半导体石墨烯沟道的表面未覆盖第一介电层21；再将覆盖有图案化第一介电层21的半导体石墨烯沟道在氢气气氛中加热，从而得到半导体石墨烯-准悬浮石墨烯结构。
步骤S2：将两个场效应管靠近源极7的引出电极6连接，得到石墨烯基全碳逻辑电路。
根据本发明的实施例，利用半导体石墨烯-准悬浮石墨烯结构制备石墨烯基全碳逻辑电路，克服了石墨烯这一具有优异性能的碳基材料由于无能隙而无法应用于数字集成电路的问题，两个准悬浮石墨烯电极5均设置在衬底1上，且分别位于半导体石墨烯沟道3的两侧，准悬浮石墨烯电极5被配置为将半导体石墨烯沟道3的信号引出，由于准悬浮石墨烯是通过半导体石墨烯转化生长得到的，因此半导体石墨烯沟道3和准悬浮石墨烯电极5两者之间在平面上形成无缝搭接的连续整体，避免了在集成电路中存在的接触电阻的问题，性能优异。
图4是根据本发明的一种实施例的在碳化硅衬底上制备两个场效应管的流程图，图5是根据本发明的一种实施例的在碳化硅衬底上制备一个场效应管的制作过程示意图。
根据本发明的实施例，如图4和图5所示，在碳化硅衬底上制备两个场效应管包括以下步骤S10~步骤S14。
步骤S10：如图5中的（a）所示，对碳化硅衬底进行酸洗，以去除两个半导体石墨烯沟道3的表面的第一介电层21。
根据本发明的实施例，由于在制备过程中损耗了第一介电层21的耐压性，存在无法防止漏电的问题，因此在容器中对碳化硅衬底进行酸洗，以去除两个半导体石墨烯沟道3的表面的第一介电层，暴露出半导体石墨烯-准悬浮石墨烯结构的半导体石墨烯沟道3的表面。
根据本发明的实施例，用作对碳化硅衬底进行酸洗的酸可以根据制备半导体石墨烯-准悬浮石墨烯结构的第一介电层21所使用的材料的不同进行选择，例如可以选择高锰酸、盐酸、硫酸、硝酸、高氯酸、硒酸、氢溴酸、氢碘酸、氯酸等强酸中的一种或数种。
步骤S11：如图5中的（b）所示，分别在两个半导体石墨烯沟道3的表面沉积第二介电层22。
步骤S12：如图5中的（c）所示，分别在两个半导体石墨烯沟道3的两侧的准悬浮石墨烯电极5上制备引出电极6。
根据本发明的实施例，制作引出电极6的材料为金属。
步骤S13：如图5中的（d）所示，分别在两个第二介电层22的表面制备栅极4。
根据本发明的实施例，制作栅极4的材料为金属。
步骤S14：如图5中的（e）所示，分别在准悬浮石墨烯电极5的两侧制备源极7和漏极8，源极7为两个场效应管共用，并将源极7和漏极8与引出电极6连接，得到两个场效应管。
根据本发明的实施例，制作源极7和漏极8的材料为金属。
根据本发明的实施例，制作第一介电层21和第二介电层22的材料为以下任一种：硼氮化物、三氧化二铝、氧化铪、三氧化二钇和二氧化硅。
根据本发明的实施例，第一介电层21和第二介电层22的材料的选择能够实现石墨烯基全碳逻辑电路对栅极电压范围的要求，即在±10V内保持漏电流在较小值，栅极电压保持在±10V内。
根据本发明的实施例，沉积第二介电层22的方式为机械剥离、原子层沉积、电子束蒸镀和磁控溅射中的任一种。
根据本发明的实施例，沉积第二介电层22的方式的选择能够实现石墨烯基全碳逻辑电路对栅极电压范围的要求，即在±10V内保持漏电流在较小值，栅极电压保持在±10V内。
根据本发明的实施例，制备栅极4和引出电极6的方式为机械转移、电子束蒸镀、热蒸发中的任一种。
图6是根据本发明的一种实施例的石墨烯基全碳逻辑电路的测试电路图，图7是根据本发明的一种实施例的石墨烯基全碳逻辑电路的测试电路的等效电路图，图8是根据本发明的一种实施例的石墨烯基全碳逻辑电路的性能测试曲线图。
将按照步骤S10~S14制备完成的石墨烯基全碳逻辑电路接入如图6所示的测试电路，等效电路图如图7所示，两个场效应管以共用一个源极7（即两个低电压的电极相连）的形式相连，测试其共源极的输出电流，第一源表9提供源漏电压，测试的是源漏电流，第二源表10提供栅极电压，测试的是栅极电流，前端信号由示波器11提供，性能测试结果如图8所示，可以看出，随着栅极电压（输入）的变化，源漏电流出现明显的关断现象，且随着源漏电压的不同，关断需要的栅极电压以及关断程度（开关比）均有差异，因而可以通过调整源漏电压来改变石墨烯基全碳逻辑电路的阈值电压，使得其可以满足多种与或门逻辑运算。
实施例1
图9是根据本发明的另一种实施例的在碳化硅衬底上制备石墨烯基全碳逻辑电路的流程图。
本实施例使用4H-SiC作为样品的衬底1，在碳化硅衬底上制备两个场效应管的方法，如图9所示，包括以下步骤S20~步骤S24。
步骤S20：利用浓度为40%的盐酸对具有两个半导体石墨烯-准悬浮石墨烯结构的4H-SiC衬底进行酸洗，酸洗时间为12小时，以去除两个半导体石墨烯沟道3的表面的第一介电层21。
步骤S21：利用转移方法将六方氮化硼结构转移至两个半导体石墨烯沟道3的表面，六方氮化硼结构的厚度为40nm，将六方氮化硼结构作为第二介电层22。
步骤S22：利用电子束光刻方法与电子束蒸镀方法分别在两个半导体石墨烯沟道3的两侧的准悬浮石墨烯电极5上制备引出电极6，引出电极6的组成为5nm Cr/50nm Au。
步骤S23：利用转移方法将金箔转移至两个第二介电层22的表面制备栅极4，金箔的厚度为100nm。
步骤S24：利用电子束光刻方法与电子束蒸镀方法分别在准悬浮石墨烯电极5的两侧制备源极7和漏极8，并将源极7和漏极8与引出电极6连接，源极7和漏极8的另一侧与外部测试电路连接，源极7和漏极8的组成为20nm Cr/20nm Au，得到石墨烯基全碳逻辑电路。
将制备好的石墨烯基全碳逻辑电路接入如图6所示的测试电路中，施加源漏电压0.1V-0.4V，栅极电压0-1V（交流AC或直流DC均可），分别测试单个半导体石墨烯-准悬浮石墨烯的场效应管的转移特性曲线以及石墨烯基全碳逻辑电路的输出表。输出特性如图8所示，可以看出，此时半导体石墨烯-准悬浮石墨烯场效应管的阈值电压为0.6V，因此可以根据施加栅极电压大于0.6V与小于0.6V来得到开态“1”与关态“0”两种状态。基于单个半导体石墨烯-准悬浮石墨烯的场效应管的石墨烯基全碳逻辑电路的输出表如下表1所示。
表1 基于单个半导体石墨烯-准悬浮石墨烯的场效应管的石墨烯基全碳逻辑电路的输出表
实施例2
按照实施例1的制备方法进行制备，其区别在于步骤S21中的第二介电层22为原子层沉积（ALD）生长的氧化铪，厚度为30nm。施加源漏电压为0.1V-2V，栅极电压为0-2V（交流AC或直流DC均可）。
实施例3
按照实施例1的制备方法进行制备，其区别在于步骤S21中的第二介电层22为电子束蒸镀（EBM）生长的氧化铝，厚度为50nm。施加源漏电压为0.1V-2V，栅极电压为0-1V（交流AC或直流DC均可）。
实施例4
按照实施例1的制备方法进行制备，其区别在于步骤S21中的第二介电层22为磁控溅射生长的氧化硅，厚度为60nm。施加源漏电压为0.1V-2V，栅极电压为0-2V（交流AC或直流DC均可）。
实施例5
按照实施例1的制备方法进行制备，其区别在于步骤S21中的第二介电层22为原子层沉积（ALD）的三氧化二钇，厚度为25nm。施加源漏电压为0.1V-2V，栅极电压为0-2V（交流AC或直流DC均可）。
不同的第二介电层22对石墨烯基全碳逻辑电路输出表的影响如下表2所示。
表2 不同的第二介电层22对石墨烯基全碳逻辑电路输出表的影响
通过表2可以看出，不同方法制备的不同材质的第二介电层22，由于其介电常数的差异，对石墨烯基全碳逻辑电路的阈值电压以及场效应管输出电流造成影响。在阈值电压方面，需要不同大小的阈值电压来针对具有不同电平大小的前端电路，因而上述实施例可以保证该石墨烯基全碳逻辑电路能够适用于0-2V范围内的各种电平信号。在场效应管输出方面，其开态“1”与关态“0”所得到的电流差别越大，则效果越好（或比值越大则效果越好，该比值称为开关比），因而上述石墨烯基全碳逻辑电路对于不同电平范围的前端信号的灵敏度有差别。
实施例6
按照实施例1的制备方法进行制备，其区别在于步骤S23中的栅极4为电子束蒸镀生长的金，厚度为100nm。施加源漏电压为0.1V-1V，栅极电压为0-1V（交流AC或直流DC均可）。
实施例7
按照实施例1的制备方法进行制备，其区别在于步骤S23中的栅极4为热蒸发生长的金，厚度为100nm。施加源漏电压为0.1V-1V，栅极电压为0-1V（交流AC或直流DC均可）。
不同的栅极4对石墨烯基全碳逻辑电路输出表的影响如下表3所示。
表3 不同的栅极4对石墨烯基全碳逻辑电路输出表的影响
通过表3可以看出，不同方法制备的栅极4，由于其与第二介电层22的贴合能力不同，导致栅极4的栅控能力存在差异，对石墨烯基全碳逻辑电路的阈值电压以及场效应管输出电流造成影响，且对于场效应管的输出电流影响更大，最终导致针对相同前端信号后的开关灵敏度不同。
以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。本发明的范围由所附权利要求及其等同物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。
Claims (10)
1.一种石墨烯基全碳逻辑电路，其特征在于，包括两个半导体石墨烯-准悬浮石墨烯的场效应管，两个所述场效应管以共用一个源极的形式相连，每个所述场效应管包括：
衬底；
介电层，设置在所述衬底上，所述介电层与所述衬底之间形成半导体石墨烯沟道；
栅极，设置在所述介电层上，其中，在所述源极和所述栅极之间的电压差满足阈值电压的情况下，所述半导体石墨烯沟道中的电流降低，使得所述场效应管处于关态；
两个准悬浮石墨烯电极，均设置在所述衬底上，且分别位于所述半导体石墨烯沟道的两侧，所述准悬浮石墨烯电极被配置为将所述半导体石墨烯沟道的信号引出；
其中，在两个所述场效应管均处于关态的情况下，所述石墨烯基全碳逻辑电路被配置为输出高电平信号。
2.根据权利要求1所述的石墨烯基全碳逻辑电路，其特征在于，所述介电层的面积大于所述半导体石墨烯沟道的面积，以隔离所述栅极和所述半导体石墨烯沟道。
3.根据权利要求1所述的石墨烯基全碳逻辑电路，其特征在于，所述半导体石墨烯沟道具有带隙。
4.根据权利要求1所述的石墨烯基全碳逻辑电路，其特征在于，每个所述场效应管还包括：
两个引出电极，分别设置在所述两个准悬浮石墨烯电极上，且与所述半导体石墨烯沟道、所述介电层以及所述栅极均隔离设置，所述引出电极被配置为与外部电路连接。
5.根据权利要求4所述的石墨烯基全碳逻辑电路，其特征在于，每个所述场效应管还包括：
所述源极、漏极，分别设置在所述衬底上，所述源极和所述漏极分别与两个所述准悬浮石墨烯电极上的引出电极连接。
6.一种制备如权利要求1-5中任一项所述的石墨烯基全碳逻辑电路的方法，其特征在于，包括：
在碳化硅衬底上制备两个场效应管，其中，所述碳化硅衬底包括两个半导体石墨烯-准悬浮石墨烯结构，所述半导体石墨烯-准悬浮石墨烯结构中的准悬浮石墨烯通过半导体石墨烯转化生长得到，从而半导体石墨烯和准悬浮石墨烯之间形成无缝搭接的连续整体；
将所述两个场效应管靠近源极的引出电极连接，得到石墨烯基全碳逻辑电路。
7.根据权利要求6所述的方法，其特征在于，所述在碳化硅衬底上制备两个场效应管包括：
对所述碳化硅衬底进行酸洗，以去除两个半导体石墨烯沟道的表面的第一介电层；
分别在两个所述半导体石墨烯沟道的表面沉积第二介电层；
分别在两个所述半导体石墨烯沟道的两侧的准悬浮石墨烯电极上制备引出电极；
分别在两个所述第二介电层的表面制备栅极；
分别在所述准悬浮石墨烯电极的两侧制备源极和漏极，所述源极为两个所述场效应管共用，并将所述源极和所述漏极与所述引出电极连接，得到两个所述场效应管。
8.根据权利要求7所述的方法，其特征在于，制作所述第一介电层和所述第二介电层的材料为以下任一种：硼氮化物、三氧化二铝、氧化铪、三氧化二钇和二氧化硅。
9.根据权利要求7所述的方法，其特征在于，沉积所述第二介电层的方式为机械剥离、原子层沉积、电子束蒸镀和磁控溅射中的任一种。
10.根据权利要求7所述的方法，其特征在于，制备所述栅极和所述引出电极的方式为机械转移、电子束蒸镀、热蒸发中的任一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410620492.8A CN118198064B (zh) | 2024-05-20 | 2024-05-20 | 石墨烯基全碳逻辑电路及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410620492.8A CN118198064B (zh) | 2024-05-20 | 2024-05-20 | 石墨烯基全碳逻辑电路及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN118198064A true CN118198064A (zh) | 2024-06-14 |
| CN118198064B CN118198064B (zh) | 2024-09-17 |
Family
ID=91400407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410620492.8A Active CN118198064B (zh) | 2024-05-20 | 2024-05-20 | 石墨烯基全碳逻辑电路及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118198064B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013253010A (ja) * | 2011-12-01 | 2013-12-19 | Tohoku Univ | グラフェン構造体及びそれを用いた半導体装置並びにそれらの製造方法 |
| US20140225066A1 (en) * | 2011-06-17 | 2014-08-14 | Friedrich-Alexander-Universität Erlangen-Nürnberg | Electronic device |
| CN105895704A (zh) * | 2016-05-10 | 2016-08-24 | 中国科学院微电子研究所 | 一种石墨烯场效应晶体管及其制造方法 |
| CN107017285A (zh) * | 2015-12-02 | 2017-08-04 | 三星电子株式会社 | 场效应晶体管以及包括该场效应晶体管的半导体器件 |
| CN110071044A (zh) * | 2018-01-23 | 2019-07-30 | 清华大学 | 场效应管的制备方法和场效应管 |
| CN110292915A (zh) * | 2019-07-19 | 2019-10-01 | 华中师范大学 | 表面分子印迹石墨烯整体纤维及其制备方法和应用 |
| CN117488410A (zh) * | 2023-11-02 | 2024-02-02 | 天津大学 | 一种半导体石墨烯-准悬浮石墨烯全碳结构及其制备方法 |
-
2024
- 2024-05-20 CN CN202410620492.8A patent/CN118198064B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140225066A1 (en) * | 2011-06-17 | 2014-08-14 | Friedrich-Alexander-Universität Erlangen-Nürnberg | Electronic device |
| JP2013253010A (ja) * | 2011-12-01 | 2013-12-19 | Tohoku Univ | グラフェン構造体及びそれを用いた半導体装置並びにそれらの製造方法 |
| CN107017285A (zh) * | 2015-12-02 | 2017-08-04 | 三星电子株式会社 | 场效应晶体管以及包括该场效应晶体管的半导体器件 |
| CN105895704A (zh) * | 2016-05-10 | 2016-08-24 | 中国科学院微电子研究所 | 一种石墨烯场效应晶体管及其制造方法 |
| CN110071044A (zh) * | 2018-01-23 | 2019-07-30 | 清华大学 | 场效应管的制备方法和场效应管 |
| CN110292915A (zh) * | 2019-07-19 | 2019-10-01 | 华中师范大学 | 表面分子印迹石墨烯整体纤维及其制备方法和应用 |
| CN117488410A (zh) * | 2023-11-02 | 2024-02-02 | 天津大学 | 一种半导体石墨烯-准悬浮石墨烯全碳结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN118198064B (zh) | 2024-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Yang et al. | Multilayer MoS2 transistors enabled by a facile dry-transfer technique and thermal annealing | |
| US9064842B2 (en) | Semiconductor device including graphene layer and method of making the semiconductor device | |
| CN104766888A (zh) | 高介电常数栅介质复合沟道场效应晶体管及其制备方法 | |
| Mi et al. | 90 nm gate length enhancement-mode AlGaN/GaN HEMTs with plasma oxidation technology for high-frequency application | |
| CN108511522A (zh) | p-GaN基增强型HEMT器件 | |
| Wu et al. | Ge CMOS: Breakthroughs of nFETs (I max= 714 mA/mm, g max= 590 mS/mm) by recessed channel and S/D | |
| Wang et al. | High performance gigahertz flexible radio frequency transistors with extreme bending conditions | |
| Lichtenwalner et al. | High-mobility enhancement-mode 4H-SiC lateral field-effect transistors utilizing atomic layer deposited Al2O3 gate dielectric | |
| CN110034192A (zh) | 利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法 | |
| Takahashi et al. | GaN Schottky diodes for microwave power rectification | |
| Fu et al. | Normally-off oxidized Si-terminated (111) diamond MOSFETs via ALD-Al 2 O 3 gate insulator with drain current density over 300 mA/mm | |
| Courtin et al. | A low Schottky barrier height and transport mechanism in gold–graphene–silicon (001) heterojunctions | |
| JP7101980B2 (ja) | Ｍｉｓ型半導体装置およびその製造方法 | |
| CN114566544A (zh) | 一种高迁移率自旋场效应晶体管及其制备方法 | |
| CN118198064B (zh) | 石墨烯基全碳逻辑电路及其制备方法 | |
| CN108461446B (zh) | 一种单栅石墨烯倍频器的制备方法 | |
| CN109686667A (zh) | 一种SiC基MOS器件及其制备方法和应用 | |
| Yamaguchi et al. | Band diagram and carrier conduction mechanisms in ZrO/sub 2/MIS structures | |
| CN110323277B (zh) | 场效应晶体管及其制备方法 | |
| Ren et al. | H-diamond MOS interface properties and FET characteristics with high-temperature ALD-grown HfO2 dielectric | |
| Liu et al. | Enhancing oxidation rate of 4H–SiC by oxygen ion implantation | |
| CN210866187U (zh) | 一种场效应晶体管 | |
| CN107359127A (zh) | 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法 | |
| Mahapatra et al. | Fabrication of EDLTs to electrochemically control metal-insulator transition in VO2 | |
| He et al. | Preparation of High Conductivity Hydrogenated Silicon-Doped Diamond and MOSFET |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |