CN118198058A - 具有主GaN功率晶体管和GaN电流感测晶体管的GaN管芯 - Google Patents

具有主GaN功率晶体管和GaN电流感测晶体管的GaN管芯 Download PDF

Info

Publication number
CN118198058A
CN118198058A CN202311708028.6A CN202311708028A CN118198058A CN 118198058 A CN118198058 A CN 118198058A CN 202311708028 A CN202311708028 A CN 202311708028A CN 118198058 A CN118198058 A CN 118198058A
Authority
CN
China
Prior art keywords
gan
current
transistor
electrically connected
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311708028.6A
Other languages
English (en)
Inventor
D·伯纳唐
T·费里安茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN118198058A publication Critical patent/CN118198058A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

一种GaN(氮化镓)管芯包括：第一电流感测端子；第二电流感测端子；主GaN功率晶体管；具有源极的GaN电流感测晶体管，该源极电连接到主GaN功率晶体管的源极；串联电连接在主GaN功率晶体管的漏极与GaN电流感测晶体管的漏极之间的二极管器件；将主GaN功率晶体管的漏极电连接到第一感测端子的第一电压保护器件；以及将GaN电流感测晶体管的漏极电连接到第二感测端子的第二电压保护器件。还描述了一种包括该GaN管芯的电力电子器件。

Description

具有主GaN功率晶体管和GaN电流感测晶体管的GaN管芯
背景技术
GaN(氮化镓)技术能够实现更高的开关频率，例如高于200至250kHz。很多电力电子应用以低操作占空比接近这样的高频，这使得更加难以在非常短的时间内具有足够快的精确电流感测以跟踪通过处于导通阶段的GaN功率器件的电流。另一问题是主GaN功率器件相对于感测器件的老化，这导致电流感测精度随时间降低。另一问题是使用诸如Si(硅)等低电压技术来感测可能高达600V或更高的电压。在GaN管芯上提供低电压保护涉及若干权衡，并且因此难以实现。
因此，需要改进的GaN管芯的电流感测技术。
发明内容
根据一种GaN(氮化镓)管芯的一个实施例，GaN管芯包括：第一电流感测端子；第二电流感测端子；主GaN功率晶体管；GaN电流感测晶体管，具有电连接到主GaN功率晶体管的源极的源极；二极管器件，串联电连接在主GaN功率晶体管的漏极与GaN电流感测晶体管的漏极之间；第一电压保护器件，将主GaN功率晶体管的漏极电连接到第一感测端子；以及第二电压保护器件，将GaN电流感测晶体管的漏极电连接到第二感测端子。
根据一种电力电子器件的一个实施例，电力电子器件包括：GaN(氮化镓)管芯，GaN管芯包括第一电流感测端子、第二电流感测端子、主GaN功率晶体管、具有电连接到主GaN功率晶体管的源极的源极的GaN电流感测晶体管、串联电连接在主GaN功率晶体管的漏极与GaN电流感测晶体管的漏极之间的二极管器件、将主GaN功率晶体管的漏极电连接到第一感测端子的第一电压保护器件、以及将GaN电流感测晶体管的漏极电连接到第二感测端子的第二电压保护器件；以及电连接到第一电流感测端子和第二电流感测端子的电流感测电路，其中第一电压保护器件被配置为保护电流感测电路免受主GaN功率晶体管的全漏极电压的影响，并且第二电压保护器件被配置为保护电流感测电路免受GaN电流感测晶体管的全漏极电压的影响。
本领域技术人员在阅读以下详细描述和查看附图之后将能够认识到附加特征和优点。
附图说明
附图中的元素不一定是相对于彼此按比例绘制的。相似的参考附图标记表示对应相似部件。各种所示实施例的特征可以组合，除非它们彼此排除。实施例在附图中描绘并且在下面的描述中详细描述。
图1示出了具有用于电连接到GaN管芯的电流感测端子的外部电流感测电路系统的高电压保护的GaN管芯的实施例的示意图；
图2示出了GaN管芯和外部电流感测电路系统的另一实施例的示意图；
图3示出了外部电流感测电路系统的另一实施例的示意图；
图4示出了外部电流感测电路系统的另一实施例的示意图；
图5示出了外部电流感测电路系统的另一实施例的示意图；
图6示出了外部电流感测电路系统的另一实施例的示意图；
图7示出了外部电流感测电路系统的另一实施例的示意图；以及
图8示出了GaN管芯和外部电流感测电路系统的另一实施例的示意图。
具体实施方式
本文中描述了管芯(芯片)的实施例，诸如具有带有低电压保护的电流感测读出电路系统的GaN管芯，该管芯用于实现电流感测，例如，利用诸如Si(硅)等低电压技术。本文中还描述了电流感测电路系统的实施例，该电流感测电路系统可以与本文中描述的管芯一起使用或者与提供电流感测读出的其他功率半导体管芯一起使用。
接下来，将参考附图描述管芯和电流感测电路系统的示例性实施例。
图1示出了管芯100的一个实施例。管芯100在本文中被描述为包括GaN器件的GaN管芯，但是管芯100可以利用诸如Si、SiC等另一半导体技术。因此，管芯100中包括的器件的功能是技术无关的，但是在本文中在GaN技术的上下文中描述。因此，本文中描述的并且被包括在管芯100中的晶体管、二极管器件等可以是GaN器件、Si器件、SiC器件等。
根据这一理解，GaN管芯100包括第一电流感测端子102、第二电流感测端子104、主GaN功率晶体管GaNPOWER和GaN电流感测晶体管GaNSENSE。GaN管芯100包括附加端子，诸如漏极端子106、源极端子108和控制端子110。例如，端子102、104、106、108、110可以是在GaN管芯100的正面和/或背面处的接合焊盘或接触焊盘。GaN电流感测晶体管GaNSENSE和主GaN功率晶体管GaNPOWER的导通/截止状态由驱动GaN管芯100的栅极端子110的信号来控制，诸如PWM(脉宽调制)信号。
GaN管芯100中包括的主GaN功率晶体管GaNPOWER可以是任何类型的电力电子器件的低压侧开关器件的一部分，该电力电子器件以相对较高的频率操作，例如在200至250kHz以上，并且需要精确电流感测。例如，主GaN功率晶体管GaNPOWER可以是用于功率、升压转换器、反激转换器、PFC(功率因数校正)级等的低压侧开关的一部分。
GaN电流感测晶体管GaNSENSE的源极SSENSE电连接到主GaN功率晶体管GaNPOWER的源极SPOWER。GaN电流感测晶体管GaNSENSE提供在主GaN功率晶体管GaNPOWER中流动的电流IPOWER的缩小副本ISENSE。在一个实施例中，GaN电流感测晶体管GaNSENSE的沟道宽度在主GaN功率晶体管GaNPOWER的沟道宽的1:2000至1:4000的范围内。
例如，主GaN功率晶体管GaNPOWER和GaN电流感测晶体管GaNSENSE可以是常关(即，增强模式)器件。对于常关器件，在没有合适的电压被施加到GaN晶体管GaNPOWER/GaNSENSE的栅极GPOWER/GSENSE的情况下，对应GaN晶体管GaNPOWER/GaNSENSE的漏极与源极DPOWER、SPOWER/DSENSE、SSENSE之间不存在电流传导沟道。在一个实施例中，主GaN功率晶体管GaNPOWER和GaN电流感测晶体管GaNSENSE是栅极注入晶体管(GIT)，栅极注入晶体管(GIT)是具有导致常关功率开关的p-GaN栅极的混合漏极HEMT(高电子迁移率晶体管。
GaN管芯100还包括串联电连接在主GaN功率晶体管GaNPOWER的漏极DPOWER与GaN电流感测晶体管GaNSENSE的漏极DSENSE之间的二极管器件112。在一个实施例中，二极管器件112是GaN晶体管GaNDIODE，其具有电连接到主GaN功率晶体管GaNPOWER的漏极DPOWER的漏极DDIODE、电连接到GaN电流感测晶体管GaNSENSE的漏极DSENSE的源极SDIODE、以及电连接到GaN晶体管的漏极的栅极。在另一实施例中，二极管器件112是pn二极管PN，其具有电连接到主GaN功率晶体管GaNPOWER的漏极DPOWER的阳极、以及电连接到GaN电流感测晶体管GaNSENSE的漏极DSENSE的阴极。pn二极管PN在图1中用虚线示出，以指示被配置作为HEMT门控二极管的GaN晶体管GaNDIODE或pn二极管PN可以被串联电连接在主GaN功率晶体管GaNPOWER的漏极DPOWER与GaN电流感测晶体管GaNSENSE的漏极DSENSE之间。
在任何一种情况下，二极管器件112都受到与主GaN功率晶体管GaNPOWER相同的漏极电压，这将导致GaN电流感测晶体管GaNSENSE以与主GaN功率晶体管GaNPOWER相同的速率老化。然而，这现在导致GaN电流感测晶体管GaNSENSE的漏极DSENSE上的高电压，例如，高达600V或更高，在电连接到GaN管芯100的第一电流感测端子102和第二电流感测端子104的外部电流感测电路系统114使用诸如Si(硅)等低电压技术来实现的情况下，需要对GaN电流感测晶体管GaNSENSE的漏极DSENSE进行保护。
GaN管芯100经由第一电压保护器件116和第二电压保护器件118为外部电流感测电路系统114提供低电压保护。第一电压保护器件116将主GaN功率晶体管GaNPOWER的漏极DPOWER电连接到第一感测端子102，并且保护电流感测电路系统114免受主GaN功率晶体管GaNPOWER的全漏极电压(例如，高达600V或更高)的影响。第二电压保护器件118将GaN电流感测晶体管GaNSENSE的漏极DSENSE电连接到第二感测端子104，并且保护电流感测电路系统114免受GaN电流感测晶体管GaNSENSE的全漏极电压的影响。在一个实施例中，主GaN功率晶体管GaNPOWER、GaN电流感测晶体管GaNSENSE、第一电压保护器件116和第二电压保护器件118中的每一者是肖特基(Schottky)栅极HEMT器件，其中p-GaN层可以由金属/p-GaN肖特基结部分耗尽或者被完全耗尽，取决于p-GaN层的掺杂浓度和厚度。
在图1中，电流感测电路系统114包括比较器120、电流源电路122、箝位GaN管芯100的第一电流感测端子102处的电压的第一齐纳(Zener)二极管Z1、以及箝位GaN管芯100的第二电流感测端子104处的电压的第二齐纳二极管Z2。比较器120具有电连接到第一电流感测端子102的负输入和电连接到第二电流感测端子104的正输入。电流源电路122由比较器120的输出控制，并且迫使电流ID1通过GaN管芯100的第一电压保护器件116，并且最小化GaN管芯100的第一感测端子102与第二感测端子104之间的电压差。
在图1中，电流源电路122包括第一pMOS晶体管Q1、第二pMOS晶体管Q2和第三pMOS晶体管Q3，其每一者由比较器120的输出控制并且具有电连接到电压源V1的源极。第一pMOS晶体管Q1的漏极电连接到第二电流感测端子104。第二pMOS晶体管Q2的漏极电连接到第一电流感测端子102。第三pMOS晶体管Q3的漏极形成电流感测电路系统114的电流感测输出ISENSE。
在图1中，GaN管芯100的第一电压保护器件116是被实现为第一GaN晶体管GaND1的第一二极管器件，第一GaN晶体管GaND1具有电连接到主GaN功率晶体管GaNPOWER的漏极DPOWER的漏极、电连接到第一感测端子102的源极、以及电连接到第一GaN晶体管GaND1的源极的栅极。同样地，GaN管芯100的第二电压保护器件118是可以被实现为第二GaN晶体管GaND2的第二二极管器件，第二GaN晶体管GaND2具有电连接到GaN电流感测晶体管GaNSENSE的漏极DSENSE的漏极、电连接到第二感测端子104的源极、以及电连接到第二GaN晶体管GaND2的源极的栅极。外部电流感测电路系统114的电流源电路122基于比较器输出来设置流过第一二极管器件GaND1的第一电流ID1和流过第二二极管器件GaND2的第二电流ID2。如果第一电流ID1被设置为等于第二电流ID2，则电压降是相同的。可以通过降低第一电流ID1和第一二极管器件GaND1的尺寸以使得电压降保持不变来减少电流消耗。另一选项是针对ID1使用固定电流源，这意味着不太准确的感测。
图2示出了GaN管芯100和外部电流感测电路系统114的另一实施例。根据该实施例，GaN管芯100的第一电压保护器件116被实现为第一GaN晶体管GaNSW1，第一GaN晶体管GaNSW1专用作开关器件并且被配置为当主GaN功率晶体管GaNPOWER导通时导通并且当主GaN功率晶体管GaNPOWER截止时截止。第二电压保护器件118被实现为第二GaN晶体管GaNSW2，第二GaN晶体管GaNSW2专用作开关器件并且被配置为当GaN电流感测晶体管GaNSENSE导通时导通并且当GaN电流感测晶体管GaNSENSE截止时截止。
第一GaN开关器件GaNSW1的漏极电连接到主GaN功率晶体管GaNPOWER的漏极DPOWER，并且第一GaN开关器件GaNSW1的源极电连接到GaN管芯100的第一电流感测端子102。第二GaN开关器件GaNSW2的漏极电连接到GaN电流感测晶体管GaNSENSE的漏极DSENSE，并且第二GaN开关器件GaNSW2的源极电连接到GaN管芯100的第二电流感测端子104。第一GaN开关器件GaNSW1的栅极和源极与主GaN功率晶体管GaNPOWER的漏极一起浮置直到第一齐纳二极管Z1的箝位电压。第二GaN开关器件GaNSW2的栅极和源极与GaN电流感测晶体管GaNSENSE的漏极一起浮置直到第二齐纳二极管Z2的箝位电压。外部电流感测电路系统114的电流源电路122基于比较器输出来设置流过第一GaN开关器件GaNSW1的第一电流ID1和流过第二GaN开关器件GaNSW2的第二电流ID2。
在图2中，外部电流感测电路系统114的电流源电路122包括由比较器120的输出控制并且具有电连接到电压源V1的源极和电连接到第一电流感测端子102的漏极的第一pMOS晶体管Q1、由比较器120的输出控制并且具有电连接到电压源V1的源极和电连接到第二电流感测端子104的漏极的第二pMOS晶体管Q2、以及由比较器120的输出控制并且具有电连接到电压源V1的源极和形成电流感测电路系统114的电流感测输出ISENSE的漏极的附加pMOS晶体管Q3。
在图2中，电流源电路122还包括由第一对pMOS晶体管Q4、Q5和恒定电流源“I”形成的第一电流源。第一电流源将第一栅极电流IG1注入到形成GaN管芯100的第一电压保护器件116的第一GaN开关器件GaNSW1的栅极中。第一电流源还可以包括箝位在第一GaN开关器件GaNSW1的栅极处的电压的齐纳二极管Zcs1。
电流源电路122还包括由第二对pMOS晶体管Q6、Q7和恒定电流源“I”形成的第二电流源。第二电流源将第二栅极电流IG2注入到形成图2中的GaN管芯100的第二电压保护器件118的第二GaN开关器件GaNSW2的栅极中。第二电流源还可以包括箝位第二GaN开关器件GaNSW2的栅极处的电压的齐纳二极管Zcs2。
在图2中，第一栅极电流IG1在电流感测比较器120的负输入处被减去，并且第二栅极电流IG2在比较器120的正输入处被减去。形成GaN管芯100的电压保护器件116、118的GaN开关器件GaNSW1、GaNSW2分别根据感测GaN器件和主GaN器件GaNPOWER、GaNSENSE的漏极电压自动导通和截止。当GaN开关器件GaNSW1、GaNSW2导通时，GaN开关器件GaNSW1、GaNSW2提供要感测的精确电压。相应外部电流源驱动GaN开关器件GaNSW1、GaNSW2，使得GaN开关器件GaNSW1、GaNSW2的栅极和源极可以跟随GaN电流感测晶体管GaNSENSE的大范围漏极电压，这可以在从0电流到例如20A的过电流保护时发生。这允许GaN开关器件GaNSW1、GaNSW2的栅极和源极与GaN电流感测晶体管GaNSENSE的漏极一起浮置仅直到相应齐纳二极管Z1、Z2的箝位电压。箝位电压保护低电压外部电流感测电路系统114免受过电压击穿。
注入到形成GaN管芯100的电压保护器件116、118的GaN开关器件GaNSW1、GaNSW2的栅极中的电流也从源极引出，从而不影响电流感测精度。图2所示的实施例消耗更少电流，并且比图1所示的实施例更准确。此外，为了实现更高精度，跨第二GaN开关器件GaNSW2的RdsON*Isense下降可以通过将Isense电流注入第一GaN开关器件GaNSW1来补偿，其中RdsON是器件导通状态电阻。
然而，图2中的GaN开关器件GaNSW1、GaNSW2在主GaN功率晶体管GaNPOWER的截止状态期间消耗功率。这可以通过关闭偏置处于截止状态的GaN开关器件GaNSW1、GaNSW2的电流源来减轻，但是一旦主GaN功率晶体管GaNPOWER重新导通，这可能需要稍长的时间来再次开始跟踪。
感测具有高电压保护的GaN管芯100的电流的外部电流感测电路系统114可以使用图1和图2所示的比较器120来这样做。接下来描述外部电流感测电路系统114的附加实施例，其可以与图1和图2所示的GaN管芯100一起使用或者与具有电流读出的其他类型的功率器件一起使用。以下电流感测是在低压侧功率开关器件的漏极侧感测的上下文中描述的实施例，但也可以应用于源极侧感测。
图3示出了电流感测电路系统114的一个实施例。根据该实施例，比较器120的输出驱动nMOS晶体管Q10的栅极，该nMOS晶体管Q10的漏极电连接到附加pMOS晶体管Q11，从而生成可以被镜像出来并且在比较器120的输入之间均衡电压的电流源。
图4示出了电流感测电路系统114的一个实施例。根据该实施例，在主功率晶体管FETPOWER的导通阶段期间，感测电流的跟踪行为被加速。主功率晶体管FETPOWER可以是图1或图2所示的GaN功率晶体管GaNPOWER，或者是不同类型的功率晶体管，诸如功率MOSFET(金属氧化物半导体场效应晶体管)。被感测的电流ISENSE是主功率晶体管电流IPOWER的1:N副本，并且由与主功率晶体管FETPOWER相同的管芯上的感测晶体管FETSENSE提供，其中1:N例如可以在1:2000至1:4000的范围内。在图4中不期望过冲或下冲，因为在图4中实现的控制方法包括使用比较器电路200的迟滞的滞环控制。
在图4中，电流感测电路系统114包括参考二极管/电流镜电路202，参考二极管/电流镜电路202在输入端子204处输入来自感测晶体管FETSENSE的感测电流ISENSE，并且在输出端子206处提供感测电流ISENSE的缩小(1:M)版本ISENSE/M。在一个实施例中，功率晶体管FETPOWER是低压侧开关器件的一部分，例如，如图1或图2所示，使得输入到参考二极管/电流镜电路202的输入端子204的电流ISENSE是在低压侧功率开关器件中流动的电流的缩小(1:N)副本。电流感测电路系统114的输出电流ISENSE/M是参考二极管/电流镜电路202的输入端子204处的电流ISENSE的分数(1:M)。电容器C在第一节点208处直接连接到参考二极管/电流镜电路202，并且对由第一开关电流源I1和第二开关电流源I2源送和汲取的电流进行平均。
在图4中，电流镜电路202包括第一晶体管Q8，第一晶体管Q8具有与电流镜电路202的输入端子204相对应的源极端子、栅极端子和电连接到栅极端子的漏极端子。图4中的电流镜电路202还包括第二晶体管Q9，第二晶体管Q9具有电连接到第一晶体管Q8的源极端子的源极端子、电连接到第一晶体管Q8的栅极端子的栅极端子、以及与电流镜电路202的输出端子206相对应的漏极端子。
图4中的电流感测电路系统114的比较器电路200具有电连接到参考二极管/电流镜电路202的输入端子204的第一输入、电连接到功率晶体管FETPOWER的漏极或源极端子的第二输入、以及当第一输入处的电压高于第二输入处的电压时处于第一状态并且当第一输入处的电压低于第二输入处的电压时处于第二状态的输出。在图4中，比较器电路200的第二输入电连接到功率晶体管FETPOWER的源极端子，并且比较器电路200被实现为具有作为第一输入的正(+)输入和作为第二输入的负(-)输入的单个比较器201。
如果功率晶体管FETPOWER导通并且比较器输出处于第二状态，则图4中的电流感测电路系统114的第一开关电流源I1向第一(电容器)节点208源送电流。如果功率晶体管FETPOWER导通并且比较器输出处于第一状态，则第二开关电流源I2从第一(电容器)节点208汲取电流。电容器C对由开关电流源I1、I2源送和汲取的电流进行平均。该电流由参考二极管/电流镜电路202感测，其使得感测电流可用作ISENSE/M。
在图4中，比较器电路200的负输入电连接到功率晶体管FETPOWER的源极端子，第一开关电流源I1包括正电压源或电荷泵VANA，并且第二开关电流源I2包括负电压源或电荷泵VCP。在另一实施例中，比较器电路200的负输入电连接到功率晶体管FETPOWER的漏极端子，并且第一开关电流源I1和第二开关电流源I2两者均包括正电压源或电荷泵VANA/VCP。
为了减少电流消耗并且进一步加快电流感测电路系统114的跟踪行为，参考二极管/电流镜电路202的输出端子处的感测电流ISENSE/M的缩放版本K*ISENSE/M被前馈到第一开关电流源I1，使得由第一开关电流源I1源送到第一(电容器)节点208的电流随着输入端子204处的电流ISENSE成比例地改变。
感测电流ISENSE/M的缩放版本K*ISENSE/M也被前馈到第二开关电流源I2，使得第二开关电压源I2从第一(电容器)节点208汲取的电流随着输入端子204处的感测电流ISENSE成比例地改变。电流消耗随着主晶体管电流IPOWER的增加而增加，并且图4中的电流感测电路系统114可以在宽范围的输出电流内跟踪IPOWER，例如0A到20A或更高。此外，正前馈K*ISENSE/M电流允许电流跟踪更快地发生，因为前馈K*ISENSE/M导致相应开关电流源I1、I2增加直到达到对应的目标比较器值。
在图4中，第一开关电流源I1由比较器电路200的输出和施加到功率晶体管FETPOWER的栅极信号PWM控制，例如，经由第一逻辑AND门210和第一反相器212，使得如果栅极信号PWM有效并且比较器输出处于第二状态，则第一开关电流源I1向第一(电容器)节点208源送电流。当第一逻辑AND门210的输出处于逻辑高状态时，第一开关器件S1将第一开关电流源I1连接到第一(电容器)节点208。当第一逻辑AND门210的输出处于逻辑低状态时，第二开关器件S2和反相器214将第一开关电流源I1连接到接地。
第二开关电流源I2由比较器电路200的输出和栅极信号PWM控制，例如，经由第二逻辑AND门216，使得如果栅极信号PWM有效并且比较器输出处于第一状态，则第二开关电路源I2从第一(电容器)节点208汲取电流。当第二逻辑AND门216的输出处于逻辑高状态时，第三开关器件S3将第二开关电流源I2连接到第一(电容器)节点208。当第二逻辑AND门216的输出处于逻辑低状态时，第四开关器件S4和反相器218将第二开关电流源I2连接到接地。
图5示出了电流感测电路系统114的另一实施例，其被示出为感测来自图1所示的GaN管芯100的电流ISENSE。然而，图5中的电流感测电路系统114可以用于感测不同类型的功率晶体管管芯(诸如功率MOSFET管芯)的电流。
在图5中，比较器电路200被实现为双比较器。第一比较器300具有电连接到电流镜电路202的输入端子204的正输入(+)、电连接到主GaN功率晶体管GaNPOWER的漏极端子DPOWER的负输入(-)、以及驱动锁存器302的置位输入(S)的输出。第二比较器304具有电连接到主GaN功率晶体管GaNPOWER的漏极端子DPOWER的正输入(+)、电连接到电流镜电路202的输入端子204的负输入(-)、以及驱动锁存器302的复位输入(R)的输出。第一比较器300用于限定的上边沿，并且第二比较器304用于限定的下边沿，每个比较器300、304具有偏移。比较器偏移控制迟滞，迟滞控制电压振荡的宽度，以产生更高的精度和改进的峰值电流控制。使用调零比较器300、304，其中一个比较器300/304运行并且另一比较器304/300正在调零，从而在操作寿命期间减小偏移误差。可以提供电阻器R2以用于衰减。
在图5中，第一比较器300的负输入(-)和第二比较器304的正输入(+)电连接到主GaN功率晶体管GaNPOWER的漏极端子DPOWER。然而，第一比较器300的负输入(-)和第二比较器304的正输入(+)可以改为电连接到主GaN功率晶体管GaNPOWER的源极端子SPOWER。
在图5中，比较器电路200还包括电连接在第一比较器300的负输入(-)与主GaN功率晶体管GaNPOWER的漏极(或源极)端子DPOWER之间的第一迟滞电压源306、以及电连接在第二比较器304的正输入(+)与主GaN功率晶体管GaNPOWER的漏极(或源极)端子DPOWER之间的第二迟滞电压源308。
在图5中，参考二极管/电流镜电路202的第二晶体管Q9的栅极端子通过与电阻器R1串联的开关器件SD2电连接到参考二极管/电压镜电路202的第一晶体管Q8的栅极端子。开关器件SD2由施加到主GaN功率晶体管GaNPOWER的栅极信号PWM控制，使得当栅极信号PWM有效时，开关器件SD2闭合。附加开关器件SD3控制到电流镜电路202的输入端子204的连接，并且可以由施加到主GaN功率晶体管GaNPOWER的栅极信号PWM控制，从而实现离散电流感测实现。
在图5中，二极管器件GaND1、GaND2被用于GaN管芯100处的高电压保护和电流感测，并且精确地跟踪主GaN功率晶体管GaNPOWER的漏极电压。二极管器件GaND1、GaND2比运算放大器快，但不如感测主GaN功率晶体管GaNPOWER的源极电压快，因为漏极和感测电压随着漏极侧感测而稳定需要时间。
图6示出了电流感测电路系统114的另一实施例，其被示出为感测来自图2所示的GaN管芯100的电流ISENSE。然而，图6中的电流感测电路系统114可以用于感测不同类型的功率晶体管管芯(诸如功率MOSFET管芯)的电流。
如上所述，GaN管芯100中包括的电压保护器件116、118被实现为图2中的相应GaN晶体管GaNSW1、GaNSW2。第一GaN晶体管GaNSW1被专门用作开关器件，该开关器件当主GaN功率晶体管GaNPOWER导通时导通并且当主GaN功率晶体管GaNPOWER截止时截止。第二GaN晶体管GaNSW2被专门用作开关器件，该开关器件当GaN电流感测晶体管GaNSENSE导通时导通并且当GaN电流感测晶体管GaNSENSE截止时截止。这种非线性控制方案精确地跟踪电流ISENSE并且与运算放大器相比非常快，但是由于漏极和感测电压必须稳定，所以与感测源极电压一样快。GaN开关器件GaNSW1、GaNSW2随着主GaN功率晶体管GaNPOWER的漏极电压上升而被箝位。GaN开关器件GaNSW1、GaNSW2的电压然后通过相应电流源400、402被降低到较低电压，使得当GaN开关器件GaNSW1、GaNSW2中的任一个重新导通时，稳定时间短得多并且跟踪更快。电流源400、402可以在脉冲之后关断，以消除在该阶段期间GaN开关器件GaNSW1、GaNSW2处的功耗。
图7示出了电流感测电路系统114的另一实施例，其被示出为感测来自图2所示的GaN管芯100的电流ISENSE。图7所示的实施例类似于图6所述的实施例，不同之处在于迟滞电压源306、308的实现。在实现低压侧电流感测的图7中，与图6相比，迟滞电压源306、308为两个比较器300、304提供正参考“VZ”，其中第一迟滞电压源306为第一比较器300提供正参考“VZ”，并且第二迟滞电压源308为第二比较器304提供负参考“VZ”。
图8示出了GaN管芯100和外部电流感测电路系统114的另一实施例。根据该实施例，第一GaN电流感测晶体管GaNSense1电连接在主GaN功率晶体管GaNPOWER的漏极DPOWER与第二电流感测端子104之间，并且与主GaN功率晶体管GaNPOWER相比具有1:K的尺寸比。第二GaN电流感测晶体管GaNSense2电连接在HEMT门控二极管GaNDIODE的源极SDIODE与主GaN功率晶体管GaNPOWER的源极SPOWER之间，并且与主GaN功率晶体管GaNPOWER相比具有1:N的尺寸比。高电压保护GaN晶体管GaNSW电连接在第一电流感测端子102与在HEMT门控二极管GaNDIODE的源极SDIODE与第二GaN电流感测晶体管GaNSense2的漏极DSense2之间的节点之间。GaN电流感测晶体管GaNSense1、GaNSense2的栅极GSense1、GSense2和高电压保护GaN晶体管GaNSW的栅极GSW各自电连接到GaN管芯100的栅极端子110，并且因此由与主GaN功率晶体管GaNPOWER相同的信号“PWM”控制。
GaN基高电子迁移率晶体管(HEMT)的漏极电荷俘获现象通过使器件GaNSense2和GaNSW两者在截止阶段期间看到与主GaN功率晶体管GaNPOWER大致相同的漏极电压而被添加到第二GaN电流感测晶体管GaNSense2和高电压保护GaN晶体管GaNSW。在GaN技术中，存在最小宽度，超过该最小宽度，匹配将变得非常差。在图8中，通过包括高电压保护GaN晶体管GaNSW并且还通过匹配到GaNSense1、GaNSense2和GaNPOWER来使用高电压保护GaN晶体管GaNSW作为感测器件(其也具有相同截止阶段漏极应力)，增加了Kilis因子。这样的配置提供了附加好处，即，GaNSW和GaNSense2的两个电阻RGaN_SW和RGaN_Sense2的总和减少了所需要的感测电流，并且同时使与主GaN功率晶体管GaNPOWER和另一感测器件GaNSense1匹配的面积加倍。因此，新的N比率变为：
其中RGaN_Sense1是第一GaN电流感测晶体管GaNSense1的电阻。
因此，电阻器比率根据等式(1)中表示的N因子来设计。另一优点是，感测电流的温度系数可以相对于主GaN功率晶体管GaNPOWER而改变。在这种情况下，通过改变R1和R2的值，GaN电流感测晶体管GaNSense1、GaNSense2的温度系数与主GaN功率晶体管GaNPOWER的温度系数不同。
而且，与电阻器R1并联的高电压保护GaN晶体管GaNSW和第二GaN电流感测晶体管GaNSense2使感测电流免受高电压保护GaN晶体管GaNSW和第二GaN电流感测晶体管GaNSense2的老化效应的影响，因为与图3和图4所示的实施例相比，它们的变化不会对最终感测电流造成显著影响。
此外，通过第一GaN电流感测晶体管GaNSense1的电流被用于负载，而不是从诸如V1等辅助电源中汲取的电流。这允许将第一GaN电流感测晶体管GaNSense1的尺寸确定为具有足够大的面积以实现良好匹配并且因此具有更好的GaN器件陷阱电荷分布均匀性。图8所示的实施例还使得能够进行双向电流感测。
通过将功率电流除以因子K和N，可以使感测所需要的电流最小化，其中R1＝R2*N。可以通过使用电阻RGaN_SW和RGaN_Sense2两者作为感测指来进一步增加比率N。高电压保护GaN晶体管GaNSW在截止阶段期间用作开关以保护外部电流感测电路系统114的低电压器件，并且在导通阶段期间用作感测指。仿真表明，较小的指状物具有与主GaN功率晶体管GaNPOWER不同的温度系数，然而电阻器R1和R2的适当尺寸允许温度系数的调节。
图1、图2、图3和图8所示的电流感测电路系统114的示例可以互换使用。也就是说，图1所示的电流感测电路系统114的示例可以被替换为图2、图3或图8所示的电流感测电路系统114的示例，图2所示的电流感测电路系统114的示例可以被替换为图1、图3或图8所示的电流感测电路系统114的示例，图3所示的电流感测电路系统114的示例可以被替换为图1、图2或图8所示的电流感测电路系统114的示例，或者图8所示的电流感测电路系统114的示例可以被替换为图1、图2或图3所示的电流感测电路系统114的示例。
尽管本公开不受该限制，但以下编号的示例展示了本公开的一个或多个方面。
示例1.一种氮化镓(GaN)管芯，包括：第一电流感测端子；第二电流感测端子；主GaN功率晶体管；GaN电流感测晶体管，具有电连接到主GaN功率晶体管的源极的源极；二极管器件，串联电连接在主GaN功率晶体管的漏极与GaN电流感测晶体管的漏极之间；第一电压保护器件，将主GaN功率晶体管的漏极电连接到第一感测端子；以及第二电压保护器件，将GaN电流感测晶体管的漏极电连接到第二感测端子。
示例2.根据示例1的GaN管芯，其中GaN电流感测晶体管的沟道宽度在主GaN功率晶体管的沟道宽的1:2000至1:4000的范围内。
示例3.根据示例1或2的GaN管芯，其中二极管器件是GaN晶体管，GaN晶体管具有电连接到主GaN功率晶体管的漏极的漏极、电连接到GaN电流感测晶体管的漏极的源极、以及电连接到GaN晶体管的漏极的栅极。
示例4.根据示例1至3中任一项的GaN管芯，其中二极管器件是pn二极管，pn二极管具有电连接到主GaN功率晶体管的漏极的阳极和电连接到GaN电流感测晶体管的漏极的阴极。
示例5.根据示例1至4中任一项的GaN管芯，其中第一电压保护器件是第一GaN晶体管，第一GaN晶体管具有电连接到主GaN功率晶体管的漏极的漏极、电连接到第一感测端子的源极、以及电连接到第一GaN晶体管的源极的栅极，并且其中第二电压保护器件是第二GaN晶体管，第二GaN晶体管具有电连接到GaN电流感测晶体管的漏极的漏极、电连接到第二感测端子的源极、以及电连接到第二GaN晶体管的源极的栅极。
示例6.根据示例1至4中任一项的GaN管芯，其中第一电压保护器件是第一GaN晶体管，第一GaN晶体管专门用作开关器件并且被配置为当主GaN功率晶体管导通时导通并且当主GaN功率管截止时截止，并且其中第二电压保护器件是第二GaN晶体管，第二GaN晶体管专门用作开关器件并且被配置为当GaN电流感测晶体管导通时导通并且当GaN电流感测晶体管截止时截止。
示例7.根据示例1至6中任一项的GaN管芯，其中主GaN功率晶体管、GaN电流感测晶体管、第一电压保护器件和第二电压保护器件中的每一者是肖特基栅极高电子迁移率晶体管(HEMT)器件。
示例8.一种电力电子器件，包括：氮化镓(GaN)管芯，包括第一电流感测端子、第二电流感测端子、主GaN功率晶体管、具有电连接到主GaN功率晶体管的源极的源极的GaN电流感测晶体管、串联电连接在主GaN功率晶体管的漏极与GaN电流感测晶体管的漏极之间的二极管器件、将主GaN功率晶体管的漏极电连接到第一感测端子的第一电压保护器件、以及将GaN电流感测晶体管的漏极电连接到第二感测端子的第二电压保护器件；以及电流感测电路，电连接到第一电流感测端子和第二电流感测端子，其中第一电压保护器件被配置为保护电流感测电路免受主GaN功率晶体管的全漏极电压的影响，并且第二电压保护器件被配置为保护电流感测电路免受GaN电流感测晶体管的全漏极电压的影响。
示例9.根据示例8的电力电子器件，其中电流感测电路包括：比较器，具有电连接到第一电流感测端子的第一输入和电连接到第二电流感测端子的第二输入；以及电流源电路，由比较器的输出控制，并且被配置为迫使电流通过第一电压保护器件、并且最小化跨第一感测端子与第二感测端子的电压差。
示例10.根据示例9的电力电子器件，其中第一电压保护器件是经由第一电流感测端子电连接到比较器的第一输入的第一二极管器件，其中第二电压保护器件是经由第二电流感测端子电连接到比较器的第二输入的第二二极管器件，并且其中电流源电路被配置为基于比较器输出来设置流过第一二极管器件的第一电流和流过第二二极管器件的第二电流。
示例11.根据示例10的电力电子器件，其中电流感测电路包括：第一齐纳二极管，被配置为箝位第一电流感测端子处的电压；以及第二齐纳二极管，被配置为箝位第二电流感测端子处的电压。
示例12.根据示例10的电力电子器件，其中电流源电路包括：第一pMOS晶体管，由比较器的输出控制并且具有电连接到电压源的源极和电连接到第二电流感测端子的漏极；第二pMOS晶体管，由比较器的输出控制并且具有电连接到电压源的源极和电连接到第一电流感测端子的漏极；以及第三pMOS晶体管，由比较器的输出控制并且具有电连接到电压源的源极和形成电流感测电路的电流感测输出的漏极。
示例13.根据示例9至12中任一项的电力电子器件，其中第一电压保护器件是第一GaN开关器件，第一GaN开关器件具有电连接到主GaN功率晶体管的漏极的漏极和电连接到第一电流感测端子的源极，其中第二电压保护器件是第二GaN开关器件，第二GaN开关器件具有电连接到GaN电流感测晶体管的漏极的漏极和电连接到第二电流感测端子的源极，并且其中电流源电路被配置为基于比较器输出来设置流过第一GaN开关器件的第一电流和流过第二GaN开关器件的第二电流。
示例14.根据示例13的电力电子器件，其中电流源电路包括：第一pMOS晶体管，由比较器的输出控制并且具有电连接到电压源的源极和电连接到第二电流感测端子的漏极；第二pMOS晶体管，由比较器的输出控制并且具有电连接到电压源的源极和电连接到第一电流感测端子的漏极；以及第三pMOS晶体管，由比较器的输出控制并且具有电连接到电压源的源极和形成电流感测电路的电流感测输出的漏极。
示例15.根据示例13的电力电子器件，其中电流源电路包括：第一电流源，被配置为将第一栅极电流注入到第一GaN开关器件的栅极中；以及第二电流源，被配置为将第二栅极电流注入到第二GaN开关器件的栅极中，其中第一栅极电流在比较器的第一输入处被减去，其中第二栅极电流在比较器的第二输入处被减去。
示例16.根据示例13的电力电子器件，其中电流感测电路包括：第一齐纳二极管，电连接到第一电流感测端子；以及第二齐纳二极管，电连接到第二电流感测端子，其中第一GaN开关器件的栅极和源极与主GaN功率晶体管的漏极一起浮置直到第一齐纳二极管的箝位电压，其中第二GaN开关器件的栅极和源极与GaN电流感测晶体管的漏极一起浮置直到第二齐纳二极管的箝位电压。
示例17.根据示例8至16中任一项的电力电子器件，其中主GaN功率晶体管、GaN电流感测晶体管、第一电压保护器件和第二电压保护器件中的每一者是肖特基栅极高电子迁移率晶体管(HEMT)器件，并且其中电流感测电路用硅来实现。
示例18.一种电流感测电路系统，包括：电流镜电路，被配置为在输入端子处输入功率晶体管的感测电流并且在输出端子处提供感测电流的缩小版本；电容器，在第一节点处直接连接到电流镜电路；比较器电路，具有电连接到电流镜电路的输入端子的第一输入、电连接到功率晶体管的漏极或源极端子的第二输入、以及当第一输入处的电压高于第二输入处的电压时处于第一状态并且当第一输入处的电压低于第二输入处的电压时处于第二状态的输出；第一开关电流源，被配置为如果功率晶体管导通并且比较器输出处于第二状态，则向第一节点源送电流；以及第二开关电流源，被配置为如果功率晶体管导通并且比较器输出处于第一状态，则从第一节点汲取电流。
示例19.根据示例18的电流感测电路系统，其中比较器电路的第二输入电连接到功率晶体管的源极端子，其中第一开关电流源包括正电压源或电荷泵，并且其中第二开关电流源包括负电压源或电荷泵。
示例20.根据示例18的电流感测电路系统，其中比较器电路的第二输入电连接到功率晶体管的漏极端子，并且其中第一开关电流源和第二开关电流源两者均包括正电压源或电荷泵。
示例21.根据示例18至20中任一项的电流感测电路系统，其中电流镜电路的输出端子处的电流的缩放版本被前馈到第一开关电流源，使得由第一开关电流源源送到第一节点的电流随着感测电流成比例地改变。
示例22.根据示例18至20中任一项的电流感测电路系统，其中电流镜电路的输出端子处的电流的缩放版本被前馈到第二开关电流源，使得由第二开关电流源从第一节点汲取的电流随着感测电流成比例地改变。
示例23.根据示例18至22中任一项的电流感测电路系统，其中到电流镜电路的输入端子的电流输入来自于包括在功率晶体管中的低压侧功率晶体管。
示例24.根据示例18至23中任一项的电流感测电路系统，其中第一开关电流源由比较器电路的输出和施加到功率晶体管的栅极信号控制，使得如果栅极信号有效并且比较器输出处于第二状态，则第一开关电流源向第一节点源送电流，并且其中第二开关电流源由比较器电路的输出和栅极信号控制，使得如果栅极信号有效并且比较器输出处于第一状态，则第二开关电流源从第一节点汲取电流。
示例25.根据示例18至24中任一项的电流感测电路系统，其中比较器电路包括单个比较器，单个比较器具有作为第一输入的正输入和作为第二输入的负输入。
示例26.根据示例18至24中任一项的电流感测电路系统，其中比较器电路包括：第一比较器，具有电连接到电流镜电路的输入端子的正输入、电连接到功率晶体管的漏极或源极端子的负输入、以及驱动锁存器的置位输入的输出；以及第二比较器，具有电连接到功率晶体管的漏极或源极端子的正输入、电连接到电流镜电路的输入端子的负输入、以及驱动锁存器的复位输入的输出。
示例27.根据示例26的电流感测电路系统，其中比较器电路还包括：第一迟滞电压源，电连接在第一比较器的负输入与功率晶体管的漏极或源极端子之间；以及第二迟滞电压源，电连接在第二比较器的正输入与功率晶体管的漏极或源极端子之间。
示例28.根据示例18至27中任一项的电流感测电路系统，其中电流镜电路包括：第一晶体管，具有与电流镜电路的输入端子相对应的源极端子、栅极端子、和电连接到栅极端子的漏极端子；以及第二晶体管，具有电连接到第一晶体管的源极端子的源极端子、电连接到第一晶体管的栅极端子的栅极端子、以及与电流镜电路的输出端子相对应的漏极端子。
示例29.根据示例28的电流感测电路系统，其中第二晶体管的栅极端子通过与电阻器串联的开关器件电连接到第一晶体管的栅极端子，并且其中开关器件由施加到功率晶体管的栅极信号控制，使得当栅极信号有效时开关器件闭合。
示例30.一种电力电子器件，包括：氮化镓(GaN)管芯，包括第一电流感测端子、第二电流感测端子、主GaN功率晶体管、具有电连接到主GaN功率晶体管的源极的源极的GaN电流感测晶体管、串联电连接在主GaN功率晶体管的漏极与GaN电流感测晶体管的漏极之间的二极管器件、将主GaN功率晶体管的漏极电连接到第一感测端子的第一电压保护器件、以及将GaN电流感测晶体管的漏极电连接到第二感测端子的第二电压保护器件；以及电流感测电路系统，包括具有用于感测GaN管芯的第二电流感测端子处的电流的输入端子和用于提供感测电流的缩小版本的输出端子的电流镜电路、在第一节点处直接连接到电流镜电路的电容器、比较器电路(具有电连接到电流镜电路的输入端子的第一输入、电连接到GaN管芯的第一电流感测端子的第二输入、以及当第一输入处的电压高于第二输入处的电压时处于第一状态并且当第一输入处的电压低于第二输入处的电压时处于第二状态的输出)、被配置为如果主GaN功率晶体管导通并且比较器输出处于第二状态则向第一节点源送电流的第一开关电流源、以及被配置为如果主GaN功率晶体管导通并且比较器输出处于第一状态则从第一节点汲取电流的第二开关电流源。
示例31.根据示例30的电力电子器件，其中电流镜电路的输出端子处的电流的缩放版本被前馈到第一开关电流源，使得由第一开关电流源源送到第一节点的电流随着感测电流成比例地改变。
示例32.根据示例30的电力电子器件，其中电流镜电路的输出端子处的电流的缩放版本被前馈到第二开关电流源，使得由第二开关电流源从第一节点汲取的电流随着感测电流成比例地改变。
示例33.根据示例30至32中任一项的电力电子器件，其中主GaN功率晶体管是低压侧功率晶体管。
示例34.根据示例30至33中任一项的电力电子器件，其中比较器电路包括：第一比较器，具有电连接到电流镜电路的输入端子的正输入、电连接到GaN管芯的第一电流感测端子的负输入、以及驱动锁存器的置位输入的输出；以及第二比较器，具有电连接到GaN管芯的第一电流感测端子的正输入、电连接到电流镜电路的输入端子的负输入、以及驱动锁存器的复位输入的输出。
示例35.根据示例34的电力电子器件，其中比较器电路还包括：第一迟滞电压源，电连接在第一比较器的负输入与GaN管芯的第一电流感测端子之间；以及第二迟滞电压源，电连接在第二比较器的正输入与GaN管芯的第一电流感测端子之间。
示例36.根据示例30至35中任一项的电力电子器件，其中电流镜电路包括：第一晶体管，具有与电流镜电路的输入端子相对应的源极端子、栅极端子和电连接到栅极端子的漏极端子；以及第二晶体管，具有电连接到第一晶体管的源极端子的源极端子、电连接到第一晶体管的栅极端子的栅极端子、以及与电流镜电路的输出端子相对应的漏极端子。
示例37.根据示例36的电力电子器件，其中第二晶体管的栅极端子通过与电阻器串联的开关器件电连接到第一晶体管的栅极端子，并且其中开关器件由施加到主GaN功率晶体管的栅极信号控制，使得当栅极信号有效时开关器件闭合。
诸如“第一”、“第二”等术语用于描述各种元素、区域、部分等，也不旨在进行限制。相似的术语在整个说明书中指代相似的元素。
除非另有明确说明，否则表达“和/或”应当解释为包括所有可能的合取和析取组合。例如，表达“A和/或B”应当解释为仅指A、仅指B或同时指A和B。除非另有明确说明，否则“至少一个”应当以与“和/或”相同的方式解释。例如，表达“A和B中的至少一者”应当解释为仅表示A、仅表示B或同时表示A和B。
如本文中使用的，术语“具有(having)”、“包含(containing)”、“包括(including)”、“包括(comprising)”等是开放式术语，其指示所述元素或特征的存在，但不排除附加元素或特征。除非上下文另有明确指示，否则冠词“一(a)”、“一个(an)”和“该(the)”应当包括复数和单数。
应当理解，除非另有特别说明，否则本文中描述的各种实施例的特征可以彼此组合。
尽管本文中已经说明和描述了特定实施例，但本领域普通技术人员将理解，在不脱离本发明范围的情况下，可以用各种替代和/或等效实现来代替所示出和描述的特定实施例。本申请旨在涵盖本文中讨论的特定实施例的任何改编或变化。因此，本发明仅受权利要求及其等价物的限制。

Claims (17)

1.一种氮化镓(GaN)管芯，包括：
第一电流感测端子；
第二电流感测端子；
主GaN功率晶体管；
GaN电流感测晶体管，具有电连接到所述主GaN功率晶体管的源极的源极；
二极管器件，串联电连接在所述主GaN功率晶体管的漏极与所述GaN电流感测晶体管的漏极之间；
第一电压保护器件，将所述主GaN功率晶体管的漏极电连接到所述第一感测端子；以及
第二电压保护器件，将所述GaN电流感测晶体管的漏极电连接到所述第二感测端子。
2.根据权利要求1所述的GaN管芯，其中所述GaN电流感测晶体管的沟道宽度在所述主GaN功率晶体管的沟道宽的1:2000至1:4000的范围内。
3.根据权利要求1所述的GaN管芯，其中所述二极管器件是GaN晶体管，所述GaN晶体管具有电连接到所述主GaN功率晶体管的漏极的漏极、电连接到所述GaN电流感测晶体管的漏极的源极、以及电连接到所述GaN晶体管的漏极的栅极。
4.根据权利要求1所述的GaN管芯，其中所述二极管器件是pn二极管，所述pn二极管具有电连接到所述主GaN功率晶体管的漏极的阳极和电连接到所述GaN电流感测晶体管的漏极的阴极。
5.根据权利要求1所述的GaN管芯，其中所述第一电压保护器件是第一GaN晶体管，所述第一GaN晶体管具有电连接到所述主GaN功率晶体管的漏极的漏极、电连接到所述第一感测端子的源极、以及电连接到所述第一GaN晶体管的源极的栅极，并且其中所述第二电压保护器件是第二GaN晶体管，所述第二GaN晶体管具有电连接到所述GaN电流感测晶体管的漏极的漏极、电连接到所述第二感测端子的源极、以及电连接到所述第二GaN晶体管的源极的栅极。
6.根据权利要求1所述的GaN管芯，其中所述第一电压保护器件是第一GaN晶体管，所述第一GaN晶体管专门用作开关器件并且被配置为当所述主GaN功率晶体管导通时导通并且当所述主GaN功率管截止时截止，并且其中所述第二电压保护器件是第二GaN晶体管，所述第二GaN晶体管专门用作开关器件并且被配置为当所述GaN电流感测晶体管导通时导通并且当所述GaN电流感测晶体管截止时截止。
7.根据权利要求1所述的GaN管芯，其中所述主GaN功率晶体管、所述GaN电流感测晶体管、所述第一电压保护器件和所述第二电压保护器件中的每一者是肖特基栅极高电子迁移率晶体管(HEMT)器件。
8.一种电力电子器件，包括：
氮化镓(GaN)管芯，包括第一电流感测端子、第二电流感测端子、主GaN功率晶体管、具有电连接到所述主GaN功率晶体管的源极的源极的GaN电流感测晶体管、串联电连接在所述主GaN功率晶体管的漏极与所述GaN电流感测晶体管的漏极之间的二极管器件、将所述主GaN功率晶体管的漏极电连接到所述第一感测端子的第一电压保护器件、以及将所述GaN电流感测晶体管的漏极电连接到所述第二感测端子的第二电压保护器件；以及
电流感测电路，电连接到所述第一电流感测端子和所述第二电流感测端子，
其中所述第一电压保护器件被配置为保护所述电流感测电路免受所述主GaN功率晶体管的全漏极电压的影响，并且所述第二电压保护器件被配置为保护所述电流感测电路免受所述GaN电流感测晶体管的全漏极电压的影响。
9.根据权利要求8所述的电力电子器件，其中所述电流感测电路包括：
比较器，具有电连接到所述第一电流感测端子的第一输入和电连接到所述第二电流感测端子的第二输入；以及
电流源电路，由所述比较器的输出控制，并且被配置为迫使电流通过所述第一电压保护器件、并且最小化跨所述第一感测端子与所述第二感测端子的电压差。
10.根据权利要求9所述的电力电子器件，
其中所述第一电压保护器件是经由所述第一电流感测端子电连接到所述比较器的所述第一输入的第一二极管器件，
其中所述第二电压保护器件是经由所述第二电流感测端子电连接到所述比较器的所述第二输入的第二二极管器件，并且
其中所述电流源电路被配置为基于所述比较器输出来设置流过所述第一二极管器件的第一电流和流过所述第二二极管器件的第二电流。
11.根据权利要求10所述的电力电子器件，其中所述电流感测电路包括：
第一齐纳二极管，被配置为箝位所述第一电流感测端子处的电压；以及
第二齐纳二极管，被配置为箝位所述第二电流感测端子处的电压。
12.根据权利要求10所述的电力电子器件，其中所述电流源电路包括：
第一pMOS晶体管，由所述比较器的所述输出控制并且具有电连接到电压源的源极和电连接到所述第二电流感测端子的漏极；
第二pMOS晶体管，由所述比较器的所述输出控制并且具有电连接到所述电压源的源极和电连接到所述第一电流感测端子的漏极；以及
第三pMOS晶体管，由所述比较器的所述输出控制并且具有电连接到所述电压源的源极和形成所述电流感测电路的电流感测输出的漏极。
13.根据权利要求9所述的电力电子器件，
其中所述第一电压保护器件是第一GaN开关器件，所述第一GaN开关器件具有电连接到所述主GaN功率晶体管的漏极的漏极和电连接到所述第一电流感测端子的源极，
其中所述第二电压保护器件是第二GaN开关器件，所述第二GaN开关器件具有电连接到所述GaN电流感测晶体管的漏极的漏极和电连接到所述第二电流感测端子的源极，并且
其中所述电流源电路被配置为基于所述比较器输出来设置流过所述第一GaN开关器件的第一电流和流过所述第二GaN开关器件的第二电流。
14.根据权利要求13所述的电力电子器件，其中所述电流源电路包括：
第一pMOS晶体管，由所述比较器的所述输出控制，并且具有电连接到电压源的源极和电连接到所述第二电流感测端子的漏极；
第二pMOS晶体管，由所述比较器的所述输出控制，并且具有电连接到所述电压源的源极和电连接到所述第一电流感测端子的漏极；以及
第三pMOS晶体管，由所述比较器的所述输出控制，并且具有电连接到所述电压源的源极和形成所述电流感测电路的电流感测输出的漏极。
15.根据权利要求13所述的电力电子器件，其中所述电流源电路包括：
第一电流源，被配置为将第一栅极电流注入到所述第一GaN开关器件的栅极中；以及
第二电流源，被配置为将第二栅极电流注入到所述第二GaN开关器件的栅极中，
其中所述第一栅极电流在所述比较器的所述第一输入处被减去，
其中所述第二栅极电流在所述比较器的所述第二输入处被减去。
16.根据权利要求13所述的电力电子器件，其中所述电流感测电路包括：
第一齐纳二极管，电连接到所述第一电流感测端子；以及
第二齐纳二极管，电连接到所述第二电流感测端子，
其中所述第一GaN开关器件的栅极和所源极与所述主GaN功率晶体管的漏极一起浮置直到所述第一齐纳二极管的箝位电压，
其中所述第二GaN开关器件的栅极和源极与所述GaN电流感测晶体管的漏极一起浮置直到所述第二齐纳二极管的箝位电压。
17.根据权利要求8所述的电力电子器件，其中所述主GaN功率晶体管、所述GaN电流感测晶体管、所述第一电压保护器件和所述第二电压保护器件中的每一者是肖特基栅极高电子迁移率晶体管(HEMT)器件，并且其中所述电流感测电路用硅来实现。
CN202311708028.6A 2022-12-14 2023-12-13 具有主GaN功率晶体管和GaN电流感测晶体管的GaN管芯 Pending CN118198058A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/081,053 US20240203981A1 (en) 2022-12-14 2022-12-14 GaN Die Having a Main GaN Power Transistor and a GaN Current Sense Transistor
US18/081,053 2022-12-14

Publications (1)

Publication Number Publication Date
CN118198058A true CN118198058A (zh) 2024-06-14

Family

ID=88920859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311708028.6A Pending CN118198058A (zh) 2022-12-14 2023-12-13 具有主GaN功率晶体管和GaN电流感测晶体管的GaN管芯

Country Status (3)

Country Link
US (1) US20240203981A1 (zh)
EP (1) EP4387101A1 (zh)
CN (1) CN118198058A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157959B2 (en) * 2004-03-31 2007-01-02 Semiconductor Components Industries, L.L.C. Method of forming a self-gated transistor and structure therefor
JP5706251B2 (ja) * 2011-06-30 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
US9791881B2 (en) * 2014-07-22 2017-10-17 Infineon Technologies Austria Ag Self-driven synchronous rectification for a power converter
US11082039B2 (en) * 2017-11-08 2021-08-03 Gan Systems Inc. GaN transistor with integrated drain voltage sense for fast overcurrent and short circuit protection

Also Published As

Publication number Publication date
US20240203981A1 (en) 2024-06-20
EP4387101A1 (en) 2024-06-19

Similar Documents

Publication Publication Date Title
US11012063B2 (en) GaN switch with integrated failsafe pulldown circuit
US20110248702A1 (en) Current detection circuit including electrostatic capacitor and rectifying element for increasing gate voltage of protecting mosfet
US8487667B2 (en) Hybrid power device
US9203393B2 (en) Semiconductor apparatus
US9018923B2 (en) Dynamic bias soft start control apparatus and methods
WO2018102299A1 (en) Bootstrap capacitor over-voltage management circuit for gan transistor based power converters
US20080068868A1 (en) Power MESFET Rectifier
US7932769B2 (en) Protected power devices
US8427226B2 (en) Device for controlling a power transistor
US10050553B2 (en) Rectifier circuit including a self-clamping transistor
CN116134731A (zh) 开关fet体电流管理装置和方法
CN112930646A (zh) 用于调节开关电源的偏置电压的设备
US10367501B1 (en) Semiconductor device
CN118198058A (zh) 具有主GaN功率晶体管和GaN电流感测晶体管的GaN管芯
CN118191393A (zh) 电流感测电路系统
KR101969117B1 (ko) 액티브 클램프 포워드 컨버터 및 그 구동방법
US11831303B2 (en) High accuracy current sensing for GaN power switching devices
JP7337618B2 (ja) 半導体装置
US20230038798A1 (en) Synchronous bootstrap half bridge rectifier
US6369641B1 (en) Biasing circuits
TW201240311A (en) Method for scaling a drive signal and circuit therefor
US11757347B2 (en) High-side gate drive voltage generation circuit and semiconductor module
US20230231018A1 (en) Control system and control method for dual-gate bidirectional switch
JP7086291B2 (ja) スイッチングデバイスの駆動装置
US11239750B2 (en) Charge pump circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication