CN118138487A - 用于eUSB中继器的锁定检测电路 - Google Patents

用于eUSB中继器的锁定检测电路 Download PDF

Info

Publication number
CN118138487A
CN118138487A CN202311640539.9A CN202311640539A CN118138487A CN 118138487 A CN118138487 A CN 118138487A CN 202311640539 A CN202311640539 A CN 202311640539A CN 118138487 A CN118138487 A CN 118138487A
Authority
CN
China
Prior art keywords
eusb
signal
usb
repeater
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311640539.9A
Other languages
English (en)
Inventor
肯尼斯·哈拉米诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN118138487A publication Critical patent/CN118138487A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/28—Timers or timing mechanisms used in protocols
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1443—Transmit or communication errors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Information Transfer Systems (AREA)

Abstract

描述用于eUSB中继器的锁定检测的方法和装置的实施例。在实施例中，所述方法涉及：在所述eUSB中继器的第一侧上的模拟接收器处检测接收到的数据；检测用于所述eUSB中继器的第二侧上的模拟发射器的启用信号；在检测到所述启用信号之后，检测在所述eUSB中继器的所述第一侧上的所述模拟接收器的空闲条件；设置定时器；确定所述定时器已经经过；以及当在所述第一侧上检测到空闲条件并且在所述eUSB中继器的所述第二侧上检测到所述启用信号时，在所述定时器已经经过之后复位所述eUSB中继器。

Description

用于eUSB中继器的锁定检测电路
技术领域
涉及中继器。
背景技术
通用串行总线(USB)作为电子工业中的短程有线数据通信的标准已经取得了极大的成功。USB在外围装置、配件和内部连接中的使用随处可见，并且它仍然是电子装置中的主流串行互连件。USB最初开发为通用总线以将计算机连接到外部外围装置和配件，例如打印机、扫描仪、键盘、麦克风和游戏控制器。随着总线速度的增加和支持芯片成本的降低，添加更多类型的装置。极大成功的一部分是向后兼容性，它允许一个25年前为1.5Mbps接口设计的键盘使用键盘的原始USB Type A插头连接器连接到一个新的10Gbps插座连接器。所有USB连接器仍支持低速、全速和高速模式
USB还用作许多计算机和便携式装置内的高速数据接口。例如，内置相机、触摸传感器、小键盘、麦克风、存储器和其它装置都可以使用USB在内部连接。为了改进这些内部连接，嵌入式USB 2.0(eUSB2)允许具有先进技术节点的系统以更低的成本在类似于USB 2.0的低速(LS)模式、全速(FS)模式和高速(HS)模式下使用USB 2.0进行操作。eUSB2允许在需要时并且在不具有USB的电源连接的情况下以较低成本在印刷电路板迹线上载送数据。
USB最初利用用于数据和控制的3.3V信令建立。3.3V在当时被视为低电压，并且出于向后兼容性等原因而被维持。随着硅器装置几何形状缩小，在较新的更小装置几何形状中不可能支持现在更高的电压，例如3.3V。为了允许高级USB主机和装置使用高级硅装置几何形状，eUSB2规范定义较低信令电压，例如1.0V，然后将eUSB2中继器定义为两个电压之间的接口。中继器将在高级USB主机和装置中使用的eUSB2的较低电压转换为装置之间的USB信令的较高电压，且反之亦然。另外，在低速和全速模式期间，中继器还转化eUSB2与USB总线之间的协议时序。
为了进一步消除不必要的成本，eUSB2在低速和全速模式下使用单端信令。单端信令将一个导线或导体用于信号并依赖于可用的公共参考电压，所述公共参考电压通常在集成电路(IC)和印刷电路板(PCB)上的嵌入式系统内可容易地访问。USB使用差分信令，所述差分信令使用极性相反的两条导线来发送相同的信号。在外部有线连接器的情况下，差分信令更可靠。在这些传统模式中，eUSB2中继器还将差分信令转换成单端信令，且反之亦然。
发明内容
公开一种方法和一种装置的实施例。在实施例中，公开一种用于eUSB中继器的锁定检测的方法。在实施例中，所述方法涉及在eUSB中继器的第一侧上的模拟接收器处检测接收到的数据；检测用于eUSB中继器的第二侧上的模拟发射器的启用信号；在检测到启用信号之后，检测在eUSB中继器的第一侧上的模拟接收器的空闲条件；设置定时器；确定定时器已经经过；以及当在第一侧上检测到空闲条件并且在eUSB中继器的第二侧上检测到启用信号时，在定时器已经经过之后复位eUSB中继器。
在实施例中，检测空闲条件包括检测到模拟接收器的两条输入线都为低。在实施例中，检测空闲条件包括检测到在模拟接收器的两条输入线上存在空闲“J”状态。在实施例中，检测空闲条件包括检测到模拟接收器的输入线为高并且模拟接收器的另一输入线为低。
在实施例中，所述方法包括确定eUSB中继器的速度模式并且基于速度模式检测空闲条件。在实施例中，所述方法包括每当在eUSB中继器的第一侧上不存在空闲条件时复位定时器。在实施例中，定时器具有至少10个USB低速单位间隔(UI)的持续时间。在实施例中，确定定时器已经经过包括检测到启用信号在定时器的持续时间内处于作用中。在实施例中，确定定时器已经经过包括检测到模拟接收器在定时器的持续时间内正在接收SE0(单端零)空闲(eUSB)或J(USB)。
在实施例中，所述方法还涉及当检测到空闲条件并且检测到启用信号时生成可能的锁定信号；以及将可能的锁定信号施加到计数器，其中确定定时器已经经过包括确定计数器已经递增以达到预配置计数。
在实施例中，复位eUSB中继器包括将复位信号施加到eUSB中继器的控制数据信号路径的状态元件。在实施例中，复位eUSB中继器包括将复位信号施加到eUSB中继器的控制控制信号路径的状态元件。在实施例中，复位eUSB中继器包括将复位信号施加到eUSB中继器的确定分组的结束的触发器。
在实施例中，描述一种用于eUSB中继器的锁定检测电路。装置包括第一逻辑门，所述第一逻辑门耦合到eUSB中继器的模拟接收器，以在检测到模拟接收器的输入的空闲条件之后生成空闲信号；AND门，所述AND门耦合到第一逻辑门和eUSB中继器的模拟发射器以接收启用信号，所述AND门用于在接收到空闲信号和启用信号之后生成可能的锁定信号；定时器，所述定时器耦合到可能的锁定信号，所述定时器响应于可能的锁定信号而启动；以及第二逻辑门，所述第二逻辑门用于在检测到空闲条件并且检测到启用信号时，在定时器已经经过之后复位eUSB中继器。
在实施例中，模拟接收器耦合到第一总线的两条输入线，并且第一逻辑门在检测到两条输入线都为低之后检测到空闲条件。在实施例中，第一逻辑门耦合到模式选择器信号以指示低速模式或全速模式，第一逻辑门被配置成响应于模式选择器信号和模拟接收器的输入的空闲条件而生成空闲信号。
在实施例中，描述一种eUSB中继器。装置包括耦合到第一总线的模拟接收器；耦合到第二总线的模拟发射器，所述第二总线具有当模拟发射器处于作用中时处于作用中的启用信号；在模拟接收器与模拟发射器之间的中继模式逻辑，用于通过模拟发射器将通过模拟接收器在第一总线上接收的数据中继到第二总线；以及锁定检测电路，所述锁定检测电路具有第一逻辑门，所述第一逻辑门耦合到模拟接收器以在检测到模拟接收器的空闲条件之后生成空闲信号；AND门，所述AND门耦合到第一逻辑门和模拟发射器以接收启用信号，AND门用于在接收到空闲信号和启用信号之后生成可能的锁定信号；定时器，所述定时器耦合到可能的锁定信号，所述定时器响应于可能的锁定信号而启动；以及第二逻辑门，所述第二逻辑门耦合到中继模式逻辑以在定时器已经经过之后复位中继模式逻辑。
在实施例中，第二逻辑门还耦合到定时器以在定时器已经经过之后复位定时器。在实施例中，中继模式逻辑包括状态元件，所述状态元件被配置成通过中继模式逻辑控制信号路径。第二逻辑门耦合到状态元件以清除状态元件的状态。
在实施例中，锁定检测电路包括第一检测逻辑门，所述第一检测逻辑门耦合到模拟接收器的输入线并且被配置成响应于第一总线的第一模式而生成第一空闲信号，所述第一空闲信号耦合到第一逻辑门；以及第二检测逻辑门，所述第二检测逻辑门耦合到模拟接收器的输入线并且被配置成响应于第一总线的第二模式而生成第二空闲信号。第一逻辑门耦合到模式选择器信号，并且响应于模式选择器信号而选择第一空闲信号或第二空闲信号作为空闲信号。
附图说明
图1是使用eUSB耦合到多个外围装置的片上系统(SoC)的框图。
图2是耦合到通过例如缆线或PCB迹线的USB线连接的外围SoC的主机SoC的框图。
图3是通过主机eUSB中继器和装置eUSB中继器将全速分组从eUSB主机发送到eUSB装置的信号时序图。
图4是在中继器的背景下的锁定检测电路的框图。
图5A是导致USB总线上的锁定和复位的主机eUSB总线上的错误的时序信号图。
图5B是导致装置侧eUSB总线上的锁定和复位的USB总线上的错误的时序信号图。
图6是用于将USB总线上的差分信令转换成eUSB总线上的单端信令的中继器的框图。
图7是适合用作全速(FS)模式的中继器的逻辑核心620的逻辑核心的框图。
图8是适合用作差分USB总线上的低速(LS)模式的中继器的逻辑核心的逻辑核心的框图。
图9是如上文示出和描述的USB到eUSB或eUSB到USB中继器中的锁定检测电路的操作的过程流程图
具体实施方式
容易理解的是，如本文中大体描述且在附图中示出的实施例的组成部分可以用各种各样不同的配置来布置和设计。因此，以下如图中所表示的各种实施例的更详细描述并非意图限制本公开的范围，而仅仅是表示各种实施例。尽管在图式中呈现了实施例的各个方面，但是除非特别地说明，否则图式未必按比例绘制。
在不脱离本发明的精神或基本特性的情况下，可以其它特定形式体现本发明。所描述的实施例在所有方面均被认为仅仅是说明性的而非限制性的。因此，本发明的范围由所附权利要求书而不是由此详细描述来指示。落入权利要求的等效含义和范围内的所有变化都应包括在其范围内。
贯穿本说明书对特征、优点或类似语言的引用并不暗示可以本发明实现的所有特征和优点都应该在或在本发明的任何单一实施例中。相反地，涉及特征和优点的语言应理解成意指结合实施例描述的特定特征、优点或特性包括在本发明的至少一个实施例中。因此，贯穿本说明书对特征和优点的论述和类似语言可以(但未必)参考同一实施例。
此外，本发明的所描述的特征、优点和特性可以任何合适方式在一个或多个实施例中组合。相关领域的技术人员将认识到，鉴于本文的描述，本发明可以在没有特定实施例的具体特征或优点中的一个或多个具体特征或优点的情况下实践。在其它情况，在某些实施例中可以认识到可能不是存在于本发明的所有实施例中的另外的特征和优点。
贯穿本说明书对“一个实施例”、“一实施例”或类似语言的引用意味着结合所指示实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，贯穿本说明书的短语“在一个实施例中”、“在实施例中”和类似语言可以(但未必)全部参考同一个实施例。
eUSB或USB总线上的噪声、中止分组或其它意外事件等事件有时会导致简单中继器设计变得混淆，并且可能锁定在阻止中继器在中继模式下进一步正确操作的状态。本文描述一种锁定检测电路，所述锁定检测电路提供小电路以检测eUSB中继器锁定条件并且提供错误恢复以允许随后的正确操作。
eUSB2规范描述对低电压、嵌入式使用的USB 2.0的补充，其在USB 2.0的所有三种速度模式：USB 1.0低速；USB 1.1全速；以及USB 2.0高速下操作。低速和全速在eUSB2中使用单端信令，而高速(有时称为高速)在eUSB2中使用差分信令。eUSB2规范将中继器模式称为eUSB2到USB2或USB2到eUSB2，而不管速度模式如何。在本说明书中，“eUSB”将用于指代eUSB2的任何模式或任何其它合适的单端信令系统，并且“USB”将用于指代USB 2.0的任何模式或差分信令的任何其它合适的模式。虽然在通用串行总线结构和方法的背景下呈现本说明书，但是本文中的结构和方法可以应用于其它单端和差分信令系统之间的转化。虽然在低速和高速模式的背景下呈现本说明书，但是本说明书可以应用于其它模式以及这些模式的后继模式，尽管所使用的命名规范改变。应注意，已经在没有一致地执行命名规范的情况下实施USB，甚至这些不一致的命名规范也可能以追溯方式改变。因此，“USB 2.0”可能很快就会主要被称为“USB2”。
图1是使用eUSB耦合到多个外围装置的片上系统(SoC)102的框图。SoC 102通过eUSB连接114耦合到第一eUSB装置104，所述eUSB连接114在至少一些模式中可以是单端连接。SoC在本机模式(eDSPn)下具有下游eUSB2端口。装置在本机模式(eUSPn)下具有上游eUSB2端口。这些端口之间的eUSB连接114具有带有eUSB2数据+引脚(eD+)和eUSB2数据-引脚(eD-)的线。eUSB连接114可以通过PCB迹线、导线或者任何其它合适的内部或嵌入式连接。第n eUSB装置106通过第n eUSB连接116耦合。
SoC 102也耦合到一个或多个传统USB装置120。SOC具有面向主机中继器的下游eUSB2端口(eDSPr)。所述下游eUSB2端口通过eUSB连接118在eUSB2中继器108处连接到主机中继器的上游eUSB2端口(eUSPh)。eUSB2中继器108通过USB2连接122连接到一个或多个传统USB装置120。
如图所示，SOC 102在两个操作模式：本机模式和中继器模式下操作。本机模式指代通过装置端口eUSPn直接与本机eUSB装置104、106通信的SoC 102的主机端口eDSPn)，两者实施eUSB PHY并且基于eUSB信令，例如eUSB2信令通信。本机模式eUSB尤其适合于芯片间互连。
中继器模式指代通过中继器108与传统USB装置120的USB端口通信的SoC 102的eUSB端口eDSPr，所述中继器108在eUSB信令与USB信令之间，例如eUSB2和USB 1.0、USB 1.1或USB 2.0信令之间转化。
图2是耦合到通过例如缆线或PCB迹线的USB线228连接的外围SoC 242的主机SoC222的框图。在此例子中，主机SoC 222通过具有eD+/eD-线的eUSB链路206耦合到主机中继器224。外围SoC 242通过具有eD+/eD-线的eUSB链路246耦合到外围中继器244。主机中继器224和外围中继器244使用具有D+/D-线的USB线228连接在一起。主机中继器224和外围中继器244在指示为eUSB-USB的中继器模式下彼此通信。此配置可以适合于当两个eUSB装置通过USB线228(例如缆线和装置端口的两侧处的USB连接器或端口)连接时。主机SoC 222和外围SoC 242能够使用更适合于IC的物理构造的较低电压单端信令进行通信，同时通过USB线228使用更稳健、更高电压的USB差分信令进行连接。主机SoC和外围SoC还可以在本机模式和中继器模式下耦合到其它装置(未示出)。
图3是通过主机eUSB中继器304和装置eUSB中继器306将全速分组从eUSB主机302发送到eUSB装置308的信号时序图。最初通过USB 1.1引入的全速模式在USB 2.0中被支持为传统模式，并且与eUSB2中的USB 1.1相比具有一些变化。信号时序图的顶部部分示出在eUSB主机302与主机eUSB中继器304之间的主机侧eUSB总线303。信号时序图的中间部分示出在主机eUSB中继器304与装置eUSB中继器306之间的USB总线305。信号时序图的底部部分示出在装置eUSB中继器306与eUSB装置308之间的装置侧eUSB总线307。
eUSB主机302在主机侧eUSB总线303上发起全速分组。来自eUSB主机302的分组在定时信号图的顶部部分上示出。大部分分组在eUSB总线eD-信号上发送。分组以典型的USB分组SYNC模式310KJKJKKKK开始，然后是正常包数据312。分组以分组末尾(EOP)模式314结束，在eUSB总线eD+信号上切换。
图3的定时信号图的中间部分示出来自eUSB主机302的全速分组如何由主机eUSB中继器304转化并生成到USB总线305上。主机eUSB中继器304首先将eD-上的单端信令转化成USB总线305上的差分信令。这恰好转化SYNC模式320并且转化包数据322。当EOP模式314出现在主机侧eUSBeD+信号上时，eUSB中继器将所述EOP模式314转换成用于USB总线的USB格式化EOP。eD+342上的第一上升沿导致eUSB中继器驱动差分线上的SE0324信号(单端零)，其中USB总线305的两条线上的信号都为低。eD+344上的第二上升沿导致eUSB中继器将USB总线305驱动到差分数据J状态326。eD+346上的最后一个下降沿随后导致eUSB中继器将USB总线三态化，并且使USB上拉和下拉电阻器将总线保持在空闲J状态。SE0 324条件提供数据分组之间的时间间隙。
对于具有高和低两种电压状态的数字数据线，三态是第三种状态，其中在没有特定施加电压的情况下，线被设置为高阻抗(高Z)。因此，连接到线的任何其它装置能够控制线的状态。
装置eUSB中继器306将USB总线305上的信号转化成eUSB单端信令，如在定时信号图的底部区段上的装置侧eUSB总线307上示出。USB总线305上的SYNC模式320导致装置eUSB中继器306以SYNC模式330驱动装置侧eUSB eD-线。将USB总线305上的包数据322转化为eUSB eD-线上的数据模式332。USB总线305上的EOP是SE0324，后面跟着数据J和空闲J，这导致装置eUSB中继器306在USB总线SE0条件期间驱动eUSB eD+线为高以生成EOP信号334，然后为低。
还通过装置eUSB中继器306和主机eUSB中继器304将USB全速分组从eUSB装置308发送到eUSB主机302。来自eUSB装置308的分组和EOP信号与来自eUSB主机302的分组和EOP信号相同，并且以相同方式，但在相反方向上通过中继器转化。这些信号在eUSB2规范中定义，并且存在适用于信号的互易性，因此无论方向如何，它们都是相同的。
虽然图3示出eUSB中的USB全速模式分组，但是USB低速模式也得到支持并且可以用于从主机到装置的分组，且反之亦然。在低速模式中，根据在全速模式期间的发送方式交换eUSB信号。代替在单端线上使用eD-，eD+载送SYNC信号和包数据。代替eD+，eD-载送分组的EOP信号。否则，中继器执行相同作用。USB信号的差分信号相同，但具有相反极性。例如，当D+为高，而D-为低时，传输全速J。当D-为高，而D+为低时，传输低速J。在还称为透明模式的中继器模式中，中继器有助于将分组从每条总线传递到另一总线，将单端信号转换为差分信号，且反之亦然，如图3中所示。在eUSB中继器处，如果eD+在eD-之前上升，则这指示低速模式分组的开始。如果eD-在eD+之前上升，则这指示全速模式分组的开始。
考虑到来自eUSB主机302或相反地来自eUSB装置308的空闲信号316，在eUSB主机302将线eD-三态化之前，将单端线eD-驱动为低达至少某一持续时间。这示为延伸超过图的虚线348。低状态可以持续20到70ns。在一些例子中，线可以强烈地被驱动为低达20到70ns。在此之后，可以用下拉电阻器或保持所述值的一些其它构件将线三态化。
在USB总线305上，在SYNC模式320和包数据322期间存在一系列转变。在USB总线305上从J到K或从K到J的任何数据位转变时，在最终转变到下一位状态之前，可能存在两条输入线D+/D都为低的时间段。这种低状态称为SE0(单端零)。代替干净的J到K转变，USB总线305可以例如从J转变到SE0，然后从SE0转变到K。此SE0周期应该对于USB全速模式时序小于14ns并且对于USB低速模式时序小于210ns。将分组从USB转化到eUSB的eUSB中继器304、306滤出临时SE0条件。
中继器的操作可以概括为便于将分组从每条总线传递到另一总线，将单端分组转换为差分分组并且将差分分组转换为单端分组。为了提供仍然可以解析分组的结构的小型、快速、低成本的中继器，可以使用状态机或简单的逻辑架构。然而，如果一条总线上存在噪声，则这些基于状态机的设计可以将输入信号解析为SYNC位，并且使中继器的另一侧能够让分组穿过。如果仅接收到噪声，则eUSB中继器将不会接收到看起来像分组的更多信令。因此，它可能会卡住。可能发生的另一种情况是如果主机或装置(或USB2集线器)由于某种原因中止分组传输。这不是预期的，但如果确实发生，则可能会出现相同的错误条件。eUSB中继器可能已经接收到分组SYNC位和一定量的数据，但从未接收到分组EOP。中继器将一直等待EOP信号，同时仍在驱动目的地总线。如果中继器处于卡住状态，则它无法促进进一步的分组递送，并且可能在其一条总线上引起争用，所述总线卡在驱动状态，而另一装置可能想要驱动数据。
所描述的锁定检测电路允许基于状态的eUSB中继器PHY设计从eUSB或USB2总线上的意外错误条件中恢复，这些错误条件可能看起来像包数据。例子是在任一总线或在发送EOP之前中止的部分发送的分组上的噪声。锁定检测电路感测启用信号以确定当USB2总线接收器被设置为空闲J时中继器何时启用eUSB发射器达延长时间，或当在eUSB总线空闲时，例如在SE0条件下USB2发射器何时启用达延长时间。当时间太长时，声明锁定条件，并且eUSB至USB2中继模式逻辑和USB2至eUSB中继模式逻辑中的内部状态触发器被复位。虽然描述和示出触发器，但是可以使用任何其它类型的状态机。可以通过将复位信号施加到eUSB中继器的控制通过中继器的信号路径的状态元件来执行复位eUSB中继器。当中继器处于全速或低速模式时，锁定检测电路可以修改检测方法。
在操作中，对于传入eUSB分组，中继器将查找分组的开始作为SYNC模式的第一SYNC位的存在，并且使eUSB中继器的另一侧，即USB2全速驱动器能够将传入分组从eUSB传递到USB2。然后，驱动器将eUSB数据线上载送的SYNC位和包数据(eD-用于全速模式且eD+用于低速模式)传递到USB2总线。一旦分组的末端到达eUSB控制线(eD+用于全速模式且eD-用于低速模式)，则中继器将使用EOP的第一部分(eUSB控制线上的高脉冲，然后是低周期)来驱动USB2总线上的SE0条件。中继器然后使用EOP的末端(eUSB控制线上的第二高脉冲)在释放总线之前将USB2总线驱动到数据J条件。
在从USB2到eUSB的相反方向上，中继器使用相同策略将分组从USB2传递到eUSB，从而从差分信令转换成单端信令。首先在传入USB2分组开始时检测到USB2 SYNC位，然后启用eUSB数据线以将差分SYNC位和包数据位从USB2转换成eUSB数据线上的单端信令。当在USB2总线上接收到EOP的SE0时，可以将eUSB控制线驱动为高。最后，当EOP在USB2侧结束时，可以释放eUSB线。
由于中继器正在寻找非常精确和特定的行为，因此中继器可能会锁定任何方向上的输入信号与特定模式不匹配的任何时间。作为第一例子，考虑在SYNC或包数据部分期间中止的主机分组。当eUSB中继器仅看到前几个SYNC位时，它可能会卡在主机侧中继器正在用FS/LS驱动器驱动USB总线的状态并且装置侧中继器卡在驱动eUSB总线eD-(对于FS模式)的状态。当发生端口复位时，或当主机发送另一分组时，中继器可能会松开。一旦下一分组具有其EOP时主机中继器应解锁；这也应该释放装置侧中继器。当eUSB总线上存在高噪声时或当分组在USB接收总线上中止时，同样的情况也适用。
作为第二例子，考虑主机侧eUSB总线上导致两个中继器锁定的噪声，并且在此锁定条件期间，装置开始向主机发送分组。因为装置中继器在USB到eUSB方向上锁定，因此它将被卡在驱动eD，但不会驱动USB。由于主机中继器锁定，因此它正在将USB驱动至活动J。使用本文中的锁定检测电路，中继器将最终复位。在装置中继器复位之后，装置中继器将开始向主机发送装置分组，尽管分组将不完整，因为它错过分组的开始。
图4是在中继器400，例如任何单端到差分中继器或任何eUSB到USB中继器的背景下锁定检测电路410的框图。中继器400具有eUSB收发器402，所述eUSB收发器402具有用于生成接收到的dp信号ana_eusb_rx_dp的dp单端接收器输出驱动器420以及用于生成接收到的dm信号ana_eusb_rx_dm的dm单端接收器输出驱动器422。在中继器模式中，将接收信号提供到eUSB到USB中继模式逻辑406，所述eUSB到USB中继模式逻辑406作为响应将传输信号提供到差分收发器404。传输信号是载送如上文所述的数据的usb_tx_data以及提供如图3中所示的EOP和SE0信息的usb_txse0。还提供启用信号usb_tx_en，并且所有三个耦合到差分收发器404的发射器输出驱动器428。如上文所述，发射器输出驱动器428生成用于USB总线的差分信号。
参考图4，差分收发器404具有用于生成接收到的dp信号ana_eusb_rx_dp的dp单端接收器输出驱动器430以及用于生成接收到的dm信号ana_eusb_rx_dm的dm单端接收器输出驱动器432。将这两个信号提供到USB到eUSB中继模式逻辑408，所述USB到eUSB中继模式逻辑408作为响应将传输信号提供到eUSB收发器402。传输信号是用于单端发射器输出驱动器的数据和启用信号。dp发射器输出驱动器424接收eD+信号、ana_eusb_tx_dp和对应启用信号ana_eusb_tx_dp_en。dm发射器输出驱动器426接收eD-信号、ana_eusb_tx_dm和对应启用信号ana_eusb_tx_dm_en。
通过锁定检测电路410监测在eUSB收发器402和差分收发器404处的信号。当检测到锁定时，随后锁定检测电路410将强制复位信号发送到相应中继模式逻辑或两者。另外，高电平逻辑412耦合到锁定检测电路410和中继器400的其它部分(未示出)。对于eUSB到USB中继模式逻辑406，锁定检测电路410可以在复位OR门472处接收来自高电平逻辑412的rst_eusb_2_usb信号或由锁定检测电路410生成的 force_reset信号。如果这些信号中的任一个为高，则复位OR门472向eUSB到USB中继模式逻辑406生成 force_rst_eusb_2_usb信号。以用于USB到eUSB中继模式逻辑408的类似方式，锁定检测电路410可以在复位OR门470处接收来自高电平逻辑412的rst_usb_2_eusb信号或由锁定检测电路410生成的 force_reset信号。如果这些信号中的任一个为高，则复位OR门470向USB到eUSB中继模式逻辑406生成force_rst_usb_2_eusb信号。应注意，相同的 force_reset标志是OR门470、472两者的输入，使得如果在任一方向上检测到锁定，则中继器的两个方向接收强制复位信号。
锁定检测电路410从收发器接收和传输信号，并且能够确定中继器是否在任一方向上传输输出信号，而不接收对应输入信号。将所接收的输入信号施加到锁定检测电路410的中心左侧，并且将所传输的输出启用信号施加到锁定检测电路410的上部和下部左侧。在选定延迟时间内比较这些信号以生成force_reset信号。
具体地说，在eUSB转换器侧上，将所接收的eUSB信号ana_eusb_rx_dp和ana_eusb_rx_dm的反相从单端模拟收发器施加到eUSB所接收逻辑门440(在这种情况下，AND门)，使得如果eD+和eD-都为低，则在eUSB上没有接收到数据，并且eUSB所接收逻辑门440生成空闲信号eUSB_is_idle。这对应于空闲周期，例如SE0周期或传输失败周期。当eUSB发送器(例如主机)中止分组时，可能会发生故障。对于对应传输侧，用于发射器输出驱动器428的启用信号usb_tx_en可以用于确定数据是否以D+和D-在USB上传输。将此启用信号与空闲信号eUSB_is_idle一起提供到eUSB锁定逻辑门442，在这种情况下AND门。如果不存在所接收数据并且启用发射器输出驱动器428，则中继器400的eUSB中继器侧上可能存在锁定。eUSB锁定逻辑门442生成psbl_lock_from_eusb信号526。
对于USB转换器侧，将所接收USB信号ana_usb_rx_dp和ana_usb_rx_dm施加到相应USB检测逻辑门450、452。由于USB总线上的差分信号的性质，第一fs检测逻辑门450，例如AND门接收D+信号ana_usb_rx_dp和D-信号的反相ana_usb_rx_dm。如果D+的输出和D-的倒数都为高，则根据AND门的功能，第一fs检测逻辑门450生成用于指示当在全速模式下检测时USB总线的接收侧空闲的第一空闲信号usb_fs_is_idle。第二ls检测逻辑门452，例如AND门接收D-信号ana_usb_rx_dm和D+信号的反相ana_usb_rx_dp。如果D-的输出和D+的反相都为高，则根据AND门的功能，第二ls检测逻辑栅极452生成用于指示当在低速模式下检测时USB总线的接收侧空闲的信号usb_ls_is_idle。
当活动模式fs或1s空闲时，第一FS检测逻辑门450和第二LS检测逻辑门的输出都与来自高电平逻辑412的模式选择器信号dig_fsls_mode一起施加到逻辑门454，以生成空闲信号usb_is_idle。逻辑门454响应于选择器信号dig_fsls_mode而选择第一空闲信号或第二空闲信号作为输出usb_is_idle信号。
对于对应传输侧，存在施加到eUSB的传输输出驱动器424、426的eD+和eD-信号的启用信号。将用于dp传输输出驱动器424的启用信号ana_eusb_tx_dp_en以及用于dm传输输出驱动器426的启用信号ana_eusb_tx_dm_en与来自高电平逻辑412的模式输入dig_fsls_mode信号一起施加到eUSB启用逻辑门456。输出信号transmitting_on_eusb耦合到USB锁定门458。如果usb_is_idle信号和transmitting_on_eusb信号在USB锁定门458处都为高，则在USB中继器侧可能存在锁定条件并且USB锁定门458生成psbl_lock_from_usb信号。psbl_lock_from_usb信号指示没有接收到数据，并且仍启用发射器输出驱动器424、426
锁定检测电路监测何时主动地驱动总线的传输或输出侧，但是接收或输入侧空闲。如果这种情况持续的时间超过某个预定的时间量，例如10个低速单位间隔(UI)，则声明锁定条件并且向中继模式“eUSB到USB”和“USB到eUSB”逻辑发送强制复位信号。这些然后以某种方式复位以清除锁定条件。在一些实施例中，逻辑中存在由强制复位信号清除的触发器。然后，逻辑从初始状态开始。强制复位信号复位触发器或控制eUSB到USB逻辑和USB到eUSB逻辑中通过中继器的信号路径的任何其它状态元件。
图5A是导致USB总线上的锁定和复位的主机eUSB总线上的错误的时序信号图。图5B是导致装置侧eUSB总线上的锁定和复位的USB总线上的错误的时序信号图。eUSB总线502信号在eD+和eD-上表示。USB总线504的信号是差分的，并且由具有相反极性的两条线表示。在图5A和5B的信号时序图上示出在图4的信号线上的信号。
参考图5A，在操作中，FS模式的第一活动512在作为eUSB收发器402的eUSB模拟收发器处的主机侧eUSB总线502的eD-线上。在LS模式中，第一活动将在主机侧eUSB总线502的eD+线上。作为响应，主机侧eUSB中继器立即利用usb_tx_en信号524启用其USB侧驱动器，即发射器输出驱动器428，以通过作为差分收发器404的USB模拟收发器将eUSB活动传递到USB总线504。这通过usb_tx_en信号524变高以及利用数据的USB总线转变516示出。
如果在几个位之后，主机中止514eD-线上的分组并且释放eUSB总线502，则即使在主机中止其分组传输之后，主机侧中继器仍继续驱动USB总线。锁定检测电路410监测USB总线的状态以及eUSB总线的状态。因为输入eUSB总线502由于中止的分组而空闲，但是USB总线仍由中继器驱动，因此锁定检测逻辑将此检测为可能锁定。eusb_is_idle信号522组合eUSB eD+和eD-输入状态以确定eUSB总线何时空闲，例如在SE0状态中。psbl_lock_from_eusb信号526由逻辑基于观察此信号以及USB传输驱动器生成，以确定何时存在可能的锁定。
在所示实施例中，usb_tx_en信号524用于检测逻辑是否正试图在USB收发器处驱动USB总线504上的数据。在其它逻辑配置中，不同信号可以用于检测逻辑是否正试图驱动USB总线上的数据。作为另一替代方案，可监测USB总线的状态，例如在输出端D+、D-处的状态。
参考图5B，在具有USB总线504上的总线转变516的第一活动的装置侧，装置侧eUSB中继器立即启用其eUSB侧驱动器，以将USB活动传递到eUSB总线506(驱动eD-)。这通过ana_eusb_tx_dm_en信号532变高以及利用数据的eUSB总线转变518示出。但是，对于中止的分组，USB总线仅在几个位之后留在延长的J状态520。装置侧中继器查看eUSB总线506的状态(即使在主机中止其分组传输之后，装置侧中继器也在驱动eUSB总线)以及USB总线504的状态。由于当主机中止514，但是eUSB总线仍由中继器驱动时，输入总线由于中止的分组而空闲，因此锁定检测逻辑将此检测为可能锁定。usb_is_idle信号534组合USB D+和D-输入状态以确定USB总线何时空闲，例如卡在延长的J状态520中。psbl_lock_from_usb信号536基于接收usb_is_idle信号522以及eUSB Tx驱动器信号以确定何时存在可能的锁定状态。
两个可能的锁定信号，即psbl_lock_from_eusb信号526和psbl_lock_from_usb信号536都连接到OR门446，并且其输出耦合到复位测试AND门448。如果任一个或两个信号为高，则将高值应用于AND门。第二输入是来自高电平逻辑412的复位信号。如果高电平逻辑没有驱动复位或任何其它合适的活动，则复位测试AND门448生成potential_error_condition信号538。高电平逻辑412可以生成rst_eusb_2_usb信号、rst_usb_2_eusb信号或通过OR门474和反相器施加以防止potential_error_condition信号538的另一信号。以此方式，高电平逻辑抢占锁定检测电路采取或命令的任何动作。
potential_error_condition信号538在同步逻辑装置460处同步。同步逻辑装置460可以采用各种不同形式中的任一种，例如背靠背触发器。同步逻辑装置460耦合到复位测试AND门448以允许计数器464使用。强制复位逻辑门462耦合到force_reset标志554并且为了强制复位而复位计数器464。在USB总线由主机侧eUSB中继器驱动，但输入eUSB线都为低的时间期间，potential_error_condition信号538为高。potential_error_condition信号指示来自USB总线或eUSB总线或两者的可能锁定，并且计数器响应于可能的锁定信号而启动。在启动之后，计数器464递增。递增计数器550递增以达到存储在阈值寄存器466中的预先配置的计数，例如10个UI。计数器464和阈值寄存器466形成定时器。定时器持续时间由阈值寄存器466确定。如果eUSB总线变成非SE0状态，则这意味着分组活动，因此清除计数器464以准备下一个可能的锁定条件。如果锁定条件持续并且递增计数器550已经递增以达到作为超时值或定时器持续时间存储在连接到计数器464的阈值寄存器466中的预先配置的计数，则定时器已经过期并且lockup_error标志552由阈值寄存器466断言为定时器输出。lockup_error标志552耦合到复位触发器468以记录lockup_error标志552并且形成force_reset标志554。计数器的阈值可以基于信令协议和中继器的操作设置。在一些实施例中，阈值提供至少10个低速UI的锁定条件。
注册复位触发器468以在预定的时间量内提供 force_reset标志554。在一些实施例中，复位触发器468还连接到系统时钟sys_clk以对复位的时钟数量进行计数。一旦断言force_reset标志554，那么force_rst_usb_2_eusb信号556和force_rst_eusb_2usb信号558都被断言并且路由到中继器的中继模式逻辑，以复位那些电路中的任何触发器或其它状态元件以松开锁定条件。分别在USB到eUSB中继模式逻辑408和eUSB到USB中继模式逻辑406处接收两个强制复位信号，即 force_rst_usb_2_eusb信号556和 force_rst_eusb_2_usb信号558。
来自复位触发器468的 force_reset标志554连接到三个不同逻辑门470、472、474。第一逻辑门是复位OR门470，所述复位OR门470还耦合到来自高电平逻辑412的rst_usb_2_eusb信号。如果此信号为高，则复位已经在进行中并且不将强制复位信号发送到USB到eUSB中继模式逻辑408。第二逻辑门是复位OR门472，所述复位OR门472还耦合到来自高电平逻辑412的rst_eusb_2_usb信号。如果此信号为高，则复位已经在进行中并且不将强制复位信号发送到eUSB到USB中继模式逻辑406。
在断言 force_reset标志554之后，可以在560处清除计数器464。此时，锁定条件得到解决，检测电路准备好检测未来的锁定条件，并且中继器准备好处理来自中继器的任一侧的未来分组。
虽然可能的锁定条件信号，即psble_lock_from_usb信号536和psble_lock_from_eusb信号526通过OR门446一起路由到复位测试AND门448，但是这不是必需的。计数器和阈值测试可以独立地进行，并且每一者生成独立的强制复位。例如，可以将psbl_lock_from_usb信号536施加到计数器，并且如果确定锁定，则仅生成 force_reset_usb_2_eusb信号542。计数器464或阈值寄存器466还可以基于全速或低速模式改变。信号可以进行重新路由或操作可以响应于模式，例如响应于fsls mode信号而改变。
如上文所述，锁定检测电路能够捕获可能的锁定，同时不干扰正常操作。所述操作很快，但不会快到将正常分组声明为错误条件。所述操作容许恢复、唤醒和断开连接。中继器在唤醒和恢复期间处于非中继模式，即使中继器在从唤醒或恢复到L0的转变中出于某种原因使用中继模式，恢复在结束时仍然具有EOP信号。因此，由于恢复信令结束的性质，任何可能的卡住条件都可能自行校正。以类似方式，锁定检测电路容许控制消息和RAP，并且被配置成支持LS保持活动消息。
锁定检测电路考虑位填充。通过位填充，在至多6位时间内发送静态数据。第7位应该始终是不同的位。在FS模式中，在一些情况下可能强制出现位填充错误。例如，在位填充之后没有FS EOP的情况下，可以连续地发送7个二进制“1”位，其中7个位没有线状态变化。在逻辑上，这就像7位时间的静态数据。因此，锁定检测电路的计数器464可以被配置成在声明错误条件之前考虑至少8位静态数据。
锁定检测电路还考虑到即使在全速模式期间也可能出现低速分组。当全速集线器下方存在低速装置时，就会发生这种情况。在这种情况下，全速集线器以低速时序，但以全速极性和全速驱动器进出全速USB总线传送低速分组。
图6是用于将USB总线上的差分信令转换成eUSB总线上的单端信令的中继器的框图。中继器600可以与上文描述的锁定检测电路410-起使用，并且提供强制复位信号可以如何用于复位中继器的例子。锁定检测电路410可以替代地与各种其它中继器配置一起使用。将所示中继器600提供为许多可能例子中的一个。中继器600的所示配置用于eUSB和USB上的全速模式。对于低速模式，反转数据和控制线。来自高电平逻辑608的fs_ls_mode信号可以用于使中继器反转数据和控制线，并且进行任何其它合适的配置改变。可以在初始设置或配置操作中确定模式。中继器600具有USB到eUSB逻辑614，所述USB到eUSB逻辑614具有带有D+输入端口603和D-输入端口605的模拟USB接收器602。将USB总线的功率和其它信号路由到系统的其它部分。USB到eUSB逻辑614具有模拟eUSB发射器604，所述模拟eUSB发射器具有用于eUSB信令的eD+输出端口607和eD-输出端口609。USB到eUSB逻辑614的数字逻辑606将模拟USB接收器602连接到模拟eUSB发射器604。
数字逻辑606耦合到高电平逻辑608。高电平逻辑608可以包括用于处理非中继模式操作，例如时钟/复位生成、主机状态机(SM)、装置SM、控制消息处理和寄存器访问协议(RAP)接收的逻辑。控制功能可以包括电路启动、连接、挂起、恢复、唤醒、总线复位、端口复位检测等。
数字逻辑606还耦合到eUSB到USB逻辑610以用于处理eUSB到USB分组。eUSB到USB逻辑610执行与USB到eUSB逻辑614类似的功能。在全速和低速模式的情况下，这些功能包括模拟USB接收器、数字逻辑和模拟eUSB发射器，它们在相反的方向上工作并且将数据信号从eUSB转化为USB。存在与此逻辑耦合的两个信号，即driving_eusb_bus信号和driving_usb_bus信号。driving_eusb_bus信号是来自USB到eUSB逻辑的指示，指示所述USB到eUSB逻辑正在处理来自USB总线的分组并且将分组传递到eUSB总线。当这是真的时，这导致eUSB到USB逻辑610忽略它在eUSB总线上看到的活动。driving_usb_bus信号是对USB到eUSB逻辑614，具体地说数字逻辑606的指示，即正将分组从eUSB总线传递到USB总线，因此USB到eUSB逻辑614不应该作用于USB总线活动。
锁定检测电路650还耦合到USB到eUSB逻辑614和eUSB到USB逻辑610的数字逻辑606。锁定检测电路612检测何时已经出现故障，并且向数字逻辑606的逻辑核心620生成force_reset信号。 force_reset信号引起复位，如下文更详细地描述。复位允许USB到eUSB逻辑614和eUSB到USB逻辑610脱离锁定条件以再次开始中继数据分组。在一个例子中，force_reset信号使与维持数据和控制线上的状态相关联的触发器复位。这导致中继器将eUSB和USB数据线三态化。
模拟USB接收器602将差分USB全速模式信令和低速模式信令转换成eUSB信令以施加到数字逻辑606。模拟USB接收器602具有耦合到D+输入端口603的D+输出驱动器622和耦合到D-输入端口605的D-输出驱动器624。D+输出驱动器622和D-输出驱动器624连接到逻辑核心620的数字逻辑。D+输出驱动器622生成标记为ana_usb_rx_dp信号的dp(D+)信号，并且D-输出驱动器624生成标记为ana_usb_rx_dm信号的dm(D-)信号。另外，接收器输出驱动器将USB数据信号的电压转换成用于eUSB数据信号的更低电压。
通常，在使用eUSB输入时，每当D+输入端口603处的D+大于或等于D-输入端口605处的D-时，ana_usb_rx_rcv信号为高。对于全速模式，这意味着J条件(D+高、D-低)导致模拟USB接收器的输出为“1”，而K条件(D-高、D+低)导致输出为“0。”对于低速模式，这意味着J条件(D-高、D+低)导致模拟USB接收器的输出为“0”，而K条件(D+高、D-低)导致输出为“1”。USB接收器626接收来自D+端口603并且从D-端口605反相的USB输入信号以及来自高电平逻辑608的启用信号，即ana_usb_rx_rcv_en信号。USB接收器626随后生成连接到逻辑核心620的eUSB数据信号，即ana_usb_rx_rcv信号。在USB总线上存在SE0的情况下，模拟USB接收器602也维持其先前状态。
数字逻辑606包括逻辑核心620，所述逻辑核心从模拟USB接收器602接收输出信号。这些信号是ana_usb_rx_dp信号、ana_usb_rx_dm信号和ana_usb_rx_rcv信号。使用这些输出信号作为逻辑核心620的输入信号，逻辑核心620生成eUSB控制线输出信号、eUSB数据线输出信号和用于每个输出的启用信号、eUSB控制线启用信号和eUSB数据线启用信号。对于全速模式，eUSB控制线输出信号耦合到模拟eUSB发射器604的eD+输出驱动器634，所述eD+输出驱动器634驱动eD+输出端口607处的eD+信号。eUSB数据线输出耦合到模拟eUSB发射器604的eD-输出驱动器636，所述eD-输出驱动器636驱动eD-输出端口609处的eD-信号。对于低速模式，反转极性。必要时，输出驱动器将eUSB数据线的电压转换成用于eUSB的更高电压或更低电压。
当中继器600停止驱动eD+或eD-时，所述中继器600首先将相应的线驱动为低达20到70ns，然后释放相应的线。在一些实施例中，使用延迟单元630，所述延迟单元630在eUSB控制线启用信号出现时传输eUSB控制线启用信号，并且持续直到延迟间隔结束，例如达20到70ns。延迟单元630输出耦合到eD+输出驱动器634，使得只要延迟单元630为高，就启用eD+输出驱动器634。当启用时，eD+输出驱动器634利用eUSB控制线信号驱动eD+输出端口607。
第二延迟单元632以相同或相似方式耦合到eUSB数据线启用信号，使得延迟单元632在eUSB控制线启用信号出现时传输eUSB控制线启用信号，并且持续直到延迟结束，例如达20到70ns。第二延迟单元632输出耦合到eD-输出驱动器636，使得只要第二延迟单元632为高，就启用eD-输出驱动器636。当启用时，eD-输出驱动器636利用eUSB控制线信号驱动eD-输出端口609。
数字逻辑606还将eUSB控制线启用信号连接到反相器640和开关下拉电阻器642。当eUSB控制线启用信号为低时，开关下拉电阻器642耦合到eD+输出端口607，以在控制线启用上不存在由eUSB中继器驱动的控制信号时下拉eD+输出端口。类似地，eUSB数据线启用信号连接到反相器644和开关下拉电阻器646。当eUSB数据线启用信号为低时，开关下拉电阻器646耦合到eD-输出端口609以下拉eD-输出端口，这在eUSB数据线上不存在由eUSB中继器驱动的数据信号时进行。用于eD+和eD-线上的eUSB下拉电阻器642、646的启用信号分别标记为ana_eusb_dp_pdn_en信号和ana_eusb_dm_pdn_en信号。
数字逻辑606还将eUSB控制线启用信号和eUSB数据线启用信号作为输入连接到逻辑门652，例如OR门。OR门652输出指示任一信号是否为高，并且将此输出提供到eUSB到USB逻辑610。这提供中继器600当前正将传入USB分组传递到eUSB的指示。
图7是适合用作全速(FS)模式的中继器600的逻辑核心620的逻辑核心702的框图。如上文所述，eUSB数据线载送来自模拟USB接收器602的数据的单端转化，所述单端转化提供用于从模拟USB接收器602到模拟eUSB发射器604的数据检测的ana_usb_rx_rcv信号。模拟USB接收器还提供ana_usb_rx_dp信号和ana_usb_rx_dm信号以用于EOP的检测。在全速模式期间，以反相形式接收数据。USB“J”作为“1”输入，因此对信号进行反相以转化为eUSB总线。当全速USB分组开始时，USB总线将从空闲J变成数据K。来自USB接收器626的数据，即ana_usb_rx_rcv信号在反相器732处在全速模式期间反相。对于低速模式，另一反相器720耦合到逻辑门，例如AND门722。
反相器732输出，即usb_rx_data_not信号还连接到启用触发器728。启用触发器是启用控制电路724的一部分，所述启用控制电路724包括启用触发器728和复位门726，所述复位门726耦合到启用触发器726的复位端口并且确定何时复位启用触发器728。在全速分组时，反相器732在启用触发器728的时钟输入上引起“0”到“1”转变。启用触发器728是上升沿触发器并且生成标记为eusb_rep_txdm_enable信号的输出信号。发送此输出信号，直到在EOP处出现的SE0(单端零)条件。
启用触发器输出，即eusb_rep_txdm_enable信号导致启用eUSB数据线。启用触发器728输出导致在图6中所示的输出驱动器636处启用eUSB数据线，以开始将包数据驱动到eUSB总线上。eUSB数据线确定将数据驱动到eUSB总线上。eUSB数据线由从模拟USB接收器602的ana_usb_rx_rcv信号输出开始通过延迟单元734、反相器732和AND门722的路径驱动。延迟单元734基于在USB数据信号上的全速分组的SE0条件结束之后在输入滤波器电路712中施加的延迟来延迟eUSB数据信号。
如图3中所示，在分组结束时，EOP信令包括USB总线从数据转变到延长的SE0(持续时间至少为1UI)，然后是J条件。在检测到有效SE0时，中继器600将停止驱动eUSB数据线并且将eUSB控制线驱动为高。
通过形成启用控制电路724的复位门726的AND门施加来自输入滤波器电路712的滤波后SE0指示，即usb_rx_se0信号，以生成复位信号，即rst_eusb_rep_tx_en_n信号，所述复位信号耦合到启用触发器728并且复位启用触发器728。启用触发器728生成复位eusb_rep_txdm_enable信号以停用eUSB输出驱动器636。当这种情况发生时，然后接触断言eusb_rep_txdm_enable信号，从而导致停用eUSB数据驱动器。
锁定检测电路650检测某物何时出现错误。可以检测上文所论述的任一个故障。例如，中继器600可以用USB2数据驱动eUSB总线，但是USB2输入在一段时间内没有改变。这指示可能由于USB2总线上的噪声、eUSB总线上中止的分组等而出现的卡住条件。锁定检测电路612检测此条件并且允许中继器600通过首先向启用控制电路724的复位门726生成force_reset信号来恢复。 force_reset信号能够导致启用触发器728复位。
eUSB到USB逻辑610确定在eUSB总线上是否存在SE1(单端一)条件作为其操作的一部分。当发生所述条件时，所述eUSB到USB逻辑向启用控制电路724生成标记为eUSB_rxsel_extended信号的复位信号。在eUSB主机或装置尝试生成端口复位或控制消息的同时，当将传入的USB分组传递到eUSB总线时，会出现SE1条件。设置eusb_rxsel_extended信号复位启用触发器728并且停用数据线以防止错误。eUSB到USB逻辑610还可以生成也耦合到复位门726的driving_usb_bus信号。driving_usb_bus信号提供其它电路系统当前正将传入的eUSB分组传递到USB总线的指示。
高电平逻辑608还可以生成rst_usb_2_eusb信号以复位启用触发器728。这是用于USB到eUSB逻辑的通用复位信号，并且可以是正常通电操作的一部分或出于一些其它原因。高电平逻辑608还可以生成rst_eusb_2_usb信号(未示出)以复位eUSB到USB逻辑610中的类似触发器。
将复位门726的输出标记为rst_eusb_rep_tx_en_n信号。这是启用触发器728的复位。它将在分组结束时由滤波后SE0指示断言为低。对于由复位门726的四个其它输入检测到的任何错误检测，它也将被断言为低。如上文所解释，这些包括force_reset信号、由于由eusb_rxsel_extended信号指示的可能端口复位或控制消息引起的任何eUSB SE1条件、来自高电平逻辑608的任何复位(可能包括通电复位)、在控制消息接收期间的复位、在非中继模式期间的复位等，以及设计将eUSB分组传递到USB总线的任何时间。
返回到输入滤波器电路712，还通过反相器720将输出滤波后SE0指示信号，即usb_rx_se0信号施加到耦合到eUSB数据线的AND门722。AND门722的输出是eUSB数据线。传出的eUSB数据是AND门722的另一输入，使得eUSB数据线被强制为低。eUSB数据线被强制为低，因为实际的eUSB数据驱动器将保持启用20到70ns，以在释放线之前将线驱动为低。滤波后SE0指示信号，即usb_rx_se0信号也经由耦合到eUSB控制线启用的逻辑核心702中的复合门744启用eUSB控制线路。在使用SE0状态的“长”版本的滤波后SE0指示之后，eUSB控制线驱动器数据输出被驱动为高。
当USB总线从EOP的SE0状态变成J状态时，可以检测到USB分组的分组结束(EOP)信令的结束。在检测到EOP的结束之后，中继器600停止驱动eUSB控制线。可以在SE0条件结束之后释放eUSB控制线。在一些实施例中，这使用eUSB控制线启用信号和eUSB控制线值完成。eUSB控制线启用线将在SE0条件结束之后的持续时间TSE0_Filt之后通过使用复合门744而停止被驱动。eUSB控制线值将在eUSB控制线上的SE0期间保持为高，并且将在SE0条件结束之后的持续时间TSE0_Filt之后通过使用连接在输入滤波器电路712与eUSB数据线之间的OR门718而变低。
输入滤波器电路712的第一AND门714用于检测未滤波的SE0条件。来自USB接收器的两条单端输入线ana_usb_rx_dp信号和ana_usb_rx_dm信号作为反相信号耦合到第一AND门714。来自eUSB到USB逻辑610的driving_usb_bus信号还耦合到第一AND门714。driving_usb_bus信号向第一AND门714提供其它电路系统当前正将传入的eUSB分组传递到USB总线的指示。当此信号为低时，所述信号指示中继器600的eUSB中继器侧不处于将分组从eUSB总线传递到USB总线的过程中，如由driving_usb_bus信号指示。当此信号为低并且eUSB输入线为低时，则满足AND条件并且第一AND门714输出变高。这指示传入分组的USB总线上存在SE0条件。
将此输出施加到输入滤波器电路712的第二AND门716的第一输入。第二AND门的第二输入是模拟延迟单元713。当第一AND门为高并且已经达到延迟时，第二AND门变高。此输出是标记为usb_rx_se0信号的信号。模拟延迟单元713可以被设置为14ns或更多，以允许滤波错误SE0条件。此延迟是此处所提及的值TSE0_Filt。第二AND门716简单地将来自第一AND门714的未滤波的SE0指示与来自延迟单元713的延迟版本进行AND运算。这产生为滤波后SE0的usb_rx_se0信号。它将在有效的SE0条件之后的延迟时间TSE0_Filt之后被断言，并且一旦SE0条件结束就被解除断言。这意味着它将缩短实际SE0条件。
生成usb_rx_rcv_delayed信号的输入滤波器电路712的延迟单元713可以被配置成匹配SE0滤波延迟或任何其它合适的标准。在一个实施例中，将SE0滤波延迟选择为20ns，数据延迟是10ns，并且因此usb_rx_rcv_delayed信号的实际延迟是10ns，但是可以使用不同量。
通过使用延迟单元713的输出作为SE0的简单延迟版本的标记为usb_rx_se0_delayed信号的信号来恢复由于缩短实际SE0条件而导致的丢失时间，以延长启用eUSB控制线的时间。滤波后SE0指示，即usb_rx_se0信号还经由逻辑核心702中的复合门744启用eUSB控制线。eUSB控制线启用是复合门744的输出。
复合门744具有耦合到三端AND门748的OR门746的输出。OR门746输入耦合到usb_rx_se0信号以及三端AND门748的输出。当usb_rx_se0信号为高时或三端AND门748为高时，复合门744的输出为高。三端AND门746具有耦合到来自延迟单元713的usb_rx_se0_delayed信号的第一输入、耦合到下文描述的usb_rx_deassertion_delayed信号的第二输入，以及耦合到的上文描述的eusb_rep_txdm_enable信号的反相的第三输入，所述eusb_rep_txdm_enable信号的反相为eUSB数据线启用。当前两者为高并且eUSB数据线启用为低时，eUSB控制线启用扩展到usb_rx_se0信号的时间之外。这提供SE0状态的“长”版本。
即使逻辑核心702在EOP的SE0开始之后停止驱动eUSB数据达持续时间TSE0_Filt，并且即使逻辑核心702在SE0条件结束之后的持续时间TSE0_Filt之后停止驱动eUSB控制线，用于eUSB数据线启用和eUSB控制线启用的延迟单元630、632将线保持启用稍长时间。指示为TSE0_Filt的延迟时间是从输入滤波器电路712施加到usb_rx_se0信号的延迟，所述usb_rx_se0信号是滤波后SE0。在有效的SE0条件之后，在等于此延迟时间的时间断言usb_rx_se0信号，并且一旦SE0条件结束，就解除断言usb_rx_se0信号。延迟单元630、632平衡在延迟单元734处的输入数据中引起的延迟，所述延迟施加到输入数据，即ana_usb_rx_rcv信号。
在一组三个背靠背触发器740中生成usb_rx_se0_deassertion_delayed信号。仅针对来自传入USB分组的EOP的有效SE0断言此usb_rx_se0_deassertion_delayed信号。它在SE0条件消失后的一段时间内被解除断言。它可以保持的时间比值TSE0_Filt长，以确保eUSB控制线在EOP之后被断言足够长的时间。
图8是适合用作差分USB总线上的低速(LS)模式的中继器600的逻辑核心620的逻辑核心802的框图。逻辑核心802包括输入滤波器电路812、启用控制电路824、eUSB数据线处的AND门822和复合门844。这些组件具有上文关于用于FS模式的逻辑核心702描述的相同结构和操作。用于LS模式的逻辑核心802还从高电平逻辑608、eUSB到USB逻辑610和锁定检测电路612接收相同控制和复位消息。这些消息以与上文描述的相同方式操作。
逻辑核心802耦合到模拟USB接收器602的USB接收器626且从所述USB接收器626接收数据，并且耦合到模拟eUSB发射器604且将数据发送到所述模拟eUSB发射器604。如上文所述，eUSB数据线载送来自USB接收器626的数据的eUSB转化。模拟USB接收器602还提供ana_usb_rx_dp信号和ana_usb_rx_dm信号以用于EOP的检测。与全速模式相比，在低速模式下，eUSB控制线是eD-并且eUSB数据线是eD+。在全速模式期间，数据以反相形式接收，但在低速模式期间，数据未反相。USB“K”作为“1”输入。当低速USB分组开始时，USB总线将从空闲K变成数据J。来自模拟USB接收器602的数据也在低速模式期间在反相器832处反相。反相器832通过另一反相器821耦合到AND门822。AND门822输出产生如上文关于图4描述的非反相eUSB数据线。
LS中分组的开始是模拟USB接收器602的输出上的“0”到“1”转变。因为这经过反相器832，所以变成“1”到“0”转变。将来自反相器832的usb_rx_data_not信号提供到AND门822并且还提供到启用控制电路824的启用触发器828。然而，与图7上升沿启用触发器728相比，用于LS模式的启用触发器828被配置成在下降沿上触发。这可以是与用于FS逻辑核心702的被配置成在不同模式下操作的触发器相同的触发器，或被接通以改变USB模式的不同触发器。
在逻辑核心802中，对于LS模式，SE0滤波较大，因为在数据转变期间可以看到的可能SE0如USB规范所定义的那样长达210ns。建议的滤波器延迟约为250ns。只要延迟元件的制造精度在+/-15％变化范围内，随着工艺、电压和温度(PVT)变化，此延迟将大于210ns。USB规范的最大延迟要求指示在LS模式期间，通过集线器的最大延迟应小于300ns。SE0滤波在具有延迟元件813的输入滤波器电路812内执行。此延迟元件生成用于扩展usb_rx_se0信号的usb_rx_se0_delayed信号。如上文所述，usb_rx_se0信号作为输入在eUSB数据线处连接到启用控制电路824、复合门844和AND门822。usb_rx_se0_delayed信号是输入滤波器电路的一部分并且作为输入连接到eUSB控制线、复合门844和生成usb_rx_se0_deassertion_delayed信号的一组三个触发器840。
对于标记为TSE0_Filt的延迟，可以使用大约10ns来调整数据延迟以匹配FS模式的如上所述的SE0滤波器延迟。对于LS模式，滤波器模式被配置成适应大约250ns的SE0延迟。使用上述10ns的差值，SE0滤波器延迟将为约240ns。可以选择不同的值来满足不同的情况。使用输入信号，即ana_usb_rx_rcv信号与数据输入处的反相器832之间的延迟单元834实施此延迟，所述反相器832生成信号，即usb_rx_data_not信号。延迟单元834的输出是标记为usb_rxrcv_delayed信号的信号。
如在图7的例子中，锁定检测电路612耦合到eUSB到USB逻辑610以及USB到eUSB逻辑614的逻辑核心802。如上文参考图4和图5A和5B所描述，锁定检测电路612检测USB和eUSB总线上的活动并且生成一个或多个force_reset信号，所述force_reset信号随后耦合到eUSB到USB逻辑610和USB到eUSB逻辑614，作为单个信号或两个不同且独特的信号。force_reset信号通过OR门作为输入耦合到启用控制电路824的启用触发器828的复位输入。这允许锁定检测电路复位数据线启用信号。这导致中继器将数据和控制线三态化。
虽然锁定检测电路650仅显示为具有到USB到eUSB逻辑614的连接，并且仅处于LS模式和FS模式。可以进行类似的连接以复位eUSB到USB逻辑610的触发器，并且在包括高速(HS)模式的其它模式下操作。 force_reset信号可以耦合到中继器中的更多或不同电路，以适应不同的中继器配置。
图9是具有如上文示出和描述的简单物理结构的USB到eUSB或eUSB到USB中继器中的锁定检测电路的操作的过程流程图。具体地说，可以执行所述方法以在锁定的情况下复位USB到eUSB信号中继器和eUSB到USB信号中继器。当USB或eUSB总线活动时，可以复位锁定检测电路。从复位开始，过程在902开始，在USB中继器的模拟接收器处检测接收到的数据。
在904处，过程继续检测用于USB中继器的模拟发射器的启用信号。
在906处，在检测到启用信号之后，过程继续检测模拟接收器的空闲条件。在一些实施例中，检测空闲条件包括检测到模拟接收器的两条输入线都为低。在一些实施例中，检测空闲条件包括检测到一条输入线为高并且一条输入线为低。在一些实施例中，过程包括确定中继器的速度模式并且基于速度模式调整检测空闲条件。
在908处，过程继续在适当的持续时间内设置定时器。定时器持续时间比特定协议预期的任何正常消息传递都长，但在其它方面尽可能短。USB 10个低速UI或更多是合适的。可以在检测到空闲条件之前或之后设置定时器。直到检测到空闲条件后，定时器才开始运行。
在910处，过程包括确定定时器已经经过。在空闲条件没有持续到定时器经过的情况下，则过程返回到开始，并且在912处没有复位。在常见情况下，锁定条件电路检测到模拟接收器正在接收eUSB SE0空闲信号或USB空闲信号。
在912处，在检测到空闲条件并且检测到启用信号时，在定时器已经经过之后，过程以复位USB中继器结束。过程还可以包括复位定时器，使得锁定检测电路准备好重复过程。
在以下描述和权利要求书中，可以使用术语“耦合”以及其派生词。“耦合”用以指示两个或更多个元件具有准许交互但可以在所述两个或更多个元件之间存在中介物理组件或电组件的连接。“电耦合”用以指示交互相较于物理、磁性或另一形式的交互是电性的。如在权利要求中所使用，除非另外指定，否则用来描述共同元件的序数形容词“第一”、“第二”、“第三”等仅指示引用了相似元件的不同例项，而并不意图暗示如此描述的元件必须在时间上、空间上、排名上或以任何其它方式处于给定序列中。
虽然已描述和示出本发明的具体实施例，但本发明不限于如此描述和示出的部件的具体形式或布置。本发明的范围将由在此所附的权利要求书及其等效物限定。

Claims (10)

1.一种用于eUSB中继器的锁定检测的方法，其特征在于，所述方法包括：
在所述eUSB中继器的第一侧上的模拟接收器处检测接收到的数据；
检测用于所述eUSB中继器的第二侧上的模拟发射器的启用信号；
在检测到所述启用信号之后，检测在所述eUSB中继器的所述第一侧上的所述模拟接收器的空闲条件；
设置定时器；
确定所述定时器已经经过；以及
当在所述第一侧上检测到空闲条件并且在所述eUSB中继器的所述第二侧上检测到所述启用信号时，在所述定时器已经经过之后复位所述eUSB中继器。
2.根据权利要求1所述的方法，其特征在于，检测空闲条件包括以下之一：(1)检测到所述模拟接收器的两条输入线都为低；(2)检测到在所述模拟接收器的两条输入线上存在空闲“J”；(3)检测到所述模拟接收器的输入线为高并且所述模拟接收器的另一输入线为低。
3.根据权利要求1所述的方法，其特征在于，还包括确定所述eUSB中继器的速度模式并且基于所述速度模式检测空闲条件。
4.根据权利要求1所述的方法，其特征在于，还包括每当在所述eUSB中继器的所述第一侧上不存在所述空闲条件时复位所述定时器。
5.根据权利要求1所述的方法，其特征在于，所述定时器具有至少10个USB低速单位间隔(UI)的持续时间。
6.根据权利要求1所述的方法，其特征在于，确定所述定时器已经经过包括检测到所述启用信号在所述定时器的持续时间内处于作用中。
7.根据权利要求1所述的方法，其特征在于，确定所述定时器已经经过包括检测到所述模拟接收器在所述定时器的持续时间内正在接收SE0空闲(eUSB)或J(USB)。
8.根据权利要求1所述的方法，其特征在于，还包括：
当检测到所述空闲条件并且检测到所述启用信号时，生成可能的锁定信号；以及
将所述可能的锁定信号施加到计数器，
其中确定所述定时器已经经过包括确定所述计数器已经递增以达到预配置的计数。
9.一种用于eUSB中继器的锁定检测电路，其特征在于，所述电路包括：
第一逻辑门，所述第一逻辑门耦合到所述eUSB中继器的模拟接收器，以在检测到所述模拟接收器的输入的空闲条件之后生成空闲信号；
AND门，所述AND门耦合到所述第一逻辑门和所述eUSB中继器的模拟发射器以接收启用信号，所述AND门用于在接收到所述空闲信号和所述启用信号之后生成可能的锁定信号；
定时器，所述定时器耦合到所述可能的锁定信号，所述定时器响应于所述可能的锁定信号而启动；以及
第二逻辑门，所述第二逻辑门用于在检测到所述空闲条件并且检测到所述启用信号时，在所述定时器已经经过之后复位所述eUSB中继器。
10.一种eUSB中继器，其特征在于，包括：
模拟接收器，所述模拟接收器耦合到第一总线；
模拟发射器，所述模拟发射器耦合到第二总线，所述第二总线具有当所述模拟发射器处于作用中时处于作用中的启用信号；
在所述模拟接收器与所述模拟发射器之间的中继模式逻辑，用于通过所述模拟发射器将通过所述模拟接收器在所述第一总线上接收的数据中继到所述第二总线；以及
锁定检测电路，所述锁定检测电路具有：第一逻辑门，所述第一逻辑门耦合到所述模拟接收器以在检测到所述模拟接收器的空闲条件之后生成空闲信号；AND门，所述AND门耦合到所述第一逻辑门和所述模拟发射器以接收所述启用信号，所述AND门用于在接收到所述空闲信号和所述启用信号之后生成可能的锁定信号；定时器，所述定时器耦合到所述可能的锁定信号，所述定时器响应于所述可能的锁定信号而启动；以及第二逻辑门，所述第二逻辑门耦合到所述中继模式逻辑以在所述定时器已经经过之后复位所述中继模式逻辑。
CN202311640539.9A 2022-12-01 2023-12-01 用于eUSB中继器的锁定检测电路 Pending CN118138487A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/073,510 US20240184656A1 (en) 2022-12-01 2022-12-01 Lockup detection circuit for an eusb repeater
US18/073,510 2022-12-01

Publications (1)

Publication Number Publication Date
CN118138487A true CN118138487A (zh) 2024-06-04

Family

ID=91239609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311640539.9A Pending CN118138487A (zh) 2022-12-01 2023-12-01 用于eUSB中继器的锁定检测电路

Country Status (2)

Country Link
US (1) US20240184656A1 (zh)
CN (1) CN118138487A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6260092B1 (en) * 1998-09-24 2001-07-10 Philips Semiconductors, Inc. Point to point or ring connectable bus bridge and an interface with method for enhancing link performance in a point to point connectable bus bridge system using the fiber channel
JP4746455B2 (ja) * 2006-03-17 2011-08-10 富士通株式会社 コンピュータ装置、起動制御方法及び起動制御プログラム
US8918550B2 (en) * 2010-08-27 2014-12-23 Total Phase, Inc. Real-time USB class level decoding
US8982746B2 (en) * 2012-06-30 2015-03-17 Intel Corporation Clock-less half-duplex repeater
US10014957B2 (en) * 2015-03-13 2018-07-03 Texas Instruments Incorporation High speed isolated and optical USB

Also Published As

Publication number Publication date
US20240184656A1 (en) 2024-06-06

Similar Documents

Publication Publication Date Title
CN107688550B (zh) 设备连接检测
US8352657B2 (en) Digital device interconnect interface and system
JP5930025B2 (ja) Ｕｓｂ２．０高速モードを有するｕｓｂアイソレータ集積回路および自動速度検出
US9348781B2 (en) Device disconnect detection
US20140006663A1 (en) Low power universal serial bus
US20220206983A1 (en) Low Power Embedded USB2 (eUSB2) Repeater
CN100447771C (zh) 通用串行总线发射机
WO2007030978A1 (fr) Procede, appareil de reinitialisation et equipement pour effectuer la reinitialisation d'un dispositif maitre dans un bus i2c
CN118138487A (zh) 用于eUSB中继器的锁定检测电路
US20240184730A1 (en) Eusb repeater for passing repeating mode packets between a differential bus and a single-ended bus
CN217718676U (zh) Gpio通信电路及板卡、电子设备
CN111384939B (zh) 用于高速接口的esd保护方法
US12072825B2 (en) Detector circuit for start signaling in an eUSB repeater
CN219085413U (zh) 一种pc内嵌式的ate设备
CN118132491A (zh) 中继器为具有eUSB中继器的主机生成的强制恢复
JP2006171868A (ja) 印字装置
JP2002175221A (ja) 信号処理回路及び信号処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication