CN118137822A - 一种开关驱动电路、开关电路和芯片 - Google Patents

Abstract

本申请实施例提供一种开关驱动电路、开关电路和芯片。该开关驱动电路包括：驱动支路和辅助驱动支路，驱动支路的输入端电连接驱动信号，驱动支路的输出端电连接辅助驱动支路的控制端，辅助驱动支路的输入端电连接预设电压，辅助驱动支路的输出端电连接待驱动开关的控制端，待驱动开关的第一端电连接电源电压，待驱动开关的第二端通过负载接地，通过驱动支路能够根据驱动信号生成辅助驱动支路的控制信号，通过辅助驱动支路能够根据控制信号控制待驱动开关在固定时间从第一状态切换至第二状态。该开关驱动电路能够在固定时间控制不同尺寸的待驱动开关进行状态切换，从而能够产生的相同电磁干扰，进而降低汽车电磁兼容性的设计难度。

Description

一种开关驱动电路、开关电路和芯片

技术领域

本申请实施例涉及集成电路技术领域，尤其涉及一种开关驱动电路、开关电路和芯片。

背景技术

在汽车领域高边开关有着广泛的应用，通常需要在汽车中设置高边开关驱动电路(High Side Driver)来控制高边开关的导通和关断。

现有的高边开关驱动电路在导通高边开关时的输出电流是一致的，然而，不同尺寸的高边开关具有不同的栅源电容和栅漏电容，高边开关的尺寸越大，栅源电容和栅漏电容越大，高边开关的密勒平台时间越长，高边开关的导通时间和关断时间越长。如此，不同尺寸的高边开关在同样电源电压下的导通时间和关断时间不同，寄生电感引入的振荡幅度和频率不同，产生的电磁干扰也不同，这对汽车电磁兼容性的设计带来难度。

发明内容

鉴于上述问题，本申请实施例提供了一种开关驱动电路、开关电路和芯片，能够在固定时间切换不同尺寸的待驱动开关的状态，使得驱动不同尺寸的待驱动开关时能够产生的相同电磁干扰，从而降低汽车电磁兼容性的设计难度。

第一方面，本申请实施例提供了一种开关驱动电路，包括：动支路和辅助驱动支路。驱动支路的输入端电连接驱动信号，驱动支路的输出端电连接辅助驱动支路的控制端，辅助驱动支路的输入端电连接预设电压，辅助驱动支路的输出端电连接待驱动开关的控制端，待驱动开关的第一端电连接电源电压，待驱动开关的第二端通过负载接地。

驱动支路，用于根据驱动信号生成辅助驱动支路的控制信号。辅助驱动支路，用于根据控制信号，控制待驱动开关在固定时间从第一状态切换至第二状态。

在一些实施例中，辅助驱动支路包括导通辅助驱动电路，导通辅助驱动电路的控制端电连接驱动支路的第一输出端，导通辅助驱动电路的输入端电连接预设电压，导通辅助驱动电路的输出端电连接待驱动开关的控制端。

驱动支路，用于根据导通驱动信号生成导通控制信号。导通辅助驱动电路，用于根据导通控制信号，控制待驱动开关从关断状态切换至导通状态。

在一些实施例中，导通辅助驱动电路包括上拉电流源、第一电流源、第一电容、第二电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管和第一钳位组件。预设电压电连接上拉电流源的输入端、第一电流源的输入端、第一电容的第一极板和第三晶体管的第一端，上拉电流源的输出端电连接第一晶体管的第一端，第一电流源的输出端电连接第二晶体管的第一端，第二晶体管的第二端电连接第一钳位组件的第一端、第一电容的第二极板、第二电容的第一极板和第四晶体管的控制端，第三晶体管的第二端电连接第四晶体管的第一端，第一晶体管的第二端电连接第一钳位组件的第二端、第二电容的第二极板、第四晶体管的第二端和待驱动开关的控制端，第一晶体管的控制端、第二晶体管的控制端和第三晶体管的控制端电连接驱动支路的第一输出端。

在一些实施例中，辅助驱动支路还包括第一电阻，第一电阻的第一端电连接第四晶体管的控制端，第一电阻的第二端电连接待驱动开关的控制端。

在一些实施例中，辅助驱动支路包括关断辅助驱动电路，关断辅助驱动电路的控制端电连接驱动支路的第二输出端，关断辅助驱动电路的输入端电连接待驱动开关的控制端，关断辅助驱动电路的输出端电连接待驱动开关的第二端。

驱动支路，用于根据关断驱动信号生成关断控制信号。关断辅助驱动电路，用于根据关断控制信号，控制待驱动开关在第二固定时间从导通状态切换至关断状态。

在一些实施例中，关断辅助驱动电路包括下拉电流源、第二电流源、第三电容、第四电容、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第二钳位组件。待驱动开关的控制端电连接第八晶体管的第一端、第三电容的第一极板、第二钳位组件的第一端和第五晶体管的第一端，第二钳位组件的第二端电连接第六晶体管的第一端、第三电容的第二极板、第四电容的第一极板和第八晶体管的控制端，第八晶体管的第二端电连接第七晶体管的第一端，第五晶体管的第二端电连接下拉电流源的输入端，第六晶体管的第二端电连接第二电流源的输入端，第七晶体管的第二端电连接下拉电流源的输出端、第二电流源的输出端、第四电容的第二极板和待驱动开关的第二端，第五晶体管的控制端、第六晶体管的控制端和第七晶体管的控制端电连接驱动支路的第二输出端。

在一些实施例中，辅助驱动支路还包括第二电阻，第二电阻的第一端电连接待驱动开关的控制端，第二电阻的第二端电连接第八晶体管的控制端。

在一些实施例中，辅助驱动支路还包括下拉电路，下拉电路的第一输入端电连接待驱动开关的控制端，下拉电路的第二输入端电连接第四晶体管的控制端，下拉电路的输出端电连接待驱动开关的第二端，下拉电路的控制端电连接驱动支路的第二输出端。

下拉电路，用于根据关断控制信号，导通待驱动开关的控制端和待驱动开关的第二端，同时导通第四晶体管的控制端和待驱动开关的第二端。

在一些实施例中，下拉电路包括：第九晶体管和第十晶体管。第九晶体管的第一端电连接待驱动开关的控制端，第十晶体管的第一端电连接第四晶体管的控制端，第九晶体管的第二端和第十晶体管的第二端电连接待驱动开关的第二端，第十晶体管的控制端和第九晶体管的控制端电连接驱动支路的第二输出端

在一些实施例中，辅助驱动支路还包括保护电路，保护电路的第一输入端电连接预设电压，保护电路的第二输入端电连接电源电压，保护电路的第三输入端电连接待驱动开关的控制端，保护电路的第四输入端电连接第四晶体管的控制端，保护电路的控制端电连接驱动支路的第三输出端，保护电路的输出端电连接待驱动开关的第二端。

保护电路，用于在电源电压和/或预设电压发生跳变时，控制待驱动开关持续处于关断状态。

在一些实施例中，保护电路包括：第三电阻、第四电阻、第五电阻、第十一晶体管、第十二晶体管、第十三晶体管、第五电容和第三钳位组件。第十一晶体管的控制端电连接驱动支路的第三输出端和第三电阻的第一端，第十一晶体管的第一端电连接第五电容的第一极板、第三钳位组件的第一端、第四电阻的第一端、第五电阻的第一端、第十二晶体管的控制端和第十三晶体管的控制端，第十二晶体管的第一端电连接第四晶体管的控制端，第十三晶体管的第一端电连接待驱动开关的控制端，第四电阻的第二端电连接预设电压，第五电阻的第二端电连接电源电压。

第三电阻的第二端电连接第十一晶体管的第二端、第五电容的第二极板、第三钳位组件的第二端、第十二晶体管的第二端、第十三晶体管的第二端和待驱动开关的第二端。

在一些实施例中，辅助驱动支路还包括第一钳位电路和第二钳位电路。第一钳位电路的输入端电连接第四晶体管的控制端，第二钳位电路的输入端电连接待驱动开关的控制端，第一钳位电路的输出端和第二钳位电路的输出端电连接待驱动开关的第二端。

第一钳位电路，用于在负载电压低于预置电压时，钳位第四晶体管的控制端与待驱动开关的第二端之间的电压。第二钳位电路，用于在负载电压低于预置电压时，钳位待驱动开关的控制端与待驱动开关的第二端之间的电压。

在一些实施例中，第一钳位电路包括：第四钳位组件和第六电阻，第四钳位组件的第一端电连接第四晶体管的控制端，第四钳位组件的第二端电连接第六电阻的第一端，第六电阻的第二端电连接待驱动开关的第二端。

第二钳位电路包括：第五钳位组件和第七电阻，第五钳位组件的第一端电连接待驱动开关的控制端，第五钳位组件的第二端电连接第七电阻的第一端，第七电阻的第二端电连接待驱动开关的第二端。

在一些实施例中，辅助驱动支路包括：上拉电路和关断辅助驱动电路。关断辅助驱动电路包括：下拉电流源、第二电流源、第三电容、第四电容、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第二钳位组件。

待驱动开关的控制端电连接第八晶体管的第一端、第三电容的第一极板、第二钳位组件的第一端、第五晶体管的第一端和上拉电路的第一输出端，第二钳位组件的第二端电连接第六晶体管的第一端、第三电容的第二极板、第四电容的第一极板、第八晶体管的控制端和上拉电路的第二输出端，第八晶体管的第二端电连接第七晶体管的第一端，第五晶体管的第二端电连接下拉电流源的输入端，第六晶体管的第二端电连接第二电流源的输入端，第七晶体管的第二端电连接下拉电流源的输出端、第二电流源的输出端、第四电容的第二极板和待驱动开关的第二端，上拉电路的控制端电连接驱动支路的第一输出端，上拉电路的输入端电连接预设电压。

驱动支路，用于根据关断驱动信号生成关断控制信号，根据导通驱动信号生成导通控制信号。关断辅助驱动电路，用于根据关断控制信号，控制待驱动开关在第二固定时间从导通状态切换至关断状态。上拉电路，用于根据导通控制信号，导通待驱动开关的控制端和预设电压，同时导通第八晶体管的控制端和预设电压

在一些实施例中，上拉电路包括第十四晶体管和第十五晶体管。预设电压电连接第十四晶体管的第一端和第十五晶体管的第一端，第十四晶体管的第二端电连接待驱动开关的控制端，第十五晶体管的第二端电连接第八晶体管的控制端，第十四晶体管的控制端和第十五晶体管的控制端电连接驱动支路的第一输出端。

在一些实施例中，驱动支路包括：第一电平转换器、第二电平转换器、上升沿延时器、下降沿延时器、第一反相器和第二反相器。第一电平转换器的输入端和第二电平转换器的输入端电连接驱动信号，第一电平转换器的输出端电连接上升沿延时器的输入端，第二电平转换器的输出端电连接下降沿延时器的输入端，上升沿延时器的输出端电连接第一反相器的输入端，下降沿延时器的输出端电连接第二反相器的输入端，第一反相器的输出端电连接驱动支路的第一输出端，第二反相器的输出端电连接驱动支路的第二输出端。

在一些实施例中，开关驱动电路还包括浮动电源支路，浮动电源支路的输入端电连接预设电压，浮动电源支路的接地端电连接待驱动开关的第二端。

浮动电源支路，用于向驱动支路提供浮动电源。

在一些实施例中，浮动电源支路包括：第三电流源、第六钳位组件、第六电容，第十六晶体管和第一使能开关。预设电压电连接第三电流源的输入端和第十六晶体管的第一端，第三电流源的输出端电连接第一使能开关的第一端，第一使能开关的第二端电连接第十六晶体管的控制端、第六钳位组件的第一端和第六电容的第一极板，第十六晶体管的第二端电连接下降沿延时器的电源端和第二反相器的电源端，第六钳位组件的第二端电连接第六电容的第二极板、下降沿延时器、第二反相器的接地端和待驱动开关的第二端。

在一些实施例中，开关驱动电路还包括浮动地支路，浮动地支路的输入端电连接预设电压，浮动地支路的接地端接地。

浮动地支路，用于向驱动支路提供浮动地。

在一些实施例中，浮动地支路包括：第四电流源、第七钳位组件、第七电容，第十七晶体管和第二使能开关。预设电压电连接第七钳位组件的第一端、第七电容的第一极板、上升沿延时器的电源端和第一反相器的电源端，第七钳位组件的第二端电连接第七电容的第二极板、第十七晶体管的控制端和第二使能开关的第一端，第二使能开关的第二端电连接第四电流源的输入端，第十七晶体管的第一端电连接上升沿延时器的接地端和第一反相器的接地端，第十七晶体管的输出端和第四电流源的输出端接地。

在一些实施例中，开关驱动电路还包括升压支路，升压支路的输入端电连接电源电压，升压支路的输出端电连接辅助驱动支路的输入端。

升压支路，用于将电源电压升压为预设电压。

第二方面，本申请实施例提供了一种开关电路，包括待驱动开关和第一方面提供的任一开关驱动电路。

第三方面，本申请实施例提供了一种芯片，包括第一方面提供的任一开关驱动电路，或者第二方面提供的开关电路。

本申请实施例的技术方案中，开关驱动电路包括驱动支路和辅助驱动支路，驱动支路的输入端电连接驱动信号，驱动支路的输出端电连接辅助驱动支路的控制端，辅助驱动支路的输入端电连接预设电压，辅助驱动支路的输出端电连接待驱动开关的控制端，待驱动开关的第一端电连接电源电压，待驱动开关的第二端通过负载接地，通过驱动支路能够根据驱动信号生成辅助驱动支路的控制信号，通过辅助驱动支路能够根据控制信号控制待驱动开关在固定时间从第一状态切换至第二状态，如此，无论待驱动开关是大尺寸还是小尺寸，待驱动开关切换状态时所需的时间是固定的，故而，开关驱动电路能够在固定时间控制不同尺寸的待驱动开关进行状态切换，从而能够产生的相同电磁干扰，进而降低汽车电磁兼容性的设计难度。

上述说明仅是本申请实施例技术方案的概述，为了能够更清楚了解本申请实施例的技术手段，而可依照说明书的内容予以实施，并且为了让本申请实施例的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术提供的一种高边开关驱动电路的结构示意图。

图2A为现有技术提供的不同尺度的高边开关的栅源电压的示意图。

图2B为现有技术提供的流经不同尺寸的高边开关的电流的示意图。

图3为本申请实施例提供的一种开关驱动电路的结构示意图。

图4为本申请实施例提供的另一种开关驱动电路的结构示意图。

图5为本申请实施例提供的又一种开关驱动电路的结构示意图。

图6为本申请实施例提供的又一种开关驱动电路的结构示意图。

图7为本申请实施例提供的又一种开关驱动电路的结构示意图。

图8为本申请实施例提供的又一种开关驱动电路的结构示意图。

图9为本申请实施例提供的又一种开关驱动电路的结构示意图。

图10为本申请实施例提供的又一种开关驱动电路的结构示意图。

图11为本申请实施例提供的又一种开关驱动电路的结构示意图。

图12为本申请实施例提供的又一种开关驱动电路的结构示意图。

图13为本申请实施例提供的又一种开关驱动电路的结构示意图。

图14为本申请实施例提供的又一种开关驱动电路的结构示意图。

图15为本申请实施例提供的又一种开关驱动电路的结构示意图。

图16为本申请实施例提供的一种开关电路的结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同；本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请；本申请的说明书和权利要求书及附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语“实施例”并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

此外，本申请的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序，可以明示或者隐含地包括一个或者更多个该特征。

在本申请的描述中，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，电路结构的“相连”或“连接”除了可以是指物理上的连接，还可以是指电连接或信号连接，例如，可以是直接相连，即物理连接，也可以通过中间至少一个元件间接相连，只要达到电路相通即可，还可以是两个元件内部的连通；信号连接除了可以通过电路进行信号连接外，也可以是指通过媒体介质进行信号连接，例如，无线电波。

本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：存在A，同时存在A和B，存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

在本申请的描述中，除非另有说明，“多个”和“至少两个”的含义是指两个以上(包括两个)，同理，“多组”和“至少两组”指的是两组以上(包括两组)。

为了使本技术领域的人员更好地理解本申请方案，下面将结合附图，对本申请实施例中的技术方案进行清楚、完整地描述。

图1为现有技术提供的一种高边开关驱动电路的结构示意图，如图1所示，高边开关驱动电路包括晶体管NM、晶体管PM、两个电平转换器L2H、上升沿延时器RDLY、下降沿延时器FDLY和两个反相器。

其中，晶体管NM为N型横向扩散金属氧化物半导体晶体管(N-Laterally DiffusedMetal Oxide Semiconductor，NLDMOS)，晶体管PM为P型横向扩散金属氧化物半导体晶体管(P-Laterally Diffused Metal Oxide Semiconductor，PNLDMOS)。如图1所示，HVDD为浮动电源且满足V_OUT+3≤HVDD≤V_OUT+5，其中，V_OUT为负载电压。HVSS为浮动地且满足V_CP-5≤HVSS≤V_CP-3，其中，V_CP为预设电压。

高边开关驱动电路将控制高边开关QH的驱动信号Driver经过一个电平转换器L2H转到V_CP至HVSS电压域，再经过一个上升沿延时器RDLY和一个反相器后得到晶体管PM的控制信号。高边开关驱动电路将控制高边开关QH的驱动信号Driver经过另一个电平转换器L2H转到HVDD至V_OUT电压域，再经过一个下降沿延时器FDLY和另一个反相器后得到晶体管NM的控制信号。上升沿延时器RDLY和下降沿延时器FDLY确保晶体管PM和晶体管NM不会同时导通。

继续参见图1，高边开关驱动电路还包括三个齐纳管，分别为齐纳管D1、齐纳管D2和齐纳管D3，这三个齐纳管为高边开关QH的钳位齐纳管，确保高边开关QH的栅源电压不超过三个齐纳管的击穿电压，例如，三个齐纳管的击穿电压为15V。

如图1所示的高边开关驱动电路可以驱动不同尺寸的高边开关QH，例如，高边开关驱动电路分别驱动高边开关QH1和高边开关QH2，其中，高边开关QH1的尺寸小于高边开关QH2的尺寸。图2A为现有技术提供的不同尺寸的高边开关在导通过程中栅源电压的变化示意图，图2B为现有技术提供的不同尺寸的高边开关在导通过程中电流的变化示意图。

示例性的，虽然高边开关QH1的尺寸与高边开关QH2的尺寸不同，但是高边开关驱动电路在导通高边开关QH1和高边开关QH2时的输出电流Ion是一致的。由于高边开关QH1的尺寸小于高边开关QH2的尺寸，高边开关QH1的栅源电容CGS1的容值C_GS1小于高边开关QH2的栅源电容CGS2的容值C_GS2，即C_GS1<C_GS2，高边开关QH1的栅漏电容CGD1的容值C_GD1小于高边开关QH2的栅漏电容CGD2的容值C_GD2，即C_GD1<C_GD2。

如图2A所示，高边开关QH1的密勒平台时间t_millerQH1为C_GD1VS/I_on，高边开关QH2的密勒平台时间t_millerQH2为C_GD2VS/I_on，显然，t_millerQH1<t_millerQH2。故而，高边开关QH1的导通时间t_onQH1短于高边开关QH2的导通时间t_onQH2。

进一步，如图2B所示，流经高边开关QH1的电流I_DSQH1的上升时间t_currQH1短于流经高边开关QH2的电流I_DSQH2的上升时间t_currQH2。因此，在相同电源电压VS下，现有的高边开关驱动电路控制不同尺寸的高边开关QH导通时，高边开关QH的栅源电压V_GSQH随时间的变化率dv/dt不同，流经高边开关QH的电流I_DSQH随时间的变化率di/dt不同，这会导致不同尺寸的高边开关QH在同样电源电压VS下的导通时间不同。

同理，在相同电源电压VS下，现有的高边开关驱动电路控制不同尺寸的高边开关QH关断时，高边开关QH的栅源电压V_GSQH随时间的变化率dv/dt不同，流经高边开关QH的电流I_DSQH随时间的变化率di/dt不同，这会导致不同尺寸的高边开关QH在同样电源电压VS下的关断时间不同。

综上所述，在同样电源电压VS下，现有的高边开关驱动电路在控制不同尺寸的高边开关QH时，由于不同尺寸的高边开关QH的关断时间和导通时间不同，寄生电感Lpar引入的振荡幅度和频率不同，大的振荡幅度会影响系统耐压设计，可能会误触发电压或电流保护电路，同时不同尺寸的高边开关QH，高边开关驱动电路的电磁干扰也不同。高边开关驱动电路往往应用于汽车领域，故而，对汽车电磁兼容的设计带来难度。

有鉴于此，本申请实施例提供了一种开关驱动电路，包括驱动支路和辅助驱动支路，驱动支路的输入端电连接驱动信号，驱动支路的输出端电连接辅助驱动支路的控制端，辅助驱动支路的输入端电连接预设电压，辅助驱动支路的输出端电连接待驱动开关的控制端，待驱动开关的第一端电连接电源电压，待驱动开关的第二端通过负载接地，通过驱动支路能够根据驱动信号生成辅助驱动支路的控制信号，通过辅助驱动支路能够根据控制信号控制待驱动开关在固定时间从第一状态切换至第二状态，如此，无论待驱动开关是大尺寸还是小尺寸，待驱动开关切换状态时所需的时间是固定的，故而，开关驱动电路能够在固定时间控制不同尺寸的待驱动开关进行状态切换，从而能够产生的相同电磁干扰，进而降低汽车电磁兼容性的设计难度。

下面以几个具体的实施例来详细描述本申请提供的技术方案。

图3为本申请实施例提供的一种开关驱动电路的结构示意图，如图3所示，开关驱动电路100包括驱动支路110和辅助驱动支路120。其中，驱动支路110的输入端电连接驱动信号Driver，驱动支路110的输出端电连接辅助驱动支路120的控制端，辅助驱动支路120的输入端电连接预设电压V_CP，辅助驱动支路120的输出端电连接待驱动开关Q的控制端，待驱动开关Q的第一端电连接电源电压VS，待驱动开关Q的第二端通过负载接地。

驱动支路110用于根据驱动信号Driver生成辅助驱动支路120的控制信号，辅助驱动支路120用于根据控制信号控制待驱动开关Q在固定时间从第一状态切换至第二状态。

示例性的，驱动信号Driver可以是控制待驱动开关Q导通的导通驱动信号Driver_on，也可以是控制待驱动开关Q关断的关断驱动信号Driver_off。例如，导通驱动信号Driver_on为0，关断驱动信号Driver_off为1；或者，导通驱动信号Driver_on为1，关断驱动信号Driver_off为0。

控制信号可以是导通控制信号Driver_on_z1，或者，可以是导通控制信号Driver_on_z1和辅助导通控制信号Driver_on_z2，或者，可以是关断控制信号Driver_off_z1，亦或者，可以是关断控制信号Driver_off_z1和辅助关断控制信号Driver_off_z2。例如，若驱动信号Driver为导通驱动信号Driver_on，驱动支路110可以生成辅助驱动支路120的导通控制信号Driver_on_z1，或者，可以生成导通控制信号Driver_on_z1和辅助导通控制信号Driver_on_z2。若驱动信号Driver为关断驱动信号Driver_off，驱动支路110可以生成辅助驱动支路120的关断控制信号Driver_off_z1，或者，可以生成关断控制信号Driver_off_z1和辅助关断控制信号Driver off z2。

第一状态可以为导通状态，相应的第二状态为关断状态；或者，第一状态为关断状态，相应的第二状态为导通状态。辅助驱动支路120可以根据导通控制信号Driver_on_z1，控制待驱动开关Q从关断状态切换至导通状态；或者，可以根据关断控制信号Driver_off_z1，控制待驱动开关Q从导通状态切换至关断状态；或者，可以根据导通控制信号Driver_on_z1和辅助导通控制信号Driver_on_z2，控制待驱动开关Q从关断状态切换至导通状态；亦或者，可以根据辅助关断控制信号Driver_off_z2和关断控制信号Driver_off_z1，控制待驱动开关Q从导通状态切换至关断状态。

在一些实施例中，图4为本申请实施例提供的另一种开关驱动电路的结构示意图，图4为图3所示实施例的基础上，辅助驱动支路120包括导通辅助驱动电路121，导通辅助驱动电路121的控制端电连接驱动支路110的第一输出端，导通辅助驱动电路121的输入端电连接预设电压V_CP，导通辅助驱动电路121的输出端电连接待驱动开关Q的控制端。

具体的，待驱动开关Q处于关断状态时，驱动支路110接收到导通驱动信号Driver_on，驱动支路110根据导通驱动信号Driver_on生成导通控制信号Driver_on_z1，并通过第一输出端传输至导通辅助驱动电路121的控制端。导通辅助驱动电路121根据接收到的导通控制信号Driver_on_z1，在第一固定时间控制导通预设电压V_CP和待驱动开关Q的控制端。待驱动开关Q的控制电压即为预设电压V_CP，在控制电压V_CP的作用下，待驱动开关Q从关断状态切换至导通状态。

如此，辅助驱动支路120可以根据导通控制信号Driver_on_z1，控制待驱动开关Q在第一固定时间从关断状态切换至导通状态。显然，无论待驱动开关Q是大尺寸还是小尺寸，待驱动开关Q的导通时间是固定的，故而，开关驱动电路100能够在固定导通时间控制不同尺寸的待驱动开关Q导通，从而能够产生的相同电磁干扰，进而降低汽车电磁兼容性的设计难度。

在另一些实施例中，图5为本申请实施例提供的又一种开关驱动电路的结构示意图，图5为图3所示实施例的基础上，辅助驱动支路120包括关断辅助驱动电路122，关断辅助驱动电路122的控制端电连接驱动支路110的第二输出端，关断辅助驱动电路122的输入端电连接待驱动开关Q的控制端，关断辅助驱动电路122的输出端电连接待驱动开关Q的第二端。

具体的，待驱动开关Q处于导通状态时，驱动支路110接收到关断驱动信号Driver_off，驱动支路110根据关断驱动信号Driver_off生成关断控制信号Driver_off_z1，并通过第二输出端传输至关断辅助驱动电路122的控制端。关断辅助驱动电路122根据接收到的关断控制信号Driver_off_z1，在第二固定时间控制导通待驱动开关Q的第二端和待驱动开关Q的控制端。此时，待驱动开关Q从导通状态切换至关断状态。

如此，辅助驱动支路120可以根据关断控制信号Driver_off_z1，控制待驱动开关Q在第二固定时间从导通状态切换至关断状态。显然，无论待驱动开关Q是大尺寸还是小尺寸，待驱动开关Q的关断时间是固定的，故而，开关驱动电路100能够在固定关断时间控制不同尺寸的待驱动开关Q关断，从而能够产生的相同电磁干扰，进而降低汽车电磁兼容性的设计难度。

在又一些实施例中，图6为本申请实施例提供的又一种开关驱动电路的结构示意图，图6为图3所示实施例的基础上，辅助驱动支路120包括导通辅助驱动电路121和关断辅助驱动电路122。其中，辅助驱动支路121的控制端电连接驱动支路110的第一输出端，关断辅助驱动电路122的控制端电连接驱动支路110的第二输出端，导通辅助驱动电路121的输入端电连接预设电压V_CP，关断辅助驱动电路122的输入端和导通辅助驱动电路121的输出端电连接待驱动开关Q的控制端，关断辅助驱动电路122的输出端电连接待驱动开关Q的第二端。

具体的，待驱动开关Q处于关断状态时，若驱动支路110接收到导通驱动信号Driver_on，驱动支路110可以根据导通驱动信号Driver_on生成导通控制信号Driver_on_z1，并通过第一输出端传输至导通辅助驱动电路121的控制端。驱动支路110还可以根据导通驱动信号Driver_on生成辅助导通控制信号Driver_on_z2，并通过第二输出端传输至关断辅助驱动电路122的控制端。

导通辅助驱动电路121根据接收到的导通控制信号Driver_on_z1，在第一固定时间控制导通预设电压V_CP和待驱动开关Q的控制端。关断辅助驱动电路122根据接收到的辅助导通控制信号Driver_on_z2，在第一固定时间控制断开待驱动开关Q的第二端和待驱动开关Q的控制端之间的连接。此时，待驱动开关Q的控制电压为预设电压V_CP，在控制电压V_CP的作用下，待驱动开关Q从关断状态切换至导通状态。

待驱动开关Q处于导通状态时，若驱动支路110接收到关断驱动信号Driver_off，驱动支路110可以根据关断驱动信号Driver_off生成关断控制信号Driver_off_z1，并通过第二输出端传输至关断辅助驱动电路122的控制端。驱动支路110还可以根据关断驱动信号Driver_off生成辅助关断控制信号Driver_off_z2，并通过第一输出端传输至导通辅助驱动电路121的控制端。

关断辅助驱动电路122根据接收到的关断控制信号Driver_off_z1，在第二固定时间控制导通待驱动开关Q的第二端和待驱动开关Q的控制端。导通辅助驱动电路121根据接收到的辅助关断控制信号Driver_off_z2，在第二固定时间控制断开预设电压V_CP和待驱动开关Q的控制端之间的连接。此时，待驱动开关Q的控制电压为待驱动开关Q的第二端电压，即负载电压V_OUT，待驱动开关Q从导通状态切换至关断状态。

如此，辅助驱动支路120既可以根据导通控制信号Driver_on_z1和辅助导通控制信号Driver_on_z2，控制待驱动开关Q在第一固定时间从关断状态切换至导通状态，又可以根据关断控制信号Driver_off_z1和辅助关断控制信号Driver_off_z2，控制待驱动开关Q在第二固定时间从导通状态切换至关断状态。显然，无论待驱动开关Q是大尺寸还是小尺寸，待驱动开关Q的关断时间和导通时间均为固定的，故而，开关驱动电路100能够在固定关断时间控制不同尺寸的待驱动开关Q关断，在固定导通时间控制不同尺寸的待驱动开关Q导通，从而能够产生的相同电磁干扰，进而降低汽车电磁兼容性的设计难度。

综上所述，无论待驱动开关Q是大尺寸还是小尺寸，待驱动开关Q切换状态时所需的时间是固定的，故而，开关驱动电路能够在固定时间控制不同尺寸的待驱动开关Q进行状态切换，从而能够产生的相同电磁干扰，进而降低汽车电磁兼容性的设计难度。

继续参见图4至图6，驱动支路110包括：第一电平转换器L2H1、第二电平转换器L2H2、上升沿延时器RDLY、下降沿延时器FDLY、第一反相器111和第二反相器112。

其中，第一电平转换器L2H1的输入端和第二电平转换器L2H2的输入端电连接驱动信号Driver，第一电平转换器L2H1的输出端电连接上升沿延时器RDLY的输入端，第二电平转换器L2H2的输出端电连接下降沿延时器FDLY的输入端，上升沿延时器RDLY的输出端电连接第一反相器111的输入端，下降沿延时器FDLY的输出端电连接第二反相器112的输入端，第一反相器111的输出端电连接驱动支路110的第一输出端，第二反相器112的输出端电连接驱动支路110的第二输出端。

驱动信号Driver经过第一电平转换器L2H1转到V_CP至HVSS电压域，再经过上升沿延时器RDLY和第一反相器111，得到辅助驱动支路120的第一控制信号。驱动信号Driver还经过第二电平转换器L2H2转到HVDD至V_OUT电压域，再经过下降沿延时器FDLY和第二反相器112，得到辅助驱动支路120的第二控制信号。

若驱动信号Driver为导通驱动信号Driver_on，导通驱动信号Driver_on依次经过第一电平转换器L2H1、上升沿延时器RDLY和第一反相器111后得到的第一控制信号为导通控制信号Driver_on_z1。导通驱动信号Driver_on依次经过第二电平转换器L2H2、下升沿延时器FDLY和第二反相器112后得到的第二控制信号为辅助导通控制信号Driver_on_z2。如此，辅助驱动支路120可以根据第一控制信号控制待驱动开关Q的控制端与预设电压V_CP导通，可以根据第二控制信号控制待驱动开关Q的控制端与待驱动开关Q的第二端之间的连接断开，避免待驱动开关Q误关断。

若驱动信号Driver为关断驱动信号Driver_off，关断驱动信号Driver_off依次经过第一电平转换器L2H1、上升沿延时器RDLY和第一反相器111后得到的第一控制信号为辅助关断控制信号Driver_off_z2。关断驱动信号Driver_off依次经过第二电平转换器L2H2、下升沿延时器FDLY和第二反相器112后得到的第二控制信号为关断控制信号Driver_off_z1。如此，辅助驱动支路120可以根据第一控制信号控制待驱动开关Q的控制端与预设电压V_CP之间的连接断开，可以根据第二控制信号控制待驱动开关Q的控制端与待驱动开关Q的第二端导通，避免待驱动开关Q误导通。

综上所述，待驱动开关Q的控制端不会与待驱动开关Q的第二端和预设电压V_CP同时导通，能够避免待驱动开关Q误导通和误关断。

在一些实施例中，继续参见图4和图6，导通辅助驱动电路121包括上拉电流源IPU、第一电流源IB1、第一电容C1、第二电容C2、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和第一钳位组件。

其中，预设电压V_CP电连接上拉电流源IPU的输入端、第一电流源IB1的输入端、第一电容C1的第一极板和第三晶体管M3的第一端，上拉电流源IPU的输出端电连接第一晶体管M1的第一端，第一电流源IB1的输出端电连接第二晶体管M2的第一端，第二晶体管M2的第二端电连接第一钳位组件的第一端、第一电容C1的第二极板、第二电容C2的第一极板和第四晶体管M4的控制端，第三晶体管M3的第二端电连接第四晶体管M4的第一端，第一晶体管M1的第二端电连接第一钳位组件的第二端、第二电容C2的第二极板、第四晶体管M4的第二端和待驱动开关Q的控制端，第一晶体管M1的控制端、第二晶体管M2的控制端和第三晶体管M3的控制端电连接驱动支路110的第一输出端。

具体的，如图4和图6所示，第一晶体管M1、第二晶体管M2和第三晶体管M3为P型MOS管，第四晶体管M4为N型MOS管。第一晶体管M1的栅极、第二晶体管M2的栅极、第三晶体管M3的栅极和驱动支路110的第一输出端电连接，第一晶体管M1的源极与上拉电流源IPU的输出端电连接，第二晶体管M2的源极与第一电流源IB1的输出端电连接，第三晶体管M3的源极与预设电压V_CP电连接，第一晶体管M1的漏极与待驱动开关Q的控制端和第四晶体管M4的源极电连接，第二晶体管M2的漏极与第一钳位组件的第一端和第四晶体管M4的栅极电连接，第三晶体管M3的漏极与第四晶体管M4的漏极电连接。

驱动支路110接收到导通驱动信号Driver_on后，可以产生导通控制信号Driver_on_z1并通过第一输出端输出。在导通控制信号Driver_on_z1的作用下，第一晶体管M1、第二晶体管M2和第三晶体管M3处于导通状态。上拉电流源IPU开始上拉待驱动开关Q的栅极电压V_G，与此同时，第一电流源IB1开始给第二电容C2充电，且第一电容C1进行放电。第四晶体管M4的栅极电压V_G4被拉高，直到第四晶体管M4的栅源电压V_GS4大于第四晶体管M4的阈值电压V_th4，第四晶体管M4导通。

之后，待驱动开关Q的栅极和第四晶体管M4的栅极之间的电压会被第一钳位组件钳位至第一钳位电压V_z1，待驱动开关Q的栅极电压V_G一直跟随第四晶体管M4的栅极电压V_G4，而第一电流源IB1给第一电容C1充电，直到第四晶体管M4的栅极电压V_G4上升至接近预设电压V_CP。在这段时间里，待驱动开关Q的栅极电压V_G跟随第四晶体管M4的栅极电压V_G4，导通上拉电流主要来自于第四晶体管M4。

之后，待驱动开关Q的栅极电压V_G上升到V_CP-V_th4时，第四晶体管M4关断。之后导通上拉电流主要来自于上拉电流源IPU，将待驱动开关Q的栅极电压V_G继续上拉，直至达到预设电压V_CP。

示例性的，图7为本申请实施例提供的一种待驱动开关在导通过程中栅源电压的变化示意图，在相同电源电压VS下，对于不同尺寸的待驱动开关Q，从待驱动开关Q导通起始时刻0至第四晶体管M4导通时刻t₁，即0～t₁，上拉电流源IPU提供上拉电流。其中，t₁≈(C₁+C₂)V_th4/I_B1，C₁为第一电容C1的电容值，C₂为第二电容C2的电容值，I_B1为第一电流源IB1的输出电流。由于时间t₁较短且上拉电流源IPU提供的上拉电流较小，因此，0～t₁时间段内待驱动开关Q的栅源电压V_GS变化不大，如图7所示。显然，0～t₁时间段内待驱动开关Q的栅源电压V_GS仅与第一电流源IB1的输出电流I_B1有关，与待驱动开关Q的工艺和温度无关。

之后，第四晶体管M4开始工作，待驱动开关Q的栅极电压V_G跟随第四晶体管M4的栅极电压V_G4，直到t₂时刻待驱动开关Q进入密勒平台。在t₁～t₂时间段内，第四晶体管M4的栅极电压V_G4由第一电流源IB1的输出电流I_B1提供，第四晶体管M4的栅极电压V_G4随时间的变化率dv/dt≈I_B1/C₁，则待驱动开关Q的栅源极电压V_GS随时间的变化率dv/dt≈I_B1/C₁，如图7所示。如此，在t₁～t₂时间段内，待驱动开关Q的栅源极电压V_GS与待驱动开关Q的工艺和温度无关。

之后，第四晶体管M4向待驱动开关Q的栅漏电容CGD充电，待驱动开关Q的栅极电压V_G继续跟随第四晶体管M4的栅极电压V_G4，直至t₃时刻待驱动开关Q的源漏电压V_DS小于饱和区电压，待驱动开关Q退出密勒平台。如图7所示，密勒平台时间t_miller1＝t₃-t₂，可以估算为C₁VS/I_B1。在密勒平台时间t_miller1内，待驱动开关Q的栅源电压V_GS保持不变，如图7所示的V_GS，miller1。也就是说，在t₂～t₃时间段内待驱动开关Q的栅源电压V_GS与待驱动开关Q的工艺和温度无关。

之后，待驱动开关Q的栅极电压V_G跟随第四晶体管M4的栅极电压V_G4继续上升，如图7所示，待驱动开关Q的栅源电压V_GS随时间的变化率dv/dt≈I_B1/C₁，直至在t_on时刻待驱动开关Q的栅源电压V_GS上升到V_CP-V_th4-V_OUT，第四晶体管M4关断，待驱动开关Q基本上已经导通。如此，在t₃～t_on时间段内，待驱动开关Q的栅源极电压V_GS与待驱动开关Q的工艺和温度无关。

之后，导通上拉电流主要来自于上拉电流源IPU，上拉电流源IPU将待驱动开关Q的栅源电压V_GS继续上拉，直至t_fin1时刻，待驱动开关Q的栅源电压V_GS达到V_CP-V_OUT，如图7所示。t_fin1-t_on＝t_PU≈(C_GS+C_GD)V_th4/I_PU，其中，C_GS为待驱动开关Q的栅源电容CGS的容值，C_GD为待驱动开关Q的栅漏电容CGD的容值，I_PU为上拉电流源IPU的输出电流。

综上所述，待驱动开关Q导通的过程中，大部分时候待驱动开关Q的栅源电压V_GS随时间的变化率dv/dt≈I_B1/C₁，与待驱动开关Q的尺寸和工艺无关，故而待驱动开关Q可以在固定的导通时间进行导通。

示例性的，第一钳位组件可以是一个齐纳管。例如，如图4和图6所示，第一钳位组件包括第一齐纳管Dz1，第一齐纳管Dz1的阴极与第四晶体管M4的控制端电连接，第一齐纳管Dz1的阳极与待驱动开关Q的控制端电连接。

在其他实施方式中，第一钳位组件可以是多个串联的正向导通的二极管，也可以是基于流过的电流产生固定电压的器件，本申请实施例对第一钳位组件的类型不作具体限制。

需要说明的是，本申请实施例仅以一个齐纳管为例对第一钳位组件进行示例性说明，并不作为对第一钳位组件中齐纳管数量的限制。在实际应用中，可以根据齐纳管的击穿电压和第四晶体管M4的栅源电压V_GS4的耐压来确定齐纳管的数量。

在一些实施例中，继续参见图4和图6，辅助驱动支路120还包括第一电阻R1，第一电阻R1的第一端电连接第四晶体管M4的控制端，第一电阻R1的第二端电连接待驱动开关Q的控制端。

示例性的，待驱动开关Q处于导通状态时，若驱动支路110接收到关断驱动信号Driver_off，可以产生辅助关断控制信号Driver_off_z2并通过第一输出端输出。在辅助关断控制信号Driver_off_z2的作用下，第一晶体管M1、第二晶体管M2和第三晶体管M3关断，第一钳位组件变为高阻状态，此时，第四晶体管M4的栅极电压通过第一电阻R1快速释放，能够快速关断第四晶体管M4，进而控制待驱动开关Q快速关断。

在一些实施例中，继续参见图5和图6，关断辅助驱动电路122包括下拉电流源IPD、第二电流源IB2、第三电容C3、第四电容C4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8和第二钳位组件。

其中，待驱动开关Q的控制端电连接第八晶体管M8的第一端、第三电容C3的第一极板、第二钳位组件的第一端和第五晶体管M5的第一端，第二钳位组件的第二端电连接第六晶体管M6的第一端、第三电容C3的第二极板、第四电容C4的第一极板和第八晶体管M8的控制端，第八晶体管M8的第二端电连接第七晶体管M7的第一端，第五晶体管M5的第二端电连接下拉电流源IPD的输入端，第六晶体管M6的第二端电连接第二电流源IB2的输入端，第七晶体管M7的第二端电连接下拉电流源IPD的输出端、第二电流源IB2的输出端、第四电容C4的第二极板和待驱动开关Q的第二端，第五晶体管M5的控制端、第六晶体管M6的控制端和第七晶体管M7的控制端电连接驱动支路110的第二输出端。

具体的，如图5和图6所示，第五晶体管M5、第六晶体管M6和第七晶体管M7为N型MOS管，第八晶体管M8为P型MOS管。第五晶体管M5的栅极、第六晶体管M6的栅极、第七晶体管M7的栅极和驱动支路110的第二输出端电连接，第五晶体管M5的源极与下拉电源IPD的输入端电连接，第六晶体管M6的源极与第二电流源IB2的输入端电连接，第七晶体管M7的漏极与第八晶体管M8的漏极电连接，第七晶体管M7的源极与待驱动开关Q的第二端电连接，第八晶体管M8的源极与待驱动开关Q的控制端电连接，第五晶体管M5的漏极与待驱动开关Q的控制端电连接，第六晶体管M6的漏极与第八晶体管M8的控制端电连接。

驱动支路110接收到关断驱动信号Driver_off后，可以产生关断控制信号Driver_off_z1并通过第二输出端输出。在关断控制信号Driver_off_z1的作用下，第五晶体管M5、第六晶体管M6和第七晶体管M7处于导通状态。下拉电流源IPD开始下拉待驱动开关Q的栅极电压V_G，与此同时，第二电流源IB2开始给第三电容C3充电，且第四电容C4进行放电。第八晶体管M8的栅极电压V_G8被拉低，直到第八晶体管M8的栅源电压V_GS8小于第八晶体管M8的阈值电压V_th8，第八晶体管M8导通。

之后，待驱动开关Q的栅极和第八晶体管M8的栅极之间的电压会被第二钳位组件钳位至第二钳位电压V_z2，待驱动开关Q的栅极电压V_G一直跟随第八晶体管M8的栅极电压V_G8，而第二电流源IB2继续给第四电容充电，直到第八晶体管M8的栅极电压V_G8下降至接近负载电压V_OUT。在这段时间里，待驱动开关Q的栅极电压V_G一直跟随第八晶体管M8的栅极电压V_G8，关断下拉电流主要来自于第八晶体管M8。

之后，待驱动开关Q的栅极电压V_G下降到V_OUT-V_th8时，第八晶体管M8关断，之后关断下拉电流主要来自于下拉电流源IPD，将待驱动开关Q的栅极电压V_G继续下拉，直至达到负载电压V_OUT。

示例性的，图8为本申请实施例提供的一种待驱动开关在关断过程中栅源电压的变化示意图，在相同电源电压VS下，对于不同尺寸的待驱动开关Q，从待驱动开关Q关断起始时刻0至第八晶体管M8导通时刻t₄，即0～t₄，下拉电流源IPD提供下拉电流。其中，t₄≈(C₃+C₄)|V_th8|/I_B2，C₃为第三电容C3的电容值，C₄为第四电容C4的电容值，I_B2为第二电流源IB2的输出电流。由于时间t₄较短且下拉电流源IPD提供的下拉电流较小，因此，0～t₄时间段内待驱动开关Q的栅源电压V_GS变化不大，如图8所示。显然，0～t₄时间段内待驱动开关Q的栅源电压V_GS仅与第二电流源IB2的输出电流I_B2有关，与待驱动开关Q的工艺和温度无关。

之后，第八晶体管M8开始工作，待驱动开关Q的栅极电压V_G跟随第八晶体管M8的栅极电压V_G8，直到t₅时刻待驱动开关Q进入密勒平台。在t₄～t₅时间段内，第八晶体管M8的栅极电压V_G8由第二电流源IB2的输出电流I_B2提供，第八晶体管M8的栅极电压V_G8随时间的变化率dv/dt≈I_B2/C₄，则待驱动开关Q的栅源极电压V_GS随时间的变化率dv/dt≈I_B2/C₄，如图8所示。如此，在t₄～t₅时间段内，待驱动开关Q的栅源极电压V_GS与待驱动开关Q的工艺和温度无关。

之后，第八晶体管M8向待驱动开关Q的栅漏电容CGD充电，待驱动开关Q的栅极电压V_G还是跟随第八晶体管M8的栅极电压V_G8，直至t₆时刻待驱动开关Q退出密勒平台。如图8所示，密勒平台时间t_miller2＝t₆-t₅，可以估算为C₄VS/I_B2，在密勒平台时间t_miller2内，待驱动开关Q的栅源电压V_GS保持不变，如图8所示的V_GS，miller2。也就是说，在t₅～t₆时间段内待驱动开关Q的栅源电压V_GS与待驱动开关Q的尺寸和工艺无关。

之后，待驱动开关Q的栅极电压V_G跟随第八晶体管M8的栅极电压V_G8继续上升，如图8所示，待驱动开关Q的栅源电压V_GS随时间的变化率dv/dt≈I_B2/C₄，直至在t_off时刻待驱动开关Q的栅源电压V_GS下降到|V_th8|，第八晶体管M8关断，待驱动开关Q基本上已经关断。如此，在t₆～t_off时间段内，待驱动开关Q的栅源极电压V_GS与待驱动开关Q的工艺和温度无关。

之后，关断下拉电流主要来自于下拉电流源IPD，下拉电流源IPD将待驱动开关Q的栅源电压V_GS继续下拉，直至t_fin2时刻，待驱动开关Q的栅源电压V_GS达到0，如图8所示。t_fin2-t_off＝t_PD≈(C_GS+C_GD)|V_th8|/I_PD，I_PD为下拉电流源IPD的输出电流。

综上所示，待驱动开关Q关断的过程中，大部分时候待驱动开关Q的栅源电压V_GS随时间的变化率dv/dt≈I_B2/C₄，与待驱动开关Q的尺寸和工艺无关，故而待驱动开关Q可以在固定的关断时间进行关断。

示例性的，第二钳位组件可以是一个齐纳管。例如，如图5和图6所示，第二钳位组件包括第二齐纳管Dz2，第二齐纳管Dz2的阳极与第八晶体管M8的控制端电连接，第二齐纳管Dz2的阴极与待驱动开关Q的控制端电连接。

在其他实施方式中，第二钳位组件可以是多个串联的正向导通的二极管，也可以是基于流过的电流产生固定电压的器件，本申请实施例对第二钳位组件的类型不作具体限制。

需要说明的是，本申请实施例仅以一个齐纳管为例对第二钳位组件进行示例性说明，并不作为对第二钳位组件中齐纳管数量的限制。在实际应用中，可以根据齐纳管的击穿电压和第八晶体管M8的栅源电压V_GS8的耐压来确定齐纳管的数量。

在一些实施例中，继续参见图5和图6，辅助驱动支路120还包括第二电阻R2，第二电阻R2的第一端电连接待驱动开关Q的控制端，第二电阻R2的第二端电连接第八晶体管M8的控制端。

示例性的，待驱动开关Q处于关断状态时，若驱动支路110接收到导通驱动信号Driver_on，可以产生辅助导通控制信号Driver_on_z2，并通过第二输出端输出。在辅助导通控制信号Driver_on_z的作用下，第五晶体管M5、第六晶体管M6和第七晶体管M7关断，第二钳位组件变为高阻状态，此时，第八晶体管M8的栅极电压通过第二电阻R2快速释放，能够快速导通第八晶体管M8，进而控制待驱动开关Q快速导通。

在一些实施例中，继续参见图4，辅助驱动支路120还包括下拉电路123。下拉电路123的第一输入端电连接待驱动开关Q的控制端，下拉电路123的第二输入端电连接第四晶体管M4的控制端，下拉电路123的输出端电连接待驱动开关Q的第二端，下拉电路123的控制端电连接驱动支路110的第二输出端。

示例性的，如图4所示，下拉电路123包括第九晶体管M9和第十晶体管M10，第九晶体管M9的第一端电连接待驱动开关Q的控制端，第十晶体管M10的第一端电连接第四晶体管M4的控制端，第九晶体管M9的第二端和第十晶体管M10的第二端电连接待驱动开关Q的第二端，第十晶体管M10的控制端和第九晶体管M9的控制端电连接驱动支路110的第二输出端。

具体的，如图4所示，第九晶体管M9和第十晶体管M10为N型MOS管。第九晶体管M9的栅极、第十晶体管M10的栅极和驱动支路110的第二输出端电连接，第九晶体管M9的源极、第十晶体管M10的源极与待驱动开关Q的第二端电连接，第九晶体管M9的漏极与待驱动开关Q的控制端电连接，第十晶体管M10的漏极与第四晶体管M4的控制端电连接。

驱动支路110根据接收到的关断驱动信号Driver_off生成关断控制信号Driver_off_z1，并将关断控制信号Driver_off_z1通过第二输出端传输至第九晶体管M9的栅极和第十晶体管M10的栅极。在关断控制信号Driver_off_z1的作用下，第九晶体管M9和第十晶体管M10导通，即可以导通第四晶体管M4的控制端与待驱动开关Q的第二端，导通待驱动开关Q的控制端与待驱动开关Q的第二端。

第四晶体管M4的控制端与待驱动开关Q的第二端导通，可以拉低第四晶体管M4的控制端电压，以使第四晶体管M4关断，从而断开待驱动开关Q的控制端与预设电压V_CP之间的连接。同时，待驱动开关Q的控制端与待驱动开关Q的第二端导通，可以迅速拉低待驱动开关Q的控制端电压，从而实现待驱动开关Q的快速关断。

如此，下拉电路123可以根据关断控制信号Driver_off_z1，导通待驱动开关Q的控制端和待驱动开关Q的第二端，同时导通第四晶体管M4的控制端和待驱动开关Q的第二端。

本申请实施例中，辅助驱动支路还包括下拉电路，下拉电路的第一输入端电连接待驱动开关的控制端，下拉电路的第二输入端电连接第四晶体管的控制端，下拉电路的输出端电连接待驱动开关的第二端，下拉电路的控制端电连接驱动支路的第二输出端，通过下拉电路可以根据关断控制信号，导通待驱动开关的控制端和待驱动开关的第二端，同时导通第四晶体管的控制端和待驱动开关的第二端，可以迅速拉低待驱动开关的控制端电压，从而实现待驱动开关的快速关断。

在一些实施例中，图9为申请实施例提供的又一种开关驱动电路的结构示意图，图10为申请实施例提供的又一种开关驱动电路的结构示意图，图9为图4所示实施例的基础上，图10为图6所示实施例的基础上，辅助驱动支路120还包括保护电路124。

其中，保护电路124的第一输入端电连接预设电压V_CP，保护电路124的第二输入端电连接电源电压VS，保护电路124的第三输入端电连接待驱动开关Q的控制端，保护电路124的第四输入端电连接第四晶体管M4的控制端，保护电路124的控制端电连接驱动支路110的第三输出端，保护电路124的输出端电连接待驱动开关Q的第二端。

示例性的，如图9和图10所示，保护电路124包括：第三电阻R3、第四电阻R4、第五电阻R5、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第五电容C5和第三钳位组件。

第十一晶体管M11的控制端电连接驱动支路110的第三输出端和第三电阻R3的第一端，第十一晶体管M11的第一端电连接第五电容C5的第一极板、第三钳位组件的第一端、第四电阻R4的第一端、第五电阻R5的第一端、第十二晶体管M12的控制端和第十三晶体管M13的控制端，第十二晶体管M12的第一端电连接第四晶体M4的控制端，第十三晶体管M13的第一端电连接待驱动开关Q的控制端，第四电阻R4的第二端电连接预设电压V_CP，第五电阻R5的第二端电连接电源电压VS。第三电阻R3的第二端电连接第十一晶体管M11的第二端、第五电容C5的第二极板、第三钳位组件的第二端、第十二晶体管M12的第二端、第十三晶体管M13的第二端和待驱动开关Q2的第二端。

具体的，如图9和图10所示，第十一晶体管M11、第十二晶体管M12和第十三晶体管M13为N型MOS管。第十一晶体管M11的栅极与驱动支路110的第三输出端电连接，其中，驱动支路110的第三输出端为下降沿延时器FDLY的输出端。第十一晶体管M11的源极、第十二晶体管M12的源极和第十三晶体管M13的源极与待驱动开关Q的第二端电连接，第十一晶体管M11的漏极、第十二晶体管M12的栅极与第十三晶体管M13的栅极电连接，第十二晶体管M12的漏极与第四晶体管M4的控制端电连接，第十三晶体管M13的漏极与待驱动开关Q的控制端电连接。

驱动支路110根据关断驱动信号Driver_off生成关断控制信号Driver_off_z1的同时，还生成保护控制信号Driver_off_d，并通过第三输出端输出至第十一晶体管M11的栅极。在保护控制信号Driver_off_d的下，第十一晶体管M11关断。在电源电压VS和/或预设电压V_CP发生跳变时，由预设电压V_CP或电源电压VS提供的电流仍然经过第三钳位组件流向大地，第三钳位组件可以将第十二晶体管M12的栅源电压V_GS12和第十三晶体管M13的栅源电压V_GS13钳位至第三钳位电压V_z3。

在第三钳位电压V_z3的作用下，第十二晶体管M12和第十三晶体管M13处于导通状态，可以下拉第四晶体管M4的控制端电压和待驱动开关Q的控制端电压，使得驱动开关Q持续处于关断状态。如此，保护电路124能够在电源电压VS和/或预设电压V_CP发生跳变时，控制待驱动开关Q持续处于关断状态。

示例性的，第三钳位组件可以是一个齐纳管。例如，如图9和图10所示，第三钳位组件包括第三齐纳管Dz3，第三齐纳管Dz3的阴极与第十二晶体管M12的控制端电连接，第三齐纳管Dz3的阳极与待驱动开关Q的第二端电连接。

在其他实施方式中，第三钳位组件可以是多个串联的正向导通的二极管，也可以是基于流过的电流产生固定电压的器件，本申请实施例对第三钳位组件的类型不作具体限制。

需要说明的是，本申请实施例仅以一个齐纳管为例对第三钳位组件进行示例性说明，并不作为对第三钳位组件中齐纳管数量的限制。在实际应用中，可以根据齐纳管的击穿电压和第十二晶体管M12的栅源电压V_GS12的耐压来确定齐纳管的数量。

本申请实施例中，辅助驱动支路还包括保护电路，保护电路的第一输入端电连接预设电压，保护电路的第二输入端电连接电源电压，保护电路的第三输入端电连接待驱动开关的控制端，保护电路的第四输入端电连接第四晶体管的控制端，保护电路的控制端电连接驱动支路的第三输出端，保护电路的输出端电连接待驱动开关的第二端。通过保护电路能够在电源电压和/或预设电压发生跳变时持续提供下拉电流，拉低第四晶体管的控制端电压和待驱动开关的控制端电压，从而控制待驱动开关持续处于关断状态，避免驱动开关发生误导通。

在一些实施例中，图11为申请实施例提供的又一种开关驱动电路的结构示意图，图11为图4所示实施例的基础上，辅助驱动支路120还包括第一钳位电路125和第二钳位电路126。其中，第一钳位电路125的输入端电连接第四晶体管M4的控制端，第二钳位电路126的输入端电连接待驱动开关Q的控制端，第一钳位电路125的输出端和第二钳位电路126的输出端电连接待驱动开关Q的第二端。

示例性的，当负载短路或者负载为大容性负载时，负载电压V_OUT长时间为低电压，第一电流源IB1的输出电流I_B1流过第一钳位电路125。由于第一钳位电路125的输入端电连接第四晶体管M4的控制端，第一钳位电路125的输出端电连接待驱动开关Q的第二端，因此，第一钳位电路125可以将第四晶体管M4的控制端与待驱动开关Q的第二端之间的电压钳位至第四钳位电压V_z4。

此时，上拉电流源IPU的输出电流I_PU流过第二钳位电路126。由于第二钳位电路126的输入端电连接待驱动开关Q的控制端，第二钳位电路126的输出端电连接待驱动开关Q的第二端，因此，第二钳位电路126可以将待驱动开关Q的控制端与待驱动开关Q的第二端之间的电压钳位至第五钳位电压V_z5。

如此，第一钳位电路125能够在负载电压V_OUT低于预置电压Vpre时，钳位第四晶体管M4的控制端与待驱动开关Q的第二端之间的电压。第二钳位电路126能够在负载电压V_OUT低于预设电压时，钳位待驱动开关Q的控制端与待驱动开关Q的第二端之间的电压。

需要说明的是，图11仅示例性展示了包括第一钳位电路125和第二钳位电路126的开关驱动电路100的结构示意图，在其他实施方式中，开关驱动电路100的具体结构可以如图12至图14所示。

示例性的，继续参见图11至图14，第一钳位电路125包括：第四钳位组件和第六电阻R6，第四钳位组件的第一端电连接第四晶体管M4的控制端，第四钳位组件的第二端电连接第六电阻R6的第一端，第六电阻R6的第二端电连接待驱动开关Q的第二端。

在一些实施例中，如图11至图14所示，第四钳位组件包括第四齐纳管Dz4和第五齐纳管Dz5，其中，第四齐纳管Dz4的阴极与第四晶体管M4的控制端电连接，第四齐纳管Dz4的阳极与第五齐纳管Dz5的阴极电连接，第五齐纳管Dz5的阳极与第六电阻R6的第一端电连接，第六电阻R6的第二端与待驱动开关Q的第二端电连接。若第四齐纳管Dz4的击穿电压和第五齐纳管Dz5的击穿电压均为V_z，则第四钳位电压V_z4＝2V_z+I_B1R₆，其中，R₆为第六电阻R6的阻值。

需要说明的是，本申请实施例仅以两个串联的齐纳管为例对第四钳位组件进行示例性说明，并不作为对第四钳位组件中齐纳管数量的限制。在实际应用中，可以根据齐纳管的击穿电压、第四晶体管M4的栅源电压V_GS12的耐压和待驱动开关Q的栅源电压V_GS的耐压来确定齐纳管的数量。

还需要说明的是，本申请实施例仅以齐纳管为例对第四钳位组件进行示例性说明。在实际应用中，第四钳位组件还可以是多个串联的正向导通的二极管，或者，还可以是基于流过的电流产生固定电压的器件，本申请实施例对第四钳位组件的类型不作具体限制。

示例性的，继续参见图11至图14，第二钳位电路126包括：第五钳位组件和第七电阻R7，第五钳位组件的第一端电连接待驱动开关Q的控制端，第五钳位组件的第二端电连接第七电阻R7的第一端，第七电阻R7的第二端电连接待驱动开关Q的第二端。

在一些实施例中，如图11至图14所示，第五钳位组件包括第六齐纳管Dz6和第七齐纳管Dz7，其中，第六齐纳管Dz6的阴极与待驱动开关Q的控制端电连接，第六齐纳管Dz6的阳极与第七齐纳管Dz7的阴极电连接，第七齐纳管Dz7的阳极与第七电阻R7的第一端电连接，第七电阻R7的第二端与待驱动开关Q的第二端电连接。若第六齐纳管Dz6的击穿电压和第七齐纳管Dz7的击穿电压也均为V_z，则第五钳位电压V_z5＝2V_z+I_PUR₇，其中，R₇为第七电阻R7的阻值。

需要说明的是，本申请实施例仅以两个串联的齐纳管为例对第五钳位组件进行示例性说明，并不作为对第五钳位组件中齐纳管数量的限制。在实际应用中，可以根据齐纳管的击穿电压和待驱动开关Q的栅源电压V_GS的耐压来确定齐纳管的数量。

还需要说明的是，本申请实施例仅以齐纳管为例对第五钳位组件进行示例性说明。在实际应用中，第五钳位组件还可以是多个串联的正向导通的二极管，或者，还可以是基于流过的电流产生固定电压的器件，本申请实施例对第五钳位组件的类型不作具体限制。

综上所述，通过设计第六电阻R6的阻值R₆和第七电阻R7的阻值R₇，可以使I_B1R₆≤I_PUR₇，使得V_G4≤V_G，即第四晶体管M4的栅源电压V_GS4≤0。此时，第四晶体管M4关断，则上拉用的大电流关断，开关驱动电路100没有大电流，流过第一钳位电路125的电流I_B1和流过第二钳位电路126的电流I_PU均小于5mA，因此，第四齐纳管Dz4、第五齐纳管Dz5、第六齐纳管Dz6和第七齐纳管Dz7不需要有大功率能力，故而，可以降低开关驱动电路100的尺寸和成本。此外，钳位过程中的电流较小，发热较少，可以降低开关驱动电路100的功耗。

在一些实施例中，继续参见图5，辅助驱动支路120还包括上拉电路127。上拉电路127的第一输出端电连接待驱动开关Q的控制端，上拉电路127的第二输出端电连接第八晶体管M8的控制端，上拉电路127的控制端电连接驱动支路110的第一输出端，上拉电路127的输入端电连接预设电压V_CP。

示例性的，如图5所示，上拉电路127包括第十四晶体管M14和第十五晶体管M15。其中，预设电压V_CP电连接第十四晶体管M14的第一端和第十五晶体管M15的第一端，第十四晶体管M14的第二端电连接待驱动开关Q的控制端，第十五晶体管M15的第二端电连接第八晶体管M8的控制端，第十四晶体管M14的控制端和第十五晶体管M15的控制端电连接驱动支路110的第一输出端。

具体的，第十四晶体管M14和第十五晶体管M15为P型MOS管。第十四晶体管M14的源极、第十五晶体管M15的源极和预设电压V_CP电连接，第十四晶体管M14的栅极、第十五晶体管M15的栅极和驱动支路110的第一输出端电连接，第十四晶体管M14的漏极与待驱动开关Q的控制端电连接，第十五晶体管M15的漏极与第八晶体管M8的控制端电连接。

待驱动开关Q处于关断状态时，驱动支路110可以根据导通驱动信号Driver_on生成导通控制信号Driver_on_z1，并通过第一输出端传输至第十四晶体管M14的栅极和第十五晶体管M15的栅极。在导通控制信号Driver_on_z1，第十四晶体管M14和第十五晶体管M15导通，即可以导通待驱动开关Q的控制端与预设电压V_CP，同时导通第八晶体管M8的控制端与预设电压V_CP。

第八晶体管M8的控制端与预设电压V_CP导通，可以拉高第八晶体管M8的控制端电压，以使第八晶体管M8关断，从而断开待驱动开关Q的控制端与负载电压V_OUT之间的连接。同时，待驱动开关Q的控制端与预设电压V_CP导通，可以迅速拉高待驱动开关Q的控制端电压，从而实现待驱动开关Q的快速导通。

如此，上拉电路127可以根据导通控制信号Driver_on_z1，导通待驱动开关Q的控制端和和预设电压V_CP，同时导通第八晶体管M8的控制端和预设电压V_CP。

本申请实施例中，辅助驱动支路包括上拉电路，待驱动开关的控制端电连接上拉电路的第一输出端，第八晶体管的控制端电连接上拉电路的第二输出端，上拉电路的控制端电连接驱动支路的第一输出端，上拉电路的输入端电连接预设电压。通过上拉电路可以根据导通控制信号，导通待驱动开关的控制端和预设电压，同时导通第八晶体管的控制端和预设电压，可以迅速拉高待驱动开关的控制端电压，从而实现待驱动开关的快速导通。

在一些实施例中，继续参见图4至图6和图9至图14，开关驱动电路100还包括浮动电源支路，浮动电源支路的输入端电连接预设电压V_CP，浮动电源支路的接地端电连接待驱动开关Q的第二端。

示例性的，如图4至图6和图9至图14所示，浮动电源支路包括：第三电流源IB3、第六钳位组件、第六电容C6，第十六晶体管M16和第一使能开关K_EN1。预设电压V_CP电连接第三电流源IB3的输入端和第十六晶体管M16的第一端，第三电流源IB3的输出端电连接第一使能开关K_EN1的第一端，第一使能开关K_EN1的第二端电连接第十六晶体管M16控制端、第六钳位组件的第一端和第六电容C6的第一极板，第十六晶体管M16的第二端电连接下降沿延时器FDLY的电源端和第二反相器112的电源端，第六钳位组件的第二端电连接第六电容C6的第二极板、下降沿延时器FDLY、第二反相器112的接地端和待驱动开关Q的第二端。

具体的，如图4至图6和图9至图14所示，第十六晶体管M16为N型MOS管。第十六晶体管M16的源极与下降沿延时器FDLY的电源端和第二反相器112的电源端电连接，第十六晶体管M16的漏极与预设电压VCP电连接，第十六晶体管M16的栅极与第一使能开关K_EN1的第二端电连接。

第一使能开关K_EN1闭合，即第一使能开关K_EN1使能，第三电流源IB3的输出电流I_B3流过第六钳位组件，产生第六钳位电压V_z6。此时，第十六晶体管M16处于导通状态，预设电压VCP提供的电流流经第十六晶体管M16，得到浮动电源HVDD，并向下降沿延时器FDLY和第二反相器112提供浮动电源HVDD。如此，浮动电源支路能够向驱动支路110提供浮动电源HVDD。

需要说明的是，图4至图6和图9至图14仅示例性展示了能够产生浮动电源HVDD的浮动电源支路的电路结构，但并不作为对浮动电源支路的结构的具体限定。

示例性的，第六钳位组件可以是一个齐纳管。例如，如图4至图6和图9至图14所示，第六钳位组件包括第八齐纳管Dz8，第八齐纳管Dz8的阴极与第十六晶体管M16的控制端电连接，第八齐纳管Dz8的阳极与待驱动开关Q的第二端电连接。

在其他实施方式中，第六钳位组件可以是多个串联的正向导通的二极管，也可以是基于流过的电流产生固定电压的器件，本申请实施例对第六钳位组件的类型不作具体限制。

需要说明的是，本申请实施例仅以一个齐纳管为例对第六钳位组件进行示例性说明，并不作为对第六钳位组件中齐纳管数量的限制。在实际应用中，可以根据齐纳管的击穿电压和第十六晶体管M16的栅源电压V_GS16的耐压来确定齐纳管的数量。

在一些实施例中，继续参见图4至图6和图9至图14，开关驱动电路100还包括浮动地支路，浮动地支路的输入端电连接预设电压V_CP，浮动地支路的接地端接地。

示例性的，如图4至图6和图9至图14所示，浮动地支路包括：第四电流源IB4、第七钳位组件、第七电容C7，第十七晶体管M17和第二使能开关K_EN2。其中，预设电压V_CP电连接第七钳位组件的第一端、第七电容C7的第一极板、上升沿延时器RDLY的电源端和第一反相器111的电源端，第七钳位组件的第二端电连接第七电容C7的第二极板、第十七晶体管M17的控制端和第二使能开关K_EN2的第一端，第二使能开关K_EN2的第二端电连接第四电流源IB4的输入端，第十七晶体管M17的第一端电连接上升沿延时器RDLY的接地端和第一反相器111的接地端，第十七晶体管M17的输出端和第四电流源IB4的输出端接地。

具体的，如图4至图6和图9至图14所示，第十七晶体管M17为P型MOS管。第十七晶体管M17的源极与上升沿延时器RDLY的接地端和第一反相器111的接地端电连接，第十七晶体管M17的漏极接地，第十七晶体管M17的栅极与第二使能开关K_EN2的第一端电连接。

第二使能开关K_EN2闭合，即第二使能开关K_EN2使能，预设电压V_CP提供的电流流过第七钳位组件，产生第七钳位电压V_z7。此时，第十七晶体管M17处于导通状态，有电流流经第十七晶体管M17，得到浮动地HVSS，并向上升沿延时器RDLY的接地端和第一反相器111提供浮动地HVSS。如此，浮动地支路能够向驱动支路110提供浮动地HVSS。

需要说明的是，图4至图6和图9至图14仅示例性展示了能够产生浮动地HVSS的浮动地支路的电路结构，但并不作为对浮动地支路的结构的具体限定。

示例性的，第七钳位组件可以是一个齐纳管。例如，如图4至图6和图9至图14所示，第七钳位组件包括第九齐纳管Dz9，第九齐纳管Dz9的阴极与预设电压V_CP电连接，第九齐纳管Dz9的阳极与第十七晶体管M17电连接。

在其他实施方式中，第七钳位组件可以是多个串联的正向导通的二极管，也可以是基于流过的电流产生固定电压的器件，本申请实施例对第七钳位组件的类型不作具体限制。

需要说明的是，本申请实施例仅以一个齐纳管为例对第七钳位组件进行示例性说明，并不作为对第七钳位组件中齐纳管数量的限制。在实际应用中，可以根据齐纳管的击穿电压和第十七晶体管M17的栅源电压V_GS17的耐压来确定齐纳管的数量。

在一些实施例中，图15为申请实施例提供的又一种开关驱动电路的结构示意图，图15为图3所示实施例的基础上，开关驱动电路100还包括升压支路130。升压支路130的输入端电连接电源电压VS，升压支路130的输出端电连接辅助驱动支路120的输入端。

升压支路130，用于将电源电压VS升压为预设电压V_CP。

示例性的，待驱动开关Q为功率级晶体管，需要较大的栅源电压V_GS，通常V_GS>10V。然而，电源电压VS通常为3.3V或5V，因此，可以在辅助驱动支路120的输入端之前设置升压支路130，升压支路130可以将电源电压VS进行升压处理，从而得到一个预设电压V_CP，且V_CPS>VS+10V。

升压支路130可以是电荷泵，例如，可以是两倍升压电荷泵、三倍升压电荷泵或四倍升压电荷泵等，具体可以根据电源电压VS和待驱动开关Q的栅源电压V_GS来选择具体的电荷泵。

本申请实施例还提供了一种开关电路，包括待驱动开关和上述任一实施例提供的开关驱动电路。

图16为本申请实施例提供的一种开关电路的结构示意图，如图16所示，开关电路200包括待驱动开关Q和开关驱动电路100。

示例性的，待驱动开关Q的控制端电连接开关驱动电路100的输出端，开关驱动电路100的接地端电连接待驱动开关Q的第二端和负载20的输入端，待驱动开关Q的第一端电连接电源电压VS，负载的输出端接地。

本申请实施提供的开关电路包括上述任一实施例提供的开关驱动电路，具备上述开关驱动电路具有的功能模块和有益效果，这里不再赘述。

本申请实施例还提供了一种芯片，包括上述任一实施例提供的开关驱动电路，或者上述实施例提供的开关电路。

本申请实施提供的芯片包括上述任一实施例提供的开关驱动电路，或者上述实施例提供的开关电路，具备上述开关驱动电路具有的功能模块和有益效果，或者开关电路具有的功能模块和有益效果，这里不再赘述。

本申请描述的“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本申请可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了装置若干的单元权利要求中，这些装置中的若干个单元可以是通过同一个硬件项来具体体现。第一、第二、以及第三等的使用不表示任何顺序，可将这些单词解释为名称。上述实施例中的步骤，除有特殊说明外，不应理解为对执行顺序的限定。

以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (22)

1.一种开关驱动电路，其特征在于，包括：驱动支路和辅助驱动支路；

所述驱动支路的输入端电连接驱动信号，所述驱动支路的输出端电连接所述辅助驱动支路的控制端，所述辅助驱动支路的输入端电连接预设电压，所述辅助驱动支路的输出端电连接待驱动开关的控制端，所述待驱动开关的第一端电连接电源电压，所述待驱动开关的第二端通过负载接地；

所述驱动支路，用于根据所述驱动信号生成所述辅助驱动支路的控制信号；

所述辅助驱动支路，用于根据所述控制信号，控制所述待驱动开关在固定时间从第一状态切换至第二状态。

2.根据权利要求1所述的开关驱动电路，其特征在于，所述辅助驱动支路包括导通辅助驱动电路，所述导通辅助驱动电路的控制端电连接所述驱动支路的第一输出端，所述导通辅助驱动电路的输入端电连接所述预设电压，所述导通辅助驱动电路的输出端电连接所述待驱动开关的控制端；

所述驱动支路，用于根据导通驱动信号生成导通控制信号；

所述导通辅助驱动电路，用于根据所述导通控制信号，控制所述待驱动开关从关断状态切换至导通状态。

3.根据权利要求2所述的开关驱动电路，其特征在于，所述导通辅助驱动电路包括上拉电流源、第一电流源、第一电容、第二电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管和第一钳位组件；

所述预设电压电连接所述上拉电流源的输入端、所述第一电流源的输入端、所述第一电容的第一极板和所述第三晶体管的第一端，所述上拉电流源的输出端电连接所述第一晶体管的第一端，所述第一电流源的输出端电连接所述第二晶体管的第一端，所述第二晶体管的第二端电连接所述第一钳位组件的第一端、所述第一电容的第二极板、所述第二电容的第一极板和所述第四晶体管的控制端，所述第三晶体管的第二端电连接所述第四晶体管的第一端，所述第一晶体管的第二端电连接所述第一钳位组件的第二端、所述第二电容的第二极板、所述第四晶体管的第二端和所述待驱动开关的控制端，所述第一晶体管的控制端、所述第二晶体管的控制端和所述第三晶体管的控制端电连接所述驱动支路的第一输出端。

4.根据权利要求3所述的开关驱动电路，其特征在于，所述辅助驱动支路还包括第一电阻，所述第一电阻的第一端电连接所述第四晶体管的控制端，所述第一电阻的第二端电连接所述待驱动开关的控制端。

5.根据权利要求1-4任一项所述的开关驱动电路，其特征在于，所述辅助驱动支路包括关断辅助驱动电路，所述关断辅助驱动电路的控制端电连接所述驱动支路的第二输出端，所述关断辅助驱动电路的输入端电连接所述待驱动开关的控制端，所述关断辅助驱动电路的输出端电连接所述待驱动开关的第二端；

所述驱动支路，用于根据关断驱动信号生成关断控制信号；

所述关断辅助驱动电路，用于根据所述关断控制信号，控制所述待驱动开关在第二固定时间从导通状态切换至关断状态。

6.根据权利要求5所述的开关驱动电路，其特征在于，所述关断辅助驱动电路包括下拉电流源、第二电流源、第三电容、第四电容、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第二钳位组件；

所述待驱动开关的控制端电连接所述第八晶体管的第一端、所述第三电容的第一极板、所述第二钳位组件的第一端和所述第五晶体管的第一端，所述第二钳位组件的第二端电连接所述第六晶体管的第一端、所述第三电容的第二极板、所述第四电容的第一极板和所述第八晶体管的控制端，所述第八晶体管的第二端电连接所述第七晶体管的第一端，所述第五晶体管的第二端电连接所述下拉电流源的输入端，所述第六晶体管的第二端电连接所述第二电流源的输入端，所述第七晶体管的第二端电连接所述下拉电流源的输出端、所述第二电流源的输出端、所述第四电容的第二极板和所述待驱动开关的第二端，所述第五晶体管的控制端、所述第六晶体管的控制端和所述第七晶体管的控制端电连接所述驱动支路的第二输出端。

7.根据权利要求6所述的开关驱动电路，其特征在于，所述辅助驱动支路还包括第二电阻，所述第二电阻的第一端电连接所述待驱动开关的控制端，所述第二电阻的第二端电连接所述第八晶体管的控制端。

8.根据权利要求3或4所述的开关驱动电路，其特征在于，所述辅助驱动支路还包括下拉电路，所述下拉电路的第一输入端电连接所述待驱动开关的控制端，所述下拉电路的第二输入端电连接所述第四晶体管的控制端，所述下拉电路的输出端电连接所述待驱动开关的第二端，所述下拉电路的控制端电连接所述驱动支路的第二输出端；

所述下拉电路，用于根据关断控制信号，导通所述待驱动开关的控制端和所述待驱动开关的第二端，同时导通所述第四晶体管的控制端和所述待驱动开关的第二端。

9.根据权利要求3或4所述的开关驱动电路，其特征在于，所述辅助驱动支路还包括保护电路，所述保护电路的第一输入端电连接所述预设电压，所述保护电路的第二输入端电连接所述电源电压，所述保护电路的第三输入端电连接所述待驱动开关的控制端，所述保护电路的第四输入端电连接所述第四晶体管的控制端，所述保护电路的控制端电连接所述驱动支路的第三输出端，所述保护电路的输出端电连接所述待驱动开关的第二端；

所述保护电路，用于在所述电源电压和/或所述预设电压发生跳变时，控制所述待驱动开关持续处于所述关断状态。

10.根据权利要求9所述的开关驱动电路，其特征在于，所述保护电路包括：第三电阻、第四电阻、第五电阻、第十一晶体管、第十二晶体管、第十三晶体管、第五电容和第三钳位组件；

所述第十一晶体管的控制端电连接所述驱动支路的第三输出端和所述第三电阻的第一端，所述第十一晶体管的第一端电连接所述第五电容的第一极板、第三钳位组件的第一端、所述第四电阻的第一端、所述第五电阻的第一端、所述第十二晶体管的控制端和所述第十三晶体管的控制端，所述第十二晶体管的第一端电连接所述第四晶体管的控制端，所述第十三晶体管的第一端电连接所述待驱动开关的控制端，所述第四电阻的第二端电连接所述预设电压，所述第五电阻的第二端电连接所述电源电压；

所述第三电阻的第二端电连接所述第十一晶体管的第二端、所述第五电容的第二极板、所述第三钳位组件的第二端、所述第十二晶体管的第二端、所述第十三晶体管的第二端和所述待驱动开关的第二端。

11.根据权利要求3或4所述的开关驱动电路，其特征在于，所述辅助驱动支路还包括第一钳位电路和第二钳位电路；

所述第一钳位电路的输入端电连接所述第四晶体管的控制端，所述第二钳位电路的输入端电连接所述待驱动开关的控制端，所述第一钳位电路的输出端和所述第二钳位电路的输出端电连接所述待驱动开关的第二端；

所述第一钳位电路，用于在负载电压低于预置电压时，钳位所述第四晶体管的控制端与所述待驱动开关的第二端之间的电压；

所述第二钳位电路，用于在所述负载电压低于所述预置电压时，钳位所述待驱动开关的控制端与所述待驱动开关的第二端之间的电压。

12.根据权利要求11所述的开关驱动电路，其特征在于，所述第一钳位电路包括：第四钳位组件和第六电阻，所述第四钳位组件的第一端电连接所述第四晶体管的控制端，所述第四钳位组件的第二端电连接所述第六电阻的第一端，所述第六电阻的第二端电连接所述待驱动开关的第二端；

所述第二钳位电路包括：第五钳位组件和第七电阻，所述第五钳位组件的第一端电连接所述待驱动开关的控制端，所述第五钳位组件的第二端电连接所述第七电阻的第一端，所述第七电阻的第二端电连接所述待驱动开关的第二端。

13.根据权利要求1所述的开关驱动电路，其特征在于，所述辅助驱动支路包括：上拉电路和关断辅助驱动电路；

所述关断辅助驱动电路包括：下拉电流源、第二电流源、第三电容、第四电容、第五晶体管、第六晶体管、第七晶体管、第八晶体管和第二钳位组件；

所述待驱动开关的控制端电连接所述第八晶体管的第一端、所述第三电容的第一极板、所述第二钳位组件的第一端、所述第五晶体管的第一端和所述上拉电路的第一输出端，所述第二钳位组件的第二端电连接所述第六晶体管的第一端、所述第三电容的第二极板、所述第四电容的第一极板、所述第八晶体管的控制端和所述上拉电路的第二输出端，所述第八晶体管的第二端电连接所述第七晶体管的第一端，所述第五晶体管的第二端电连接所述下拉电流源的输入端，所述第六晶体管的第二端电连接所述第二电流源的输入端，所述第七晶体管的第二端电连接所述下拉电流源的输出端、所述第二电流源的输出端、所述第四电容的第二极板和所述待驱动开关的第二端，所述上拉电路的控制端电连接所述驱动支路的第一输出端，所述上拉电路的输入端电连接所述预设电压；

所述驱动支路，用于根据关断驱动信号生成关断控制信号，根据导通驱动信号生成导通控制信号；

所述关断辅助驱动电路，用于根据所述关断控制信号，控制所述待驱动开关在第二固定时间从导通状态切换至关断状态；

所述上拉电路，用于根据所述导通控制信号，导通所述待驱动开关的控制端和所述预设电压，同时导通所述第八晶体管的控制端和所述预设电压。

14.根据权利要求13所述的开关驱动电路，其特征在于，所述上拉电路包括第十四晶体管和第十五晶体管；

所述预设电压电连接所述第十四晶体管的第一端和所述第十五晶体管的第一端，所述第十四晶体管的第二端电连接所述待驱动开关的控制端，所述第十五晶体管的第二端电连接所述第八晶体管的控制端，所述第十四晶体管的控制端和所述第十五晶体管的控制端电连接所述驱动支路的第一输出端。

15.根据权利要求1-4任一项所述的开关驱动电路，其特征在于，所述驱动支路包括：第一电平转换器、第二电平转换器、上升沿延时器、下降沿延时器、第一反相器和第二反相器；

所述第一电平转换器的输入端和所述第二电平转换器的输入端电连接所述驱动信号，所述第一电平转换器的输出端电连接所述上升沿延时器的输入端，所述第二电平转换器的输出端电连接所述下降沿延时器的输入端，所述上升沿延时器的输出端电连接所述第一反相器的输入端，所述下降沿延时器的输出端电连接所述第二反相器的输入端，所述第一反相器的输出端电连接所述驱动支路的第一输出端，所述第二反相器的输出端电连接所述驱动支路的第二输出端。

16.根据权利要求15所述的开关驱动电路，其特征在于，还包括浮动电源支路，所述浮动电源支路的输入端电连接所述预设电压，所述浮动电源支路的接地端电连接所述待驱动开关的第二端；

所述浮动电源支路，用于向所述驱动支路提供浮动电源。

17.根据权利要求16所述的开关驱动电路，其特征在于，所述浮动电源支路包括：第三电流源、第六钳位组件、第六电容，第十六晶体管和第一使能开关；

所述预设电压电连接所述第三电流源的输入端和所述第十六晶体管的第一端，所述第三电流源的输出端电连接所述第一使能开关的第一端，所述第一使能开关的第二端电连接所述第十六晶体管的控制端、所述第六钳位组件的第一端和所述第六电容的第一极板，所述第十六晶体管的第二端电连接所述下降沿延时器的电源端和所述第二反相器的电源端，所述第六钳位组件的第二端电连接所述第六电容的第二极板、所述下降沿延时器、所述第二反相器的接地端和所述待驱动开关的第二端。

18.根据权利要求15所述的开关驱动电路，其特征在于，还包括浮动地支路，所述浮动地支路的输入端电连接所述预设电压，所述浮动地支路的接地端接地；

所述浮动地支路，用于向所述驱动支路提供浮动地。

19.根据权利要求18所述的开关驱动电路，其特征在于，所述浮动地支路包括：第四电流源、第七钳位组件、第七电容，第十七晶体管和第二使能开关；

所述预设电压电连接所述第七钳位组件的第一端、所述第七电容的第一极板、所述上升沿延时器的电源端和所述第一反相器的电源端，所述第七钳位组件的第二端电连接所述第七电容的第二极板、所述第十七晶体管的控制端和所述第二使能开关的第一端，所述第二使能开关的第二端电连接所述第四电流源的输入端，所述第十七晶体管的第一端电连接所述上升沿延时器的接地端和所述第一反相器的接地端，所述第十七晶体管的输出端和所述第四电流源的输出端接地。

20.根据权利要求1-4任一项所述的开关驱动电路，其特征在于，还包括升压支路，所述升压支路的输入端电连接所述电源电压，所述升压支路的输出端电连接所述辅助驱动支路的输入端；

所述升压支路，用于将所述电源电压升压为所述预设电压。

21.一种开关电路，其特征在于，包括待驱动开关和权利要求1-20任一项所述的开关驱动电路。

22.一种芯片，其特征在于，包括权利要求1-20任一项所述的开关驱动电路，或者，权利要求21所述的开关电路。