CN118136712A - 一种双面双结硅基GaAs光电探测器及其制备方法 - Google Patents

一种双面双结硅基GaAs光电探测器及其制备方法 Download PDF

Info

Publication number
CN118136712A
CN118136712A CN202410130787.7A CN202410130787A CN118136712A CN 118136712 A CN118136712 A CN 118136712A CN 202410130787 A CN202410130787 A CN 202410130787A CN 118136712 A CN118136712 A CN 118136712A
Authority
CN
China
Prior art keywords
layer
electrode
doped
gaas
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410130787.7A
Other languages
English (en)
Inventor
黄瑞
唐明志
阚万誉
吴凯
徐昊
赵东
陶旭
王青
郭业才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi University
Original Assignee
Wuxi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi University filed Critical Wuxi University
Priority to CN202410130787.7A priority Critical patent/CN118136712A/zh
Publication of CN118136712A publication Critical patent/CN118136712A/zh
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Light Receiving Elements (AREA)

Abstract

本发明提供了一种双面双结硅基GaAs光电探测器及其制备方法。本光电探测器包括GaAs衬底,所述GaAs衬底一侧依次外延生长AlxGa1‑xAs应力释放层、GaAs吸收层、AlyGa1‑yAs接触层和叉指电极;所述GaAs衬底另一侧依次外延生长绝缘层和Si薄膜层;所述Si薄膜层上设有凸起的Si脊型波导,所述Si脊型波导顶部形成有p+掺杂型Si区,靠近所述Si脊型波导两侧Si薄膜层表面形成有p++掺杂型Si区;所述p+掺杂型Si区上依次外延生长本征i‑Ge吸收层和n++掺杂型Ge层。本光电探测器无干扰地异质集成硅基锗PIN和GaAs光电探测器;本光电探测器波段宽、探测灵敏度高、体积小,适用广泛。

Description

一种双面双结硅基GaAs光电探测器及其制备方法
技术领域
本发明涉及光电探测器技术领域,具体涉及一种双面双结硅基GaAs光电探测器及其制备方法。
背景技术
硅基光电探测器是将光信号转换为电信号的器件,也是硅基光子学中的核心元器件之一。由于受限于硅材料的带隙结构,基于纯硅材料无法在通信波段实现有效的光探测,如纯硅材料制备的探测器,其探测波长范围集中在400-700nm波段。而在近红外、中红外甚至远红外区域,硅基光电探测器的探测效率逐渐降低。因此,基于单一硅材料的光电探测器已不能满足社会发展的需要。
现有技术通过使用硅基光电探测器与探测其他波段的光电探测器联用,来提升光电探测器对于探测波段的要求。但将多个光电探测器联用不仅器件间的连接较为繁琐,还会导致器件的整体体积尺寸大,多为不便;而且不同光电探测器间还会存在相互干扰,从而会严重影响光电探测器的灵敏度和探测范围,导致不能实现光电探测器对于信号的多波段探测、灵敏度低。因此,需要减小多个光电探测器器件组合的复杂度,开发集成度高、探测波段范围广且效率更高的光电探测器。
发明内容
本发明的目的是解决上述技术问题,提供一种双面双结硅基GaAs光电探测器;本发明的另一个目的是提供了该双面双结硅基GaAs光电探测器的制备方法。
为实现上述目的,本发明采用了如下技术方案:
一种双面双结硅基GaAs光电探测器,包括GaAs衬底,所述GaAs衬底一侧依次外延生长AlxGa1-xAs应力释放层、GaAs吸收层、AlyGa1-yAs接触层和叉指电极;所述GaAs衬底另一侧依次外延生长绝缘层和Si薄膜层;所述Si薄膜层上设有凸起的Si脊型波导,所述Si脊型波导顶部形成有p+掺杂型Si区,靠近所述Si脊型波导两侧Si薄膜层表面分别形成有p++掺杂型Si区;所述p+掺杂型Si区上依次外延生长本征i-Ge吸收层和n++掺杂型Ge层;所述p++掺杂型Si区和n++掺杂型Ge层表面依次形成第一电极层和第二电极层,所述第一电极层和第二电极层均包括地极和信号极;所述第一电极层内地极与p++掺杂型Si区连接,所述信号极与n++掺杂型Ge层连接;所述第二电极层内地极和信号极分别与第一电极层内地极和信号极连接。
本发明通过硅基光电探测器与GaAs光电探测器结合在一起并通过晶圆键合和离子束剥离技术相结合的方法实现在GaAs衬底上异质集成硅基锗PIN光电探测器;同时,在GaAs衬底的另一侧外延生长GaAs探测器,GaAs探测器与硅基锗PIN光电探测器的中间通过一层绝缘层进行电学隔离;实现了本光电探测器可探测波长范围扩大至400-1100nm波段,且各探测器不产生影响,与单个光电探测器相比,可以大大提高光电探测器的探测效率和探测灵敏度,同时节省器件体积,各器件之间不发生干扰,适用领域大大扩展。
进一步地,所述AlxGa1-xAs应力释放层的厚度为0.01~20μm,其中x的取值范围为0<x<1。
进一步地,所述GaAs吸收层的厚度为0.01~20μm。
进一步地,所述AlyGa1-yAs接触层的厚度为10~500nm,其中y的取值范围为0<y<1。
进一步地,所述本征i-Ge吸收层的厚度为0.01~10μm,所述n++掺杂型Ge层的厚度为10~500nm。
本发明还提供了上述双面双结硅基GaAs光电探测器的制备方法,包括如下步骤:
S1.在GaAs衬底上依次外延生长AlxGa1-xAs应力释放层、GaAs吸收层、AlyGa1-yAs接触层;
S2.在所述GaAs衬底的另一面上沉积一层绝缘层,将掺杂离子的本征Si衬底固定在绝缘层表面,进行高温退火,剥离部分本征Si衬底,在绝缘层上保留一层初始Si薄膜层;对初始Si薄膜层进行刻蚀,形成Si薄膜层和位于Si薄膜层顶部凸起的Si脊型波导;
S3.在Si脊型波导顶部的Si表面掺杂离子,形成p+掺杂型Si区;在Si脊型波导两侧的Si薄膜层的Si表面进行重掺杂,形成p++掺杂型Si区;在Si脊型波导上方外延生长本征i-Ge吸收层和n++掺杂型Ge层;
S4.在AlyGa1-yAs接触层上生长叉指电极;在p++掺杂型Si区上分别生长地极,在n++掺杂型Ge层上生长信号极,各地极和信号极形成第一电极层;在第一电极层的地极上继续分别新生长地极,在第一电极层的信号极上新生长信号极,新生长的地极和信号极组成第二电极层。
进一步地,所述叉指电极、信号极和地极采用磁控溅射或热蒸发镀膜方法生成。
进一步地,所述绝缘层为SiO2、Si3N4或Al2O3材料的层构件。
进一步地,所述掺杂离子通过离子注入方式掺杂。
进一步地,步骤S4所述叉指电极其材料选自金(Au)、银(Ag)、铜(Cu)、铝(Al)金属。
进一步地,步骤S1所述GaAs衬底为n型GaAs衬底,所述n型GaAs衬底其掺杂浓度为1×1017/cm3~1×1020/cm3
进一步地,步骤S1所述GaAs衬底其厚度为400~700μm。
优选地,步骤S1所述外延生长采用金属有机化学气相沉积(MOCVD)法。
进一步地,步骤S1所述AlyGa1-yAs接触层为p型AlyGa1-yAs接触层,所述p型AlyGa1- yAs接触层其掺杂浓度为1×1017/cm3~1×1020/cm3
进一步地,步骤S2所述掺杂离子为注入氢离子和氦离子,所述氢离子的注入剂量为1×1015/cm2~1×1019/cm2,注入能量为1×10-3~6×103MeV,所述氦离子的注入剂量为1×1015/cm2~2×1019/cm2,注入能量为1×10-3~6×103MeV。
进一步地,步骤S2所述绝缘层其厚度为0.005~10μm。
进一步地,步骤S2所述将掺杂离子的本征Si衬底固定在绝缘层表面所采用的方法为键合或转运压印。
进一步地,步骤S2所述将掺杂离子的本征Si衬底固定在绝缘层表面前,还需对沉积的表面进行平坦化处理,使其表面粗糙度降低至0.5nm以下。
进一步地,步骤S2所述高温退火,退火温度为400~900℃,退火时间为2~24h。
更进一步地,步骤S2所述高温退火在惰性气体条件下进行。
进一步地,步骤S2所述刻蚀为在初始Si薄膜层上旋涂一层光刻胶,然后对光刻胶进行烘烤,烘烤的温度为80~110℃,烘烤时间为5~10min;光刻胶烘烤完毕后,用掩膜版对光刻胶进行紫外曝光,显影,除去部分初始Si薄膜层上部分Si薄膜,形成Si脊型波导8。
更进一步地,所述旋涂光刻胶前还需对初始Si薄膜层进行抛光。
进一步地,步骤S2所述Si脊型波导的顶部Si表面和Si薄膜层的Si表面为分别在Si脊型波导的顶部和Si脊型波导两侧的Si薄膜层旋涂一层光刻胶,然后对光刻胶进行烘烤,用掩膜版对Si脊型波导处和Si脊型波导两侧的Si薄膜层的光刻胶进行紫外曝光,显影除去表面光刻胶暴露出Si脊型波导的顶部Si表面和Si薄膜层的Si表面。
更进一步地,所述对光刻胶进行烘烤其温度设为80~110℃,烘烤时间为5~10min。
优选地,步骤S3所述掺杂离子为注入硼离子,注入剂量为1×1014/cm2~1×1016/cm2,注入能量为5~800keV。
进一步地,步骤S3所述重掺杂为注入硼离子,注入剂量为1×1014/cm2~1×1018/cm2,注入能量为5~800keV。
进一步地,步骤S3所述外延生长采用选区外延技术或低温缓冲层技术。
进一步地,步骤S3所述本征i-Ge吸收层其厚度为0.01~10μm。
进一步地,步骤S3所述n++掺杂型Ge层,掺杂的浓度为1×1017/cm3~1×1020/cm3,掺杂的离子为磷离子,外延生长的厚度为10~500nm。
优选地,步骤S4所述叉指电极为金属叉指电极,所述叉指电极包括叉指电极正极和叉指电极负极。
进一步地,步骤S2在所述GaAs衬底的另一面上沉积一层绝缘层,将掺杂离子的本征Si衬底固定在绝缘层表面可以通过晶圆键合或转运压印方式。
本发明的有益效果如下:
(1)本发明通过采用晶圆键合、离子注入、外延生长等技术实现将硅基锗PIN高速探测器与GaAs探测器集成在一起,制备成双面双结光电探测器。相比Si探测器和GaAs探测器单一探测器具备探测波段宽、集成度高、材料损耗少,省略器件层、体积小、反应灵活等优势;可以提高探测器的工作效率,扩大其应用领域。各探测器结合一起大大降低了器件的电阻率,且无相互干扰和影响,实现器件的高转化效率。
(2)本发明制备工艺简单,制备工艺成熟,适合于工业化大规模生产制备。
附图说明
图1为本发明光电探测器的制备在GaAs衬底上外延层生长各层结构示意图。
图2为本发明光电探测器的制备在本征Si衬底离子注入示意图。
图3为本发明光电探测器的制备中本征Si衬底与GaAs光电探测器键合在一起的结构示意图。
图4为本发明光电探测器的制备中本征Si衬底剥离后形成的结构示意图。
图5为本发明光电探测器的制备中形成Si脊型波导的结构示意图。
图6为本发明光电探测器的制备形成p+掺杂型Si区和p++掺杂型Si区的结构示意图。
图7为本发明光电探测器的制备中形成硅基锗PIN探测器的结构示意图。
图8为本发明光电探测器整体结构示意图。
图9是本发明双面双结硅基GaAs光电探测器的顶叉指电极结构示意图。
图10为Si/GaAs界面扫描电子显微镜示意图。
图11为显微镜下观察到的光源通过光纤辐照在探测器上的测试示意图。
图12为器件测试装置示意图。
图13为封装完毕的器件实物图。
图中标注含义如下:1为GaAs衬底;2为AlxGa1-xAs应力释放层;3为GaAs吸收层;4为AlyGa1-yAs接触层;5为叉指电极;51为叉指电极正极;52为叉指电极负极;6为绝缘层;7为Si薄膜层;71为p++掺杂型Si区;8为Si脊型波导;9为p+掺杂型Si区;10为本征i-Ge吸收层;11为n++掺杂型Ge层;12为第一电极层;13为第二电极层;14为地极;15为信号极;16为本征Si衬底;17为初始Si薄膜层。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件;在本发明的描述中,需要理解的是,若有术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此附图中描述位置关系的用语仅用于示例性说明,不能理解为对本专利的限制,对于本领域的普通技术人员而言,可以根据具体情况理解上述术语的具体含义。
实施例1
参照图8和图9,一种双面双结硅基GaAs光电探测器,包括GaAs衬底1,所述GaAs衬底1一侧依次外延生长AlxGa1-xAs应力释放层2、GaAs吸收层3、AlyGa1-yAs接触层4和叉指电极5;所述GaAs衬底1另一侧依次外延生长绝缘层6和Si薄膜层7;所述Si薄膜层7上设有凸起的Si脊型波导8,所述Si脊型波导8顶部形成有p+掺杂型Si区9,靠近所述Si脊型波导8两侧Si薄膜层7表面分别形成有p++掺杂型Si区71;所述p+掺杂型Si区9上依次外延生长本征i-Ge吸收层10和n++掺杂型Ge层11;所述p++掺杂型Si区71和n++掺杂型Ge层11表面依次形成第一电极层12和第二电极层13,所述第一电极层12和第二电极层13均包括地极14和信号极15;所述第一电极层12内地极14与p++掺杂型Si区71连接,所述信号极15与n++掺杂型Ge层11连接;所述第二电极层13内地极14和信号极15分别与第一电极层12内地极14和信号极15连接。
作为可选的方案,所述AlxGa1-xAs应力释放层2的厚度为0.01~20μm,其中x的取值范围为0<x<1,本实施例厚度为0.5μm,x的取值为0.90。作为可选的方案,所述GaAs吸收层3的厚度为0.01~20μm,本实施例为2μm。作为可选的方案,所述AlyGa1-yAs接触层4的厚度为10~500nm,其中y的取值范围为0<y<1,本实施例厚度为300nm,其中y的取值为0.15。作为可选的方案,所述n++掺杂型Ge层11的厚度为10~500nm,本实施例为300nm。作为可选的方案,所述GaAs衬底1其厚度为400~700μm,本实施例为500μm。作为可选的方案,所述绝缘层6其厚度为0.005~10μm,本实施例为2μm。作为可选的方案,所述本征i-Ge吸收层10其厚度为0.01~10μm,本实施例为5μm。作为可选的方案,所述叉指电极5为金属叉指电极,所述叉指电极5包括叉指电极正极51和叉指电极负极52,所述叉指电极5其材料选自金(Au)、银(Ag)、铜(Cu)、铝(Al)。本实施例叉指电极5其材料为金(Au),厚度为1μm。
上述双面双结硅基GaAs光电探测器通过以下方法制备,参照图1-7,包括如下步骤:
S1.在GaAs衬底1上依次外延生长AlxGa1-xAs应力释放层2、GaAs吸收层3、AlyGa1-yAs接触层4;作为可选的方案,所述GaAs衬底1为n型GaAs衬底,所述n型GaAs衬底其掺杂浓度为1×1017/cm3~1×1020/cm3。作为可选的方案,步骤S1所述AlyGa1-yAs接触层4为p型AlyGa1-yAs接触层,所述p型AlyGa1-yAs接触层其掺杂浓度为1×1017/cm3~1×1020/cm3
S2.在所述GaAs衬底1的另一面上沉积一层绝缘层6,作为可选的方案,所述绝缘层6为SiO2、Si3N4或Al2O3材料的层构件;将掺杂离子的本征Si衬底16固定在绝缘层6表面,进行高温退火,剥离部分本征Si衬底16,在绝缘层6上保留一层初始Si薄膜层17;对初始Si薄膜层17进行刻蚀,形成Si薄膜层7和位于Si薄膜层7顶部凸起的Si脊型波导8;
作为可选的方案,所述掺杂离子为注入氢离子和氦离子,所述氢离子的注入剂量为1×1015/cm2~1×1019/cm2,注入能量为1×10-3~6×103MeV,所述氦离子的注入剂量为1×1015/cm2~2×1019/cm2,注入能量为1×10-3~6×103MeV。作为可选的方案,步骤S2所述将掺杂离子的本征Si衬底16固定在绝缘层6表面所采用的方法为键合或转运压印。作为可选的方案,步骤S2所述将掺杂离子的本征Si衬底16固定在绝缘层6表面前,还需对沉积的表面进行平坦化处理,使其表面粗糙度降低至0.5nm以下。作为可选的方案,所述高温退火在惰性气体条件下进行,所述高温退火,退火温度为400~900℃,退火时间为2~24h。
作为可选的方案,所述刻蚀为在初始Si薄膜层17上旋涂一层光刻胶,然后对光刻胶进行烘烤,烘烤的温度为80~110℃,烘烤时间为5~10min;光刻胶烘烤完毕后,用掩膜版对光刻胶进行紫外曝光,显影,除去初始Si薄膜层17上的部分Si薄膜,形成Si脊型波导8。作为可选的方案,所述旋涂光刻胶前还需对初始Si薄膜层17进行抛光。
作为可选的方案,所述Si脊型波导8的顶部Si表面和Si薄膜层7的Si表面为分别在Si脊型波导8的顶部和Si脊型波导8两侧的Si薄膜层7旋涂一层光刻胶,然后对光刻胶进行烘烤,用掩膜版对Si脊型波导8处和Si脊型波导8两侧的Si薄膜层7的光刻胶进行紫外曝光,显影除去表面光刻胶暴露出Si脊型波导8的顶部Si表面和Si薄膜层7的Si表面。作为优选,所述对光刻胶进行烘烤其温度设为80~110℃,烘烤时间为5~10min。
S3.在Si脊型波导8顶部的Si表面掺杂离子,形成p+掺杂型Si区9;在Si脊型波导8两侧的Si薄膜层7的Si表面进行重掺杂,形成p++掺杂型Si区71;在Si脊型波导8上方外延生长本征i-Ge吸收层10和n++掺杂型Ge层11;作为可选的方案,步骤S3所述n++掺杂型Ge层11,掺杂的浓度为1×1017/cm3~1×1020/cm3,掺杂的离子为磷离子。
作为可选的方案,所述掺杂离子为注入硼离子,注入剂量为1×1014/cm2~1×1016/cm2,注入能量为5~800keV。作为可选的方案,所述重掺杂为注入硼离子,注入剂量为1×1014/cm2~1×1018/cm2,注入能量为5~800keV。
作为可选的方案,步骤S3所述外延生长采用选区外延技术或低温缓冲层技术。
S4.在AlyGa1-yAs接触层4上生长叉指电极5;在p++掺杂型Si区71上分别生长地极14,在n++掺杂型Ge层11上生长信号极15,各地极14和信号极15形成第一电极层12;在第一电极层12的地极14上继续分别新生长地极14,在第一电极层12的信号极15上新生长信号极15,新生长的地极14和信号极15组成第二电极层13。
作为可选的方案,所述叉指电极5、信号极15和地极14采用磁控溅射或热蒸发镀膜方法生成。
具体的制备步骤如下:
(1)GaAs探测器的外延生长。如图1,提供一片GaAs衬底1,GaAs衬底1为n型GaAs衬底,厚度为500μm。在所述GaAs衬底1上利用MOCVD生长500nm厚的Al0.90Ga0.10As应力释放层2,n型掺杂浓度为1×1019/cm3。在所述Al0.90Ga0.10As应力释放层2上外延生长2μm厚的GaAs吸收层3,在所述GaAs吸收层3上外延生长Al0.15Ga0.85As接触层4,Al0.15Ga0.85As接触层4的厚度为300nm的p型Al0.15Ga0.85As接触层,p型掺杂浓度为1×1019/cm3
(2)Si衬底的离子注入。如图2,提供一片本征Si衬底16,对本征Si衬底16进行离子注入(图2中箭头表示离子注入在本征Si衬底16中的虚线处),注入氢离子(H+)和氦离子(He+),H+的注入剂量为6×1016/cm2,注入能量为400keV,He+的注入剂量为5×1015/cm2,注入能量为450keV;
(3)本征Si衬底16与GaAs探测器的集成。如图3,在所述GaAs衬底1的另一面上沉积一层SiO2材料的绝缘层6,绝缘层6的厚度为2μm。沉积完毕后,采用CMP方法对沉积的表面进行平坦化处理,使其表面粗糙度降低至0.5nm以下。然后将离子注入完毕的本征Si衬底16键合至绝缘层6表面上;
(4)Si薄膜的剥离。如图4,将键合完毕的晶圆放置在退火炉内进行高温退火,退火过程中持续向腔室内通入氩气保护性气体。退火温度设置为600℃,退火时间设置为4h。Si薄膜会沿着离子注入深度处发生剥离,在绝缘层6上保留一层初始Si薄膜层17;
(5)Si脊型型波导8刻蚀。如图5,首先对剥离完毕的初始Si薄膜层17表面进行化学机械抛光工艺,提高其表面的光滑度。然后在初始Si薄膜层17上旋涂一层光刻胶,然后对光刻胶进行烘烤,烘烤的温度设置为80℃,烘烤时间为5min。光刻胶烘烤完毕后,用掩膜版对光刻胶进行紫外曝光。曝光完毕后,用显影液去除部分光刻胶。显影完毕后,用氮气枪将Si层表面吹扫干净。然后用光刻将部分Si层刻蚀掉,最终形成Si薄膜层7和位于Si薄膜层7上的Si脊型波导8;
(6)p+掺杂型Si区和p++掺杂型Si区的制备。如图6,Si脊型波导8刻蚀完毕后,再次在Si薄膜层7和位于Si薄膜层7上的Si脊型波导8的表面旋涂一层光刻胶,然后对光刻胶进行烘烤,烘烤的温度设为80℃,烘烤时间为5min。光刻胶烘烤完毕后,用掩膜版对Si脊型波导8处的光刻胶进行紫外曝光。曝光完毕后,用显影液将Si脊型波导8上方的光刻胶和其两侧Si薄膜层7部分光刻胶去除,暴露出Si脊型波导8和其两侧Si薄膜层7部分的Si表面。然后对Si脊型波导8进行离子注入,注入的离子是硼(B)离子,以形成p+掺杂型Si区9,B离子的注入剂量为1×1015/cm2,注入能量为30keV。对Si脊型波导8两侧的部分Si表面进行重掺杂,形成p++掺杂型Si区71,硼离子的注入剂量为1×1016/cm2,注入能量为30keV;
(7)硅基锗PIN探测器的制备。如图7,利用选区外延技术在所述p+掺杂型Si区9上方外延生长本征i-Ge吸收层10,所述本征i-Ge吸收层10厚度为5μm。在所述本征i-Ge吸收层10上进一步外延生长n++掺杂型Ge层11,n型掺杂的浓度为1×1018/cm3,掺杂的离子为磷(P)离子,外延生长的厚度为300nm;
(8)金属电极的制备。当上下光电探测器制备完毕后,分别对GaAs探测器表面和Si探测器表面制备金属电极。在GaAs探测器表面形成叉指电极5,电极的材料可以为Au,电极的厚度为1μm,叉指电极5占空比为20%。在Si探测器表面分别形成第一金属电极层12和第二金属电极层13。各金属电极层均由地极14、信号极15和地极14所组成,各金属电极层除去电极的部分是SiO2材料的绝缘层,金属电极制备完成后,得到双面双结硅基GaAs光电探测器。
实施例2采用转运压印技术实现双面双结硅基GaAs光电探测器的制备
一种双面双结硅基GaAs光电探测器其Al0.90Ga0.10As应力释放层厚度为1μm,其他结构均与实施例1相同。
上述双面双结硅基GaAs光电探测器的制备方法为:
(1)同实施例1,仅调整Al0.90Ga0.10As应力释放层厚度为1μm;
(2)同实施例1中(5),仅改变用光刻将部分Si层刻蚀掉为用干法刻蚀将部分Si层刻蚀掉;
(3)同实施例1中(6);
(4)同实施例1中(7);
(5)Si薄膜层7和绝缘层6的制备。在Si薄膜层7的另一侧,通过等离子体增强化学气相淀积(PECVD)在所述Si薄膜层7上沉积一层Si3N4绝缘层,厚度为5nm;
(6)GaAs光电探测器集成至Si衬底上。在所述GaAs探测器外延片上制备出GaAs光电探测器的器件结构,然后用在所述GaAs光电探测器的器件的表面旋涂一层光刻胶。这些光刻胶是与源材料的衬底连接的,边缘有一定的间隙使缓冲层部分暴露于空气中。然后,通过相应的腐蚀剂(腐蚀剂配比为H2O:H3PO4:H2O2=9:1:1)将外延层中的Al0.90Ga0.10As应力释放层腐蚀掉,应力释放层的厚度为1μm。器件层通过光刻胶固定在夹具上被提起来。然后将其转运压印到相应的Si3N4绝缘层上;
(7)同实施例1中(8),制备得到的双面双结硅基GaAs光电探测器。
相比实施例1晶圆键合技术实现GaAs光电探测器与硅基锗PIN光电探测器的异质集成,该技术对III-V源材料利用不高,且无法与现有的CMOS工艺兼容;本实施例方法转运压印技术是从源材料上选择性提取一小部分器件,然后再压印到目标衬底上的一种技术,器件的后续制作全部在衬底材料上完成,可以有效地利用源材料,并且可以从不同的源材料上将不同的器件转运压印到同一个目标衬底上,最大化地利用了源材料和目标衬底材料。
实施例3
一种双面双结硅基GaAs光电探测器,与实施例1中结构仅AlxGa1-xAs应力释放层2中X取值不同,为Al0.70Ga0.30As应力释放层,其他结构不变。
制备方法仅AlxGa1-xAs应力释放层2使用的材料不同,其他不变,制备得到的双面双结硅基GaAs光电探测器。
实施例4
一种双面双结硅基GaAs光电探测器,与实施例1中结构仅电极材料不同,电极的材料为Al,电极的厚度为2μm,叉指电极占空比为30%,其他结构不变。
制备方法仅电极使用的材料不同,其他不变,制备得到的双面双结硅基GaAs光电探测器。
对比例1
参照实施例1方法制备的含有相同电极的GaAs探测器。
对比例2
参照实施例1方法制备的含有相同电极的硅基锗PIN探测器,但需要有厚度为400-700μm厚的Si衬底。
对比例3
对产品结构的改变非权利要求1中结构,直接在GaAs衬底的另一侧键合Si薄膜,去掉绝缘层所得到的光电探测器结构。
对比例4
对产品结构的改变非权利要求1中结构,将GaAs光电探测器表面的叉指型金属电极替换成普通金属电极。得到的光电探测器。
对比例5
制备实施例1相同结构的探测器,不同之处为将掺杂方式由离子注入变为热扩散的形式,使其不同于权利要求6中的步骤,制备得到同样结构的探测器。
对比例6
参考对比例5,将步骤(6)中B离子的掺杂剂量由1×1015/cm2修改为1×1014/cm2,制备得到同样结构的探测器。
实验例1
1.实验方法
采用扫描电子显微镜(SEM)对硅基GaAs光电探测器的Si/GaAs界面形貌进行表征。采用可见光-红外光吸收谱对实施例1、3和4和对比例1-4样品器件、以及进行对比例1和对比例2串联样品器件进行灵敏度和波段宽度测定,测定方法如下:采用Keithley 4200-SCS半导体参数测试仪和980nm红外光源自组装成的测试设备对不同样品的红外探测性能进行研究。分别测出不同器件的暗电流Id和光电流Il,光电流与暗电流的比值可以反映器件灵敏度的大小,器件测试装置示意图如图12所示。然后利用可见光-红外光可调谐超连续谱激光源(可输出波段为400-2400nm)对不同器件进行辐照,如图11所示,显微镜下可观察到的光源通过光纤辐照在探测器上,测试出不同器件的可探测波段范围。
2.实验结果
(1)对实施例1中硅基GaAs光电探测器的Si/GaAs界面形貌进行表征,扫描电子显微镜示意图如图10所示,可以看到Si/GaAs均匀界面。硅基GaAs光电探测器封装完毕的器件实物图图13所示。
(2)对上述实施例1-4和对比例1-6的灵敏度和波段宽测试结果如表1所示。
实验结果分析如下:从实施例1、2、4和对比例1、2、3、4的测试结果可以看出,实施例2制备出的器件性能最佳,实施例2主要基于转运压印技术实现,说明采用转运压印技术制备出的探测器具有更好的灵敏度和波段探测范围。这种技术可以实现材料的有效利用,并且制备出来的器件界面无损伤,能够有效发挥出器件的性能。图10为实施例2中采用转运压印技术制备出来器件中Si/GaAs界面扫描电子显微镜示意图。
从实施例1、2和对比例5、6的测试结果可以看出,实施例2制备出的器件性能最佳,因此实施例2方法是本发明最佳的制备方法。本发明提出的将GaAs光电探测器与硅基锗PIN光电探测器相结合,在制备过程中,克服了直接将两种光电探测器结合,GaAs衬底与Si薄膜材料晶格失配和热膨胀系数失配以及存在两种光电探测器相互电学干扰,进而影响探测器灵敏度低和波短窄的问题。
表1实施例1-4和对比例1-6的灵敏度和波段宽
序号 灵敏度 波段宽
实施例1 4.52×102 500-1600nm
实施例2 4.81×102 400-1800nm
实施例4 3.52×102 600-1800nm
对比例1 2.93×102 600-1500nm
对比例2 2.75×102 700-1200nm
对比例3 2.51×102 700-1100nm
对比例4 2.42×102 700-1050nm
对比例1和对比例2串联 3.01×102 600-1500nm
对比例5 3.12×102 600-1100nm
对比例6 2.81×102 700-1000nm
最后说明的是,以上实施例仅用以说明本发明的技术方案而非对方案的限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,且可以在理解本方案的基础上对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的宗旨和范围,其均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.一种双面双结硅基GaAs光电探测器,其特征在于,包括GaAs衬底(1),所述GaAs衬底(1)一侧依次外延生长AlxGa1-xAs应力释放层(2)、GaAs吸收层(3)、AlyGa1-yAs接触层(4)和叉指电极(5);
所述GaAs衬底(1)另一侧依次外延生长绝缘层(6)和Si薄膜层(7);所述Si薄膜层(7)上设有凸起的Si脊型波导(8),所述Si脊型波导(8)顶部形成有p+掺杂型Si区(9),靠近所述Si脊型波导(8)两侧Si薄膜层(7)表面分别形成有p++掺杂型Si区(71);所述p+掺杂型Si区(9)上依次外延生长本征i-Ge吸收层(10)和n++掺杂型Ge层(11);所述p++掺杂型Si区(71)和n++掺杂型Ge层(11)表面依次形成第一电极层(12)和第二电极层(13);
所述第一电极层(12)和第二电极层(13)均包括地极(14)和信号极(15);所述第一电极层(12)内地极(14)与p++掺杂型Si区(71)连接,所述信号极(15)与n++掺杂型Ge层(11)连接;所述第二电极层(13)内地极(14)和信号极(15)分别与第一电极层(12)内地极(14)和信号极(15)连接。
2.根据权利要求1所述的双面双结硅基GaAs光电探测器,其特征在于,所述AlxGa1-xAs应力释放层(2)的厚度为0.01~20μm,其中x的取值范围为0<x<1。
3.根据权利要求1所述的双面双结硅基GaAs光电探测器,其特征在于,所述GaAs吸收层(3)的厚度为0.01~20μm。
4.根据权利要求1所述的双面双结硅基GaAs光电探测器,其特征在于,所述AlyGa1-yAs接触层(4)的厚度为10~500nm,其中y的取值范围为0<y<1。
5.根据权利要求1所述的双面双结硅基GaAs光电探测器,其特征在于,所述本征i-Ge吸收层(10)的厚度为0.01~10μm,所述n++掺杂型Ge层(11)的厚度为10~500nm。
6.权利要求1-5任意一项所述双面双结硅基GaAs光电探测器的制备方法,其特征在于,包括如下步骤:
S1.在GaAs衬底(1)上依次外延生长AlxGa1-xAs应力释放层(2)、GaAs吸收层(3)、AlyGa1- yAs接触层(4);
S2.在所述GaAs衬底(1)的另一面上沉积一层绝缘层(6),将掺杂离子的本征Si衬底(16)固定在绝缘层(6)表面,进行高温退火,剥离部分本征Si衬底(16),在绝缘层(6)上保留一层初始Si薄膜层(17);对初始Si薄膜层(17)进行刻蚀,形成Si薄膜层(7)和位于Si薄膜层(7)顶部凸起的Si脊型波导(8);
S3.在Si脊型波导(8)顶部的Si表面掺杂离子,形成p+掺杂型Si区(9);在Si脊型波导(8)两侧的Si薄膜层(7)的Si表面进行重掺杂,形成p++掺杂型Si区(71);在Si脊型波导(8)上方外延生长本征i-Ge吸收层(10)和n++掺杂型Ge层(11);
S4.在AlyGa1-yAs接触层(4)上生长叉指电极(5);在p++掺杂型Si区(71)上分别生长地极(14),在n++掺杂型Ge层(11)上生长信号极(15),各地极(14)和信号极(15)形成第一电极层(12);在第一电极层(12)的地极(14)上继续分别新生长地极(14),在第一电极层(12)的信号极(15)上新生长信号极(15),新生长的地极(14)和信号极(15)组成第二电极层(13)。
7.根据权利要求6所述的制备方法,其特征在于,所述叉指电极(5)、信号极(15)和地极(14)采用磁控溅射或热蒸发镀膜方法生成。
8.根据权利要求6所述的制备方法,其特征在于,所述绝缘层(6)为SiO2、Si3N4或Al2O3材料的层构件。
9.根据权利要求6所述的制备方法,所述掺杂离子通过离子注入方式掺杂。
10.根据权利要求6所述探测器制备方法,其特征在于,步骤S2所述将掺杂离子的本征Si衬底(16)固定在绝缘层(6)表面可以通过晶圆键合或转运压印方式。
CN202410130787.7A 2024-01-30 2024-01-30 一种双面双结硅基GaAs光电探测器及其制备方法 Pending CN118136712A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410130787.7A CN118136712A (zh) 2024-01-30 2024-01-30 一种双面双结硅基GaAs光电探测器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410130787.7A CN118136712A (zh) 2024-01-30 2024-01-30 一种双面双结硅基GaAs光电探测器及其制备方法

Publications (1)

Publication Number Publication Date
CN118136712A true CN118136712A (zh) 2024-06-04

Family

ID=91231601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410130787.7A Pending CN118136712A (zh) 2024-01-30 2024-01-30 一种双面双结硅基GaAs光电探测器及其制备方法

Country Status (1)

Country Link
CN (1) CN118136712A (zh)

Similar Documents

Publication Publication Date Title
CA2750656C (en) High efficiency group iii-v compound semiconductor solar cell with oxidized window layer
CN103646997B (zh) 倏逝波耦合型高速高功率光电探测器的制作方法
TW202114240A (zh) 光偵測器
JP3578539B2 (ja) 太陽電池の製造方法および太陽電池構造
CN106784123A (zh) 单行载流子光电探测器及其制作方法
CN106449855A (zh) 单行载流子光电探测器及其制作方法
CN109545804B (zh) 光侧面入射的蓝光增敏硅雪崩光电二极管阵列器件
WO2021018261A1 (zh) Si衬底InGaN可见光探测器及制备方法与应用
CN111341875A (zh) 一种石墨烯/二硒化钯/硅异质结自驱动光电探测器
CN106684198B (zh) 基于亚波长光栅的谐振增强型紫外光探测器及制备方法
WO2018192199A1 (zh) 多结叠层激光光伏电池及其制作方法
CN109873046B (zh) 双异质结光敏二极管及制备方法
TW201727929A (zh) 製造鍺覆絕緣體型基材的方法
CN117976740A (zh) 基于绝缘衬底的自顶而下垂直纳米柱阵列pin-AlGaN紫外光电探测器及其制备方法
CN118136712A (zh) 一种双面双结硅基GaAs光电探测器及其制备方法
CN109638024B (zh) 一种可见光短波段硅基雪崩光电二极管阵列及其制备方法
CN111834473A (zh) 一种基于lnoi光子平台的硅光探测器及其制备方法
CN115939241A (zh) 光电探测器及其制备方法
CN114242800B (zh) 日盲AlGaN紫外光电探测器及其制备方法
CN115566096A (zh) 一种AlGaN/Nb2C基紫外光电探测器及其制备方法
CN115295683A (zh) 一种单载流子输运的平衡探测器及其制备方法
CN113054050B (zh) 一种V2O5-Ga2O3异质结自供电日盲光电探测器及制备方法
CN114400273A (zh) 一种InGaAs/InP体系的单行载流子的光电探测器制备方法
CA1078948A (en) Method of fabricating silicon photodiodes
CN109712999B (zh) 蓝光增敏硅基雪崩光电二极管阵列器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination