CN118136075A - 用于多级存储器单元的器件、方法和系统 - Google Patents

Abstract

本文公开了用于多级存储器单元的器件、方法和系统，其中，存储器单元包括能写入至少到三个不同的剩余极化状态的存储器元件。感测电路在读取操作中，基于对由施加的读取电压引起的存储器元件的剩余极化的感测变化，从至少三个不同的剩余极化状态中确定存储器元件的存储状态。偏置电路在写入操作中，在存储器元件两端施加偏置电压电平，以将存储器元件(重新)写入到存储状态。

Description

用于多级存储器单元的器件、方法和系统

技术领域

本公开涉及非易失性存储器，并且特别地涉及包括用于存储信息的状态可编程存储器元件的存储器。

背景技术

非易失性存储器允许在存储器中存储信息，其中，存储信息即使在移除存储器的外部动力后仍保留在存储器中。存储器典型地由多个存储器单元形成，其中，每个存储器单元能够存储一位数字的(例如，二进制的)信息(例如，每个存储器单元可以被写入到表示“0”的值或表示“1”的值)。除了其他部件之外，存储器单元可以包括状态可编程存储器元件(例如，诸如铁电电容器的铁电存储器元件)，状态可编程存储器元件能够基于即使在其电源被移除之后仍保留的编程状态来保留写入的信息。存储在存储器单元中的信息可以在以后被读出，并且其状态可以被编程以改变存储信息(例如，“被擦除”或“被编程”以保持“1”或“0”)。因为典型的存储器元件仅表示一位信息(例如“0”或“1”)，所以存储器容量可以与存储器中存储器元件的数量成正比，并受其限制。

附图说明

在附图中，遍及不同视图，相同附图标记通常指代相同零件。附图不一定按比例绘制，相反，重点通常放在图示本发明的原理上。在以下描述中，参考以下附图描述了本发明的各个方面，其中：

图1A-1C各自示出了多级状态可编程存储器元件的极化随施加在其两端的电压变化的示例性曲线图；

图2示出了使用电压感测方案将切换电荷转换为感测电压电平的示例性感测电路；

图3描绘了使用电荷感测方案将切换电荷转换成感测电压电平的示例性感测电路；

图4示出了可以作为读取操作的一部分而产生的切换电荷和对应的感测电压的示例分布；

图5示出了用于基于感测电压来确定多级存储器单元的读取状态和读取状态所表示的二进制代码的示例性电路；

图6示出了用于选择写入偏置电压的示例性偏置选择电路，写入偏置电压可以用于设置多级状态可编程存储器元件两端的电压；

图7示出了全局偏置电压发生器和局部偏置电压发生器的示例性电路图，全局偏置电压发生器和局部偏置电压发生器可以用于产生可以在写回或写入操作中使用的偏置电压；

图8至图11各自示出了多级状态可编程存储器元件的极化随着施加在其两端的电压变化的示例性曲线图，以及它如何从一个状态转换到另一个状态；

图12示出了可以包括多级状态可编程存储器元件的存储器单元的示例性电路图；

图13示出了可以包括多个存储器单元的存储器阵列的示例性电路图，多个存储器单元中的每一者包括多级状态可编程存储器元件；

图14至图17各自示出了用于对包括多级状态可编程存储器元件的存储器单元执行读取操作和写回操作的时序图；以及

图18描绘了一种用于操作包括多级状态可编程存储器元件的存储器的方法的示例性示意流程图。

具体实施方式

以下详细描述参考了附图，附图以例示方式示出了可以实践本发明的具体细节和方面。足够详细地描述了这些方面，以使本领域技术人员能够实践本发明。可以利用其他方面，并且可以进行结构改变、逻辑改变和电气改变，而不脱离本发明的范围。各个方面不一定是互斥的，因为一些方面可以与一个或多个其他方面相结合以形成新的方面。结合方法描述了各个方面，并且结合器件描述了各个方面。然而，可以理解的是，结合方法描述的方面可以类似地应用于器件，反之亦然。

通常，非易失性存储器典型地由多个存储器单元形成，其中，每个存储器单元能够存储单个位的数字信息(例如，每个存储器单元可以被写入到两种二进制状态中的一者：第一状态代表关闭状态(例如，“0”)，并且第二状态代表开启状态(例如，“1”))。形成存储器的各个存储器单元典型地被组织成单元的控制分组，其中，每个单元可以被单独寻址，但是具有共用控制方案，该共用控制方案用于经由诸如位线(例如，用于操作分组在同一列中的单元)、字线(例如，用于操作分组在同一行中的单元)、和/或板线(例如，用于操作分组为共享共用节点(诸如同一“板”)的单元)的控制线来偏置单元。除了其他部件之外，存储器单元可以包括状态可编程存储器元件(例如，诸如铁电电容器的铁电存储器元件)，该状态可编程存储器元件能够通过写入存储器元件的两个剩余状态中的一者来保留写入的信息。如本公开通篇所用，存储器元件的状态被描述为“剩余(remanent)”，其中，存储器元件即使没有连接到电源也能够保留其编程状态。也如通篇所用，存储器元件已经被设置的当前剩余状态可以被称为“存储”状态、“写入”状态或“编程”状态。应当理解，当提到状态可编程存储器元件时，术语“写入”、“存储”或“编程”一般用来指设置状态可编程存储器元件的剩余状态。如所理解的，术语“电压”在本文可以相对于“位线电压”、“字线电压”、“板线电压”等来使用。本文可以使用部件两端的“电压”来表示从部件一侧(例如电容器的一侧)的节点到部件另一侧(例如电容器的另一侧)的节点的电压降。

当状态可编程存储器元件包括铁电材料(例如，铁电电容器)时，剩余状态可理解为指的是通过在元件两端施加足以设置对应极化状态的特定电压而设置的剩余极化状态，其中，一旦设置，即使已移除元件两端的电压，剩余极化状态仍由元件保留(例如，其为剩余可极化的)。一旦这样的元件已被状态编程到剩余状态，它就通常保持编程状态，直到通过在其两端施加足以将该元件编程到(例如，新的)剩余状态的电压而被重新编程。状态可编程存储器元件的极化能力(例如剩余极化能力，例如非剩余自发极化能力)可以使用容量测量(例如，光谱学)来分析，例如，通过静态(C-V)和/或时间分辨测量、或者通过极化电压(P-V)或正上负下(PUND)测量。用于确定状态可编程存储器元件的极化能力的另一种方法可以包括透射电子显微镜，例如电场相关的透射电子显微镜。

如上所述，典型的存储器包括多个存储器单元，其中，每个存储器单元包含通过能被编程为两种状态中的一者而仅表示一位信息(例如“0”抑或“1”)的存储器元件，每种状态对应于两个值中的一者。结果，存储器容量可以与存储器中存储器元件的数量成正比，并受其限制。与常规存储器相比，下面公开的是包括多级状态可编程存储器元件的改进的存储器、系统和方法，多级状态可编程存储器元件中的每一者可以存储多于单个比特的信息。如下面更详细公开的，每个这样的多级状态可编程存储器元件可以是剩余状态可编程到两个以上的的不同状态(例如，三个状态、四个状态、六个状态、十个状态等)，其中，每个可编程状态可以表示不同的存储信息。

例如，以数字(例如，二进制)信息为例，能编程到四种不同状态的单个多级状态可编程存储器元件可以能够表示两位二进制数据。例如，第一状态可以表示值为“00”的两位，第二状态可以表示值为“01”的两位，第三状态可以表示值为“10”的两位，并且第四状态可以表示值为“11”的两位。通过使用一个或多个这样的多级状态可编程存储器元件，位密度(例如，每个存储器元件能存储的位数)可以增加，使得存储器的容量不必与存储器中的存储器元件的数量成正比，从而在例如单位面积的存储器容量方面导致潜在的效率提高。应当了解，可以将多级状态可编程存储器元件编程到的可用状态的数量可以确定给定存储器元件能够表示的位数。例如，具有2ⁿ个不同状态的多级状态可编程存储器元件可以能够表示多达n位二进制数据。当然，应当理解，尽管本公开通篇提供二进制编码方案作为示例，但是任何编码方案都可以用于将多个不同的剩余状态中的一者或多者与位、位组合或其他信息的对应表示相关联。

如通篇所用，状态可编程存储器元件可以理解为能够剩余地存储至少两个剩余状态的任何元件，其可以包括例如铁电元件(例如剩余极化电容器(例如铁电电容器))。也可以将状态可编程存储器元件设计成具有两个以上的剩余状态。例如，可以将可剩余极化的电容器设计成具有两个以上的不同的剩余极化状态，其中，电容取决于电容器已经被编程/写入到的剩余极化状态。这样的电容器可以被称为“多级”铁电电容器。如同仅具有两个剩余状态的剩余极化电容器一样，可以通过在电容器两端施加足以编程/写入对应剩余极化状态的特定电压来编程/写入多个不同的剩余极化状态。使用示例性多级剩余极化电容器作为图1所示曲线图的基础，该示例性多级剩余极化电容器能被状态编程到六种不同的剩余极化状态。

图1A示出了多级状态可编程存储器元件(例如多级剩余可极化电容器101)的极化(P)随着施加在其两端的电压(例如从电容器一侧的节点(A)到电容器另一侧的节点(B)的电压降(V_AB))变化的曲线图100A。应当理解，电容器上的电压降可以从负值(-V_AB，在极化轴线(Y轴线)的左边)变化到正值(+V_AB，在极化轴线的右边)，其中，轴线交叉表示电容器上为零电压降。在图1A的示例中的多级剩余极化电容器应该理解为具有由三对正/负剩余极化状态定义的六个不同的剩余极化状态，每对状态与滞后曲线相关联，该滞后曲线描绘了随着在剩余极化电容器两端施加的电压(V_AB)变化的极化(P)。应当理解，为了编程负剩余极化状态中的一者，必须施加大于负矫顽电压(-V_c)的负电压(例如更小的负电压，在曲线图中向左)，并且为了编程正剩余极化状态中的一者，必须施加大于正矫顽电压(+V_c)的正电压(例如更大的正电压，在图曲线中向右)。

特别地，滞后曲线110(实线)与包括正极化点111(例如，极化为+P1)和负极化点112(例如，极化为-P1)的剩余极化点对相关联。类似地，滞后曲线120(点虚线)与包括正极化点121(例如，极化为+P2)和负极化点122(例如，极化为-P2)的剩余极化点对相关联。最后，滞后曲线130(虚线)与包括正极化点131(例如，极化为+P3)和负极化点132(例如，极化为-P3)的剩余极化点对相关联。因此，在电容器两端施加电压并且电容器两端的电压(V_AB)返回到零之后，电容器的极化将保留六个剩余极化状态/点(例如，111、121、131、112、122、132)中的一者，这取决于起始剩余极化状态和/或施加的电压。

通常，当在电容器两端施加各种电压时，电容器的极化将遵循与其起始剩余极化状态相关联的滞后曲线。也就是说，直到电容器两端施加的电压达到足以将电容器编程到与不同滞后相关联的不同的剩余极化状态的阈值电压。对于电容器的给定剩余极化状态，电容器可以具有相关联的最小阈值电压，为了将电容器编程到该给定剩余极化状态，必须满足或超过最小阈值电压。在图1B的曲线图100B中示出了六个这样的剩余极化状态的示例，每个这样的剩余极化状态对应于设置该状态所必需的六个最小阈值电压中的一者，曲线图100B与曲线图100A相同，但是具有附加标记。如图1B中的标记所示，+V_S2是将电容器编程到正剩余极化状态121所必需的最小正电压，+V_S1是将电容器编程到正极化状态111所必需的最小正电压，-V_S2是将电容器编程到正剩余极化状态121所必需的最小负电压，并且-V_S3是将电容器编程到负剩余极化状态132所必需的最小负电压。

因此，出于示例目的，并假设起始剩余极化状态为正极化状态131，如果在电容器两端施加正电压，则极化将从131沿滞后曲线130(虚线)移动，并在未施加电压时返回到正极化状态131。然而，如果施加的电压达到或超过+V_S2，则电容器将被编程为正极化状态121，并且如果此后施加的电压改变，则极化将沿着滞后曲线120(点虚线)移动。当然，如果施加的电压达到或超过+V_S1，则电容器将被编程为正极化状态111，并且随着此后施加的电压改变，极化将沿着滞后曲线110(实线)移动。应当理解，每个剩余极化状态可以有效地具有一定范围的施加的电压阈值电压，电压阈值电压在施加时将电容器编程到对应的剩余极化状态(例如，处于或高于最小阈值电压电平，但是低于最大阈值电压电平，该最大阈值电压电平可以是下一个剩余极化状态的最小阈值电压电平)。

在负方向上也是如此，使得当电容器两端施加的负电压越来越大时，极化将继续遵循与其当前编程的剩余极化状态相关联的滞后曲线，直到电容器两端的电压达到足以将电容器编程到另一剩余极化状态的最小阈值电压为止。假设电容器当前被编程为正极化状态111(+P1)，并且因此，随着电容器两端的电压改变，极化将沿着滞后曲线110(实线)移动。从电容器两端电压为零的地方(例如轴线交点)开始，如果施加负电压，则极化将继续沿着滞后曲线110(实线)移动。如果电容器两端的电压达到或超过例如-V_S2，则这将把电容器编程到正极化状态122(+P2)。此后，电容器两端的电压的变化将遵循滞后曲线130，直到电容器两端施加的电压达到或超过与不同的剩余极化状态相关联的阈值电压为止。作为另一个示例，如果电容器两端的电压达到或超过-V_S3，则这将把电容器编程到负极化状态132(-P3)。

尽管图1B中未标出所有阈值电压，但应当理解，电容器的每个剩余极化状态将与最小正阈值电压和最小负电压阈值相关联，如果施加的电压达到或超过阈值电压，则最小正阈值电压和最小负电压阈值足以编程对应的剩余极化状态。

考虑到这个功能点，存储器可以利用单个多级状态可编程存储器元件，该单个多级状态可编程存储器元件能够被剩余极化到两个以上的状态，诸如多级剩余极化电容器，以向单个存储器元件读取/写入多于一位的信息。例如，读取电路可以读出多级状态可编程存储器元件的当前编程的极化状态，并将读取值解码为与每个状态相关联的对应位或位组合。通常，为了读取当前编程的极化状态，读取电路可以通过在状态可编程存储器元件两端施加足以编程可用剩余极化状态中的预定义一者的读取电压来确定多少电荷被添加到感测系统。由施加读取电压引起的电荷的差异可以指示在读取操作开始时当前编程的极化状态是什么。

为提供示例，现参考图1C的曲线图100C，曲线图100C与曲线图100A和曲线图100B相同，但标记不同，假设电容器的当前编程剩余极化状态为负极化状态132。因此，在状态可编程存储器元件上没有施加电压的情况下，电容器维持-P3的负极化。如果，作为读取操作的一部分，在状态可编程存储器元件两端施加读取电压(在曲线图100C上标记为Vr)，则电荷遵循滞后130，直到状态可编程存储器元件被充电到与Vr相关联的极化为止。因为Vr达到或超过足以编程最高剩余极化状态111(+P1)的阈值电压(+Vs₁)，所以当不再在状态可编程存储器元件两端施加Vr时，电荷将返回到正极化状态111处的+P1(例如，用于读取操作的可用剩余极化状态中的预定义一者)。在施加读取电压之后，初始状态(-P3)与最终状态(+P1)之间的净电荷差为(+P1)-(-P3)＝+P1+P3。可以计算类似的电荷差，其中，取决于初始剩余状态和最终剩余状态，可以确定由施加的读取电压(例如切换电荷(Qsw))引起的对应净电荷差，其指示初始编程的剩余极化状态：

应当理解，上述读取操作为脉冲后读取操作的示例，其中，在施加然后移除读取电压(例如，作为脉冲)后确定净电荷差。在这种情况下，电容器两端的电压返回到零，并且在感测净电荷差之前，允许电容器的电荷消散回到新编程的状态(例如，用于读取操作的可用剩余极化状态中的预定义一者)。

代替脉冲后读取操作，可以使用步后(after-step)读取操作，其中，在读取电压仍施加在电容器两端时确定电荷差。在步后读取中，感测电荷差在初始剩余极化状态与施加读取电压时的极化之间。类似于上面关于脉冲后读取操作详述的净电荷差，在步后读取操作期间施加的读取电压可以导致指示初始编程的剩余极化状态的电荷差，只是它反映总电荷差而不是净电荷差。换言之，由施加的读取阶跃电压引起的电荷差是净电荷加上位移电荷(在曲线图100C上标记为Qd)，其中，位移电荷(Qd)是在施加的读取电压下的极化与在新编程状态(例如，新编程状态是在产生切换电荷时的读取操作期间设置的预定义读取状态(例如，状态111(+P1,111，当施加的读取电压是Vr时)))下的剩余极化之间的差。位移电荷(Qd)可以理解为与剩余可极化电容器的电介质相关联。每一初始剩余状态及其相关联的电荷差在下表中示出，电荷差使用步后读取操作来感测：

应当了解，施加在电容器两端的读取电压可为任何电压电平(正的或负的)，该电压电平足够大，以满足或超过与编程可用剩余极化状态中的预定义一者相关联的阈值电压。优选地，可用剩余极化状态中的预定义一者将是最高剩余极化状态对中的一者(例如，最大正剩余极化状态或最小负剩余极化状态(例如，参考图1C，正极化状态111(P1)或负极化状态112(-P1))，以便确保读取操作注入足以覆盖所有不同的可能剩余极化状态的切换电荷，所有不同的可能剩余极化状态可以用于编码设计存储器元件的不同状态所要表示的多个位(或其他信息)。

一旦读取电路感测/确定了由施加的读取电压引起的电荷差，读取电路就也可以将确定的电荷差解码为存储信息的相关联表示。例如，如上所述，存储信息可以表示多位(例如，两位信息、三位信息、四位信息，等等，这取决于可用状态的数量)。因此，如果存储器设计成使得单个存储器元件能够保存三位数据，则读取电路可能需要在至少八个不同的电荷差之间进行区分，这些电荷差然后可以被解码成八个不同的位表示(例如，二进制代码“000”、“001”、“010”、“011”、“100”、“101”、“110”和“111”中的一者)。例如，如果存储器被设计成使得单个存储器元件能够保持两位数据，则读取电路可能需要在至少四种不同的电荷之间进行区分，这些电荷可以被解码成四种不同的位表示(例如，二进制代码“00”、“01”、“10”和“11”)。

回到图1C所描绘的具有六个剩余状态的示例性存储器元件的曲线图，如果存储器元件用于存储两位，则六个剩余状态中的四者可以用于表示四个可能的位表示。下表中示出了一个这样的编码方案的示例以及编程状态(例如，在读取操作开始时存储器元件的“初始状态”或“存储状态”)、通过施加读取电压以读取存储器元件(例如，使用步后读取操作或脉冲后读取操作)可能导致的切换电荷及其对应的二进制代码表示之间的可能关联。

应当理解，可能存在关联，关联将初始编程状态与对应的检测到的电荷差和二进制代码表示唯一地相关。下表示出了使用三个正状态和一个负状态的不同示例：

作为另外的示例，可以使用仅具有四个极化状态的存储器元件(例如，两对正/负剩余极化状态，其中，每对与两条滞后曲线中的一者相关联)。利用这种类型的存储器元件，可以对称地利用存储的极化态来表示四个二进制代码中的一者：

读取电路可以包括感测电路，该感测电路用于感测读取操作期间由存储器元件转移的电荷差(例如，切换电荷)，将其转换为感测电压，然后将这个感测电压与对应于不同存储的极化状态的参考电压进行比较。基于该比较，读取电路可以确定哪个状态是初始编程状态(并因此确定二进制代码)。可以使用例如电压感测方案或电荷感测方案来感测切换电荷并将其转换成感测电压电平，图2和图3中分别示出了电压感测方案或电荷感测方案中的每一者的示例。

图2示出了示例性电压感测方案，其中，感测电路200包括电压转换电路210，该电压转换电路210配置成感测在读取操作期间由存储器元件(例如铁电电容器205)转移到输入电容(例如电容器215)的电荷差(例如切换电荷Qsw)。在这个示例中，通过在铁电电容器205的相对侧上的位线电压(BL)和板线电压(PL)来施加读取电压。应当理解，存储器单元可以以其他方式配置，以通过任何其他组合的任何其他控制线(例如位线、字线等)在铁电电容器205两端提供读取电压。输入电容器215两端产生的电压(V_in)然后可以作为感测电压(Vs)输入到比较器250，该比较器250用于与对应于所读取的编程状态的一个或多个参考电压(Vref)进行比较。用于确定编程状态的比较器(例如比较器250)将在下面更详细地详述。

图3示出了示例性电荷感测方案，其中，感测电路300包括电压转换电路310，该电压转换电路210配置成对在读取操作期间由存储器元件(例如铁电电容器305)转移到输入电容(例如电容器315)的电荷差(例如切换电荷Qsw)进行积分。在这个示例中，通过在铁电电容器305的相对侧上的位线电压(BL)和板线电压(PL)来施加读取电压。应当理解，存储器单元可以以其他方式配置，以通过任何其他组合的任何其他控制线(例如位线、字线等)在铁电电容器305两端提供读取电压。将经由V_in处的虚拟接地节点转移的切换电荷(Qsw)馈送到积分系统(例如，具有积分电容器325的放大器320)，该积分系统提供表示切换电荷的积分输出电压(V_out)。这个输出电压然后可以作为感测电压(Vs)输入到比较器350，该比较器350用于与对应于所读取的编程状态的一个或多个参考电压(Vref)进行比较。用于确定编程状态的比较器(例如比较器350)将在下面更详细地详述。

图4示出了切换电荷如何与对应的感测电压相关的示例，对应的感测电压可以与一个或多个参考电压进行比较，以确定在读取操作期间读取的编程状态。曲线图401描绘了在读取操作期间可以注入到感测电路中的切换电荷的分布，其中，切换电荷分布的中心对应于被读取的编程状态。应当理解，每个状态可编程存储器元件在给定的读取操作中递送的切换电荷可能有微小的变化，这取决于例如各种因素，诸如老化、漂移、温度、考机(burn-in)、使用哪个极化状态等。这样，用于给定剩余极化状态的切换电荷可以由在以中间值(例如，与一个剩余状态相关联的Q_sw,0的中位数；与第二剩余状态相关联的Q_sw,1的中位数；与第三剩余状态相关联的Q_sw,2的中位数；和与第四剩余状态相关联的Q_sw,3的中位数)为中心的切换电荷范围内的电荷分布来表示。应当理解，电荷分布不一定是均匀的或均匀间隔的，并且可以重叠。然而，应该理解，更紧密的分布和更宽的间隔可以提供更准确的对切换电荷的感测，从而提供更准确的对编程状态的感测。

曲线图402描绘了已从曲线图401中所示的对应切换电荷分布转换(例如，使用上文关于图2-3所述的电压感测方案或电荷感测方案)的感测电压的分布。然后，比较器可以使用感测电压分布之间的间隔，以便确定感测电压表示哪个编程状态。例如，可以选择V_ref,0作为标定V_s,0和V_s,1的参考电压，其中，低于V_ref,0的电压对应于与二进制代码“00”相关联的读取状态，其中，多级存储器单元的存储状态表示两位二进制代码(例如，B0,B1)。可以选择V_ref,1作为标定V_s,1和V_s,2的参考电压，其中，低于V_ref,1并高于V_ref,0的电压对应于与二进制代码“01”相关联的读取状态。可以选择V_ref,2作为标定V_s,2和V_s,3的参考电压，其中，低于V_ref,3并高于V_ref,2的电压对应于与二进制代码“11”相关联的读取状态，而高于V_ref,3的电压对应于与二进制代码“10”相关联的读取状态。如同电荷分布一样，对应的电压分布可能不一定是均匀的或均匀间隔的，并且可能重叠。然而，应该理解，更紧密的分布和更宽的间隔可以允许选择提供对编程状态的更准确的确定的参考电压。

应当了解，切换电荷(及相关联感测电压)也可以随温度波动。这样，当产生参考电压时，可以使用温度补偿电路，以便跟踪切换电荷的温度依赖性(例如，极化状态)，从而跟踪相关联的感测电压。附加地或替代地，当产生在本公开中稍后详述的偏置电压(例如，位线偏置电压)时，可以使用温度补偿电路。

图5示出了具有比较器550和解码器570的示例电路500，比较器550和解码器570可以基于感测电压(例如，Vs)确定多级状态可编程存储器元件的读取状态和读取状态表示的二进制代码。例如，图5中的示例可以用于从图4所示的其对应的切换电荷分布401和感测电压分布402中区分存储器元件的四个可能状态。例如，感测电压可以是电压转换电路(例如，电压转换电路210、310)的输出，如例如图2和图3所示，电压转换电路感测在读取操作期间转移的切换电荷(Qsw)。例如，比较器550可以将感测电压Vs与多个不同的参考电压(例如，V_ref,0、V_ref,1、V_ref,2等)进行比较，并基于该比较，确定感测电压(以及因此读取状态)所表示的二进制代码。

如示例性电路500所示，感测电压以及这些参考电压中的一者(例如，V_ref,1，其中，参考图4和感测电压分布402，V_ref,1表示阈值电压电平，感测电压低于该阈值电压电平将对应于第一状态或第二状态(例如，二进制代码00或二进制代码01)，并且高于该阈值电压电平将对应于第三状态或第四状态(例如，二进制代码11或二进制代码10)。因此，比较器505的输出可以馈入解码器570中，用于在这个示例中选择二进制代码的最左边的位(例如，确定B0位是“0”还是“1”)。比较器505的输出也可以馈入多路复用器507中作为选择信号，用于选择两个剩余参考电压中的一者(例如，在V_ref,0与V_ref,2之间选择，其中，如果比较器505的输出指示Vs低于V_ref,1，则选择V_ref,0，并且如果比较器505的输出指示Vs高于V_ref,1，则选择V_ref,2)。

多路复用器(multiplexer)507的输出(例如，V_ref,C1)可以然后作为选定参考电压提供给第二比较器509，用于将其与Vs进行比较。多路复用器507的选定参考电压表示阈值电压电平，低于该阈值电压电平，感测电压将对应于第一状态或第三状态(例如，二进制代码00或二进制代码11)，并且高于该水平，感测电压将对应于第二状态或第四状态(例如，二进制代码01或二进制代码10)。因此，比较器509的输出可以馈入解码器570中，用于在这个示例中选择二进制代码的最右边的位(例如，确定B1位是“0”还是“1”)。在这个特定的示例中，比较器使用选通线(STB#)，从而可以在不同的时间获得用于位的信息。因此，例如，在第一选通之后，可以从比较器505检索一位(B0)(例如，最低有效位)，而在第二选通之后，可以从比较器509获得下一位(B1)(例如，最高有效位)。这意味着，尤其是在位B0和位B1属于两个不同的逻辑“页”的情况下，最低有效位(B0)的读取可以更短，因为最低有效位页(具有B0)可以在第一选通之后被读取，并可以在第二选通之前被输出到读出放大器外部的控制逻辑，或者甚至输出到存储器阵列之外。作为一个示例，这可以帮助减少用于读取最低有效位页上的位的等待时间(例如，更短的读取时间)。

应当理解，这仅是用于区分由感测电压表示的存储器元件的四个不同状态的比较器的一个示例，并且它可以以类似的方式扩展到具有任何类型编码的任何数量的状态。例如，可以使用三个比较器来代替图5中所示的两个比较器，其中，每个比较器将感测电压(Vs)与三个不同参考电压(V_ref,0、V_ref,1、V_ref,2)中的一者进行比较。应该理解，与图5的两个比较器的解决方案相比，三个比较器的实施方式可能需要附加芯片面积。

从上述读取操作应当了解，为了产生和检测切换电荷，读取操作在状态可编程存储器元件两端施加足以将其编程为剩余状态的电压，从这个意义上来说，读取操作可能是破坏性的。换言之，因为读取操作将状态可编程存储器元件编程到剩余状态(例如，到预定义的读取状态)，所以读取操作将重新写入剩余状态。因此，为了将存储器元件返回到其初始编程状态，在读取操作之后，写入操作可能是必要的，以将状态可编程存储器元件重新写入回其初始编程状态。在确定读取状态之后(例如，在读取操作已经将感测电压解码成由读取状态表示的位之后)，这可以在写入操作中被写回到状态可编程存储器元件(也称为“写回”或“重新写入”操作)。

用于这样的写回操作的电路的示例性实施方式如图6所示，其中，解码器的输出(例如，如图5所示的解码器570的线B0、B1，表示读取状态)可以被馈入偏置选择电路680，以选择(例如，经由启用线(enable line)EN_j，其中j对应于待编程的特定状态)用于将多级状态可编程存储器元件两端的电压设置为足以将其编程到先前读取状态的电平的写入偏置电压(例如，位线偏置电压)。例如，可以结合其他电压(例如，板线电压)来提供位线偏置电压，以在状态可编程存储器元件两端施加写入电压(例如，参考图2，其中位线(BL)电压和板线(PL)电压定义铁电电容器305两端的电压)。写入偏置电压将根据要被写回的状态而变化，并且在图6的示例中，它是四个不同电压(VBL0、VBL1、VBL2、VBL3，统称为VBLj)中的一者，它们中的每一者对应于编程状态可编程存储器元件的剩余可编程状态中不同的一者。启用线可以从编码器675提供到偏置选择电路680，编码器675可以基于解码器的输出(例如，如图5所示的解码器570的线B0、B1)来确定四个不同电压中的哪一者对应于先前读取状态。应当理解，虽然偏置电压在图6中被示为通过四个传输门供应，但是其他实施方式也是可能的，且在本公开的范围内。例如，如果VBL0是零伏(例如，使得VPL-VBL＝0以写入与零的最小切换电荷相关联的状态)，并且VBL3是Vr>＝Vdd(例如，使得最大切换电荷是+2Pr，其中Pr是预定义的读取极化状态(例如+P1))，则到VBL0的传输门可以是简单的nMOS，并且连接到VBL3的传输门可以是简单的pMOS。

应当理解，不同电压(VBL0、VBL1、VBL2、VBL3，统称为VBL_j)可以全局产生(例如，用于一组全局的位线)并提供给基于解码器(例如，EN_j)的输出为存储器单元选择适当的偏置电压的偏置选择电路(例如，偏置选择电路680)。替代地，可以在每个偏置选择电路处(例如，为每个偏置选择电路680)局部产生不同的电压。对于一组位线(例如，位线0至位线N)，在图7的电路701中示出全局产生的电压的示例，并且在图7的电路702中示出局部产生的电压的示例。在电路701中，全局偏置电压发生器728向偏置选择电路中的每一者提供参考电压(例如，本示例中的VBL0、VBL1、VBL2、VBL3)。在电路702中，在用于每个位线的偏置选择电路处局部生成参考电压，其中，用于位线0的偏置选择电路从偏置电压发生器728-0接收参考电压，用于位线1的偏置选择电路从偏置电压发生器728-1接收参考电压，并且剩余的位线N各自从其相关联的偏置电压发生器728-n接收一组参考电压。

如前所述，选定位线偏压可以与其他电压(例如，板线电压)组合提供，以在状态可编程存储器元件两端施加写入电压，其中，例如，关于图2，位线(BL)电压和板线(PL)电压定义铁电电容器305两端的电压(V_AB＝VPL-VBL)。在用于存储器单元阵列的这样的架构中，板线可以平行于字线延伸，且因此板线对于已被读出(例如，在上述读取操作中)的多个单元是共用的，并因此，板线电压使阵列偏置，并且对于单个单元，板线不能被独立地偏置。当然，可以使用用于将控制线(例如，字线、位线、板线等)成组地或单独地连接到每个单元的任何类型的架构。通常，写入电压偏置电路与用于操作阵列的控制线组合操作，以确保在选定状态可编程存储器元件两端施加适当的编程电压以写回先前读取状态。

各种技术可用于读取和写回读取状态，并且下文详述两个示例方法。然而，应当理解，可以使用任何方法来在读取操作中读取存储状态，然后在写入操作中写回读取状态。第一示例性方法(例如，如关于图9和下面更详细详述的图14至图15的示例所示的“方法1”)可以在写入操作期间，在状态可编程存储器元件两端施加与在读取操作期间施加在其两端的电压相反的偏置电压。换言之，如果在读取操作期间施加V_AB，则在写回操作期间施加-V_AB。在这样的情况下，因为写入操作使用负偏置，所以仅需要管理位线电压(BL)，在读取操作完成之后保持板线(PL)接地。这个方法可能更快，但是它也可能在可靠性方面具有缺点，特别是如果使用电压感测方案而不是电荷感测方案(例如，如上面关于图2和图3所详述的)。实际上，在读出正状态之后可能不需要写入+P1状态，并且在读取操作期间处于+P1状态的单元可能不一定需要在写入操作期间被重新写入。然而，不重新写入+P1状态可能影响可靠性，因为这意味着与其他状态相比，+P1状态可能被写入更少的次数。

第二示例性方法(例如，如关于图10至图11、图16至图17的两个示例所示的“方法2”，并且在下面更详细地详述)可以在写入操作期间在状态可编程存储器元件两端施加偏置电压，其偏置方向与针对读取操作施加的偏置(例如，在状态可编程存储器元件两端的正偏置和负偏置两者)相同或相反，管理例如正位线电压或负位线电压，同时在读取完成之后保持板线接地或管理位线和板线电压两者，以设置状态可编程存储器元件两端的写入偏置电压。

图8中示出了在读取操作和写回操作期间状态可编程存储器元件的极化可能发生的情况的示例，其中，状态可编程存储器元件能编程为六个不同的剩余状态(例如，如上面关于图1A-1C所详述的)。在读取操作期间，施加读取电压(Vr)，使得状态可编程存储器元件两端的电压将其编程为预定义读取状态(例如，状态111，+P1)。在读取操作之后(以及在切换电荷的相关联感测以确定读取状态之后)，状态可编程存储器元件将已被编程为状态111(+P1)。如果读取状态是负状态中的一者(例如，状态132(-P3))，则这可以通过在状态可编程存储器元件两端施加足以编程-P3剩余状态132(如例如上面关于图1B的-Vs₃所详述的，遵循滞后曲线110和130以达到状态132)的负电压(例如，-Vw_-P3)而被写回到状态可编程存储器元件。如果读取状态是其他负状态(例如，状态-P2或-P1)中的一者，则可以通过施加足以编程对应状态的负电压作为写回电压来设置这些负状态。

如果读取状态是正状态中的一者(例如，+P1、+P2、+P3)，则有不同的选项可用于写回这些状态。例如，如果读取状态是+P1状态(状态111)，则不需要写回，因为读取操作已经将状态可编程存储器元件写入到+P1状态(例如，作为预定义读取状态)。如应当了解，可以施加足以重新写入+P1状态的正电压(例如，重新施加读取电压)，这可能会产生时间及正电压供应方面的成本，但其也可为有益的，因为不管读取状态如何，状态可编程存储器元件总是在读取操作之后被重新写入。如果读取状态是+P2状态或+P3状态，则可以施加足以编程对应状态的负电压。应当了解，虽然这个施加的电压是负的，但它必须小于负矫顽电压。例如，如图9所示，如果读取状态是+P2状态(状态121)，则可以在状态可编程存储器元件两端施加为-Vw_+P2的负电压，其足以编程+P2剩余状态121(如例如上面关于图1B的-V_S2所详述的)。

替代地，可以通过首先施加足以将状态可编程存储器元件编程为负状态(例如，高于负矫顽电压)中的一者的负电压(例如，预偏置电压)，然后施加足以将状态可编程存储器元件编程为对应于读取状态的正电压(例如，高于正矫顽电压)(例如，写入偏置电压)，来设置正状态。图10中示出了这样的示例，其中，写入操作首先施加高于负矫顽电压且足以编程-P2状态(与滞后120相关联的状态122)的预偏置电压-Vw_-P2。此后，可以施加高于正矫顽电压且足以编程+P2状态(状态121)的正写入电压。图10中的箭头示出当首先施加负电压(以编程负剩余状态)然后接着施加正电压(以编程正剩余状态)时沿着滞后曲线的路径。

图11中示出了这种负-然后-正写回操作的不同示例，其中，施加的电压导致沿着不同的滞后曲线(例如，与-P1(状态112)相关联的最外侧滞后曲线)的不同路径。在这种情况下，写入操作首先施加高于负矫顽电压且足以编程-P1状态(与滞后110相关联的状态112)的预偏置电压-Vw-_P1。此后，可以施加高于正矫顽电压且足以编程+P2状态(状态121)的正写入电压。图11中的箭头示出了沿着滞后曲线的不同路径，该不同路径现在移动通过-P1状态(状态112)。使用负-然后-正类型的写回操作可以有助于减少正状态的印记，因为它确保状态可编程存储器元件行进通过完整的滞后回线以重新写入正状态。

下文参考由多级存储器单元(例如，图12中所示，其状态可编程为至少4种不同的状态)组成的存储器阵列(例如，图13中所示)来详述用于读取和写回操作的示例时序图。每个多级状态可编程存储器元件可以如图12所示配置，其中，存储器单元1201包括多级状态可编程存储器元件101(例如，FeCAP)，其一侧(B)连接到板线电压(PL)，另一侧(a)能连接到由字线(WL)控制信号选择的位线电压(BL)。因此，状态可编程存储器元件V_AB两端的电压可以是施加在PL上的电压减去施加在BL上的电压(例如，VPL-VBL)。

图13示出了存储器阵列1300，存储器阵列1300包括多个存储器单元1301a-1301f(例如，每一者被配置为类似于存储器单元1201)并按位线、字线和板线分组。例如，用于第一列存储器单元(例如，存储器单元1301a、1301c、1301e)中的每个存储器单元的BL被连接到位线零(BL0)，而第二列存储器单元(例如，存储器单元1301b、1301d、1301f)被连接到位线一(BL1)。字线零(WL0)连接第一行中的每个存储器单元(例如，存储器单元1301a、1301b)的WL，字线一(WL1)连接第二行中的每个存储器单元(例如，存储器单元1301c、1301d)的WL，并且字线二(WL2)连接第一行中的每个存储器单元(例如，存储器单元1301e、1301f)的WL。存储器阵列1300被分成两个板，其中，板线零(PL0)连接第一板中的每个存储器单元(例如，存储器单元1301a、1301b、1301c、1301d)的PL，并且板线一(PL1)连接第二板中的每个存储器单元(例如，存储器单元1301e、1301f)的PL。

如上文关于读取操作以及图2和图3所详述的，感测方案可以检测作为读取操作的一部分从状态可编程存储器元件转移到感测电路的切换电荷。感测的切换电荷可以与存储器元件的至少四个不同的剩余状态中的一者及该状态表示的二进制码相关联，如上文所详述。对于下面的示例图，电荷差、其对应的二进制代码和位线电压VBL由下表定义，其中，VBL是在用于写回读取状态的写回操作期间施加到位线的四个不同电压(VBL0、VBL1、VBL2、VBL3)。两种不同的VBL电压方案如下所示，分别用于上面介绍且下面针对图9-11的示例进行论述的方法1(参见图9和图14至图15)和方法2(参见图10至图11和图16至图17)的不同写回方法：

电荷差	二进制代码	VBL	方法1	方法2
					Qsw3	1 0	VBL3	VBL3	VBL3
Qsw2	1 1	VBL2	2/3VBL3	1/2VBL3
					Qsw1	0 1	VBL1	1/3VBL3	-1/2VBL3
Qsw0	0 0	VBL0	0	0

在上表中，假设板线在写回操作期间接地，使得状态可编程存储器元件两端的电压(VPL-VBL)简单地为-VBL。然而，应当了解，代替在写回操作期间将板线接地，板线上的电压可以大于零，使得不需要产生负VBL(例如，当使用方法2写入与Qsw1相关联的状态时)。记住此表，下文关于图14及17论述用于存储器阵列(例如，图13的存储器阵列)的示范性读取操作及写回操作的时序图，其中，WL为字线电压，PL是板线电压，BL是位线电压，PRC是可以用于将BL预充电到零伏的预充电信号，STB#是可以用于操作比较器电路(例如，图5的比较器550的比较器505和509)的选通信号，OUT₀是第一比较器(例如，比较器505)的输出，并且OUT₁是第二比较器(例如，比较器509)的输出，它们是对于解码器(例如，解码器570)的输入，并且EN_j是用于选择位线写入偏置的编码器(例如，图6的编码器680)的输出。

图14示出了根据方法1的读取操作和写回操作的示例性时序图1400，其中，对于写入操作仅需要状态可编程存储器元件两端的负电压(VPL-VBL)，其中，在写入操作期间PL接地。在读取操作之前，将BL预充电到零伏，并且接着在读取操作期间，将读取电压Vr施加到板线以将状态可编程存储器元件编程到+P1的预定义读取状态。电荷从状态可编程存储器元件形成到BL上，并被转换成感测电压(例如，V_s,0、V_s,1、V_s,2、V_s,3)，并被转移用于与和每个状态相关联的参考电压进行比较。在第一选通时间和第二选通时间进行比较，以获得输出OUT₀和OUT₁，然后对输出OUT₀和OUT₁进行解码，以获得与读取状态相关联的二进制码。在写回操作期间，与读取状态相关联的二进制码被编码以启用用于选择四个VBL电压(VBL0、VBL1、VBL2或VBL3，这取决于读取状态)中的一者的选择信号EN_j以施加到BL用于写回读取状态。

图15示出了根据方法1的用于读取操作和写回操作的示例性时序图1500，示例性时序图1500类似于时序图1400，除了在读取操作之后和写回操作之前，再次将读取电压(Vr)施加到PL，以便在写回操作之前刷新+P1状态。在这里，通过将BL保持偏置到零伏，使得在状态可编程存储器元件两端施加整个读取电压(Vr)，可以进行+P1状态的刷新。应当注意，对于刷新，状态可编程存储器元件两端的电压可以不同于读取操作的电压，其中，从状态可编程存储器元件形成到BL的感测电压低于Vr(例如，当读取+P1状态时，形成到BL的电压为Vr-Vs,0)。

图16示出了用于读取操作和写回操作的示例性时序图1600，示例性时序图1600类似于时序图1400，除了时序图1600用于方法2，其中，在写入操作期间使用负电压和正电压两者。如上文关于图10-11所论述，在写回正状态(例如，+P2)之前，可以首先写入负状态(例如，-P1)，以便极化遵循完整的滞后回线以重新写入正状态。同样在这个示例中，PL再次接地，使得为了写回四个状态中的至少一者，可能需要小于零的VBL(参见先前的表和与Qswl相关联的负电荷差)。VBL的这个负电压可以在时序图1400中在等于-VBL2的VBL1处看到。

图17示出了使用方法2的用于读取操作和写回操作的示例性时序图1700，示例性时序图1700类似于时序图1600，除了PL不接地而是可以设置为大于零的值，使得没有VBL电压需要小于零。如图17中可见，在写回操作期间将PL电压设定为VBL2，使得在BL上不需要负电压。替代地，BL可以被设置为VBL0+VBL2、2VBL2、VBL3+VBL2中的一者。

图18描绘了用于读出和写回存储器单元的状态的方法的示例性示意流程图1800，该存储器单元包括能剩余极化为两个以上的极化状态的存储器元件。方法1800可以实施上文关于如上相关图1-17所描述的状态可编程存储器元件及相关联电路所描述的特征及/或结构中的任一者。

方法1800包括，在1810，向存储器单元施加读取电压，感测由施加的读取电压引起的存储器元件的剩余极化的变化。方法1800还包括，在1820，基于感测变化，确定存储器元件的存储的极化状态，其中，存储的极化状态是两个以上的极化状态中的一者，并对应于存储器单元的状态。方法1800还包括，在1830，向存储器单元施加写入电压，以将存储器元件剩余极化到存储的极化状态。

在下文中，提供可以包括上文参考多级状态可编程存储器元件描述的一个方面或一个以上的方面的各种示例。可以旨在关于电路描述的方面也可以应用于所描述的方法，反之亦然。

示例1是一种存储器，其包括能写入到至少三个不同的剩余极化状态的存储器元件。存储器还包括感测电路，感测电路配置成在读取操作中，基于对由施加的读取电压引起的存储器元件的剩余极化的感测变化，从至少三个不同的剩余极化状态中确定存储器元件的存储状态。方法还包括偏置电路，偏置电路配置成在写入操作中，在存储器元件两端施加偏置电压电平，以将存储器元件重新写入到存储状态。

示例2是如示例1所述的存储器，其中，至少三个不同的剩余极化状态中的每个对应状态与对应状态下的存储器元件的对应剩余极化相关联。

示例3是如示例1至示例2中任一项所述的存储器，其中，施加的读取电压配置成将存储器元件写入到至少三个不同的剩余极化状态中的一者。

示例4是如示例1至示例3中任一项所述的存储器，其中，偏置电路配置成，作为写入操作的一部分，在存储器元件两端施加预偏置电压电平，以将存储器元件写入到至少三个剩余极化状态中不同于存储状态的不同状态。

示例5是如示例4所述的存储器，其中，偏置电路配置成在施加偏置电压电平之前施加预偏置电压电平。

示例6是如示例4或示例5中任一项所述的存储器，其中，至少三个不同的剩余极化状态包括至少一个正极化状态和至少一个负极化状态，其中，存储状态包括至少一个正极化状态和至少一个负极化状态中的一者，并且不同状态包括至少一个正极化状态和至少一个负极化状态中的另一者。

示例7是如示例1至示例6中任一项所述的存储器，其中，偏置电路包括电压发生器，电压发生器能够生成至少三个不同写入电压范围，至少三个不同写入电压范围中的每一者对应于至少三个不同的剩余极化状态中的对应状态。

示例8是如示例7所述的存储器，其中，偏置电压电平在对应于存储状态的至少三个不同的写入电压范围中的一者内。

示例9是如示例1至示例8中任一项所述的存储器，其中，感测电路包括转换电路，转换电路配置成将对剩余极化的感测变化转换为切换电压。

示例10是如示例9所述的存储器，其中，转换电路包括输入电容器，其中，转换电路配置成通过输入电容器的电流积分将感测变化转换为切换电压。

示例11是如示例9或示例10所述的存储器，其中，转换电路包括积分放大器。

示例12是如示例9至示例11中任一项所述的存储器，其中，所述感测电路包括比较器电路，其中，配置成确定存储状态的感测电路包括比较器电路，比较器电路配置成确定切换电压与参考电压之间的电压差以基于电压差确定存储状态。

示例13是如示例12所述的存储器，其中，比较器电路包括第一比较器和第二比较器，其中，第一比较器的输出包括用于选择第二参考电压作为对第二比较器的输入的选择输入。

示例14是如示例13所述的存储器，存储器还包括解码器，解码器用于将第一比较器的输出和第二比较器的输出转换为唯一位组合(unique bit combination)，唯一位组合表示至少三个剩余极化状态中的存储状态。

示例15是如示例14所述的存储器，存储器还包括编码器，编码器用于将唯一位组合转换成用于写入存储状态的写入偏置电压电平。

示例16是如示例1至示例14中任一项所述的存储器，其中，感测电路包括比较器电路，其中，配置成确定存储状态的感测电路包括配置成将感测电压与至少三个不同电压范围进行比较的比较器电路，其中，至少三个不同电压范围中的每一者对应于至少三个剩余极化状态中的对应状态。

示例17是示例1至示例16中任一项所述的存储器，其中，施加的读取电压由连接到存储器元件的存储器的位线电压和板线电压来定义。

示例18是如示例1至示例17中任一项所述的存储器，其中，存储器包括多个存储器元件，多个存储器元件配置成由连接到多个存储器元件的位线和板线偏置，其中，存储器元件是多个存储器元件中的一者。

示例19是如示例18所述的存储器，其中，位线被连接到存储器元件的一个节点，并且板线被连接到存储器元件的另一个节点，其中，存储器元件两端的电压是从一个节点到另一节点限定的且由施加的位线电压和板线上施加的板线电压设定。

示例20是如示例1至示例19中任一项所述的存储器，其中，存储器元件是多级铁电电容器。

示例21是如示例1至示例20中任一项所述的存储器，其中，施加的读取电压配置成在存储器元件两端引起足以将存储器元件写入到至少三个不同的剩余极化状态中的一者的电压降。

示例22是一种用于读出和写回存储器单元的状态的方法，存储器单元包括能剩余极化到两个以上的极化状态的存储器元件，方法包括：向存储器单元施加读取电压；感测由施加的读取电压引起的存储器元件的剩余极化的变化；基于感测变化，确定存储器元件的存储的极化状态，其中，存储的极化状态是两个以上的极化状态中的一者，并对应于存储器单元的状态；以及向存储器单元施加写入电压，以将存储器元件剩余极化到存储的极化状态。

示例23是如示例22所述的方法，方法还包括，在施加读取电压之后且在施加写入电压之前，在存储器元件两端引起足以将存储器元件剩余极化到两个以上的极化状态中的不同于存储的极化状态的一者的预电压降。

示例23是如示例22所述的方法，其中，两个以上的不同极化状态的每个对应状态与处于对应状态的存储器元件的对应剩余极化相关联。

示例24是如示例22至示例23中任一项所述的方法，其中，施加的读取电压将存储器元件写入到至少三个不同的剩余极化状态中的一者。

示例25是如示例22至24中任一项所述的方法，其中，施加写入电压包括在存储器元件两端施加预偏置电压电平以将存储器元件写入到两个以上的极化状态中的与存储的极化状态不同的不同状态。

示例26是如示例25所述的方法，其中，施加预偏置电压电平包括在写入电压之前施加预偏置电压电平。

示例27是如示例25或26中任一项所述的方法，其中，两个以上的极化状态包括至少一个正极化状态和至少一个负极化状态，其中，存储的极化状态包括至少一个正极化状态和至少一个负极化状态中的一者，并且不同状态包括至少一个正极化状态和至少一个负极化状态中的另一者。

示例28是如示例22至27中任一项所述的方法，其中，方法还包括生成至少三个不同的写入电压范围，至少三个不同的写入电压范围中的每一者对应于两个以上的不同极化状态中的对应状态。

示例29是如示例28所述的方法，其中，写入电压在对应于存储的极化状态的至少三个不同写入电压范围中的一者内。

示例30是如示例22至示例29中任一项所述的方法，方法还包括将对剩余极化的感测变化转换为切换电压。

示例31是如示例30所述的方法，方法还包括通过输入电容器的电流积分将感测变化转换为切换电压。

示例32是如示例30或示例31中任一项所述的方法，其中，转换感测变化由积分放大器执行。

示例33是如示例30至示例32中任一项所述的方法，其中，确定存储状态包括确定切换电压与参考电压之间的电压差，并包括基于电压差确定存储状态。

示例34是如示例33所述的方法，其中，确定存储状态由第一比较器和第二比较器执行，方法还包括基于第一比较器的输出选择第二参考电压作为第二比较器的输入。

示例35是如示例34所述的方法，方法还包括将第一比较器的输出和第二比较器的输出转换为唯一位组合，唯一位组合表示两个以上的极化态中的存储的极化状态。

示例36是如示例35所述的方法，方法还包括将唯一位组合转换为用于重新写入存储状态的写入偏置电压电平。

示例37是如示例22至35中任一项所述的存储器，其中，确定存储的极化状态包括将感测电压与至少三个不同电压范围进行比较，至少三个不同的电压范围中的每一者对应于两个以上的极化状态中的对应状态。

示例38是如示例22至37中任一项所述的方法，其中，施加读取电压包括向存储器元件施加存储器的板线电压和(最终，可选地)位线电压。

示例39是如示例22至示例38中任一项所述的方法，方法还包括通过位线和连接到多个存储器元件的板线来偏置多个存储器元件，其中，存储器元件是多个存储器元件中的一者。

示例40是如示例39所述的方法，方法还包括将位线连接到存储器元件的一个节点以及将板线连接到存储器元件的另一个节点，其中，存储器元件两端的电压是从一个节点到另一节点限定的，并且其中，方法还包括通过施加的位线电压和板线上施加的板线电压来在存储器元件两端施加电压。

示例41是如示例22至示例40中任一项所述的方法，其中，存储器元件是多级铁电电容器。

示例42是如示例22至示例41中任一项所述的方法，其中，施加读取电压包括在存储器元件两端引起足以将存储器元件写入到两个以上的不同极化状态中的一者的电压降。

术语“至少一个”和“一个或多个”可以理解为包括大于或等于1的任何整数，即1、2、3、4、[…]等。术语“多个”或“多种”可以理解为包括大于或等于2的任何整数，即2、3、4、5、[…]等。关于一组元件的短语“……中的至少一者”在本文中可以用于指来自由元件组成的组的至少一个元件。例如，关于一组元件的短语“……中的至少一者”在本文中可以用于表示以下的选择：列出的元件中的一者、列出的元件中的多者、单独列出的元件中的多者、或多个列出的元件中的多者。

术语“连接”在本文中可以关于节点、端子、集成电路元件等使用，以指电连接，电连接可以包括直接连接或间接连接，其中，间接连接可以仅包括电流路径中不影响所描述的电路或器件的实质功能的附加结构。本文中用于描述一个或多个端子、节点、区域、触点等之间的电连接的术语“导电连接”可以理解为具有例如欧姆行为的导电连接，欧姆行为例如在电流路径中不存在p-n结的情况下由金属或简并半导体提供。术语“导电连接”也可以称为“电气连接”。

虽然已经参考具体方面具体示出并描述了本发明，但是本领域技术人员应当理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。因此，本发明的范围由所附权利要求指示，并且因此旨在包括落入权利要求的等同物的含义和范围内的所有改变。

Claims (20)

1.一种存储器，所述存储器包括：

存储器元件，所述存储器元件能写入到至少三个不同的剩余极化状态；

感测电路，所述感测电路配置成在读取操作中，基于对由施加的读取电压引起的所述存储器元件的剩余极化的感测变化，从所述至少三个不同的剩余极化状态中确定所述存储器元件的存储状态；

偏置电路，所述偏置电路配置成在写入操作中，在所述存储器元件两端施加偏置电压电平，以将所述存储器元件写入到所述存储状态。

2.如权利要求1所述的存储器，其中，所述至少三个不同的剩余极化状态中的每个对应状态与处于所述对应状态的所述存储器元件的对应剩余极化相关联。

3.如权利要求1所述的存储器，其中，所述施加的读取电压配置成将所述存储器元件写入到所述至少三个不同的剩余极化状态中的一者。

4.如权利要求1所述的存储器，其中，所述偏置电路配置成，作为所述写入操作的一部分，在所述存储器元件两端施加预偏置电压电平，以将所述存储器元件写入到所述至少三个剩余极化状态中不同于所述存储状态的不同状态。

5.如权利要求4所述的存储器，其中，所述偏置电路配置成在施加所述偏置电压电平之前施加所述预偏置电压电平。

6.如权利要求4所述的存储器，其中，所述至少三个不同的剩余极化状态包括至少一个正极化状态和至少一个负极化状态，其中，所述存储状态包括所述至少一个正极化状态和所述至少一个负极化状态中的一者，并且所述不同状态包括所述至少一个正极化状态和所述至少一个负极化状态中的另一者。

7.如权利要求1所述的存储器，其中，所述偏置电路包括电压发生器，所述电压发生器能够生成至少三个不同的写入电压范围，所述至少三个不同的写入电压范围中的每一者对应于所述至少三个不同的剩余极化状态中的对应状态。

8.如权利要求1所述的存储器，其中，所述感测电路包括转换电路，所述转换电路配置成将对所述剩余极化的感测变化转换为切换电压。

9.如权利要求8所述的存储器，其中，所述转换电路包括输入电容器，其中，所述转换电路配置成通过所述输入电容器的电流积分将所述感测变化转换为切换电压。

10.如权利要求8所述的存储器，其中，所述感测电路包括比较器电路，其中，配置成确定所述存储状态的所述感测电路包括所述比较器电路，所述比较器电路配置成：

确定所述切换电压与参考电压之间的电压差；以及

基于所述电压差确定所述存储状态。

11.如权利要求10所述的存储器，其中，所述比较器电路包括第一比较器和第二比较器，其中，所述第一比较器的输出包括用于选择第二参考电压作为对所述第二比较器的输入的选择输入。

12.如权利要求11所述的存储器，所述存储器还包括解码器，所述解码器用于将所述第一比较器的输出和所述第二比较器的输出转换为唯一位组合，所述唯一位组合表示所述至少三个剩余极化状态中的所述存储状态。

13.如权利要求12所述的存储器，所述存储器还包括编码器，所述编码器用于将所述唯一位组合转换成用于写入所述存储状态的写入偏置电压电平。

14.如权利要求1所述的存储器，其中，所述感测电路包括比较器电路，其中，配置成确定所述存储状态的所述感测电路包括配置成将所述感测电压与至少三个不同的电压范围进行比较的所述比较器电路，其中，所述至少三个不同的电压范围中的每一者对应于所述至少三个剩余极化状态中的对应状态。

15.如权利要求1所述的存储器，其中，所述施加的读取电压由连接到所述存储器元件的所述存储器的位线电压和板线电压限定。

16.如权利要求1所述的存储器，其中，所述存储器包括多个存储器元件，所述多个存储器元件配置成由连接到所述多个存储器元件的位线和板线偏置，其中，所述存储器元件是所述多个存储器元件中的一者。

17.如权利要求1所述的存储器，其中，所述存储器元件是多级铁电电容器。

18.如权利要求1所述的存储器，其中，所述施加的读取电压配置成在所述存储器元件两端引起足以将所述存储器元件写入到所述至少三个不同的剩余极化状态中的一者的电压降。

19.一种用于读出和写回存储器单元的状态的方法，所述存储器单元包括能剩余极化到两个以上的极化状态的存储器元件，所述方法包括：

向所述存储器单元施加读取电压；

感测由施加的读取电压引起的所述存储器元件的剩余极化的变化；

基于感测变化，确定所述存储器元件的存储的极化状态，其中，所述存储的极化状态是所述两个以上的极化状态中的一者，并对应于所述存储器单元的状态；以及

向所述存储器单元施加写入电压，以将所述存储器元件剩余极化到所述存储的极化状态。

20.如权利要求19所述的方法，所述方法还包括，在施加所述读取电压之后且在施加所述写入电压之前，在所述存储器元件两端引起预电压降，所述预电压降足以将所述存储器元件剩余极化到所述两个以上的极化状态中的不同于所述存储的极化状态的一者。