KR20230085849A - 메모리 감지를 위한 평균 기준 전압 - Google Patents

메모리 감지를 위한 평균 기준 전압 Download PDF

Info

Publication number
KR20230085849A
KR20230085849A KR1020220154363A KR20220154363A KR20230085849A KR 20230085849 A KR20230085849 A KR 20230085849A KR 1020220154363 A KR1020220154363 A KR 1020220154363A KR 20220154363 A KR20220154363 A KR 20220154363A KR 20230085849 A KR20230085849 A KR 20230085849A
Authority
KR
South Korea
Prior art keywords
memory
memory cells
group
coupled
sensing
Prior art date
Application number
KR1020220154363A
Other languages
English (en)
Inventor
피에르귀도 가르오팔로
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20230085849A publication Critical patent/KR20230085849A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Read Only Memory (AREA)

Abstract

본 개시는 메모리를 감지하기 위해 평균 기준 전압을 사용하기 위한 장치들, 방법들 및 시스템들을 포함한다. 실시예는 공통 노드 드라이버에 결합된 복수의 메모리 셀들을 갖는 메모리 - 메모리 셀들의 그룹은 액세스 라인에 결합되고 그룹의 각각의 메모리 셀은 상이한 각각의 감지 라인에 결합되고, 감지회로부는 상이한 각각의 감지 라인들에 결합됨 - , 및감지 동작이 액세스 라인에 결합된 메모리 셀들의 그룹에 대해 수행되는 동안 공통 노드 드라이버로부터 감지 회로부에 평균 기준 전압을 인가하도록 구성된 회로부를 포함한다.

Description

메모리 감지를 위한 평균 기준 전압{AVERAGE REFERENCE VOLTAGE FOR SENSING MEMORY}
본 개시는 일반적으로 반도체 메모리 및 방법들에 관한 것으로, 보다 구체적으로는 메모리를 감지하기 위해 평균 기준 전압을 사용하는 것에 관한 것이다.
메모리 디바이스들은 전형적으로 컴퓨터들 또는 다른 전자 디바이스들에서 내부, 반도체, 집적 회로들 및/또는 외부 제거가능 디바이스들로서 제공된다. 휘발성 메모리와 비휘발성 메모리를 포함하여 다양한 유형의 메모리가 있다. 휘발성 메모리는 데이터를 유지하기 위해 전력을 요구할 수 있으며, 특히 랜덤 액세스 메모리(RAM), 동적 랜덤 액세스 메모리 (DRAM), 및 동기식 동적 랜덤 액세스 메모리(SDRAM)를 포함할 수 있다. 비휘발성 메모리는 전력이 공급되지 않을 때 저장된 데이터를 유지함으로써 영구 데이터를 제공할 수 있고, 특히 NAND 플래시 메모리, NOR 플래시 메모리, 판독 전용 메모리(ROM), 및 상 변화 랜덤 액세스 메모리(PCRAM), 저항성 랜덤 액세스 메모리(RRAM), 자기 랜덤 액세스 메모리(MRAM), 및 프로그램가능 전도성 메모리와 같은 저항 가변 메모리를 포함할 수 있다.
메모리 디바이스들은 높은 메모리 밀도, 높은 신뢰성, 및 낮은 전력 소비를 필요로 하는 광범위한 전자 애플리케이션들을 위한 휘발성 및 비휘발성 메모리로서 이용될 수 있다. 비휘발성 메모리는, 예를 들어, 다른 전자 디바이스들 중에서도, 개인용 컴퓨터들, 휴대용 메모리 스틱들, SSD들(solid state drives), 디지털 카메라들, 셀룰러 전화기들, MP3 플레이어들과 같은 휴대용 음악 플레이어들, 및 영화 플레이어들에 사용될 수 있다.
메모리 디바이스들은 저장 요소(예를 들어, 커패시터)의 전하 레벨에 기초하여 데이터를 저장할 수 있거나 전도성 상태에 기초하여 데이터를 저장할 수 있는 메모리 셀들을 포함할 수 있다. 이러한 메모리 셀들은 저장 요소의 전하 레벨을 변화시킴으로써(예를 들어, 커패시터의 상이한 전하 레벨들은 상이한 데이터 상태들을 나타낼 수 있음) 또는 저장 요소의 전도성 레벨을 변화시킴으로써 타겟 데이터 상태에 대응하는 데이터를 저장하도록 프로그래밍될 수 있다. 예를 들어, 양의 또는 음의 전기 펄스들(예를 들어, 양의 또는 음의 전압 또는 전류 펄스들)과 같은 전기장 또는 에너지의 소스들이 셀을 타겟 데이터 상태로 프로그래밍하기 위해 특정 지속기간 동안 메모리 셀에(예를 들어, 셀의 저장 요소에) 인가될 수 있다.
메모리 셀은 다수의 데이터 상태들 중 하나로 프로그래밍될 수 있다. 예를 들어, 단일 레벨 메모리 셀(SLC)은 2개의 상이한 데이터 상태들 중 타겟팅된 하나로 프로그래밍될 수 있으며, 이는 이진 유닛들 1 또는 0에 의해 표현될 수 있고 셀의 커패시터가 충전되는지(charged) 또는 방전되는지(uncharged)에 의존할 수 있다. 추가적인 예로서, 일부 메모리 셀들은 2개 초과의 데이터 상태들(예를 들어, 1111, 0111, 0011, 1011, 1001, 0001, 0101, 1101, 1100, 0100, 0000, 1000, 1010, 0010, 0110, 및 1110) 중 타겟팅된 하나로 프로그래밍될 수 있다. 이러한 셀들은 멀티 상태 메모리 셀들, 멀티 유닛 셀들, 또는 멀티 레벨 셀들(MLC들)로 지칭될 수 있다. MLC들은 각각의 셀이 하나 초과의 디지트(예를 들어, 하나 초과의 비트)를 나타낼 수 있기 때문에 메모리 셀들의 수를 증가시키지 않고 고밀도의 메모리들을 제공할 수 있다.
도 1은 본 개시의 일 실시예에 따른 메모리 어레이의 예의 도면이다.
도 2a는 본 개시의 일 실시예에 따른 감지 회로부의 일부를 예시한다.
도 2b는 본 개시의 일 실시예에 따른 공통 노드 드라이버의 일부를 예시한다.
도 3은 본 개시의 일 실시예에 따른, 예시적인 장치의 블록도 예시이다.
본 개시는 메모리를 감지하기 위한 평균 기준 전압의 인가를 위한 장치들, 방법들 및 시스템들을 포함한다. 예시적인 장치는 공통 노드 드라이버에 결합된 복수의 메모리 셀들을 갖는 메모리 - 메모리 셀들의 그룹은 액세스 라인에 결합되고 그룹의 각각의 메모리 셀은 상이한 각각의 감지 라인에 결합됨 - ; 상이한 각각의 감지 라인들에 결합된 감지 회로부; 및 액세스 라인에 결합된 메모리 셀들의 그룹에 대해 감지 동작이 수행되는 동안 공통 노드 드라이버로부터 감지 회로부에 평균 기준 전압을 인가하도록 구성된 회로부를 포함한다.
메모리 디바이스는 워드들 또는 코드워드들로 불리는 그룹들(예를 들어, 패킷들)에서의 동작들(예를 들어, 판독 및 프로그램 동작들)을 위해 메모리 셀들을 어드레싱할 수 있다. 메모리 셀들이 판독 및 프로그래밍됨에 따라, 양의 또는 음의 전기 펄스들에 대한 그들의 응답은 사이클 마다 변경될 수 있다(예를 들어, 그들이 속하는 코드/워드의 특정 전기 바이어스 이력에 따라).
일부 메모리 디바이스들은 코드워드의 신호를 평균화(averaging)함으로써 (예를 들어, 판독 및 프로그래밍되는 것으로 인한) 메모리 셀 변동들을 추적할 수 있다. 이와 같이, 데이터는 밸런싱된 코드워드로 변환될 수 있다. 밸런싱된 코드워드의 신호들은 그 전체 코드워드에 대한 적절한 기준 신호를 생성하기 위해 평균화될 수 있다. 그 기준 신호는 메모리 셀 신호를 기준 신호와 비교함으로써 판독 동작들을 위한 감지 증폭기들에 제공될 수 있다.
본 개시의 실시예들은 코드워드와 같은 메모리 셀들의 그룹에 대해 수행되는 감지 동작 동안 공통 노드 드라이버로부터의 평균 기준 전압을 이용할 수 있다. 공통 노드 드라이버로부터의 평균 기준 전압을 이용하는 것은 감지 동작 동안 감지 회로부에 인가되는 신호 분할 및/또는 신호들의 복제를 감소 및/또는 제거할 수 있다. 감지 회로부에 인가되는 신호들의 신호 분할 및/또는 복제를 감소시키거나 제거하는 것은 기생 신호 인스턴스들 및/또는 신호 복제 품질에 관한 문제들을 감소시킴으로써 기준 전압의 정확도, 및 따라서 감지 동작의 정확도 및/또는 신뢰성을 개선할 수 있다.
감지 동작(예를 들어, 판독 동작)을 수행할 때, 메모리 디바이스는 메모리 셀에 의해 저장된 값에 대응할 수 있는 감지 회로부에 신호를 출력할 수 있는 메모리 셀에 액세스할 수 있다. 메모리 셀에 의해 저장된 값을 결정하기 위해, 감지 회로부는 메모리 셀에 의해 출력된 신호를 기준 전압과 비교할 수 있다. 기준 전압은 제1 논리 값을 저장하는 메모리 셀에 의해 출력된 신호의 예상 전압 레벨과 제2 논리 값을 저장하는 메모리 셀에 의해 출력된 신호의 예상 전압 레벨 사이에 위치된 전압에 대응할 수 있다. 예를 들어, 감지 회로부는 메모리 셀에 의해 출력된 신호가 기준 전압보다 작으면 메모리 셀이 제1 논리 값을 저장하고 있고, 메모리 셀에 의해 출력된 신호가 기준 전압보다 크면 메모리 셀이 제2 논리 값을 저장하고 있다고 결정할 수 있다.
본 개시의 실시예들은 평균 기준 전압이 감지 동작 동안 공통 노드 드라이버로부터 감지 회로부에 인가될 수 있다는 것을 제공한다. 감지 회로부는 메모리 셀의 데이터 상태를 결정하기 위해 메모리 셀에 의해 출력된 신호를 공통 노드 드라이버로부터의 평균 기준 전압과 비교할 수 있다. 언급된 바와 같이, 공통 노드 드라이버로부터의 평균 기준 전압을 이용하는 것은 감지 동작 동안 감지 회로부에 의해 사용되는 신호 분할 및/또는 신호들의 복제를 제거하는 것을 도울 수 있고, 따라서 기준 전압의 정확성 및/또는 신뢰성을 개선시킨다.
본 명세서에서 사용되는 바와 같이, "하나", "한", 또는 "다수의"은 어떤 것 중 하나 이상을 지칭할 수 있고, "복수의"는 둘 이상의 그러한 것을 지칭할 수 있다. 예를 들어, 메모리 디바이스는 하나 이상의 메모리 디바이스들을 지칭할 수 있고, 복수의 메모리 디바이스들은 2개 이상의 메모리 디바이스들을 지칭할 수 있다. 또한, 특히 도면에서의 참조 번호들과 관련하여, 본 명세서에서 사용되는 바와 같이, "N" 및 "M" 지정자들은 그렇게 지정된 다수의 특정 특징부가 본 개시의 다수의 실시예들에 포함될 수 있음을 나타낸다.
본 명세서의 도면들은 첫 번째 숫자 또는 숫자가 도면 번호에 해당하고 나머지 숫자는 도면의 요소 또는 컴포넌트를 식별하는 번호 지정 규칙을 따른다. 다른 도면들 사이의 유사한 요소들 또는 컴포넌트들은 유사한 숫자들의 사용에 의해 식별될 수 있다.
도 1은 본 개시의 일 실시예에 따른 메모리 어레이(100)의 예를 예시한다. 메모리 어레이(100)는 DRAM일 수 있다. 메모리 어레이(100)는, 예를 들어, 강유전성 메모리(예를 들어, FeRAM) 어레이일 수 있다.
도 1에 도시된 바와 같이, 메모리 어레이(100)는 상이한 상태들을 저장하도록 프로그램 가능할 수 있는 메모리 셀들(125)을 포함할 수 있다. 메모리 셀(125)은 프로그램 가능 상태들을 나타내는 전하를 저장하기 위한 저장 요소(예를 들어, 커패시터)(129)를 포함할 수 있다. 예를 들어, 충전 및 방전 커패시터는 각각 두 개의 논리 상태들(예를 들어, 0 및 1)을 나타낼 수 있다. 메모리 셀(125)은 일부 예들에서 예를 들어, PZT(lead zirconate titanate)와 같은 산화물 재료와 같은 강유전성 재료를 갖는 커패시터를 포함할 수 있다. 예로서, 커패시터(129)는 제1 플레이트(예를 들어, 셀 플레이트) 및 제2 플레이트(예를 들어, 셀 바닥)를 가질 수 있으며, 여기서 셀 플레이트와 셀 바닥은 그 사이에 위치되는 강유전성 재료를 통해 용량성으로 결합된다. 셀 플레이트 및 셀 바닥의 배향은 메모리 셀(125)의 동작을 변경하지 않고 플립(flip)될 수 있다. 강유전성 커패시터의 전하의 상이한 레벨들은 예를 들어, 상이한 논리 상태들을 나타낼 수 있다.
도 1에 도시된 바와 같이, 메모리 셀(125)은 액세스 라인들(110-0 내지 110-N) 중 각각의 하나와 같은 각각의 액세스 라인, 및 데이터 라인들(120-0 내지 120-M) 중 하나와 같은 각각의 데이터(예를 들어, 디지트) 라인에 결합될 수 있다. 예를 들어, 메모리 셀(125)은 액세스 라인(110)과 데이터 라인(120) 사이에 결합될 수 있다. 예에서, 액세스 라인들(110)은 또한 워드 라인들로 지칭될 수 있고, 데이터 라인들(120)은 또한 비트 라인들로 지칭될 수 있다. 액세스 라인들(110) 및 데이터 라인들(120)은, 예를 들어, 구리, 알루미늄, 금, 텅스텐 등과 같은 전도성 재료들, 금속 합금들, 다른 전도성 재료들 등으로 만들어질 수 있다.
일 예에서, 액세스 라인(110)에 공통으로 결합된 메모리 셀들(125)은 메모리 셀들의 행(row)으로 지칭될 수 있다. 예를 들어, 액세스 라인들(110)은 행 디코더(도 1에 도시되지 않음)에 결합될 수 있고, 데이터 라인들(120)은 열(column) 디코더(도 1에 도시되지 않음)에 결합될 수 있다. 프로그래밍(예를 들어, 기록) 및 감지(예를 들어, 판독)와 같은 동작들은 적절한 액세스 라인(110) 및 데이터 라인(120)을 활성화 또는 선택함으로써(예를 들어, 액세스 라인에 전압을 인가함으로써) 메모리 셀들(125)에 대해 수행될 수 있다. 액세스 라인(110)을 활성화시키는 것은 메모리 셀들(125)의 대응하는 행을 그들 각각의 데이터 라인들(120)에 전기적으로 결합할 수 있다.
도 1에 도시된 바와 같이, 저장 요소(129)는 스위치(예를 들어, 워드 라인(110)에 의해 구동되는 박막 트랜지스터(tft))와 같은 선택 디바이스(127)에 결합될 수 있다. 도 1의 예에서, 저장 요소(129)의 셀 플레이트(예를 들어, 커패시터 또는 상이한 상태들을 저장할 수 있는 다른 전기 활성 쌍극자)는 플레이트 라인(103)을 통해 액세스될 수 있고, 저장 요소의 셀 바닥은 예를 들어 데이터 라인(120)을 통해 액세스될 수 있다. 예를 들어, 선택 디바이스(127)는 액세스 라인(110)이 선택 디바이스(127)를 활성화시키는 것에 응답하여 데이터 라인(120)을 셀 바닥에 선택적으로 결합하는 데 사용될 수 있다. 예를 들어, 커패시터(129)는 선택 디바이스(127)가 비활성화될 때 데이터 라인(120)으로부터 전기적으로 격리될 수 있고, 커패시터(129)는 선택 디바이스(127)가 활성화될 때 데이터 라인(120)에 전기적으로 결합될 수 있다. 선택 디바이스(127)를 활성화하는 것은 예를 들어, 메모리 셀(125)을 선택하는 것으로 지칭될 수 있다.
일 예에서, 양의 또는 음의 전기 펄스들(예를 들어, 양의 또는 음의 전압 또는 전류 펄스들)과 같은 전기장 또는 에너지의 소스들이 셀을 타겟 데이터 상태로 프로그래밍하기 위해 특정 지속기간 동안 메모리 셀(125)의 저장 요소에(예를 들어, 커패시터(129)에) 인가될 수 있다. 예를 들어, 전기장(예를 들어, 전기 펄스들)이 커패시터(129)의 강유전성 재료에 걸쳐 인가될 때, 강유전성 재료의 쌍극자들은 인가된 전기장의 방향으로 정렬될 수 있다. 쌍극자들은 전기장이 제거된 후에 그들의 정렬(예를 들어, 분극 상태)을 유지할 수 있고, 상이한 논리 상태들(예를 들어, 0 및 1)이 강유전성 재료의 상이한 분극 상태들로서 저장될 수 있다. 따라서, 메모리 셀(129)은 커패시터(129)의 셀 플레이트 및 셀 바닥을 충전함으로써 프로그래밍될 수 있으며, 이는 강유전성 재료에 걸쳐 전기장을 인가하고 강유전성 재료를 특정 데이터(예를 들어, 논리) 상태에 대응할 수 있는 특정 분극 상태(예를 들어, 인가된 전기장의 극성에 따라)에 배치할 수 있다. 메모리 셀의 데이터 상태는, 본 명세서에서 추가로 설명되는 바와 같이, 강유전성 재료가 어느 분극 상태에 있는지를 결정함으로써 후속적으로 결정(예를 들어, 감지)될 수 있다.
또한, 일부 실시예들은 선택기 디바이스(127)와 메모리 요소(129)를 단일 쌍극자로 조합할 수 있다. 이들 실시예들에 대해, 워드라인 드라이버들은 공통 노드 드라이버들로서 작용할 수 있고, 공통 노드(103)는 워드라인들(110-0 내지 110-N)로서 식별될 수 있는 복수의 공통 노드들로 분할될 수 있다. 메모리 어레이(100)의 메모리 셀들은 데이터를 저장하는 데 사용되는 메모리 디바이스의 논리 유닛을 지칭할 수 있는 페이지들 또는 코드워드들로서 그룹화될 수 있다. 본 개시의 하나 이상의 실시예들은 코드워드들이 밸런싱 (예를 들어, 완전히 밸런싱 또는 부분적으로 밸런싱) 될 수도 있다는 것을 제공한다. 예를 들어, 완전히 밸런싱된 코드워드는 제1 데이터 상태(예를 들어, "0")로 프로그래밍된 메모리 셀들의 절반 및 제2 데이터 상태(예를 들어, "1")로 프로그래밍된 메모리 셀들의 절반을 포함할 수 있다. 부분적으로 밸런싱된 코드워드는 제1 데이터 상태(예를 들어, "0" 또는 "1")로 프로그래밍된 메모리 셀들의 제1 백분율 및 제2 데이터 상태(예를 들어, "1" 또는 "0")로 프로그래밍된 메모리 셀들의 제2 백분율을 포함할 수 있다. 제1 데이터 상태로 프로그래밍된 메모리 셀들의 제1 백분율에 대해 다양한 값들이 이용될 수 있다. 예를 들어, 제1 백분율은 다른 값들 중에서 55%, 58%, 또는 60%일 수 있다. 제2 데이터 상태로 프로그래밍된 메모리 셀들의 제2 백분율에 대해 다양한 값들이 이용될 수 있다. 예를 들어, 제2 백분율은 다른 값들 중에서 45%, 42%, 또는 40%일 수 있다. 실시예들은, 부분적으로 밸런싱된 코드워드들에 대해, 제1 백분율과 제2 백분율이 동일하지 않고, 합계가 100%인 것을 제공한다.
도 1에 도시된 바와 같이, 감지 회로부(109-0 내지 109-M)는 상이한 각각의 감지 라인들(120-0 내지 120-M)에 결합될 수 있다. 하나 이상의 실시예들에서, 감지 회로부(109-0 내지 109-M)는 복수의 감지 증폭기들을 포함한다. 예를 들어, 상이한 각각의 감지 증폭기(109-0, 109-1, 109-M)가 감지 라인들(120-0, 120-1, 120-M) 중 각각의 감지 라인에 결합될 수 있다(예를 들어, 감지 증폭기(109-0)는 감지 라인(120-0)에 대응할 수 있고, 감지 증폭기(109-1)는 감지 라인(120-1)에 대응할 수 있는 등).
감지 동작은 그룹(예를 들어, 밸런싱된 코드워드)의 메모리 셀들(125)에 의해 저장된 각각의 데이터 값들(예를 들어, 데이터 상태들)을 결정하기 위해 수행될 수 있다. 감지 동작 동안, 감지 전압이 특정 액세스 라인에 인가될 수 있으며, 여기서 메모리 셀들의 그룹은 액세스 라인에 결합되고 그룹의 각각의 메모리 셀은 상이한 각각의 감지 라인에 결합되고, 예를 들어, 메모리 셀들의 그룹의 각각의 메모리 셀로부터의 결과적인 전압 신호(예를 들어, 감지 전압이 액세스 라인에 인가되는 것에 응답하여)는 기준 전압(예를 들어, 평균 기준 전압)과의 비교를 위해 상이한 각각의 감지 라인들을 통해 감지 회로부에 제공될 수 있다. 하나 이상의 실시예들은 평균 기준 전압을 결정하기 위해 메모리 셀들로부터의 각각의 전압 신호들의 크기가 평균화될 수 있다는 것을 제공한다. 본 개시의 실시예들은 평균 기준 전압이 메모리 셀들의 그룹에 결합된 공통 노드 드라이버(107)로부터 감지 회로부에 인가될 수 있다는 것을 제공한다.
메모리 셀들의 그룹의 각각의 메모리 셀에 대한 데이터 상태는 그 메모리 셀로부터의 각각의 전압 신호 및 평균 기준 전압을 사용하여(예를 들어, 비교함으로써) 결정될 수 있다. 예를 들어, 감지 회로부(109-0 내지 109-M)는 각각의 메모리 셀들(125)에 의해 저장된 각각의 값을 결정하기 위해 감지되는 메모리 셀들의 그룹의 각각의 메모리 셀(125)로부터의 각각의 전압 신호들을 평균 기준 전압과 비교할 수 있다.
언급된 바와 같이, 메모리 어레이(100)는 공통 노드 드라이버(107)를 포함할 수 있다. 도 1에 도시된 바와 같이, 공통 노드 드라이버(107)는 연결(106)에 의해 감지 회로부(109)에 결합될 수 있고; 공통 노드 드라이버(107)는 공통 노드(103)(예를 들어, 플레이트 라인)에 의해 메모리 셀들(125)의 그룹에 결합될 수 있다.
공통 노드 드라이버(107)는 (예를 들어, 연결(106)을 통해) 감지 회로부(109-0 내지 109-M)에 평균 기준 전압을 전달하고 인가할 수 있다. 실시예들은 본 명세서에서 추가로 논의되는 바와 같이, 평균 기준 전압이 다수의 상이한 방식들로 결정될 수 있다는 것을 제공한다. 평균 기준 전압이 어떻게 결정되는지에 관계없이, 공통 노드 드라이버(107)는 연결(106)에 의해 평균 기준 전압을 감지 회로부(109-0 내지 109-M)에 인가할 수 있다.
하나 이상의 실시예들은 공통 노드 드라이버(107)가 메모리 셀들의 그룹의 각각의 메모리 셀(125)로부터 제공된 전압 신호들의 평균과 동일한 크기를 갖는 전압 신호를 상이한 각각의 감지 라인(120-0 내지 120-M)을 통해 감지 회로부(109-0 내지 109-M)에 제공하도록 구성된다는 것을 제공한다. 예를 들어, 전하 보존으로 인해, 공통 노드(103)는 감지되는 메모리 셀들의 그룹의 각각의 메모리 셀(125)이 감지 회로부(109-0 내지 109-M)에 제공하는 커패시턴스의 합에 의해 가중된 각각의 신호들의 합과 동일한 총 신호(예를 들어, 크기)를 제공할 수 있다. 그룹의 각각의 개별 메모리 셀로부터 제공된 전압 신호들의 크기는 감지 회로부에 인가되는 평균 기준 전압을 결정하기 위해 전압 신호들을 분할하거나 복제하지 않고 평균화될 수 있다.
메모리 셀들(125)은 예를 들어, 커패시턴스 가변 메모리 셀들일 수 있다. 메모리 셀들(125)은 상이한 데이터 상태들로 프로그래밍 가능한 재료를 포함할 수 있다. 도 1에 예시된 예에서, 메모리 셀들(125) 각각은 저장 요소(129)와 별개인 선택 요소(127)(예를 들어, 워드 라인에 의해 구동되는 박막 트랜지스터(tft)와 같은 스위치)를 포함할 수 있다. 예를 들어, 메모리 셀들(125)의 각각은 저장 요소(129)와 직렬로 결합된 선택 요소(127)를 포함할 수 있다. 도 1의 실시예에 도시된 바와 같이, 선택 요소(127)(예를 들어, 스위치)는 저장 요소(129)와 비트 라인(120) 사이에 위치될 수 있다. 그러나 실시예들은 이에 제한되지 않는다. 예를 들어, 일부 실시예들은 선택 요소(127)(예를 들어, 워드 라인(110)에 의해 구동되는 tft)가 저장 요소(129)와 공통 노드(예를 들어, 플레이트 라인(103)) 사이에 있을 수 있다는 것을 제공한다.
도 2a는 본 개시의 일 실시예에 따른 감지 회로부(209)의 일부를 예시한다. 감지 회로부(209)는 예를 들어, 도 1과 관련하여 이전에 설명된 감지 회로부(109-0 내지 109-M)일 수 있다. 도 2a는 본 개시의 실시예를 나타내지만, 감지 회로부를 위한 다른 아키텍처가 본 개시에 따라 이용될 수 있다.
도 2a에 예시된 바와 같이, 감지 회로부(209)는 연산 증폭기(252)를 포함할 수 있다. 연산 증폭기(252)는 외부 피드백 컴포넌트(253)를 이용하여 신호(예를 들어, 전압 또는 전류)를 증폭할 수 있다. 하나 이상의 실시예들에서, 외부 피드백 컴포넌트(253)는 저항기이다. 그러나 실시예들은 이에 제한되지 않는다. 예를 들어, 하나 이상의 실시예들에서, 외부 피드백 컴포넌트(253)는 커패시터이다.
연산 증폭기(252)는 비트 라인 바이어스를 정의할 수 있는 바이어스(VBL)에 결합되는 비반전(non-inverting) 입력(250(+)), 및 바이어스를 설정하고, 이어서 셀 바이어스를 설정하기 위해 제2 신호 라인(예를 들어, 도 1에 도시된 바와 같은 비트 라인(120-0 내지 120-M))에 결합되는 반전(inverting) 입력(-)(251)을 포함한다.
연산 증폭기(252)는 출력(예를 들어, VBL + Vsignal)을 제공할 수 있으며, 여기서 Vsignal은 외부 피드백 컴포넌트(253)의 값과 감지 동작 동안 제2 신호 라인(예를 들어, 반전 입력(-)(251)과 연관된 비트 라인)에 결합된 메모리 셀로부터 획득된 신호의 곱이다. Vsignal은 바이어스(VBL)의 값에 따라 양 또는 음일 수 있다.
감지 회로부는 비교기(255)를 포함할 수 있다. 도 2a에 도시된 바와 같이, 연산 증폭기(252) 출력(예를 들어, VBL + Vsignal)은 제2 신호 라인(예를 들어, 반전 입력(-)(251)과 연관된 비트 라인)에 결합된 메모리 셀의 데이터 상태를 결정하기 위해 평균 기준 전압(254)과 비교될 비교기(255)에 입력될 수 있다. 예를 들어, 비교기(255)의 출력은 메모리 셀의 데이터 상태를 나타낼 수 있다.
도 2b는 본 개시의 일 실시예에 따른 공통 노드 드라이버(207)의 일부를 예시한다. 공통 노드 드라이버(207)는 예를 들어, 도 1과 관련하여 이전에 설명된 공통 노드 드라이버(107)일 수 있다. 언급된 바와 같이, 공통 노드 드라이버는 메모리 셀들의 그룹에 대해 수행되는 감지 동작 동안 공통 노드 드라이버로부터의 평균 기준 전압을 감지 회로부에 인가할 수 있다.
도 2b에 예시된 바와 같이, 공통 노드 드라이버(207)는 연산 증폭기(262)를 포함할 수 있다. 연산 증폭기(262)는 외부 피드백 컴포넌트(263)를 이용하여 신호(예를 들어, 전압 또는 전류)를 증폭할 수 있다. 하나 이상의 실시예들에서, 외부 피드백 컴포넌트(263)는 저항기이다. 그러나 실시예들은 이에 제한되지 않는다. 예를 들어, 하나 이상의 실시예들에서, 외부 피드백 컴포넌트(263)는 커패시터이다. 연산 증폭기(262)는 공통 노드 바이어스를 정의할 수 있는 바이어스(VCN)에 결합된 비반전 입력(260(+)), 및 바이어스를 설정하고, 이어서 페이지 또는 코드워드로서 그룹화된 셀들의 바이어스를 설정하기 위해 공통 노드(예를 들어, 도 1에 도시된 바와 같은 공통 노드(103))에 결합된 반전 입력(-)(261)을 포함한다.
연산 증폭기(262)는 출력(예를 들어, VCN - <Vsignals>)을 제공할 수 있으며, 여기서 <Vsignals>는 감지 동작 동안 데이터 상태들이 결정되는 메모리 셀들(예를 들어, 코드워드) 각각으로부터의 신호들을 나타낸다. 예를 들어, 연산 증폭기(262)는 제어 노드 전압(VCN)에서 감지 동작과 연관된 메모리 셀 신호의 평균을 뺀 것으로 설명될 수 있다. 제어 노드(CN)의 전류 방향은 감지 회로부에 대해 반대이며, 이는 위에서 언급된 마이너스 부호를 초래한다.
감지 동작 동안 데이터 상태들이 결정되는 복수의 메모리 셀들(예를 들어, 코드워드에 대응함)로 인해, 피드백 컴포넌트(263)는 도 2a에 도시된 외부 피드백 컴포넌트(253)의 저항 또는 커패시턴스 값보다 작은 저항 또는 커패시턴스 값을 가질 수 있다. 예를 들어, 피드백 컴포넌트(263)는 도 2a에 도시된 외부 피드백 컴포넌트(253)의 저항의 몫(quotient) 및 감지 동작과 연관된 코드워드 길이와 동일한 저항 값을 가질 수 있다. 대안적으로, 피드백 컴포넌트(263)는 도 2a에 도시된 외부 피드백 컴포넌트(253)의 커패시턴스와 감지 동작과 연관된 코드워드 길이의 곱과 동일한 커패시턴스 값을 가질 수 있다.
공통 노드 드라이버는 반전 증폭기(265)를 포함할 수 있다. 반전 증폭기(265)는 연산 증폭기(262) 출력을 반전시켜 평균 기준 전압(Vref)을 제공할 수 있다. 하나 이상의 실시예들은 Vref = Vx - VCN + <Vsignals>인 것을 제공한다. Vx(264)는 Vx = VBL + VCN 이도록 설정될 수 있다. 언급한 바와 같이, 평균 기준 전압은 신호 분할 및/또는 신호 복제를 이용하지 않고 결정될 수 있다.
Vref는 그런 다음 감지 회로부(209)에 입력될 수 있다. 예를 들어, 감지 회로부(209)는 VBL + Vsignal(예를 들어, 감지 동작과 연관된 하나의 메모리 셀로부터의 신호)을 VBL + <Vsignals>와 비교할 수 있으며, 여기서, 언급된 바와 같이, <Vsignals>는 데이터 상태들이 감지 동작 동안 결정되고 있는 메모리 셀들(예를 들어, 코드워드) 각각으로부터의 신호들을 나타낸다. 감지 회로부에 의한 이러한 비교(예를 들어, 각각의 메모리 셀로부터의 전압 신호를 평균 기준 전압과 비교)는 감지 동작과 연관된 각각의 메모리 셀에 대한 데이터 상태를 결정하는 데 사용될 수 있다.
도 3은 본 개시의 일 실시예에 따른, 전자 메모리 시스템(301)과 같은 예시적인 장치의 블록도 예시이다. 메모리 시스템(301)은 메모리 디바이스(302)와 같은 장치 및 메모리 제어기(예를 들어, 호스트 제어기)와 같은 제어기(304)를 포함할 수 있다. 제어기(304)는 예를 들어 프로세서를 포함할 수 있다. 제어기(304)는 예를 들어 호스트에 결합될 수 있고, 호스트로부터 커맨드 신호들(또는 커맨드들), 어드레스 신호들(또는 어드레스들), 및 데이터 신호들(또는 데이터)을 수신할 수 있고, 호스트로 데이터를 출력할 수 있다.
메모리 디바이스(302)는 메모리 셀들의 메모리 어레이(300)를 포함한다. 메모리 어레이(300)는 복수의 서브 어레이들 및/또는 파티션들(310)(예를 들어, 서브 매트릭스들)을 포함할 수 있다. 메모리 (서브)어레이(300, 310)는 예를 들어, 도 1과 관련하여 이전에 설명된 메모리 어레이(100)일 수 있다. 하나 이상의 실시예들에서, 메모리 어레이(300)의 메모리 셀들은 단일 레벨 셀들(SLC들)일 수 있다. 메모리 어레이(300)는 본 명세서에서 논의된 메모리 셀들의, 크로스 포인트 어레이와 같은, 메모리 어레이들 중 하나 이상을 포함할 수 있다. 메모리 디바이스(302)는 I/O 회로부(312)를 통해 I/O 연결들(326)을 통해 제공된 어드레스 신호들을 래칭하기 위한 어드레스 회로부(308)를 포함할 수 있다. 어드레스 신호들은 메모리 어레이(300)에 액세스하기 위해 행 디코더(314) 및 열 디코더(316)에 의해 수신 및 디코딩될 수 있다. 예를 들어, 행 디코더(314) 및/또는 열 디코더(316)는 드라이버들을 포함할 수 있다.
제어기(304)는 감지 회로부(305), 공통 노드 감지 회로부(311), 및 본 명세서에서 논의된 평균 기준 전압을 사용하여 메모리 어레이(300)의 데이터를 감지(예를 들어, 판독)할 수 있다. 하나 이상의 실시예들에서, 메모리 디바이스(302)는 메모리 어레이(300)로부터 데이터를 판독하고 래칭할 수 있는 판독/래치 회로부(320)를 포함할 수 있다. 본 명세서에서 논의되는 바와 같이(예를 들어, 도 2a 및 도 2b), 감지 회로부(305)는 메모리 어레이(300)의 메모리 셀들에 결합된 다수의 감지 증폭기들을 포함할 수 있다. 추가적으로, 감지 회로부(305)는 타겟팅된 메모리 셀들로부터 메모리 상태들을 감지(예를 들어, 판독)하기 위해 판독/래치 회로부(320)와 조합하여 동작할 수 있다. I/O 회로부(312)는 제어기(304)와 I/O 연결들(326)을 통한 양방향 데이터 통신을 위해 포함될 수 있다. 기록 회로부(322)는 데이터를 메모리 어레이(300)에 기록하기 위해 포함될 수 있다.
예로서, 감지 동작(예를 들어, 판독 동작) 동안, 감지 전압이 어레이(300)의 메모리 셀들의 그룹(예를 들어, 데이터 코드워드)에 인가될 수 있으며, 여기서 그룹의 각각의 메모리 셀은 동일한 액세스 라인 및 상이한 각각의 감지 라인에 결합된다. 메모리 셀들의 그룹의 각각의 메모리 셀로부터의 전압 신호들이 (예를 들어, 그 각각의 메모리 셀에 결합된 감지 라인을 통해) 획득될 수 있다. 그룹의 각각의 메모리 셀로부터 전압 신호들을 획득하는 것은 각각의 전압 신호들의 크기가 평균 기준 전압을 결정하기 위해 평균화되는 것을 제공할 수 있다. 평균 기준 전압은 어레이(300)에 결합된 공통 노드 드라이버(예를 들어, 공통 노드 감지 회로부(311))를 통해 감지 회로부(305)(예를 들어, 감지 증폭기들과 같은 복수의 감지 컴포넌트들)에 인가될 수 있다. 그런 다음 감지 회로부(305)는 그룹의 메모리 셀들 각각의 데이터 상태를 결정하기 위해 그룹의 메모리 셀들로부터의 전압 신호들을 평균 기준 전압과 비교할 수 있다.
또한, 하나 이상의 실시예들에서, 상이한 감지 동작(예를 들어, 후속 판독 동작과 같은 상이한 판독 동작)이 수행될 수 있다. 상이한 감지 전압이 어레이(300)의 메모리 셀들의 상이한 그룹에 인가될 수 있으며, 상이한 그룹의 각각의 메모리 셀은 상이한 동일한 액세스 라인 및 상이한 각각의 감지 라인에 결합된다. 다른 전압 신호는 각각의 메모리 셀에 결합된 상이한 각각의 감지 라인을 통해 상이한 그룹의 각각의 메모리 셀로부터 획득될 수 있다. 각각의 전압 신호들의 크기는 상이한 평균 기준 전압을 결정하기 위해 평균화될 수 있다. 상이한 평균 기준 전압은 어레이(300)에 결합된 공통 노드 드라이버(예를 들어, 공통 노드 감지 회로부(311))를 통해 상이한 복수의 감지 컴포넌트들에 인가될 수 있다. 감지 회로부(305)는 상이한 그룹의 메모리 셀들의 각각의 데이터 상태를 결정하기 위해 상이한 그룹의 메모리 셀들의 전압 신호들을 상이한 평균 기준 전압과 비교할 수 있다. 이와 같이, 하나 이상의 실시예들은 평균 기준 전압이 복수의 값들을 가질 수 있다는 것을 제공한다. 예를 들어, 평균 기준 전압은 수행되는 각각의 상이한 각각의 감지 동작에 대한 각각의 값을 가질 수 있다.
제어 회로부(324)는 제어기(304)로부터 제공된 신호들을 디코딩할 수 있다. 이러한 신호들은 데이터 판독 및 데이터 기록 동작들을 포함하는, 메모리 어레이(300) 상의 동작들을 제어하는 데 사용되는 칩 신호들, 기록 인에이블 신호들, 및 어드레스 래치 신호들을 포함할 수 있다.
제어 회로부(324)는 예를 들어, 제어기(304)에 포함될 수 있다. 제어기(304)는 단독으로 또는 조합하여 다른 회로부, 펌웨어, 소프트웨어 등을 포함할 수 있다. 제어기(304)는 외부 제어기(예를 들어, 전체적으로 또는 부분적으로, 메모리 어레이(300)와 별개의 다이에 있음) 또는 내부 제어기(예를 들어, 메모리 어레이(300)와 동일한 다이에 포함됨)일 수 있다. 예를 들어, 내부 제어기는 상태 기계이거나 메모리 시퀀서일 수 있다.
본 명세서에서 특정 실시예들이 예시되고 설명되었지만, 당업자는 동일한 결과들을 달성하기 위해 계산된 배열이 도시된 특정 실시예들을 대체할 수 있음을 이해할 것이다. 본 개시는 본 개시의 다수의 실시예의 적응 또는 변형을 커버하도록 의도된다. 위의 설명은 제한적인 것이 아니라 예시적인 방식으로 이루어진 것임을 이해해야 한다. 상기 실시예들 및 본 명세서에서 구체적으로 설명되지 않은 다른 실시예들의 조합은 상기 설명을 검토할 때 당업자에게 명백할 것이다. 본 개시의 다수의 실시예들의 범위는 상기 구조 및 방법이 사용되는 다른 애플리케이션을 포함한다. 따라서, 본 개시의 다수의 실시예들의 범위는 그러한 청구항이 부여되는 균등물들의 전체 범위와 함께, 첨부된 청구항들을 참조하여 결정되어야 한다.
전술한 상세한 설명에서, 일부 특징들은 본 개시를 간소화하기 위한 목적을 위해 단일 실시예에서 함께 그룹화된다. 본 개시의 이 방법은 본 개시의 개시된 실시예들이 각각의 청구항들에서 명시적으로 인용되는 것보다 더 많은 특징들을 사용해야 한다는 의도를 반영하는 것으로 해석되지 않는다. 오히려, 다음의 청구항들이 반영하는 바와 같이, 본 발명의 주제는 개시된 단일 실시예의 모든 특징부보다 적은 것에 있다. 따라서, 다음의 청구항들은 이로써 상세한 설명에 포함되고, 각각의 청구항들은 별개의 실시예로서 그 자체로 서있다.

Claims (15)

  1. 메모리를 감지하기 위한 평균 기준 전압을 사용하는 장치에 있어서,
    공통 노드 드라이버에 결합된 복수의 메모리 셀들을 갖는 메모리 - 상기 메모리 셀들의 그룹은 액세스 라인에 결합되고, 상기 그룹의 각각의 메모리 셀은 상이한 각각의 감지 라인에 결합됨 - ;
    상기 상이한 각각의 감지 라인에 결합된 감지 회로부; 및
    감지 동작이 상기 액세스 라인에 결합된 메모리 셀들의 상기 그룹에 대해 수행되는 동안 상기 공통 노드 드라이버로부터 상기 감지 회로부에 평균 기준 전압을 인가하도록 구성된 회로부를 포함하는, 장치.
  2. 제1항에 있어서, 상기 감지 회로부는, 상기 감지 동작 동안, 상기 공통 노드 드라이버로부터의 상기 평균 기준 전압을 상기 액세스 라인에 결합된 상기 메모리 셀들의 상기 그룹의 각각의 메모리 셀로부터의 전압 신호와 비교하도록 구성되는, 장치.
  3. 제1항에 있어서, 상기 감지 동작 동안, 상기 공통 노드 드라이버는 상기 메모리 셀들의 상기 그룹의 각각의 메모리 셀로부터 제공된 전압 신호들의 평균과 동일한 크기를 갖는 전압 신호를 상기 상이한 각각의 감지 라인을 통해 상기 감지 회로부에 제공하도록 구성되는, 장치.
  4. 제3항에 있어서, 상기 회로부는 상기 평균 기준 전압을 결정하기 위해 메모리 셀들의 상기 그룹의 각각의 메모리 셀로부터 제공된 상기 전압 신호들의 크기들을 평균화하도록 구성되는, 장치.
  5. 제4항에 있어서, 상기 회로부는 상기 전압 신호들을 분할하거나 복제하지 않고 상기 평균 기준 전압을 결정하기 위해 상기 전압 신호들의 크기들을 평균화하도록 구성되는, 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 메모리 셀들의 상기 그룹은 밸런싱된 코드워드(balanced codeword)를 포함하는, 장치.
  7. 메모리를 동작시키기 위해 메모리를 감지하기 위한 평균 기준 전압을 사용하는 방법에 있어서,
    감지 동작 동안 액세스 라인에 감지 전압을 인가하는 단계 - 메모리 셀들의 그룹은 상기 액세스 라인에 결합되고 상기 그룹의 각각의 메모리 셀은 상이한 각각의 감지 라인에 결합됨 -; 및
    상기 감지 동작 동안 회로부를 감지하기 위해 메모리 셀들의 상기 그룹에 결합된 공통 노드 드라이버로부터의 평균 기준 전압을 인가하는 단계를 포함하는, 방법.
  8. 제7항에 있어서, 상기 방법은 상기 감지 동작 동안 상기 메모리 셀들의 상기 그룹의 각각의 메모리 셀로부터 상기 상이한 각각의 감지 라인들을 통해 상기 감지 회로부에 전압 신호를 제공하는 단계를 포함하는, 방법.
  9. 제8항에 있어서, 상기 방법은 상기 평균 기준 전압을 결정하기 위해 상기 각각의 전압 신호들의 크기를 평균화하는 단계를 포함하는, 방법.
  10. 제8항에 있어서, 상기 방법은 상기 각각의 메모리 셀로부터의 상기 전압 신호 및 상기 평균 기준 전압을 사용하여 메모리 셀들의 상기 그룹의 각각의 메모리 셀에 대한 데이터 상태를 결정하는 단계를 포함하는, 방법.
  11. 제10항에 있어서, 메모리 셀들의 상기 그룹의 각각의 개별 메모리 셀에 대한 상기 데이터 상태를 결정하는 단계는 상기 각각의 메모리 셀로부터의 상기 전압 신호를 상기 평균 기준 전압과 비교하는 단계를 포함하는, 방법.
  12. 메모리를 감지하기 위한 평균 기준 전압을 사용하는 장치에 있어서,
    메모리 셀들의 어레이; 및
    상기 어레이에 결합된 회로부를 포함하고, 상기 회로부는, 감지 동작 동안,
    상기 어레이의 상기 메모리 셀들의 그룹에 감지 전압을 인가하고 - 상기 그룹의 각각의 메모리 셀은 동일한 액세스 라인 및 상이한 각각의 감지 라인에 결합됨 - ;
    상기 메모리 셀들의 상기 그룹의 각각의 메모리 셀로부터 상기 각각의 메모리 셀에 결합된 상기 감지 라인을 통해 전압 신호를 획득하고;
    평균 기준 전압을 결정하기 위해 각각의 상기 전압 신호들의 크기를 평균화하고; 및
    상기 어레이에 결합된 공통 노드 드라이버를 통해 복수의 감지 컴포넌트들에 평균 기준 전압을 인가하도록 구성되는, 장치.
  13. 제12항에 있어서, 상기 감지 컴포넌트들은 상기 그룹의 상기 메모리 셀들의 각각의 데이터 상태를 결정하기 위해 상기 그룹의 상기 메모리 셀들로부터의 상기 전압 신호들을 상기 평균 기준 전압과 비교하도록 구성되는, 장치.
  14. 제12항 또는 제13항에 있어서, 상기 회로부는 상이한 감지 동작 동안:
    상기 어레이의 메모리 셀들의 상이한 그룹에 상이한 감지 전압을 인가하고 - 상기 상이한 그룹의 각각의 메모리 셀은 상이한 동일한 액세스 라인 및 상이한 각각의 감지 라인에 결합됨 - ; 및
    상기 각각의 메모리 셀에 결합된 상기 상이한 각각의 감지 라인을 통해 상기 상이한 그룹의 각각의 메모리 셀로부터 다른 전압 신호를 획득하고;
    상이한 평균 기준 전압을 결정하기 위해 각각의 상기 전압 신호들의 크기를 평균화하고; 및
    상기 어레이에 결합된 상기 공통 노드 드라이버를 통해 상이한 복수의 감지 컴포넌트들에 상기 상이한 평균 기준 전압을 인가하도록 구성되는, 장치.
  15. 제14항에 있어서, 상기 감지 컴포넌트들은 상기 상이한 그룹의 상기 메모리 셀들의 각각의 데이터 상태를 결정하기 위해 상기 상이한 그룹의 상기 메모리 셀들의 상기 전압 신호들을 상기 상이한 평균 기준 전압과 비교하도록 구성되는, 장치.
KR1020220154363A 2021-12-07 2022-11-17 메모리 감지를 위한 평균 기준 전압 KR20230085849A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/544,471 2021-12-07
US17/544,471 US11881253B2 (en) 2021-12-07 2021-12-07 Average reference voltage for sensing memory

Publications (1)

Publication Number Publication Date
KR20230085849A true KR20230085849A (ko) 2023-06-14

Family

ID=86607938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220154363A KR20230085849A (ko) 2021-12-07 2022-11-17 메모리 감지를 위한 평균 기준 전압

Country Status (3)

Country Link
US (1) US11881253B2 (ko)
KR (1) KR20230085849A (ko)
CN (1) CN116246665A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7423897B2 (en) * 2004-10-01 2008-09-09 Ovonyx, Inc. Method of operating a programmable resistance memory array
US11056178B1 (en) * 2020-07-20 2021-07-06 Micron Technology, Inc. Read operations based on a dynamic reference

Also Published As

Publication number Publication date
US11881253B2 (en) 2024-01-23
CN116246665A (zh) 2023-06-09
US20230178144A1 (en) 2023-06-08

Similar Documents

Publication Publication Date Title
US7154768B2 (en) Non-destructive readout of ferroelectric memories
US11688449B2 (en) Memory management for charge leakage in a memory device
CN111627477A (zh) 用于执行读取操作的非易失性存储装置以及操作其的方法
KR102580707B1 (ko) 판독 동안 mram 내의 신호 보존
US11854592B2 (en) Signal amplification in MRAM during reading, including a pair of complementary transistors connected to an array line
US11538526B2 (en) Charge separation for memory sensing
US11881253B2 (en) Average reference voltage for sensing memory
US11670353B2 (en) Current separation for memory sensing
US20230368831A1 (en) Memory cell sensing using two step word line enabling