CN118117857A - 一种mos和igbt栅极米勒电容效应抑制电路及芯片 - Google Patents

Abstract

本发明公开一种MOS和IGBT栅极米勒电容效应抑制电路及芯片，该电路包括：驱动电阻串联在驱动正极与控制端之间，驱动正极用于与半桥驱动芯片的输出正极连接，驱动负极用于与MOS或IGBT的源极、以及半桥驱动芯片的输出负极连接，控制端用于与MOS或IGBT的栅极连接；驱动检测触发电路内设置有基准电压，用于在驱动正极的输入电压低于基准电压时，控制米勒反冲抑制钳位电路工作；米勒反冲抑制钳位电路为三极管钳位电路，并联在MOS或IGBT的栅极与源极的两端，用于在工作时吸收MOS或IGBT产生的米勒电容位移电流，并将MOS或IGBT的栅极电压钳位至0V；本发明广泛应用于各类半桥式或相近拓扑结构的电源、电机驱动等领域，有效解决因米勒电容而引发的上下桥误导通问题。

Description

一种MOS和IGBT栅极米勒电容效应抑制电路及芯片

技术领域

本发明涉及半导体技术领域，尤其涉及一种MOS和IGBT栅极米勒电容效应抑制电路及芯片。

背景技术

随着功率半导体行业的发展，以及各类电源、电驱类功率半导体的应用普及，对半桥结构的电源、电机驱动类拓扑的安全设计要求越来越高，例如：对功率器件米勒电容引发的栅极误导通问题的技术处理是未来市场技术的必然需求。

目前，为了解决MOS（金属-氧化物半导体场效应晶体管，Metal-Oxide-Semiconductor Field-Effect Transistor）和IGBT（绝缘栅双极晶体管，Insulate-GateBipolar Transistor）米勒电容效应带来的误导通问题，传统的半桥式功率拓扑结构通常采取以下两种解决方案：第一、降低开关速度，获得更低的温敏参数；第二、选取低米勒电容的功率半导体。但是，对于第一种解决方案而言，降低开关速度，获得更低的电压变化率，意味着需要牺牲很大的温升及效率性能；对于第二种解决方案而言，低米勒电容的MOS或IGBT功率半导体通常会存在其他参数方面的不足，无法有效满足系统功率器件的应用，且会存在选型困难、成本大幅度升高等问题。

因此，我们需要一种MOS和IGBT栅极米勒电容效应抑制电路及芯片，既能有效解决因米勒电容而引发的上下桥误导通问题，又能广泛应用于各类半桥式或相近拓扑结构的电源、电机驱动等领域。

发明内容

本发明提供一种MOS和IGBT栅极米勒电容效应抑制电路及芯片，能够广泛应用于各类半桥式或相近拓扑结构的电源、电机驱动等领域，有效解决因米勒电容而引发的上下桥误导通问题。

为达到上述目的，本发明采用如下技术方案：

第一方面，本发明提供一种MOS和IGBT栅极米勒电容效应抑制电路，该电路电连接在MOS驱动结构的半桥驱动芯片与MOS或IGBT之间；该电路包括驱动正极、驱动负极、控制端、驱动电阻、驱动检测触发电路以及米勒反冲抑制钳位电路；

所述驱动电阻串联在所述驱动正极与所述控制端之间；

所述驱动正极用于与所述半桥驱动芯片的输出正极连接，所述驱动负极用于与所述MOS或所述IGBT的源极、以及所述半桥驱动芯片的输出负极连接，所述控制端用于与所述MOS或所述IGBT的栅极连接；

所述驱动检测触发电路内设置有基准电压，用于在所述驱动正极的输入电压低于所述基准电压时，控制所述米勒反冲抑制钳位电路工作；

所述米勒反冲抑制钳位电路为三极管钳位电路，并联在所述MOS或所述IGBT的栅极与源极的两端，用于在工作时吸收所述MOS或所述IGBT产生的米勒电容位移电流，并将所述MOS或所述IGBT的栅极电压钳位至0V。

在一种可能的实现方式中，所述驱动检测触发电路包括比较器；

所述比较器的输入正极接入所述基准电压，所述比较器的输入负极与所述驱动正极连接，所述比较器的输出端与所述米勒反冲抑制钳位电路连接；

在所述驱动正极的输入电压低于所述基准电压时，所述比较器的输出端输出高电平，以触发所述三极管钳位电路工作。

在一种可能的实现方式中，所述三极管钳位电路包括NPN三极管；

所述NPN三极管的基极与所述比较器的输出端连接，所述NPN三极管的集电极与所述控制端连接，所述NPN三极管的发射极与所述驱动负极连接。

在一种可能的实现方式中，还包括延时反馈电路；

所述延时反馈电路与所述驱动检测触发电路和所述米勒反冲抑制钳位电路连接，用于与所述驱动检测触发电路配合形成一个具有延时效应的下降沿触发器；所述下降沿触发器的输出信号为一个单次方波脉冲，在所述单次方波脉冲为高电平时，用于开启所述米勒反冲抑制钳位电路，在所述单次方波脉冲为低电平时，用于关闭所述米勒反冲抑制钳位电路。

在一种可能的实现方式中，所述延时反馈电路包括延时电阻、延时电容与反馈二极管；

所述延时电阻的一端与所述NPN三极管的基极连接，所述延时电阻的另一端与所述延时电容的一端和所述反馈二极管的正极连接，所述延时电容的另一端与所述驱动负极连接，所述反馈二极管的负极与所述比较器的输入负极连接。

在一种可能的实现方式中，所述驱动检测触发电路还包括隔离二极管；

所述隔离二极管的正极与所述驱动正极连接，所述隔离二极管的负极与所述比较器的输入负极连接，用于隔离所述驱动正极与所述延时反馈电路。

在一种可能的实现方式中，还包括电源端；

所述电源端与所述半桥驱动芯片的电源连接。

在一种可能的实现方式中，还包括分压电阻，所述分压电阻串联在所述驱动正极与所述比较器的输入负极之间。

第二方面，本发明提供一种MOS和IGBT栅极米勒电容效应抑制芯片，包括上述任一项所述的MOS和IGBT栅极米勒电容效应抑制电路。

本发明实施例提供的MOS和IGBT栅极米勒电容效应抑制电路在实际应用时电连接在MOS驱动结构的半桥驱动芯片与MOS或IGBT之间，当半桥驱动芯片的输出正极为低电平时，驱动正极的电位逐步下降，直至低于驱动检测触发电路内预设的基准电压，当驱动检测触发电路检测到驱动正极的电压低于基准电压时，输出高电平控制米勒反冲抑制钳位电路工作，吸收MOS或IGBT产生的米勒电容位移电流，并将MOS或IGBT的栅极电压钳位至0V，进而防止MOS或IGBT栅极误导通、误触等情况的发生；本发明的MOS和IGBT栅极米勒电容效应抑制电路能够应用在各类半桥式或相近拓扑结构的电源、电机驱动等领域，有效解决因米勒电容而引发的上下桥误导通问题。

附图说明

图1为半桥结构中MOS或IGBT在高电压变化率下的米勒电容效应的电路示意图；

图2为半桥结构中MOS或IGBT在高电压变化率下的米勒电容效应波形示意图；

图3为本发明实施例提供的一种MOS和IGBT栅极米勒电容效应抑制电路1的连接结构示意图；

图4为本发明实施例提供的一种MOS和IGBT栅极米勒电容效应抑制电路1的结构示意图；

图5为本发明实施例提供的一种MOS和IGBT栅极米勒电容效应抑制电路1的米勒反冲抑制钳位电路的工作波形示意图；

图6为本发明实施例提供的一种MOS和IGBT栅极米勒电容效应抑制芯片的连接结构示意图。

附图标记及说明：

1、MOS和IGBT栅极米勒电容效应抑制电路；11、驱动检测触发电路；12、米勒反冲抑制钳位电路；13、延时反馈电路；2、半桥驱动芯片；3、MOS或IGBT；4、MOS和IGBT栅极米勒电容效应抑制芯片。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，“基于”或“根据”的使用意味着开放和包容性，因为“基于”或“根据”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。

如图1、图2所示，在半桥结构中，因死区时间的存在，当半桥结构的上桥电路开通后，下桥电路的MOS或IGBT会立即承受因上桥电路导通而引发的电压变化率，由于MOS或IGBT米勒电容的存在，/>会在米勒电容形成一定的位移电流。此时，对于下桥电路的MOS或IGBT而言，其栅极通过半桥驱动芯片内部关断到MOS或IGBT的发射极，因此在半桥驱动芯片的输出端与下桥电路的MOS或IGBT之间的驱动电阻上会产生一定电压，导致MOS或IGBT栅极电压升高，引发额外损耗增加，存在误导通失效等问题。

其中，图2中A段表示下桥电路的MOS或IGBT的栅源电压（VGS），B段表示上桥电路的MOS或IGBT的漏源电压（VDS），C段表示因米勒电容引发的栅极电位抬高。

本发明实施例提供了一种MOS和IGBT栅极米勒电容效应抑制电路及芯片，能够广泛应用于各类半桥式或相近拓扑结构的电源、电机驱动等领域，有效解决因米勒电容而引发的上下桥误导通问题。

如图3、图4所示，本发明实施例提供了一种MOS和IGBT栅极米勒电容效应抑制电路，该电路电连接在MOS驱动结构的半桥驱动芯片2与MOS或IGBT3之间；包括驱动正极Drive+、驱动负极Drive-、控制端Gate、驱动电阻RG、驱动检测触发电路11以及米勒反冲抑制钳位电路12。

其中，驱动电阻RG串联在驱动正极Drive+与控制端Gate之间。

驱动正极Drive+用于与半桥驱动芯片2的输出正极连接。

驱动负极Drive-用于与MOS或IGBT3的源极、以及半桥驱动芯片2的输出负极连接。

具体的，驱动负极Drive-一般为功率MOS或IGBT3的源极或等电位网络。

控制端Gate用于与MOS或IGBT3的栅极连接。

本实施例以MOS驱动结构中的下桥电路为例，在本实施例中，半桥驱动芯片2由一个P沟道MOS管和一个N沟道MOS管组成，P沟道MOS管的源极与N沟道MOS管的漏极连接作为半桥驱动芯片2的输出正极，与本发明的驱动正极Drive+连接；N沟道MOS管的源极作为半桥驱动芯片2的输出负极，与本发明的驱动负极Drive-连接。

驱动检测触发电路11内设置有基准电压Vref，用于在驱动正极Drive+的输入电压低于基准电压时，控制米勒反冲抑制钳位电路12工作。

具体的，驱动检测触发电路11可以通过比较器电路实现。

米勒反冲抑制钳位电路12为三极管钳位电路，并联在MOS或IGBT的栅极与源极的两端，用于在工作时吸收MOS或IGBT产生的米勒电容位移电流，并将MOS或IGBT的栅极电压钳位至0V。

本发明实施例提供的MOS和IGBT栅极米勒电容效应抑制电路1在实际应用时电连接在半桥驱动芯片2与下桥电路的MOS之间，或电连接在半桥驱动芯片2与下桥电路的IGBT之间，当半桥驱动芯片2的输出正极为低电平时，驱动正极Drive+的电位逐步下降，直至低于驱动检测触发电路11内预设的基准电压，当驱动检测触发电路11检测到驱动正极Drive+的电压低于基准电压时，输出高电平控制米勒反冲抑制钳位电路12工作，吸收MOS或IGBT3产生的米勒电容位移电流，并将MOS或IGBT3的栅极电压钳位至0V，进而防止MOS或IGBT3栅极误导通、误触等情况的发生。

本发明的MOS和IGBT栅极米勒电容效应抑制电路1能够应用在各类半桥式或相近拓扑结构的电源、电机驱动等领域，有效解决因米勒电容而引发的上下桥误导通问题。

可选的，驱动检测触发电路11包括比较器。

比较器的输入正极接入基准电压，比较器的输入负极与驱动正极Drive+连接，比较器的输出端与米勒反冲抑制钳位电路12连接。

在驱动正极Drive+的输入电压低于基准电压时，比较器的输出端输出高电平，以触发三极管钳位电路工作。

具体的，比较器为CMP比较器，基准电压设置为1V，当半桥驱动芯片2的输出正极为低电平时，驱动正极Drive+的电位逐步下降，直至低于1V，此时CMP比较器触发高电平，以控制米勒反冲抑制钳位电路12工作。

可选的，三极管钳位电路包括NPN三极管。

NPN三极管的基极与比较器的输出端连接，NPN三极管的集电极与控制端Gate连接，NPN三极管的发射极与驱动负极Drive-连接。

如图5所示，图中D曲线表示驱动正极Drive+的电压波形。

F曲线表示未与控制端Gate连接的另外半桥电路的MOS或IGBT3的漏源电压。

E段表示控制端GateMOS或IGBT3栅极的电压波形；G段表示高下米勒电容位移电流在驱动电阻RG上产生压降，形成栅极反冲；H段表示三极管钳位电路抑制栅极反冲后的效果。

当MOS或IGBT3在下因米勒效应引起位移电流，并在驱动电阻RG上产生压降时，三极管钳位电路开始工作，直接吸收米勒电容位移电流，并将栅极完全钳位至0V，进而防止栅极误导通，误触发等情况的发生。

如图4所示，可选的，MOS和IGBT栅极米勒电容效应抑制电路1还包括延时反馈电路13。

延时反馈电路13与驱动检测触发电路11和米勒反冲抑制钳位电路12连接，用于与驱动检测触发电路11配合形成一个具有延时效应的下降沿触发器。

下降沿触发器的输出信号为一个单次方波脉冲，在单次方波脉冲为高电平时，用于开启米勒反冲抑制钳位电路12，在单次方波脉冲为低电平时，用于关闭米勒反冲抑制钳位电路12。

具体的，延时反馈电路13包括延时电阻R4、延时电容C2与反馈二极管D2。

延时电阻R4的一端与NPN三极管的基极连接，延时电阻R4的另一端与延时电容C2的一端和反馈二极管D2的正极连接，延时电容C2的另一端与驱动负极Drive-连接，反馈二极管D2的负极与比较器的输入负极连接。

延时电阻R4、延时电容C2形成延时结构，反馈二极管D2形成反馈结构。当驱动正极Drive+的电位下降至小于基准电压后，驱动检测触发电路11触发，此时米勒反冲抑制钳位电路12开始工作，同时延时电阻R4与延时电容C2的延时由反馈二极管D2反馈至CMP比较器的同项端，与驱动检测触发电路11组合形成一个具有延时效应的下降沿触发器，且触发器的触发信号为具有一定脉宽的方波。也就是说，米勒反冲抑制钳位电路12工作一段时间后，因反馈二极管D2的存在会关闭，从而在下一个脉冲周期到来时直接防止上下桥导通及无法开启等现象的产生。

可选的，驱动检测触发电路11还包括隔离二极管D1。

隔离二极管D1的正极与驱动正极Drive+连接，隔离二极管D1的负极与比较器的输入负极连接，用于隔离驱动正极Drive+与延时反馈电路13。

通过隔离二极管D1隔离驱动正极Drive+与延时反馈电路13，进而防止延时反馈电路13输出的信号对MOS或IGBT3的栅极误动作。

如图6所示，可选的，MOS和IGBT栅极米勒电容效应抑制电路1还包括电源端VCC。

电源端VCC与半桥驱动芯片2的电源连接，用于为MOS和IGBT栅极米勒电容效应抑制电路1提供工作电源。

可选的，还包括分压电阻，分压电阻串联在驱动正极Drive+与比较器的输入负极之间。

如图6所示，本发明实施例还提供了一种MOS和IGBT栅极米勒电容效应抑制芯片4，包括上述任一项的MOS和IGBT栅极米勒电容效应抑制电路1。

也就是说，本发明的MOS和IGBT栅极米勒电容效应抑制电路1可以集成为一个具有4端口的集成芯片，该芯片完全兼容传统的半桥驱动芯片，即适用于所有半桥拓扑结构，该芯片无需更改MOS和IGBT栅极米勒电容效应抑制电路1的电路设计，在达到保障电路安全的同时具有低成本化、高性能化、自由度高、设计原理简单等优势。

本发明的MOS和IGBT栅极米勒电容效应抑制电路和芯片，通过二次抑制钳位的原理，来避免高下因米勒电容而引发的一系列问题。

本发明的MOS和IGBT栅极米勒电容效应抑制电路和芯片适用于各类半桥式或相近拓扑结构的电源、电机驱动等领域，特别是电动工具、电动车控制器、汽车电驱、储能逆变器、UPS等所有存在半桥功率拓扑的场合，还适用于民用消费类、工业生产类、汽车电子等各级市场。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何在本发明揭露的技术范围内的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种MOS和IGBT栅极米勒电容效应抑制电路，其特征在于，电连接在MOS驱动结构的半桥驱动芯片与MOS或IGBT之间；包括驱动正极、驱动负极、控制端、驱动电阻、驱动检测触发电路以及米勒反冲抑制钳位电路；

所述驱动电阻串联在所述驱动正极与所述控制端之间；

所述驱动正极用于与所述半桥驱动芯片的输出正极连接，所述驱动负极用于与所述MOS或所述IGBT的源极、以及所述半桥驱动芯片的输出负极连接，所述控制端用于与所述MOS或所述IGBT的栅极连接；

所述驱动检测触发电路内设置有基准电压，用于在所述驱动正极的输入电压低于所述基准电压时，控制所述米勒反冲抑制钳位电路工作；

所述米勒反冲抑制钳位电路为三极管钳位电路，并联在所述MOS或所述IGBT的栅极与源极的两端，用于在工作时吸收所述MOS或所述IGBT产生的米勒电容位移电流，并将所述MOS或所述IGBT的栅极电压钳位至0V。

2.根据权利要求1所述的MOS和IGBT栅极米勒电容效应抑制电路，其特征在于，所述驱动检测触发电路包括比较器；

所述比较器的输入正极接入所述基准电压，所述比较器的输入负极与所述驱动正极连接，所述比较器的输出端与所述米勒反冲抑制钳位电路连接；

在所述驱动正极的输入电压低于所述基准电压时，所述比较器的输出端输出高电平，以触发所述三极管钳位电路工作。

3.根据权利要求2所述的MOS和IGBT栅极米勒电容效应抑制电路，其特征在于，所述三极管钳位电路包括NPN三极管；

所述NPN三极管的基极与所述比较器的输出端连接，所述NPN三极管的集电极与所述控制端连接，所述NPN三极管的发射极与所述驱动负极连接。

4.根据权利要求3所述的MOS和IGBT栅极米勒电容效应抑制电路，其特征在于，还包括延时反馈电路；

所述延时反馈电路与所述驱动检测触发电路和所述米勒反冲抑制钳位电路连接，用于与所述驱动检测触发电路配合形成一个具有延时效应的下降沿触发器；所述下降沿触发器的输出信号为一个单次方波脉冲，在所述单次方波脉冲为高电平时，用于开启所述米勒反冲抑制钳位电路，在所述单次方波脉冲为低电平时，用于关闭所述米勒反冲抑制钳位电路。

5.根据权利要求4所述的MOS和IGBT栅极米勒电容效应抑制电路，其特征在于，所述延时反馈电路包括延时电阻、延时电容与反馈二极管；

所述延时电阻的一端与所述NPN三极管的基极连接，所述延时电阻的另一端与所述延时电容的一端和所述反馈二极管的正极连接，所述延时电容的另一端与所述驱动负极连接，所述反馈二极管的负极与所述比较器的输入负极连接。

6.根据权利要求5所述的MOS和IGBT栅极米勒电容效应抑制电路，其特征在于，所述驱动检测触发电路还包括隔离二极管；

所述隔离二极管的正极与所述驱动正极连接，所述隔离二极管的负极与所述比较器的输入负极连接，用于隔离所述驱动正极与所述延时反馈电路。

7.根据权利要求1所述的MOS和IGBT栅极米勒电容效应抑制电路，其特征在于，还包括电源端；

所述电源端与所述半桥驱动芯片的电源连接。

8.根据权利要求2所述的MOS和IGBT栅极米勒电容效应抑制电路，其特征在于，还包括分压电阻，所述分压电阻串联在所述驱动正极与所述比较器的输入负极之间。

9.一种MOS和IGBT栅极米勒电容效应抑制芯片，其特征在于，包括权利要求1~8中任一项所述的MOS和IGBT栅极米勒电容效应抑制电路。