CN118113208A - 一种存储控制芯片 - Google Patents

一种存储控制芯片 Download PDF

Info

Publication number
CN118113208A
CN118113208A CN202211517982.2A CN202211517982A CN118113208A CN 118113208 A CN118113208 A CN 118113208A CN 202211517982 A CN202211517982 A CN 202211517982A CN 118113208 A CN118113208 A CN 118113208A
Authority
CN
China
Prior art keywords
data
buffer area
control chip
unit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211517982.2A
Other languages
English (en)
Inventor
段星辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiangbolong Digital Technology Co ltd
Original Assignee
Shanghai Jiangbolong Digital Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiangbolong Digital Technology Co ltd filed Critical Shanghai Jiangbolong Digital Technology Co ltd
Priority to CN202211517982.2A priority Critical patent/CN118113208A/zh
Publication of CN118113208A publication Critical patent/CN118113208A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本申请公开了一种存储控制芯片，用于与存储芯片组成存储系统，存储芯片包括数据存储单元和页缓存器，该存储控制芯片包括转换模块。该转换模块包括模式转换单元和数据接收单元，转换模块连接存储芯片以控制对存储芯片的数据访问；其中，数据接收单元用于接收存储的数据信息，模式转换单元包括数据缓存单元、逻辑操作单元以及逻辑控制单元，数据缓存单元缓存用于写入待写入至页缓存器的缓存区的数据，逻辑操作单元用于实现逻辑操作，逻辑控制单元用于控制逻辑操作单元进行数据生成，模式转换单元对数据缓存单元中的数据进行处理以实现存储芯片的存储模式转换。通过上述方式，本申请通过依靠控制芯片的逻辑运算能力提高存储芯片存储数据的可靠性。

Description

一种存储控制芯片
技术领域
本申请涉及存储领域，特别是涉及一种存储控制芯片。
背景技术
在存储芯片应用越来越广泛的今天，存储芯片的存储技术也在不断地进步发展。以当前广泛应用的TLC/QLC的存储器为例，TLC能够在一个数据存储单元中能够存储三个比特位的数据信息，QLC则能够在一个数据存储单元中存储四个比特位的信息数据。为了在一个数据存储单元中对多种数据信息进行区分，就需要划分对应的阈值电压区间以对其进行区分。TLC需要划分八个阈值电压区间，而QLC需要划分十六个阈值电压区间。但是由于数据存储单元内部的阈值电压区间是有限的，因此划分的阈值电压区间越多，其区间间隔就越小，而小的区间间隔意味着当存储单元因为各种因素出现阈值电压的左右偏移时，就会越过其临界电压值，根据原有的区间的临界电压值进行读取会出现数据出错，使得存储数据的可靠性随之降低。
发明内容
本申请主要目的是提供一种存储控制芯片，能够解决存储芯片数据存储可靠性不高的技术问题。
为解决上述技术问题，本申请采用的第一个技术方案是：提供一种存储控制芯片，用于与存储芯片组成存储系统，存储芯片包括数据存储单元和页缓存器，该存储控制芯片包括转换模块。该转换模块包括模式转换单元和数据接收单元，转换模块连接存储芯片以控制对存储芯片的数据访问；其中，数据接收单元用于接收存储的数据信息，模式转换单元包括数据缓存单元、逻辑操作单元以及逻辑控制单元，数据缓存单元缓存用于写入待写入至页缓存器的缓存区的数据，逻辑操作单元用于实现逻辑操作，逻辑控制单元用于控制逻辑操作单元进行数据生成，模式转换单元对数据缓存单元中的数据进行处理以实现存储芯片的存储模式转换。
本申请的有益效果是：区别于现有技术的情况，在确定了第一、第二缓存区数据的基础上，第三缓存区数据不再由输入确定，而是通过对第一、第二缓存区的数据进行逻辑运算得到第三缓存区的数据，由于缓存数据存在0或1两种，每一缓存区存储一个比特位数据信息的缓存数据，因此通过现有技术使用临界电压值确定第一、第二、第三缓存数据的话会得到八种数据信息，本申请中通过对已确定的第一第二缓存区的数据进行运算得到第三缓存区数据，也就使得第三缓存区的数据情况是与第一第二缓存区的四种状态数据对应，则最终基于第一、第二、第三缓存区的数据得到的数据信息也就只有四种情况，而非原有的八种。由于减少了数据信息的出现情况，在同一最大电压区间内的基础上，也就能够为四种数据信息划分更大的阈值电压区间，增加了其对于存储单元阈值电压偏移的容错程度，提高了存储数据的可靠性。并且逻辑运算都是能够依靠控制芯片的逻辑运算能力实现的，无需占用外部CPU的计算资源，节省系统的算力。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是TLC NAND FLASH存储器的写入后阈值电压的示意图；
图2是TLC数据存储单元中存储的电压发生左右偏移的示意图；
图3是本申请存储系统第一实施例的结构示意图；
图4是本申请数据存储控制芯片中模式转换单元控制流程第一实施例的流程示意图；
图5是本申请数据存储控制芯片中模式转换单元控制流程第二实施例的流程示意图；
图6是本申请逻辑运算一示意图；
图7是本申请逻辑运算又一示意图；
图8是本申请数据存储控制芯片中模式转换单元控制流程第三实施例的流程示意图；
图9是本申请逻辑运算又一示意图；
图10是本申请数据存储控制芯片中模式转换单元控制流程第四实施例的流程示意图；
图11是本申请数据存储控制芯片控制流程第一实施例的流程示意图；
图12是本申请数据存储控制芯片控制流程第二实施例的流程示意图；
图13是本申请确定逻辑运算后的读取电压区间的示意图；
图14是本申请确定逻辑运算后的读取电压区间的又一示意图；
图15是本申请数据存储控制芯片控制流程第三实施例的流程示意图；
图16是本申请数据存储控制芯片中模式转换单元控制流程第五实施例的流程示意图；
图17是本申请数据存储控制芯片控制流程第四实施例的流程示意图；
图18是本申请数据存储控制芯片控制流程第五实施例的流程示意图；
图19是本申请数据存储控制芯片控制流程第六实施例的流程示意图；
图20是本申请数据存储控制芯片中模式转换单元控制流程第六实施例的流程示意图；
图21是本申请数据存储控制芯片控制流程第七实施例的流程示意图；
图22是本申请数据存储控制芯片控制流程第八实施例的流程示意图；
图23是本申请数据存储控制芯片控制流程第九实施例的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
为了提高存储芯片数据存储的可靠性，就需要减少一个数据存储单元中能够存储的数据信息的比特位数，从而增大数据存储的阈值电压区间，减小电压偏移时后，读取数据受到的影响。
参照图1，图1为TLC NAND FLASH存储器的写入后阈值电压的示意图。
目前，在实际应用中，使用较多的为TLC NAND FLASH存储器和QLC NAND FLASH存储器。两种存储器中TLC一个数据存储单元能够存储3bit的信息，而QLC的一个数据存储单元能够存储4bit的信息，而MLC的一个数据存储单元仅能存储2bit的信息，因此相比MLC，二者的生产成本更低。但是数据存储单元的最大电压区间都是相同的，在同一最大电压区间下，存储更多的信息意味着要将电压区间划分为更多的小区间，从而根据区间阈值对存储的电压进行识别以读取数据。对于TLC，如图，一个数据存储单元可以存储3bit的信息，那就需要8种电压状态，需要8个区间，使用不同的read level将其区分。
TLC存储的信息具有3个比特位。在进行存储时，其会先将每个比特位的数据存储至不同的page buffer(页缓存)中，待所有比特位的数据都存储至缓存后，再将数据一起写入至存储单元中，最终写入闪存页的阈值电压的分布如图1所示。
在数据写入后而随着各种干扰因素的影响，每种状态的电压的分布都会发生左右偏移、展宽，导致read level在读取的时候不能很好的将8种电压状态区分开来。如图2所示，图2为TLC数据存储单元中阈值电压发生左右偏移的示意图。如果超过了一定的错误比特数，那么数据就会读取失败，造成数据丢失。如果存储的电压状态越少，则各个状态之间越分离，根据read level进行读取时就越容易进行区分，数据就更不容易出现错误，数据存储的可靠性就会更高。
在某些应用场景下，对数据的可靠性要求很高，而其对存储容量的要求并没有那么严格，TLC/QLC的可靠性就不满足用户的实际需求，因此本申请提出了以下实施例来提高TLC/QLC产品的数据可靠性以满足使用要求。
参照图3，图3为本申请存储系统第一实施例的结构示意图。
图中示出的存储系统包括存储芯片10以及存储控制芯片30。
存储芯片10包括数据存储单元11和页缓存器12。存储控制芯片30包括转换模块20，转换模块包括20包括模式转换单元21和数据接收单元22。
数据接收单元22用于获取存储的数据信息。模式转换单元21包括数据缓存单元211、逻辑操作单元212以及逻辑控制单元213。数据缓存单元211、逻辑操作单元212以及逻辑控制单元213之间互相连接。数据缓存单元211缓存用于写入待写入至页缓存器12的缓存区的数据，逻辑操作单元212用于实现逻辑操作，逻辑控制单元213用于控制逻辑操作单元212进行数据生成，模式转换单元21通过对数据缓存单元211中的数据进行处理以实现存储芯片10的存储模式转换。
模式转换单元21用于在数据缓存单元211的第一缓存区和第二缓存区写入数据；在数据缓存单元211的第三缓存区生成数据；其中，第三缓存区生成的数据由第一缓存区的数据和第二缓存区的数据经过逻辑运算得到；将数据缓存单元211中的数据写入至页缓存器12，以使存储芯片10根据页缓存器中的数据确定第一数据信息，并将第一数据信息写入数据存储单元11。
存储控制芯片30还包括有扰码器和编码器，扰码器和编码器设置在外部数据接口与转换模块20之间，以保证接收数据的准确性。
在一实施例中，存储芯片10为闪存，存储控制芯片30为闪存控制器。存储控制芯片30接收将要存储的数据信息的高比特位以及低比特位的数据，将其存储至数据缓存单元211中，再对其进行逻辑运算得到中间比特位的数据，将中间比特位数据也存储至数据缓存单元211中，然后将数据缓存单元211中的数据写入至页缓存器12，使存储芯片10根据写入的第一缓存区、第二缓存区、第三缓存区数据确定第一数据信息，将第一数据信息写入数据存储单元。
参照图4，图4为本申请数据存储控制芯片中模式转换单元控制流程第一实施例的流程示意图。其包括以下步骤：
S11：在数据缓存单元的第一缓存区和第二缓存区写入数据。
第一缓存区和第二缓存区的数据为外部用户输入的数据。
S12：在数据缓存单元的第三缓存区生成数据。
在现有的技术中，第三缓存区的数据也是由外部用户输入的。但在本发明中，为了保证数据存储的可靠性，用户只往存储单元中存储第一缓存区和第二缓存区的用户数据，不提供第三缓存区的数据。第三缓存区数据是在存储控制芯片内部，由模式转换单元根据第一缓存区和第二缓存区的数据按照一定的逻辑运算生成的。
在存储控制芯片接收数据后，在存储控制芯片向存储芯片写入数据之前，会利用模式转换单元对缓存数据进行逻辑运算，从而减少数据状态。再将经过处理的数据写入至存储芯片。
S13：将数据缓存单元中的数据写入至页缓存器。
进一步将第一缓存区、第二缓存区和第三缓存区的数据写入至页缓存器，使得存储芯片基于其确定第一数据信息。第一数据信息是由同一电压区间下对应的第一缓存区、第二缓存区、第三缓存区写入的数据确定的。
本实施例中的逻辑运算都是能够依靠存储控制芯片的逻辑运算能力实现的，无需占用外部CPU的计算资源，不占用系统的算力。
在本实施例中，在确定了第一、第二缓存区数据的基础上，通过对第一、第二缓存区的数据进行逻辑运算得到第三缓存区的数据，由于缓存数据存在0或1两种，每一缓存区存储一个比特位数据信息的缓存数据，因此通过现有技术确定第一、第二、第三缓存数据的话会得到八种数据信息，本申请中通过对已确定的第一第二缓存区的数据进行运算得到第三缓存区数据，也就使得第三缓存区的数据情况是与第一第二缓存区的四种状态数据对应，则最终基于第一、第二、第三缓存区的数据得到的数据信息也就只有四种情况，而非原有的八种。由于减少了数据信息的出现情况，在同一最大电压区间内的基础上，也就能够为四种数据信息划分更大的阈值电压区间，增加了其对于存储单元阈值电压偏移的容错程度，提高了存储数据的可靠性。
参照图5，图5为本申请数据存储控制芯片中模式转换单元控制流程第二实施例的流程示意图。其包括以下步骤：
S21：将第一缓存区的数据和第二缓存区的数据，进行第一逻辑运算得到中间数据。
根据已写入第一缓存区和第二缓存区的数据，先进行第一次逻辑运算。该逻辑运算可以是同或运算。
S22：将中间数据和第一缓存区的数据，进行第二逻辑运算得到的数据，写入第三缓存区；或将中间数据和第二缓存区的数据，进行第二逻辑运算得到的数据，写入第三缓存区。
将得到的中间数据再与第一缓存区的数据进行第二次逻辑运算，得到写入第三缓存区的数据。该逻辑运算可以是或运算。也可以是将得到的中间数据与第二缓存区的数据进行第二次逻辑运算，将得到的数据写入第三缓存区。
在一实施例中，参照图6，图6为本申请逻辑运算一示意图。若写入至第一缓存区LP(lower page)的数据为10000111，写入至第二缓存区MP(middle page)的数据为11001100，将其进行同或运算得到10110100，将其与第一缓存区数据再进行或运算，得到第三缓存区UP(upper page)的数据10110111。则其存储的阈值电压由原本最多八种状态变为最终四种状态，分别为原本的八种中的111、001、010、101。这最终得到的四种电压状态，其电压区间相隔较远，因此能够为其设定新的数据读取电压。新的读取电压将四种电压状态进行区分，使得新的四种电压区间其区间间隔相比之前增大，因此其对于电压左右偏移的容忍度更高，数据的可靠性增强，数据出错的概率更低。
此实施例中，第一缓存区存储的为低比特位数据，第二缓存区存储中间比特位数据，第三缓存区最终存储的为最高比特位数据。
同理，参照图7，图7为本申请逻辑运算又一示意图。如果将中间数据与第二缓存区的数据进行或运算，其得到的第三缓存区的数据为11111100。则其存储的数据电压最终为四种状态，分别为原本的八种中的111、011、001、100。其中001的电压区间与其他三个的电压区间相隔较远，其他三个区间依旧相距较近，因此在设定新的数据读取电压后，001所对应的新的电压区间其区间间隔会增大，其对于电压左右偏移的容忍度更高，数据的可靠性增强，数据出错的概率更低，而另外三种电压区间其区间间隔可能不会相差很大，其数据可靠性不会有太大浮动。
因此，对于进行逻辑运算的运算过程，需要考虑使得最终得到的四个电压状态其原本的电压区间是较为均匀地分布与整个最大电压区间中，这样能够使得四种新的电压状态的区间间隔都能够在一定程度上增大，而不是仅仅只有其中的个别区间能够有明显的增大，从而使得存储的所有数据其可靠性都能得到提高，而不是其中的个别数据。
参照图8，图8为本申请数据存储控制芯片中模式转换单元控制流程第三实施例的流程示意图。其包括以下步骤：
S31：获取第一缓存区的数据和第二缓存区的数据。
S32：将第一缓存区的数据和第二缓存区的数据，进行第三逻辑运算得到的数据写入第三缓存区。
获取第一、第二缓存区的数据，直接对其进行第三逻辑运算，并将得到的数据写入至第三缓存区。第三逻辑运算可以是同或运算。
在一实施例中，若写入至第一缓存区的数据为10000111，写入至第二缓存区的数据为11100001，则将其进行同或运算得到10011001，作为第三缓存区数据。则其存储的数据电压最终为四种状态，分别为原本的八种中的111、001、010、101。这最终得到的四种电压状态，其电压区间相隔较远，因此能够为其设定新的数据读取电压。新的读取电压将四种电压状态进行区分，使得新的四种电压区间其区间间隔相比之前增大，因此其对于电压左右偏移的容忍度更高，数据的可靠性增强，数据出错的概率更低。
参照图9，图9为本申请逻辑运算过程又一示意图。
以图9为例，第一缓存区数据为写入LP(lower page)的数据，第二缓存区数据为写入UP(upper page)的数据，通过在利用存储控制芯片内部的逻辑运算能力实现第三缓存区数据的生成。第三缓存区MP(middle page)的数据由(LP)XNOR(UP)生成。MP的数据生成之后，再把三者数据写入至存储单元中，从而能够把原有的八个状态中的四个消除掉，仅保留四个状态，实现MLC的存储，提高数据的可靠性。
此实施例中，第一缓存区存储的为低比特位数据，第二缓存区存储高比特位数据，第三缓存区最终存储的为中间比特位数据。
参照图10，图10为本申请数据存储控制芯片中模式转换单元控制流程第四实施例的流程示意图。其包括以下步骤：
S41：在第一缓存区写入数据之后，将第一缓存区的数据复制到第三缓存区。
在TLC的页缓存器中，具有三层的页缓存结构，每一页缓存都对应缓存一个比特位的数据。在进行上述逻辑运算的过程中，在第一缓存区，相当于lower page buffer，存储了最低位的比特位数据时，将第一缓存区的数据复制写入至第三缓存区。
S42：在第二缓存区写入数据之后，将第三缓存区的数据与第二缓存区数据，进行第一逻辑运算得到中间数据，并将中间数据写入第三缓存区。
在第二缓存区存储了第二位的比特为数据时，将此时第三缓存区中存储的第一缓存区的数据与第二缓存区的数据进行逻辑运算。该逻辑运算可以是同或运算。运算后得到中间数据，以中间数据更新第三缓存区中写入的第一缓存区数据。
S43：将第三缓存区的数据与第一缓存区的数据，进行第二逻辑运算得到的数据，写入第三缓存区。
将中间数据写入第三缓存区后，再次与第一缓存区中的缓存数据进行逻辑运算。该逻辑运算可以是或运算。得到的数据为写入第三缓存区的最终数据，以其更新中间数据写入至第三缓存区中。
在数据都写入缓存区后，将其一起编写至数据存储单元中。
本实施例是对存储单元控制流程第二实施例的进一步扩展，其示例了一种如何对缓存区数据进行操作的具体流程。
该逻辑运算都是能够依靠存储控制芯片的逻辑运算能力实现的，无需占用外部CPU的计算资源，不仅能够节省系统的算力，还能实现从存储芯片本身完成存储模式转换的操作。
对于本申请存储单元控制流程第三实施例，只要在第一缓存区和第二缓存区写入数据之后，利用第一缓存区和第二缓存区的数据进行逻辑运算得到第三缓存区的数据，将其写入第三缓存区即可。
参照图11，图11为本申请数据存储控制芯片控制流程第一实施例的流程示意图。其包括以下步骤：
S51：根据第一数据信息，确定相对应的区间电压信号。
存储控制芯片在对第一缓存区、第二缓存区的数据进行逻辑运算得到第三缓存区的数据之后，其对应的能够得到四种电压状态数据，而这四种电压状态数据是数据缓存单元存储的数据信息。
在上述实施例中，将第一缓存区的数据与第二缓存区的数据进行同或运算得到中间数据，再将中间数据与第一缓存区的数据进行或运算得到第三缓存区的数据，最终其得到的四种电压状态数据为111、100、010、101。按图1的示意，该四种电压状态数据对应的电压区间为从左往右数的第一区间、第三区间、第五区间和第八区间。
S52：根据对应的区间电压信号，将第一数据信息写入页缓存器。
确定了缓存的数据信息后，能够获取到该数据信息对应的区间电压信号，将数据按照其对应的电压区间信号，写入至页缓存器中，以使存储芯片将页缓存器中的数据写入至数据存储单元中。数据为111、100、010、101写入时按其第一、三、五、八区间对应的电压信息写入至页缓存器中。
参照图12，图12为本申请数据存储控制芯片控制流程第二实施例的流程示意图。其包括以下步骤：
S61：确定3比特位数据对应的8个电压区间。
在TLC的存储模式中，一个数据存储单元能够存储3个比特位，对应八种状态数据，其各自占据一电压区间以便于读取时根据电压区间的临界电压对其进行区分。8个电压区间由7个临界电压值确定。在上述实施例中，7个临界电压为read level1-7。
S62：确定由第一缓存区、第二缓存区和第三缓存区确定的4个电压区间。
参照图13，图13为本申请确定逻辑运算后的读取电压区间的示意图。在进行逻辑运算之后，八种状态数据仅会保留其中的四种。例如，经过上述第二实施例的逻辑运算后，仅保留了111、100、010、101，其对应第一、第三、第五、第八的电压区间。而为了增大该数据的可靠性，需要为其确定新的读取电压，也就要为其划分新的电压区间，以对保留下的四种电压状态进行区分。该4个电压区间由3个临界电压值确定。
通过采用7个临界电压值中的一个和相应的偏移量，分别表示3个临界电压值。在确定四种保留的状态数据对应的电压区间后，相应的确定其各自的临界电压。在上述实施例中，第一、第三、第五、第八的电压区间对应了read level1、2、3、4、5、7六种临界电压。为了使得每种状态数据的可靠性都能得到有效的提升，将111、100的新的临界电压确定为第一第三电压区间的中间，即read level 1、2的中间电压，其在read level1的基础上，增加read level 1、2差值的一半即可得到，或在read level2的基础上，减去read level 1、2差值的一半。同理，将100、010的新的临界电压确定为第三第五电压区间的中间，即readlevel 3、4的中间电压，可在read level3的基础上增加偏移值或read level4的基础上减少偏移值得到。将010、101的新的临界电压确定为第五第八电压区间的中间，即read level5、7的中间电压，可在read level5的基础上增加偏移值或read level7的基础上减少偏移值得到。其确定的新的临界电压不一定是处于两基础临界电压的正中间，其可以根据实际情况进行调整。只是将新的临界电压确定于两基础电压的正中间能够尽可能最大程度地提升每个数据的可靠性。
如图14所示，图14为本申请确定逻辑运算后的读取电压区间的又一示意图。对于经过上述第三实施例的逻辑运算后，保留了111、100、010、001，其对应第一、第三、第五、第七的电压区间。而为了增大该数据的可靠性，需要为其确定新的读取电压，也就要为其划分新的电压区间，以对保留下的四种电压状态进行区分。该4个电压区间由3个临界电压值确定。
通过采用7个临界电压值中的一个和相应的偏移量，分别表示3个临界电压值。在确定四种保留的状态数据对应的电压区间后，相应的确定其各自的临界电压。在上述实施例中，第一、第三、第五、第七的电压区间对应了read level1、2、3、4、5、6六种临界电压。为了使得每种状态数据的可靠性都能得到有效的提升，将111、100的新的临界电压确定为第一第三电压区间的中间，即read level 1、2的中间电压，其在read level1的基础上，增加read level 1、2差值的一半即可得到，或在read level2的基础上，减去read level 1、2差值的一半。同理，将100、010的新的临界电压确定为第三第五电压区间的中间，即readlevel 3、4的中间电压，可在read level3的基础上增加偏移值或read level4的基础上减少偏移值得到。将010、001的新的临界电压确定为第五第八电压区间的中间，即read level5、6的中间电压，可在read level5的基础上增加偏移值或read level6的基础上减少偏移值得到。其确定的新的临界电压不一定是处于两基础临界电压的正中间，其可以根据实际情况进行调整。只是将新的临界电压确定于两基础电压的正中间能够尽可能最大程度地提升每个数据的可靠性。
参照图15，图15为本申请数据存储控制芯片控制流程第三实施例的流程示意图。其包括以下步骤：
S71：将数据存储单元中的电压信息与4个电压区间进行比较，以读取数据存储单元中存储的第一数据信息。
在将缓存区的数据存储至数据存储单元后，在进行数据读取时，依照上述实施例确定的新的临界电压值进行读取。
参照图16，图16为本申请数据存储控制芯片中模式转换单元控制流程第五实施例的流程示意图。其包括以下步骤：
S81：在数据缓存单元的第四缓存区生成数据。
第四缓存区生成的数据由第一缓存区的数据、第二缓存区的数据和第三缓存区的数据中的任意两者经过逻辑运算得到，第一缓存区、第二缓存区、第三缓存区和第四缓存区的数据确定第二数据信息。在上述实施例的基础上，在写入第一缓存区以及第二缓存区的数据后，通过对第一缓存区以及第二缓存区的数据进行逻辑运算，得到第三缓存区的数据。再进一步，通过对第一缓存区、第二缓存区、第三缓存区中任意两者的数据再次进行逻辑运算得到第四缓存区的数据。
在QLC的数据存储单元中，每一数据存储单元可存储4个比特位的数据信息。其对应十六中电压状态，具有十六个电压区间，通过十五个临界电压值进行区分。其页缓存器具有四层结构，每一页缓存对应一个比特位的数据。写入时从最低位的比特位依次进行写入。
进行逻辑运算得到第三缓存区的数据的过程能够参照上述实施例的描述，例如，在写入第一缓存区的数据后，将第一缓存区的数据复制于第三缓存区中，在写入第二缓存区的数据后，将第三缓存区中的数据与第二缓存区中的数据进行逻辑运算。该运算可以是同或运算。运算后得到中间数据，以中间数据更新第三缓存区中写入的第一缓存区数据。将中间数据写入第三缓存区后，再次与第一缓存区中的缓存数据进行逻辑运算。该逻辑运算可以是或运算。得到的数据为写入第三缓存区的最终数据，以其更新中间数据写入至第三缓存区中。
在通过逻辑运算得到第四缓存区的过程后，其对应保留了四种电压状态数据，其对应原本的十六种电压数据中的四种。为了使得四种电压状态数据的可靠性增强，需要对四种电压状态确定更大的新的电压区间。为了使得四种电压状态的可靠性都能够得到一定程度而定提高，而不仅仅是其中的个别数据，因此需要使得最终得到的四种电压状态数据原本对应的电压区间较为均匀地分布在整个最大电压区间中，这样新的电压区间相比于之前的电压区间都能够有明显的增大。具体的运算逻辑可参照上述实施例中提供的思路，在此不再赘述。
该逻辑运算都是能够依靠存储控制芯片的逻辑运算能力实现的，无需占用外部CPU的计算资源，从而在增加存储芯片数据可靠性的同时不占用系统算力。
在实际应用过程中，第一缓存区、第二缓存区、第三缓存区、第四缓存区可以是设置的所有缓存区中的任意一个。第一、第二、第三、第四并不对缓存区的位置进行限定，仅表示各缓存区之间的位置不同。
S82：将数据缓存单元中的数据写入至页缓存器。
进一步将第一缓存区、第二缓存区、第三缓存区和第四缓存区的数据写入至页缓存器，使得存储芯片基于页缓存器中的数据确定第二数据信息。第二数据信息是由同一电压区间下对应的第一缓存区、第二缓存区、第三缓存区、第四缓存区写入的数据确定的。再由存储芯片将页缓存器中的数据写入至数据存储单元。数据写入至数据存储单元即完成对该数据的存储。
参照图17，图17为本申请数据存储控制芯片控制流程第四实施例的流程示意图。其包括以下步骤：
S91：根据第二数据信息，确定相对应的区间电压信号。
在对第一缓存区、第二缓存区的数据进行逻辑运算得到第三缓存区的数据，再次进行逻辑运算得到第四缓存区的数据之后，其对应的能够得到四种电压状态数据，而这四种电压状态数据是数据缓存单元存储的数据信息。
在确定四种电压状态数据后，能够进一步确定其原本电压区间，以及电压区间的临界电压值。确定步骤可参照上述实施例，在此不再赘述。
S92：根据对应的区间电压信号，将第二数据信息写入页缓存器。
根据确定的缓存数据，确定其电压区间和临界电压值。以区间电压为基础向页缓存器写入，以使存储芯片将页缓存器中的数据写入至数据存储单元完成数据的写入。对应的数据信息写入至数据存储单元中的电压处于其对应的电压区间内。具体可参照上述实施例的描述，在此不再赘述。
参照图18，图18为本申请数据存储控制芯片控制流程第五实施例的流程示意图。其包括以下步骤：
S101：确定4比特位数据对应的16个电压区间。
在QLC的存储模式中，一个数据存储单元能够存储4个比特位，对应十六中状态数据，其各自占据一电压区间以便读取时根据电压区间的邻接电压对其进行区分。16个电压区间由15个临界电压值确定。15个临界电压值为read level1-15。
S102：确定由第一缓存区、第二缓存区、第三缓存区和第四缓存区确定的4个电压区间。
在进行逻辑运算之后，十六种状态数据仅会保留其中的四种。例如，假设在经过逻辑运算后，保留的四种电压状态数据对应的电压区间为第一区间、第五区间、第十区间、第十六区间。而为了增大该数据的可靠性，需要为其确定新的读取电压，也就要为其划分新的电压区间，以对保留下的四种电压状态进行区分。该4个电压区间由3个临界电压值确定。
通过采用15个临界电压值中的一个和相应的偏移量，分别表示3个临界电压值。在确定四种保留的状态数据对应的电压区间后，相应的确定其各自的临界电压。假设保留的是第一、第五、第十、第十六的电压区间，第一、第五、第十、第十六的电压区间对应了readlevel1、4、5、9、10、15六种临界电压。为了使得每种状态数据的可靠性都能得到有效的提升，将第一个新的临界电压确定为第一与第五电压区间的中间，即read level 1、4的中间电压，其在read level1的基础上，增加read level1、4差值的一半即可得到，或在readlevel4的基础上，减去read level 1、4差值的一半。同理，将第二个新的临界电压确定为第五与第十电压区间的中间，即read level5、9的中间电压，可在read level5的基础上增加偏移值或read level9的基础上减少偏移值得到。将第三个新的临界电压确定为第十与第十六电压区间的中间，即read level 10、15的中间电压，可在read level10的基础上增加偏移值或read level15的基础上减少偏移值得到。其确定的新的临界电压不一定是处于两基础临界电压的正中间，其可以根据实际情况进行调整。只是将新的临界电压确定于两基础电压的正中间能够尽可能最大程度地提升每个数据的可靠性。
参照图19，图19为本申请数据存储控制芯片控制流程第六实施例的流程示意图。其包括以下步骤：
S111：将数据存储单元中的电压信息与4个电压区间进行电压比较，以读取数据存储单元中存储的第二数据信息。
在将缓存区的数据存储至数据存储单元后，在进行读取时，依照上述确定的新的临界电压值对数据进行读取。
在上述实施例的基础上，能够想到，在QLC的数据存储单元中，根据原有临界电压值进行第一缓存区，第二缓存区、第三缓存区的数据的写入，然后通过逻辑运算得到八种电压状态数据，使得八种电压状态的数据均匀地分布于整个电压区间中。进一步地，根据八种电压状态数据对应的原有电压区间以及临界电压值，确定新的八个电压区间以及对应的七个临界电压值。新的七个临界电压值可以是在八种电压状态数据对应的临界电压值的基础上得到的。将缓存器中存储的数据信息存储至数据存储单元后，通过新的七个临界电压值对数据存储单元进行读取。该种实施例的方法也在本申请的保护范围内。
参照图20，图20为本申请数据存储控制芯片中模式转换单元控制流程第六实施例的流程示意图。其包括以下步骤：
S121：在数据缓存单元的第一缓存区、第二缓存区、第三缓存区写入数据。
在QLC的数据存储单元中，按照原有的存储写入流程，按照原本的read level电压值将第一缓存区、第二缓存区以及第三缓存区的数据写入至数据缓存单元。
S122：在第四缓存区生成数据。
第四缓存区生成的数据由第一缓存区的数据、第二缓存区的数据、第三缓存区的数据中任意两者经过逻辑运算得到。
S123：将数据缓存单元中的数据写入至页缓存器。
进一步将第一缓存区、第二缓存区、第三缓存区和第四缓存区的数据写入至页缓存器，使得存储芯片基于其确定第一数据信息。第一数据信息是由同一电压区间下对应的第一缓存区、第二缓存区、第三缓存区、第四缓存区写入的数据确定的。再由存储芯片将页缓存器中的数据写入至数据存储单元。
在实际应用过程中，第一缓存区、第二缓存区、第三缓存区、第四缓存区可以是设置的所有缓存区中的任意一个。第一、第二、第三、第四并不对缓存区的位置进行限定，仅表示各缓存区之间的位置不同。
参照图21，图21为本申请数据存储控制芯片控制流程第七实施例的流程示意图。其包括以下步骤：
S131：根据第三数据信息，确定相对应的区间电压信号。
在写入了第一缓存区、第二缓存区、第三缓存区的数据后，利用页缓存器的计算资源经过逻辑运算得到第四缓存区的数据，使得最终能够得到八种电压状态数据，而这八中状态数据为目前缓存器所能存储的数据信息。
在确定八种电压状态数据后，能够进一步确定其原本电压区间，以及电压区间的临界电压值。确定步骤可参照上述实施例，在此不再赘述。
S132：根据对应的区间电压信号，将第三数据信息写入页缓存器。
根据确定的缓存数据，确定其电压区间和临界电压值。以区间电压为基础向页缓存器写入，以使存储芯片将页缓存器中的数据写入至数据存储单元完成数据的写入。对应的数据信息写入至数据存储单元中的电压处于其对应的电压区间内。可参照上述实施例，在此不再赘述。
参照图22，图22为本申请数据存储控制芯片控制流程第八实施例的流程示意图。其包括以下步骤：
S141：确定4比特位数据对应的16个电压区间。
在QLC的存储模式中，一个数据存储单元能够存储4个比特位，对应十六中状态数据，其各自占据一电压区间以便读取时根据电压区间的邻接电压对其进行区分。16个电压区间由15个临界电压值确定。15个临界电压值为read level1-15。
S142：确定由第一缓存区、第二缓存区、第三缓存区和第四缓存区确定的8个电压区间。
在进行逻辑运算之后，十六种状态数据仅会保留其中的八种。例如，假设在经过逻辑运算后，保留的八种电压状态数据对应的电压区间为第一区间、第三区间、第五区间、第七区间、第九区间、第十一区间、第十三区间、第十六区间。而为了增大该数据的可靠性，需要为其确定新的读取电压，也就要为其划分新的电压区间，以对保留下的八种电压状态进行区分。该8个电压区间由7个临界电压值确定。
通过采用15个临界电压值中的一个和相应的偏移量，分别表示7个临界电压值。在确定八种保留的状态数据对应的电压区间后，相应的确定其各自的临界电压。假设保留的区间中存在第一区间、第三区间、第五区间，而第三区间对应的临界电压为read level2、3，第一区间对应read level1，第五区间对应read level4、5，则第一个新临界电压为第一区间和第三区间的中间，可以是read level1、2的中间电压，其在read level1的基础上，增加read level 1、2差值的一半即可得到，或在read level4的基础上，减去read level 1、2差值的一半。其他新的临界电压参照上述描述进行确定。其确定的新的临界电压不一定是处于两基础临界电压的正中间，其可以根据实际情况进行调整。只是将新的临界电压确定于两基础电压的正中间能够尽可能最大程度地提升每个数据的可靠性。
参照图23，图23为本申请数据存储控制芯片控制流程第九实施例的流程示意图。其包括以下步骤：
S151：将数据存储单元中的电压信息与8个电压区间进行电压比较，以读取数据存储单元中存储的第三数据信息。
在将缓存区的数据存储至数据存储单元后，在进行读取时，依照上述确定的8个新的临界电压值对数据进行读取。
在上述实施例的基础上，进一步地，对于一个数据存储单元中能够存储多个比特位信息的存储芯片，通过上述在存储控制芯片中的逻辑运算使得一个数据存储单元中存储的比特位信息减少，但数据可靠性增加的技术方案都处于本申请的保护范围中。
上述实施例中的存储芯片可以为TLC/QLC NAND FLASH存储器。
综上所述，在确定了第一、第二缓存区数据的基础上，第三缓存区数据不再是由输入确定，而是通过对第一、第二缓存区的数据进行逻辑运算得到第三缓存区的数据，由于缓存数据存在0或1两种，每一缓存区存储一个比特位数据信息的缓存数据，因此通过现有技术使用临界电压值确定第一、第二、第三缓存数据的话会得到八种数据信息，本申请中通过对已确定的第一第二缓存区的数据进行运算得到第三缓存区数据，也就使得第三缓存区的数据情况是与第一第二缓存区的四种状态数据对应，则最终基于第一、第二、第三缓存区的数据得到的数据信息也就只有四种情况，而非原有的八种。由于减少了数据信息的出现情况，在同一最大电压区间内的基础上，也就能够为四种数据信息划分更大的阈值电压区间，增加了其对于存储单元阈值电压偏移的容错程度，提高了存储数据的可靠性。并且逻辑运算都是能够依靠存储控制芯片的逻辑运算能力实现的，无需占用外部CPU的计算资源，节省系统的算力。
在本申请所提供的几个实施方式中，应该理解到，所揭露的方法以及设备，可以通过其它的方式实现。例如，以上所描述的设备实施方式仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
另外，在本申请各个实施方式中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
上述其他实施方式中的集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本申请各个实施方式所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，RandomAccess Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (19)

1.一种存储控制芯片，用于与存储芯片组成存储系统，所述存储芯片包括数据存储单元和页缓存器，其特征在于，所述存储控制芯片包括：
转换模块，所述转换模块包括模式转换单元和数据接收单元，转换单元连接所述存储芯片以控制对所述存储芯片的数据访问；
其中，所述数据接收单元用于接收存储的数据信息，所述模式转换单元包括数据缓存单元、逻辑操作单元以及逻辑控制单元，所述数据缓存单元缓存用于写入待写入至所述页缓存器的缓存区的数据，所述逻辑操作单元用于实现逻辑操作，所述逻辑控制单元用于控制所述逻辑操作单元进行数据生成，所述模式转换单元通过对所述数据缓存单元中的数据进行处理以实现所述存储芯片的存储模式转换。
2.根据权利要求1所述的存储控制芯片，其特征在于，
所述存储控制芯片包括扰码器和编码器，所述扰码器和所述编码器位于所述转换模块与外部数据接口之间。
3.根据权利要求1所述的存储控制芯片，其特征在于，
所述模式转换单元用于在所述数据缓存单元的第一缓存区和第二缓存区写入数据；在所述数据缓存单元的第三缓存区生成数据；其中，所述第三缓存区生成的数据由所述第一缓存区的数据和所述第二缓存区的数据经过逻辑运算得到；将所述数据缓存单元中的数据写入至所述页缓存器，以使所述存储芯片根据所述页缓存器中的数据确定第一数据信息，并将所述第一数据信息写入所述数据存储单元。
4.根据权利要求3所述的存储控制芯片，其特征在于，
所述模式转换单元将所述第一缓存区的数据和所述第二缓存区的数据，进行第一逻辑运算得到中间数据；
将所述中间数据和所述第一缓存区的数据，进行第二逻辑运算得到的数据，写入所述第三缓存区；或
将所述中间数据和所述第二缓存区的数据，进行第二逻辑运算得到的数据，写入所述第三缓存区。
5.根据权利要求4所述的存储控制芯片，其特征在于，
所述第一逻辑运算为同或逻辑运算，所述第二逻辑运算为或逻辑运算。
6.根据权利要求3所述的存储控制芯片，其特征在于，
所述模式转换单元将所述第一缓存区的数据和所述第二缓存区的数据，进行第三逻辑运算得到的数据写入所述第三缓存区。
7.根据权利要求6所述的存储控制芯片，其特征在于，
所述第三逻辑运算为同或逻辑运算。
8.根据权利要求3所述的存储控制芯片，其特征在于，
所述存储控制芯片用于根据所述第一数据信息，确定相对应的区间电压信号；
根据对应的所述区间电压信号，将所述第一数据信息写入所述页缓存器。
9.根据权利要求8所述的存储控制芯片，其特征在于，
所述存储控制芯片确定3比特位数据对应的8个电压区间，所述8个电压区间由7个临界电压值确定；以及
确定由所述第一缓存区、所述第二缓存区和所述第三缓存区确定的4个电压区间，所述4个电压区间由3个临界电压值确定；
其中，采用所述7个临界电压值中的一个和相应的偏移量，分别表示所述3个临界电压值。
10.根据权利要求9所述的存储控制芯片，其特征在于，
所述存储控制芯片将所述数据存储单元中电压信息与所述4个电压区间进行比较，以读取所述数据存储单元中存储的所述第一数据信息。
11.根据权利要求3所述的存储控制芯片，其特征在于，
所述模式转换单元用于在所述数据缓存单元的第四缓存区生成数据；其中，所述第四缓存区生成的数据由所述第一缓存区的数据、所述第二缓存区的数据和所述第三缓存区的数据中的任意两者经过逻辑运算得到；将所述数据缓存单元中的数据写入至所述页缓存器，以使所述存储芯片根据所述页缓存器中的数据确定第二数据信息，并将所述第二数据信息写入所述数据存储单元。
12.根据权利要求11所述的存储控制芯片，其特征在于，
所述存储控制芯片用于根据所述第二数据信息，确定相对应的区间电压信号；
根据对应的所述区间电压信号，将所述第二数据信息写入所述页缓存器。
13.根据权利要求12所述的存储控制芯片，其特征在于，
所述存储控制芯片用于确定4比特位数据对应的16个电压区间，所述16个电压区间由15个临界电压值确定；以及
确定由所述第一缓存区、所述第二缓存区、所述第三缓存区和所述第四缓存区确定的4个电压区间，所述4个电压区间由3个临界电压值确定；
其中，采用所述15个临界电压值中的一个和相应的偏移量，分别表示所述3个临界电压值。
14.根据权利要求13所述的存储控制芯片，其特征在于，
所述存储控制芯片将所述数据存储单元中的电压信息与所述4个电压区间进行电压比较，以读取所述数据存储单元中存储的所述第二数据信息。
15.根据权利要求3所述的存储控制芯片，其特征在于，
所述模式转换单元用于在所述数据缓存单元的所述第三缓存区写入数据；
在第四缓存区生成数据；其中，所述第四缓存区生成的数据由所述第一缓存区的数据、所述第二缓存区的数据、所述第三缓存区的数据中任意两者经过逻辑运算得到；将所述数据缓存单元中的数据写入至所述页缓存器，以使所述存储芯片根据所述页缓存器中的数据确定第二数据信息，并将所述第二数据信息写入所述数据存储单元。
16.根据权利要求15所述的存储控制芯片，其特征在于，
所述存储控制芯片根据所述第三数据信息，确定相对应的区间电压信号；
根据对应的所述区间电压信号，将所述第三数据信息写入所述页缓存器。
17.根据权利要求16所述的存储控制芯片，其特征在于，
所述存储控制芯片确定4比特位数据对应的16个电压区间，所述16个电压区间由15个临界电压值确定；以及
确定由所述第一缓存区、所述第二缓存区、所述第三缓存区和所述第四缓存区确定的8个电压区间，所述8个电压区间由7个临界电压值确定；
其中，采用所述15个临界电压值中的一个和相应的偏移量，分别表示所述8个临界电压值。
18.根据权利要求17所述的存储控制芯片，其特征在于，
所述存储控制芯片将所述数据存储单元中的电压信息与所述8个电压区间进行电压比较，以读取所述数据存储单元中存储的所述第三数据信息。
19.根据权利要求1所述的存储控制芯片，其特征在于，
所述存储控制芯片对应的所述存储芯片为TLC/QLC NAND FLASH存储器。
CN202211517982.2A 2022-11-29 2022-11-29 一种存储控制芯片 Pending CN118113208A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211517982.2A CN118113208A (zh) 2022-11-29 2022-11-29 一种存储控制芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211517982.2A CN118113208A (zh) 2022-11-29 2022-11-29 一种存储控制芯片

Publications (1)

Publication Number Publication Date
CN118113208A true CN118113208A (zh) 2024-05-31

Family

ID=91217690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211517982.2A Pending CN118113208A (zh) 2022-11-29 2022-11-29 一种存储控制芯片

Country Status (1)

Country Link
CN (1) CN118113208A (zh)

Similar Documents

Publication Publication Date Title
JP5562329B2 (ja) フラッシュ・メモリ・コントローラとフラッシュ・メモリ・アレイの間でインタフェースをとるための方法および装置
TWI438778B (zh) 用來抑制資料錯誤之方法以及相關之記憶裝置及其控制器
JP2021086611A (ja) エネルギー効率の良いコンピュートニアメモリバイナリニューラルネットワーク回路
CN103782266A (zh) 针对存储器持久性操作的设备及方法
US10628082B2 (en) Data reading method and storage controller
JP2014512063A (ja) データセンシングのための方法、装置、およびシステム
CN102314949B (zh) 数据读取方法、控制电路与存储器控制器
US11347650B2 (en) Word type/boundary propagation with memory performance applications
CN102543196A (zh) 数据读取方法、存储器储存装置及其控制器
US8516183B2 (en) Method of estimating read level for a memory device, memory controller therefor, and recording medium
CN116954491A (zh) 用于存储控制器的操作方法和包括存储控制器的存储系统
CN113628655B (zh) 用以存取闪存模块的方法、闪存控制器与电子装置
US20200342925A1 (en) Data storage device and operating method thereof
US20200042249A1 (en) Data storage device and operating method thereof
US20230013611A1 (en) Memory device for performing in-memory processing
CN118113208A (zh) 一种存储控制芯片
US8918597B2 (en) Digital data inversion flag generator circuit
CN118113632A (zh) 一种闪存存储芯片
KR20210013397A (ko) 스토리지 장치
CN115331721A (zh) 存储器系统、存储装置及其编程方法、读取方法
CN115469799B (zh) 数据存储方法、存储装置及计算机可读存储装置
CN115145476A (zh) 基于紧凑工作负载表示的存储器控制器及其方法
CN114327265A (zh) 读取干扰检查方法、存储器存储装置及控制电路单元
US20230409203A1 (en) Memory system and read method
CN117149671B (zh) 缓存实现方法、系统、介质及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination