CN118113103A - 带隙基准电压源、芯片及电子设备 - Google Patents
带隙基准电压源、芯片及电子设备 Download PDFInfo
- Publication number
- CN118113103A CN118113103A CN202311103512.6A CN202311103512A CN118113103A CN 118113103 A CN118113103 A CN 118113103A CN 202311103512 A CN202311103512 A CN 202311103512A CN 118113103 A CN118113103 A CN 118113103A
- Authority
- CN
- China
- Prior art keywords
- voltage
- module
- unit
- current
- bandgap reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 6
- 238000010586 diagram Methods 0.000 description 26
- 238000000034 method Methods 0.000 description 8
- 101100299614 Homo sapiens PTPN13 gene Proteins 0.000 description 6
- 101100352663 Mus musculus Pnp gene Proteins 0.000 description 6
- 101150069896 PNP1 gene Proteins 0.000 description 6
- 102100033014 Tyrosine-protein phosphatase non-receptor type 13 Human genes 0.000 description 6
- 101710084464 Purine nucleoside phosphorylase DeoD-type 2 Proteins 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 101710154508 Purine nucleoside phosphorylase 1 Proteins 0.000 description 3
- 101710084347 Purine nucleoside phosphorylase DeoD-type 1 Proteins 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000010339 medical test Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 241001417527 Pempheridae Species 0.000 description 1
- 210000000577 adipose tissue Anatomy 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000037396 body weight Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 235000016709 nutrition Nutrition 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Abstract
本申请公开了一种带隙基准电压源、芯片及电子设备,该带隙基准电压源包括带隙基准模块、分压调节模块和镜像模块;带隙基准模块用于产生具有正温度系数的第一电流,并基于第一电流和第一可调电流得到第二可调电流;分压调节模块连接于带隙基准模块,用于对带隙基准模块的晶体管发射结电压进行分压处理,以产生具有负温度系数的第一可调电流;镜像模块连接于带隙基准模块,用于复制第二可调电流,并基于复制的第二可调电流得到可调输出电压。本申请的带隙基准电压源结构简单,避免了额外增加的电路所引入的误差,提高了输出电压的精确度,确保了带隙基准电压源的可靠性。
Description
技术领域
本申请涉及模拟电路技术领域,具体涉及一种带隙基准电压源、芯片及电子设备。
背景技术
带隙基准电压源能够提供宽电压范围、宽温度范围内的稳定基准电压,是各种模拟、数模混合集成电路系统中不可或缺的部分,被广泛应用在通信、医疗测试、图像音频等领域。其基本原理是利用一个负温度系数的电压(通常为VBE,指晶体三极管基极B与发射极E之间的电压)和一个正温度系数的电压(通常为ΔVBE,指两个晶体三极管的VBE之差)相叠加,使它们的正负温度系数相抵消,从而得到随温度变化小的基准电压。
传统的带隙基准电压源的输出电压为标准的带隙电压,幅度不可调谐。目前,在需要特殊基准电压供电的应用场景中,通常是利用额外的电压转换电路将带隙电压转换为相应的特殊基准电压。
但是,额外增加的电压转换电路会为电路带来额外的误差,导致输出电压精度较低。
发明内容
鉴于以上问题,本申请提供一种带隙基准电压源、芯片及电子设备,以解决上述技术问题。
第一方面,本申请提供一种带隙基准电压源,包括带隙基准模块、分压调节模块和镜像模块;
带隙基准模块,用于产生具有正温度系数的第一电流,并基于第一电流和第一可调电流得到第二可调电流;
分压调节模块,连接于带隙基准模块,用于对带隙基准模块的晶体管发射结电压进行分压处理,以产生具有负温度系数的第一可调电流;
镜像模块,连接于带隙基准模块,用于复制第二可调电流,并基于复制的第二可调电流得到可调输出电压。
该带隙基准电压源通过分压调节模块对带隙基准模块的晶体管发射结电压进行分压处理,以基于分得的电压产生具有负温度系数的第一可调电流,实现了电流可调,从而实现输出电压可调节,相较于相关技术中通过额外的电压转换电路来转换带隙电压来说,该带隙基准电压源结构简单,避免了额外增加的电路所引入的误差,提高了输出电压的精确度,确保了带隙基准电压源的可靠性。
第二方面,本申请还提供一种芯片,包括上述的带隙基准电压源。
第三方面,本申请还提供一种电子设备,包括设备主体以及设于设备主体的上述的芯片或带隙基准电压源。
本申请提供的带隙基准电压源,通过分压调节模块对带隙基准模块的晶体管发射结电压进行分压处理,以基于分得的电压产生的具有负温度系数的第一可调电流,与带隙基准模块产生的具有正温度系数的第一电流,得到第二可调电流,实现电流可调节,镜像模块再基于第二可调电流产生可调输出电压,实现输出电压可调节,相较于相关技术中通过额外的电压转换电路来转换带隙电压来说,该带隙基准电压源结构简单,避免了额外增加的电路所引入的误差,提高了输出电压的精确度,确保了带隙基准电压源的可靠性。
本申请的这些方面或其他方面在以下实施例的描述中会更加简明易懂。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是传统的带隙基准电压源的一个结构示意图;
图2是本申请实施例中提供的带隙基准电压源的一个应用场景示意图;
图3是本申请实施例中提供的带隙基准电压源的一种模块示意图;
图4是本申请实施例中提供的带隙基准模块与分压调节模块的一个连接结构示意图;
图5是本申请实施例中提供的带隙基准模块的一种结构示意图;
图6是本申请实施例中提供的分压调节模块的一种模块示意图;
图7是本申请实施例中提供的第二分压单元的一种结构示意图;
图8是本申请实施例中提供的分压调节模块的一种结构示意图;
图9是本申请实施例中提供的镜像模块的一种结构示意图;
图10是本申请实施例中提供的带隙基准电压源的第一种结构示意图;
图11是本申请实施例中提供的镜像模块的另一种结构示意图;
图12是本申请实施例中提供的带隙基准电压源的第二种结构示意图;
图13是本申请实施例中提供的带隙基准电压源的另一种模块示意图;
图14是本申请实施例中提供的启动电路的一种模块示意图;
图15是本申请实施例中提供的启动电路的一种结构示意图;
图16是本申请实施例中提供的启动电路的一种电路结构示意图;
图17是本申请实施例中提供的带隙基准电压源的一种电路结构示意图;
图18是本申请实施例中提供的带隙基准电压源的另一种电路结构示意图;
图19是本申请实施例中提供的输出电压的一种温度曲线示意图。
具体实施方式
下面详细描述本申请的实施方式,实施方式的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性地,仅用于解释本申请,而不能理解为对本申请的限制。
为了使本技术领域的人员更好地理解本申请的方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整的描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请实施例中,需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
在本申请实施例的描述中,“示例”或“例如”等词语用于表示举例、说明或描述。本申请实施例中描述为“举例”或“例如”的任何实施例或设计方案均不解释为比另一实施例或设计方案更优选或具有更多优点。使用“示例”或“例如”等词语旨在以清晰的方式呈现相对概念。
另外,本申请实施例中的“多个”是指两个或两个以上,鉴于此,本申请实施例中也可以将“多个”理解为“至少两个”。“至少一个”,可理解为一个或多个,例如理解为一个、两个或更多个。例如,包括至少一个,是指包括一个、两个或更多个,而且不限制包括的是哪几个,例如,包括A、B和C中的至少一个,那么包括的可以是A、B、C、A和B、A和C、B和C、或A和B和C。
需要说明的是,本申请实施例中,“和/或”描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,字符“/”,如无特殊说明,一般表示前后关联对象是一种“或”的关系。
需要指出的是,本申请实施例中“连接”可以理解为电连接,两个电学元件连接可以是两个电学元件之间的直接或间接连接。例如,A与B连接,既可以是A与B直接连接,也可以是A与B之间通过一个或多个其它电学元件间接连接。
本申请中实施例中所采用的各晶体管的第一极/第一端为源极和漏极中一者,各晶体管的第二极/第二端为源极和漏极中另一者。由于晶体管的源极、漏极在结构上可以是对称的,所以其源极、漏极在结构上可以是没有区别的,也就是说,本申请的实施例中的晶体管的第一极/第一端和第二极/第二端在结构上可以是没有区别的。示例性地,在晶体管为P型晶体管的情况下,晶体管的第一极/第一端为源极,第二极/第二端为漏极;示例性地,在晶体管为N型晶体管的情况下,晶体管的第一极/第一端为漏极,第二极/第二端为源极。
本申请的实施例提供的电路结构中,第一节点、第二节点等节点并非表示实际存在的部件,而是表示电路图中相关耦接的汇合点,也就是说,这些节点是由电路图中相关耦接的汇合点等效而成的节点。
在介绍本申请的带隙基准电压源、芯片及电子设备之前,首先介绍本申请实施例的相关背景信息。
带隙基准电压源由于能提供一个宽电压范围、宽温度范围内的稳定基准电压,因此,作为各种模拟和数模混合集成电路系统中不可或缺的部分,被广泛应用于通信、医疗测试、图像音频等领域。其基本原理是利用一个具有正温度系数的电压与具有负温度系数的电压之和,二者温度系数相互抵消,实现与温度无关的电压基准,约为1.25V。因为其基准电压与硅的带隙电压差不多,因而称为带隙基准。
请参阅图1,图1是传统的带隙基准电压源的一个结构示意图,该带隙基准电压源包括运算放大器G、三极管Q1、Q2、Q3以及晶体管M1、M2和M3构成的电流镜,其中,三极管Q1和Q2的个数之比为1:n,晶体管M1、M2和M3具有相同的宽长比。
根据运算放大器G的虚短特性可知,流过电阻R1的电流为:
其中,VEBQ1是三极管Q1的发射结电压,VEBQ2是三极管Q2的发射结电压。
该电流IR1经电流镜复制到电阻R2所在支路,则可以得到输出电压VOUT为:
其中,VEBQ3是三极管Q3的发射结电压,具有负温度系数,k是玻尔兹曼常数,T是绝对温度,q是电子的电量,由此可见,VT具有正温度系数,因此,通过调整VEBQ3和VT的系数相等就能得到一个与温度无关的零温度系数电压。
但是,该输出电压为标准的带隙电压,幅度固定不可调谐,在需要特殊基准电压供电的应用场景中,通常是利用额外的电压转换电路来将带隙电压转换为相应的特殊基准电压进行供电。然而,额外增加的电压转换电路同时又会为电路带来额外的误差,降低输出电压的精准度。
基于此,本申请实施例提供了一种带隙基准电压源、芯片以及电子设备,以下分别进行详细说明。
请参阅图2,图2是本申请实施例中提供的带隙基准电压源的一个应用场景示意图,该带隙基准电压源100可以集成于微控制单元(Micro Controller Unit,MCU)200中。
可以理解的,该微控制单元200可以是通用MCU,也可以是专用MCU。该微控制单元200可以应用在各种模数转换器、数模转换器、传感器芯片、检测芯片、电源管理类芯片中。
在其他的一些应用场景中,带隙基准电压源100也可以独立于MCU,具体可以根据实际应用场景进行确定。
本领域技术人员可以理解,图2中示出的应用环境,仅仅是与本申请方案适配的一种应用场景,并不构成对本申请方案应用场景的限定,本申请的带隙基准电压源或集成该带隙基准电压源的MCU还可以应用在通信、音响功放、电源设备、汽车等应用场景中,具体此处不作限定。
请参阅图3,图3是本申请实施例中提供的带隙基准电压源的一种模块示意图,该带隙基准电压源100可以包括带隙基准模块110、分压调节模块120和镜像模块130。
其中,带隙基准模块110可以用于产生具有正温度系数的第一电流,并基于第一电流和第一可调电流得到第二可调电流。
分压调节模块120可以连接于该带隙基准模块110,用于对带隙基准模块110的晶体管发射结电压进行分压处理,以产生具有负温度系数的第一可调电流。
镜像模块130可以连接于该带隙基准模块110,用于复制上述的第二可调电流,并基于复制的该第二可调电流得到可调输出电压。
本申请实施例中,该带隙基准模块110可以是现有的任意一种带隙基准基本电路,因此,该带隙基准模块110可以基于其两个晶体管的发射结电压之差得到具有正温度系数的第一电流,此处的第一电流可以参照上文中描述的流过电阻R1的电流IR1。
分压调节模块120与带隙基准模块110连接,从而可以对该带隙基准模块110的其中一个晶体管的发射结电压进行分压处理,从而产生第一可调电流,此处的分压处理也就是分压调节模块120根据其自身的电阻构成来对发射结电压进行分配,以确定各个电阻所分配到的电压,从而再基于分配到的电压得到第一可调电流,可以理解的,当分压调节模块120的电阻构成发生变化时,则电阻分配到的电压会发生变化,从而第一可调电流会发生变化。由于晶体管的发射结电压与温度变化成反比关系,因此,基于该发射结电压产生的第一可调电流也就具有负温度系数。
带隙基准模块110可以基于其自身产生的正温度系数的第一电流以及该分压调节模块120产生的负温度系数的第一可调电流,得到第二可调电流。
该镜像模块130与带隙基准模块110连接,用于复制该第二可调电流,该第二可调电流流过镜像模块130时,产生的一定的压降便可以作为带隙基准电压源100的输出电压输出,由于第二可调电流是可以调节大小的电流,因此,该输出电压同样可以调节幅值大小,从而实现了带隙基准电压源100的输出电压可调。
本申请实施例提供的带隙基准电压源100,通过分压调节模块120对带隙基准模块110的晶体管发射结电压进行分压处理,以基于分得的电压产生的具有负温度系数的第一可调电流,与带隙基准模块110产生的具有正温度系数的第一电流,来得到第二可调电流,实现电流可调节,镜像模块130再基于第二可调电流产生可调输出电压,实现输出电压可调节,相较于相关技术中通过额外的电压转换电路来转换带隙电压来说,该带隙基准电压源100结构简单,避免了额外增加的电路所引入的误差,提高了输出电压的精确度,确保了带隙基准电压源100的可靠性。
接下来,继续对图3所示的各模块以及在实际应用中可能采用的具体实施方式进行详细阐述。
如图4所示,在本申请一些实施例中,带隙基准模块110可以包括运算放大器1101、电流镜像单元1102、第一晶体管1103以及第二晶体管1104,该第一晶体管1103连接于电流镜像单元1102和运算放大器1101的第一输入端如反相输入端,该第二晶体管1104连接于电流镜像单元1102以及通过第一阻抗单元1105连接运算放大器1101的第二输入端如同相输入端,电流镜像单元1102还连接于运算放大器1101的输出端。
具体的,该电流镜像单元1102可以包括第一电流支路和第二电流支路,其中,第一电流支路分别与第一晶体管1103以及运算放大器1101的第一输入端对应连接,第二电流支路分别与第二晶体管1104以及运算放大器1101的第二输入端对应连接。
分压调节模块120的第一端连接运算放大器1101的第一输入端,分压调节模块120的第二端连接运算放大器1101的第二输入端,分压调节模块120的第三端连接接地端GND。
本申请实施例中,该第二晶体管1104的发射结面积与第一晶体管1103的发射结面积不同,根据运算放大器1101的虚短特性,第一阻抗单元1105两端的压降即为第一晶体管1103和第二晶体管1104的发射结电压之差,因此,根据该发射结电压之差与第一阻抗单元1105的阻抗大小,便可以得到流过第一阻抗单元1105的第一电流。
该分压调节模块120可以对第一晶体管1103的发射结电压进行分压处理,从而基于分得的电压产生第一可调电流。
由于分压调节模块120连接运算放大器1101的第二输入端,第二晶体管1104连接于第二电流支路并通过第一阻抗单元1105连接运算放大器1101的第二输入端,因此,流过第二电流支路的电流即第二可调电流则可以根据第一电流以及第一可调电流进行确定。
如图5所示,在一种具体实现方式中,该运算放大器(OP)1101为现有的任意一种运算放大器,第一阻抗单元1105包括第一电阻R1,电流镜像单元1102的第一电流支路包括第一P型晶体管MP1,第二电流支路包括第二P型晶体管MP2,且该第一P型晶体管MP1和第二P型晶体管MP2的宽长比相同。
具体的,该第一P型晶体管MP1和第二P型晶体管MP2均选用P沟道型金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)即PMOS管。可以理解,在其他的一些应用场景中,电流镜像单元1102的两电流支路也可以包括N沟道型金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor,MOSFET)即NMOS管,具体可以根据实际应用场景进行确定,此处不作限定。
该第一晶体管1103和第二晶体管1104选用PNP型三极管,其中,第一晶体管(PNP1)1103与第二晶体管(PNP2)1104的个数比例为1:n。
请参阅图6,在本申请一些实施例中,分压调节模块120可以包括第一分压单元1201和第二分压单元1202,该第二分压单元1202的第一端连接运算放大器(OP)1101的第一输入端,第二分压单元1202的第二端连接运算放大器(OP)1101的第二输入端,第一分压单元1201的第一端连接于第二分压单元1202,第一分压单元1201的第二端连接接地端GND。
如图7所示,在本申请一些实施例中,该第二分压单元1202可以包括第一电阻电路和第二电阻电路,该第一电阻电路和第二电阻电路串联于运算放大器(OP)1101的第一输入端与第二输入端之间,且第一电阻电路和第二电阻电路之间的连接节点L1连接第一分压单元1201。
可以理解的,该第一电阻电路和第二电阻电路均可以是包括至少一个电阻或阻抗器件的电路结构。
如图8所示,在一种具体实现方式中,第一分压单元1201包括第二电阻R2,第一电阻电路可以包括第一分压电阻R3a,第二电阻电路可以包括第二分压电阻R3b,该第一分压电阻R3a和第二分压电阻R3b串联于运算放大器(OP)1101的第一输入端与第二输入端之间,第一分压电阻R3a和第二分压电阻R3b之间的连接节点LI连接对地的第二电阻R2。
本实施例中,取R3a=R3b=R3,流过第二电阻R2的电流为:
IR2=IR3a+IR3b=2·IR3
R3的电压为:
VR3=VEB(PNP1)-IR2·R2=IR3·R3
其中,IR3a为流过第一分压电阻R3a的电流,IR3b为流过第二分压电阻R3b的电流,VEB(PNP1)为第一晶体管(PNP1)1103的发射结电压。
根据前述两式可以得到,即得到负温度系数的第一可调电流,调节第一分压电阻R3a、第二分压电阻R3b和第二电阻R2便可以调节第一可调电流的大小。
如图9所示,在本申请一些实施例中,镜像模块130可以包括第二阻抗单元1301以及连接于电流镜像单元1102的第二电流支路的输出电流支路;该输出电流支路可以用于复制第二可调电流;第二阻抗单元1301可以连接于输出电流支路,用于基于第二可调电流产生可调输出电压VBG。
在图8的基础上,请参阅图10,作为一种实施方式,第二阻抗单元1301包括对地的第四电阻R4,输出电流支路包括第三P型晶体管MP3,该第三P型晶体管MP3与第二P型晶体管MP2的宽长比相同,根据图10可以知道输出电压VBG的表达式为:
VBG=IR4·R4=(IR1+IR3)·R4
根据上述实施例的说明可以知道:
将前述两式代入输出电压VBG的表达式,则可得到:
由于VEB(PNP1)具有负温度系数,VT具有正温度系数,因此,通过调整VEB(PNP1)和VT的系数相等可以实现基准的一阶温度补偿,同时,通过调整第二电阻R2、第一分压电阻R3a以及第二分压电阻R3b,可以实现输出电压VBG的幅值调节。
在本申请一些实施例中,镜像模块130还可以用于基于预设系数k复制第二可调电流,其中,该预设系数k由镜像模块130的晶体管宽长比与带隙基准模块110的晶体管宽长比之间的比值确定。
也就是说,此场景中,第三P型晶体管MP3与第二P型晶体管MP2的宽长比的比值为k,此时输出电压VBG的表达式则为:
根据输出电压VBG的表达式对其中的参数进行调节同样可以实现零温漂的幅值可调的输出电压。
如图11所示,在本申请一些实施例中,第一分压单元1201的第一端还连接于镜像模块130;镜像模块130可以包括连接于电流镜像单元1102的第二电流支路的输出电流支路;该输出电流支路可以用于复制第二可调电流;第一分压单元1201连接于该输出电流支路,还用于基于第二可调电流产生可调输出电压。
本实施例中,该第一分压单元1201既可以作为分压调节模块120的一部分参与第一P型晶体管PNP1的发射结电压分配,又可以作为输出负载产生输出电压VBG。
同样在图8的基础上,请参阅图12,本申请实施例中,输出电流支路包括第三P型晶体管MP3,且该第三P型晶体管MP3与第二P型晶体管MP2的宽长比的比值为k,则流过第一分压电阻R3a的电流为:
根据L1节点处的基尔霍夫电流定律可以得到:
结合便可以得到输出电压VBG的表达式为:
根据该表达式可以知道,输出电压VBG的幅度调节系数为第二电阻R2与并联,即/>因此,通过设置R3与R2的相对比例可以实现通过R2独立调节输出电压幅值的范围以及灵敏度。
同时,基准的一阶温度补偿同样是通过调整VEB(PNP1)和VT的系数相等进行设置,在第一晶体管(PNP1)1103与第二晶体管(PNP2)1104的个数比例确定的情况下,由预设系数k以及R1和R3的相对值决定。
可以理解的,在一些应用场景中,该预设系数k可以是1、2、3等任意数值,具体可以根据实际情况进行确定,此处不做限定。
请参阅图13,在本申请一些实施例中,带隙基准电压源100还可以包括分别与带隙基准模块110和镜像模块130连接的启动电路140,该启动电路140可以用于在带隙基准模块110处于零工作点时,产生启动电压,以使带隙基准模块110工作,并且在带隙基准模块110工作后关闭。
具体的,请参阅图14,在本申请一些实施例中,启动电路140可以包括连接于带隙基准模块110的启动单元1410以及与该启动单元1410连接的电压产生单元1420,该电压产生单元1420还分别与镜像模块130的输出电流支路以及第二阻抗单元1301连接。
电压产生单元1420可以用于基于第二可调电流产生关断电压;
启动单元1410可以用于在带隙基准模块110处于零工作点时,产生启动电压,以使带隙基准模块110基于该启动电压开始工作,并且在带隙基准模块110工作后,基于关断电压关闭。
本申请实施例中,启动单元1410可以是现有的任意一种启动电路的结构,具体可以根据实际应用场景进行选择。
如图15所示,作为一种实施方式,启动单元1410可以包括反相器1401和第三晶体管1402,其中,反相器1401的输入端连接电压产生单元1420,反相器1401的输出端连接第三晶体管1402的控制端,第三晶体管1402的第一端连接带隙基准模块110,第三晶体管1402的第二端连接接地端GND。
具体的,该第三晶体管1402可以是NMOS管、PMOS管或两者的组合,如图16所示,本实施例中,第三晶体管(MN3)1402选用NMOS管,反相器1401包括一个PMOS管(MP4)和一个NMOS管(MN1),其工作原理为:
当带隙基准模块110处于零工作点时,无输出电压产生,因此,第四节点L4和第二节点L2处均为低电平,经反相器反相后,输出高电平至第三晶体管(MN3)1402的控制端,第三晶体管(MN3)1402响应于高电平导通,将第三节点L3拉低至地电位,以产生启动电压,使得带隙基准模块110工作;当带隙基准模块110稳定工作后,第二可调电流在电压产生单元1420上会产生电压降,此时关断电压即为该电压降与可调输出电压VBG之和,此时第二节点L2处为高电平,经反相器反相后,输出低电平至第三晶体管(MN3)1402的控制端,使得第三晶体管(MN3)1402截止即关闭,以避免影响带隙基准模块110的正常工作。
可以理解的,为了确保带隙基准模块110稳定工作后,启动单元1410能够基于关断电压关闭,连接在第二节点L2和第四节点L4之间的电压产生单元1420可以包括一个或多个串联电阻,以确保第二节点L2处产生的关断电压可以达到触发反相器的高电平,该电压产生单元1420的串联电阻的数量以及串联电阻的阻值可以根据实际应用场景进行确定,具体此处不作限定。
如图17所示,图17是本申请实施例中提供的带隙基准电压源的一种电路结构示意图,该带隙基准电压源复用第二电阻R2,即该第二电阻R2既作为分压调节模块120的一部分参与分压处理,又作为输出负载产生输出电压VBG,且第二电阻R2还串联有第四电阻R4,以确保带隙基准模块110稳定工作时,第二可调电流在第二电阻R2和第四电阻R4上产生的电压降能够达到触发反相器的高电平。
请参阅图18,图18是本申请实施例中提供的带隙基准电压源的另一种电路结构示意图,在本申请一些实施例中,该带隙基准电压源除复用第二电阻R2外,第二晶体管(PNP2)1104的基极还连接有基极电阻R1b,本实施例中,该第二晶体管(PNP2)1104的发射极电阻R1e和基极电阻R1b满足以下等效关系:
其中,β为晶体三极管的电流增益;首先,设置k=1,假设基极电阻R1b取值为0,此时输出电压VBG可以等效表示为:
其中,PNP型三极管的发射结电压可以表示为:
上式中,M和N为系数,VBE为晶体管的发射结电压,K为玻尔兹曼常数,T为绝对温度,Tr为参考温度,q为电子的电荷量,VG(T)为绝对温度T下硅的带隙电压,VG(Tr)为参考温度Tr下硅的带隙电压,VBE(T)为绝对温度T下的晶体管发射结电压,VBE(Tr)为参考温度Tr下的晶体管发射结电压,η为硅中电子迁移率随温度变化的指数项系数。
由此可以看出发射结电压VBE具有负的一次温度系数以及负的二次温度系数,又由于VT具有正的一次温度系数和几乎可以忽略的二次温度系数,因此,当基极电阻R1b取值为0时,输出电压VBG表现出负的二次温度系数,其温度曲线呈开口向下的抛物线。
其次,假设发射极电阻R1e取值为0,将基极电阻R1b等效至第二晶体管(PNP2)1104的发射极,此时输出电压VBG可以等效表示为:
其中晶体三极管的电流增益β还可以表示为:
将视为系数项,则根据/>其中ΔEg为硅带隙缩减因子,可以知道:电流增益β具有接近指数函数的正温度系数,即指数型正温度系数。
因此,当发射极电阻R1e取值为0时,输出电压VBG等效表达式中的二次温度项即可以覆盖输出电压VBG所表现出的负的二次温度系数,使得输出电压VBG整体表现出正的二次温度系数,此时输出电压的温度曲线则呈现为开口向上的抛物线。同理,过补偿时的温度曲线也类似,如基极电阻R1b和发射极电阻R1e的阻值比例关系为R1b:R1e=3:2时,则输出电压的温度曲线呈开口向上的抛物线。
基于此可以知道,在发射极电阻R1e一定的情况下,加入基极电阻R1b并逐渐增大基极电阻R1b的阻值向输出电压VBG的表达式中引入β·VT的二次正温度系数时,输出电压VBG的温度曲线将会从开口向下的抛物线向开口向上的抛物线过渡,在这个过渡过程中,会存在一段区间,使得开口方向相反的两抛物线温度曲线相互补偿,达到二阶曲率补偿的效果,从而实现随温度变化小的输出电压VBG的输出。
因此,本实施例中,通过调节发射极电阻R1e与基极电阻R1b之间的比例关系,便可以调节发射极与基极的电流,从而可以利用晶体管电流增益β的正温度系数对具有负温度系数的基准电流进行高阶曲率补偿,从而使得带隙基准电压源的输出电压具有良好的温度特性。
下面对图18所示的电路进行工作原理分析:
令k=2,则流过第四电阻R4的电流为:
若令R3a=R3b,则从而得到:
在最佳补偿点时,-2*IR3b的温度系数正比于VBE,IR1b的温度系数正比于VT,β具有接近指数函数的正温度系数。
由此可以得到,该带隙基准电压源对电流进行一阶补偿和二阶补偿,使得流过第二电阻R2的电流与温度无关,且由于二阶补偿仅涉及到基极电阻R1b和发射极电阻R1e,因此,补偿效果相对于阻抗敏感度可控。
如图19中位于上方的曲线所示,当基极电阻R1b取值为0时,输出电压VBG表现出负的二次温度系数,此时输出电压的温度曲线呈开口向下的抛物线。而当发射极电阻R1e取值为0时,利用电流增益β进行温度补偿,能够使输出电压VBG整体表现出正的二次温度系数,此时输出电压的温度曲线则如图19中位于下方的曲线所示,呈现为开口向上的抛物线。
如图19中位于中间的曲线所示,则为通过调节基极电阻R1b和发射极电阻R1e的阻值比例关系进行曲率补偿后的温度曲线,可见曲率补偿后的结果明显优化,在-55℃~150℃区间输出电压变化0.251mV,约1.224ppm/℃,相较于相关技术中电压变化2~3mV来说,温度特性提高了约10倍。
在上述实施例的基础上,本申请实施例还提供一种芯片,该芯片可以包括如图3至图17任一实施例中的带隙基准电压源。该芯片可以是集成电路(Integrated Circuit,IC),或称微电路(microcircuit)、微芯片(microchip)、晶片/芯片(chip),该芯片可以是但不限于是系统级芯片(System on Chip,SOC)、系统级封装(System In Package,SIP)芯片。
该芯片因设有上述实施例的带隙基准电压源,从而具有上述任一实施例中带隙基准电压源具有的全部有益效果,此处不再赘述。
本申请实施例还提供一种电子设备,该电子设备可以包括设备主体以及设于设备主体内的如上述的芯片或带隙基准电压源。该电子设备可以是但不限于是体重秤、体脂秤、营养秤、红外电子体温计、脉搏血氧仪、人体成分分析仪、移动电源、无线充电器、快充充电器、车载充电器、适配器、显示器、通用串行总线(Universal Serial Bus,USB)扩展坞、触控笔、真无线智能(True Wireless Stereo,TWS)耳机、汽车中控屛、汽车、智能穿戴设备、移动终端、智能家居设备。
其中,智能穿戴设备包括但不限于智能手表、智能手环、颈椎按摩仪。移动终端包括但不限于智能手机、笔记本电脑、平板电脑、销售点终端(point of sales terminal,POS)。智能家居设备包括但不限于智能插座、智能电饭煲、智能扫地机、智能灯。
该电子设备因设有上述实施例的带隙基准电压源,从而具有上述任一实施例中带隙基准电压源具有的全部有益效果,此处不再赘述。
以上,仅是本申请的较佳实施例而已,并非对本申请作任何形式上的限制,虽然本申请已以较佳实施例揭示如上,然而并非用以限定本申请,任何本领域技术人员,在不脱离本申请技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本申请技术方案内容,依据本申请的技术实质对以上实施例所作的任何简介修改、等同变化与修饰,均仍属于本申请技术方案的范围内。
Claims (12)
1.一种带隙基准电压源,其特征在于,包括带隙基准模块、分压调节模块和镜像模块;
所述带隙基准模块,用于产生具有正温度系数的第一电流,并基于所述第一电流和第一可调电流得到第二可调电流;
所述分压调节模块,连接于所述带隙基准模块,用于对所述带隙基准模块的晶体管发射结电压进行分压处理,以产生具有负温度系数的所述第一可调电流;
所述镜像模块,连接于所述带隙基准模块,用于复制所述第二可调电流,并基于复制的所述第二可调电流得到可调输出电压。
2.根据权利要求1所述的带隙基准电压源,其特征在于,所述带隙基准模块包括运算放大器、电流镜像单元、第一晶体管以及第二晶体管,所述第一晶体管连接于所述电流镜像单元和所述运算放大器的第一输入端,所述第二晶体管连接于所述电流镜像单元以及通过第一阻抗单元连接所述运算放大器的第二输入端,所述电流镜像单元还连接于所述运算放大器的输出端;
所述分压调节模块的第一端连接所述运算放大器的第一输入端,所述分压调节模块的第二端连接所述运算放大器的第二输入端,所述分压调节模块的第三端连接接地端。
3.根据权利要求2所述的带隙基准电压源,其特征在于,所述分压调节模块包括第一分压单元和第二分压单元,所述第二分压单元的第一端连接所述运算放大器的第一输入端,所述第二分压单元的第二端连接所述运算放大器的第二输入端,所述第一分压单元的第一端连接于所述第二分压单元,所述第一分压单元的第二端连接所述接地端。
4.根据权利要求3所述的带隙基准电压源,其特征在于,所述第二分压单元包括第一电阻电路和第二电阻电路,所述第一电阻电路和所述第二电阻电路串联于所述运算放大器的第一输入端与第二输入端之间,所述第一电阻电路和所述第二电阻电路之间的连接节点连接所述第一分压单元。
5.根据权利要求2所述的带隙基准电压源,其特征在于,所述镜像模块包括第二阻抗单元以及连接于所述电流镜像单元的输出电流支路;
所述输出电流支路,用于复制所述第二可调电流;
所述第二阻抗单元,连接于所述输出电流支路,用于基于所述第二可调电流产生所述可调输出电压。
6.根据权利要求3所述的带隙基准电压源,其特征在于,所述第一分压单元的第一端还连接于所述镜像模块;所述镜像模块包括连接于所述电流镜像单元的输出电流支路;
所述输出电流支路,用于复制所述第二可调电流;
所述第一分压单元,连接于所述输出电流支路,还用于基于所述第二可调电流产生所述可调输出电压。
7.根据权利要求1所述的带隙基准电压源,其特征在于,所述带隙基准电压源还包括分别与所述带隙基准模块和所述镜像模块连接的启动电路,所述启动电路用于在所述带隙基准模块处于零工作点时,产生启动电压,以使所述带隙基准模块工作,并且在所述带隙基准模块工作后关闭。
8.根据权利要求7所述的带隙基准电压源,其特征在于,所述启动电路包括连接于所述带隙基准模块的启动单元以及与所述启动单元连接的电压产生单元,所述电压产生单元还与所述镜像模块连接;
所述电压产生单元,用于基于所述第二可调电流产生关断电压;
所述启动单元,用于在所述带隙基准模块处于零工作点时,产生所述启动电压,以使所述带隙基准模块工作,并且在所述带隙基准模块工作后,基于所述关断电压关闭。
9.根据权利要求8所述的带隙基准电压源,其特征在于,所述启动单元包括反相器和第三晶体管,所述反相器的输入端连接所述电压产生单元,所述反相器的输出端连接所述第三晶体管的控制端,所述第三晶体管的第一端连接所述带隙基准模块,所述第三晶体管的第二端连接接地端。
10.根据权利要求1所述的带隙基准电压源,其特征在于,所述镜像模块还用于基于预设系数复制所述第二可调电流,其中,所述预设系数由所述镜像模块的晶体管宽长比与所述带隙基准模块的晶体管宽长比之间的比值确定。
11.一种芯片,其特征在于,包括权利要求1-10任一项所述的带隙基准电压源。
12.一种电子设备,其特征在于,包括设备主体以及设于所述设备主体的如权利要求11所述的芯片或如权利要求1-10任一项所述的带隙基准电压源。
Publications (1)
Publication Number | Publication Date |
---|---|
CN118113103A true CN118113103A (zh) | 2024-05-31 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7636010B2 (en) | Process independent curvature compensation scheme for bandgap reference | |
CN107045370B (zh) | 一种具有高阶温度补偿的带隙基准电压源电路 | |
US8120415B2 (en) | Circuit for generating a temperature-compensated voltage reference, in particular for applications with supply voltages lower than 1V | |
JP3322685B2 (ja) | 定電圧回路および定電流回路 | |
US7710096B2 (en) | Reference circuit | |
US20080018319A1 (en) | Low supply voltage band-gap reference circuit and negative temperature coefficient current generation unit thereof and method for supplying band-gap reference current | |
CN104298293B (zh) | 一种带曲率补偿的带隙基准电压源 | |
TW201413416A (zh) | 具備電壓產生電路之半導體裝置 | |
US20120043955A1 (en) | Bandgap Reference Circuit and Bandgap Reference Current Source | |
JP7224438B2 (ja) | 温度センサ装置、光センサ装置、これらの装置を含むモバイルコンピューティングデバイス、及び、これらの装置の使用法 | |
CN108334144B (zh) | 一种高性能基准电压源及其实现方法 | |
CN102788647A (zh) | 温度感测装置 | |
CN115357086B (zh) | 带隙基准电路及其操作方法、电子装置 | |
CN103365330A (zh) | 参考电压/电流产生装置 | |
CN110011642A (zh) | 振荡电路、微型计算机及电子设备 | |
US20130265083A1 (en) | Voltage and current reference generator | |
CN118113103A (zh) | 带隙基准电压源、芯片及电子设备 | |
US20140152290A1 (en) | Reference voltage circuit | |
CN110673687A (zh) | 一种基准电压产生装置 | |
CN118113102A (zh) | 带隙基准电压源、芯片及电子设备 | |
CN102183990A (zh) | 参考电学量发生电路 | |
JP4314669B2 (ja) | バンドギャップリファレンス回路 | |
KR100318448B1 (ko) | 반도체소자의기준전압발생회로 | |
CN219802309U (zh) | 电压缓冲器、模数转换器、芯片及电子设备 | |
CN112000168A (zh) | 电流源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication |