CN118104248A - 摄像元件及摄像装置 - Google Patents

Abstract

摄像元件具备：第1半导体基板，其具有沿行方向排列配置的多个像素；以及第2半导体基板，其具有向所述多个像素中的第1像素供给电流的第1负载电流源、向所述多个像素中的第2像素供给电流的第2负载电流源、控制所述第1负载电流源向所述第1像素的电流供给的第1像素控制部、和控制所述第2负载电流源向所述第2像素的电流供给的第2像素控制部。

Description

摄像元件及摄像装置

参照引用

本申请主张2021年(日本令和3年)8月25日提交的日本申请特愿2021-137559的优先权，并通过参照其内容而将其并入本申请。

技术领域

本发明涉及摄像元件及摄像装置。

背景技术

已知一种多个像素在行方向及列方向上二维配置的摄像元件(例如专利文献1)。一直以来摄像元件的耗电量增大成为问题。

现有技术文献

专利文献

专利文献1：日本特开2013-162148号公报

发明内容

第1公开技术的摄像元件具备：第1半导体基板，其具有沿行方向排列配置的多个像素；以及第2半导体基板，其具有向所述多个像素中的第1像素供给电流的第1负载电流源、向所述多个像素中的第2像素供给电流的第2负载电流源、控制所述第1负载电流源向所述第1像素的电流供给的第1像素控制部、和控制所述第2负载电流源向所述第2像素的电流供给的第2像素控制部。第2公开技术的摄像元件具备：第1半导体基板，其具有包含至少一个像素的多个像素块；和第2半导体基板，其具有针对每个所述像素块配置的控制块，所述控制块具有控制负载电流源的像素控制部，所述负载电流源向所述多个像素块中的对应的像素块所包含的所述像素供给电流。

第3公开技术的摄像装置具备第1公开技术或第2公开技术的摄像元件。

附图说明

图1是表示摄像元件的一例的分解立体图。

图2是表示像素部的具体结构的一例的说明图。

图3是表示像素的电路结构的一例的电路图。

图4是表示控制电路部的具体结构的一例的说明图。

图5是表示控制块的内部结构的一例的说明图。

图6是表示摄像元件中的第1半导体基板与第2半导体基板的信号的传输例的说明图。

图7是表示本实施方式的摄像元件的X-Z方向截面的一例的说明图。

图8是表示摄像元件的摄像动作例1的时间图。

图9是表示摄像元件的摄像动作例2的时间图。

图10是表示比较例的摄像元件的摄像动作的时间图。

图11是表示摄像元件拍摄的被摄体的一例的说明图。

图12是表示图11所示的区域1～5各自的曝光时间的时间图。

图13是表示多个控制块的布局例的平面图。

图14是表示像素的电路结构的其他例的电路图。

图15是表示摄像元件的摄像动作例3的时间图。

图16是表示摄像元件的其他例的分解立体图。

图17是表示控制电路部的具体结构的其他例的说明图。

图18是表示摄像元件中的第1半导体基板及第2半导体基板的连接关系的说明图。

图19是表示摄像元件中的第1半导体基板与第2半导体基板的信号的传输例的说明图。

图20是表示ADC部与像素块的连接关系的说明图。

图21是表示摄像元件的像素块内的摄像动作的时间图。

图22是表示每个像素块的曝光定时(timing)的一例的说明图。

图23是表示自主曝光控制方式1的结构例的框图。

图24是表示自主曝光控制方式2的结构例的框图。

图25是表示自主曝光控制方式3的结构例的框图。

图26是表示控制块内部的电路结构例的说明图。

图27是表示以控制块为单位的电路动作停止例1的说明图。

图28是表示以控制块为单位的电路动作停止例2的说明图。

图29是表示以控制块为单位的电路动作停止例3的说明图。

图30是NAND电路的真值表。

图31是表示实施例的摄像装置的结构例的框图。

具体实施方式

以下，通过发明的实施方式来说明本发明，但以下的实施方式并不限定权利要求书所涉及的发明。另外，在实施方式中说明的特征的组合未必全都是发明的解决手段所必须的。

在本说明书中，X轴与Y轴相互正交，Z轴与XY平面正交。XYZ轴构成右手系。有时将与Z轴平行的方向称为摄像元件100的层叠方向。在本说明书中，术语“上”及“下”并不限定于重力方向上的上下方向。这些术语不过是指Z轴方向上的相对方向。需要说明的是，在本说明书中，虽然以X轴方向上的排列为“行”、以Y轴方向上的排列为“列”来进行说明，但行列方向并不限定于此。

＜摄像元件的结构＞

首先，使用图1～图22对摄像元件的结构进行说明。摄像元件的构造既可以是背面照射型也可以是表面照射型。

图1是表示摄像元件100A的一例的分解立体图。摄像元件100A拍摄被摄体。摄像元件100A生成所拍摄的被摄体的图像数据。摄像元件100A具备第1半导体基板110、第2半导体基板120及第3半导体基板130。如图1所示，第1半导体基板110层叠于第2半导体基板120，第2半导体基板120层叠于第3半导体基板130。

第1半导体基板110具有像素部101。像素部101输出基于所入射的光得到的像素信号。

第2半导体基板120具有控制电路部102及周边电路部121。

控制电路部102输入从第1半导体基板110输出的像素信号。控制电路部102处理所输入的像素信号。控制电路部102在第2半导体基板120中配置于与像素部101相对的位置。例如，控制电路部102配置为在第1半导体基板110与第2半导体基板120层叠的方向上与像素部101重叠。控制电路部102也可以将用于控制像素部101的驱动的控制信号向像素部101输出。

周边电路部121对控制电路部102的驱动进行控制。周边电路部121在第2半导体基板120中配置于控制电路部102的周边。具体而言，周边电路部121在第2半导体基板120中配置在如下区域，该区域配置在控制电路部102所配置的区域的外侧。另外，周边电路部121也可以与第1半导体基板110电连接，并控制像素部101的驱动。周边电路部121沿着第2半导体基板120的两条边配置，但是周边电路部121的配置方法并不限于本例。

第3半导体基板130具有数据处理部103。数据处理部103使用从第2半导体基板120输出的数字数据来进行加法处理、间隔剔除处理、其他图像处理。

图2是表示像素部101的具体结构的一例的说明图。像素部101具有多个像素块200。多个像素块200在像素部101中沿行方向及列方向排列配置。具体而言，多个像素块200具有在像素部101中沿行方向及列方向排列的M×N个(M、N为自然数)像素块200。虽然图示了M与N相等的情况，但是M与N也可以不同。

像素块200具有多个像素201。多个像素201在像素块200中沿行方向及列方向排列配置。像素块200具有沿行方向及列方向排列的m×n个(m、n为自然数)像素201。例如，像素块200具有沿行方向及列方向排列的16×16个像素201。与像素块200对应的像素201的个数并不限定于此。虽然图示了m与n相等的情况，但是m与n也可以不同。

像素块200具有在行方向上与共同的控制线(例如后述的传输控制线311、排出控制线312)连接的多个像素201。例如，像素块200的各个像素201与上述共同的控制线连接，以被设定为相同的曝光时间。具体而言，例如，由上述共同的控制线将沿行方向排列的n个像素201中的每一个连接。

另一方面，也可以是，在不同的像素块200之间，一个像素块200被设定为与另一个像素块200不同的曝光时间。例如，在一个像素块200和另一个像素块200沿行方向排列配置的情况下，一个像素块200具有的多个像素201和另一个像素块200具有的多个像素201由不同的控制线连接。一个像素块200具有的第m行的多个像素201由与连接另一个像素块200的第m行的多个像素201的共同的控制线不同的控制线共同连接。另外，在一个像素块200和另一个像素块200沿列方向排列配置的情况下，一个像素块200具有的多个像素201和另一个像素块200具有的多个像素201由不同的控制线连接。一个像素块200具有的第m行的多个像素201由与连接另一个像素块200的第m行的多个像素201的共同的控制线不同的控制线共同连接。

另外，例如，在一个像素块200和另一个像素块200沿行方向排列配置的情况下，一个像素块200具有的多个像素201和另一个像素块200具有的多个像素201由不同的信号线202连接。一个像素块200的第n列的多个像素201由与连接另一个像素块200的第n列的多个像素201的共同的信号线202不同的信号线202共同连接。另外，在一个像素块200和另一个像素块200沿列方向排列配置的情况下，一个像素块200具有的多个像素201和另一个像素块200具有的多个像素201由不同的信号线202连接。一个像素块200具有的第n列的多个像素201由与连接另一个像素块200的第n列的多个像素201的共同的信号线202不同的信号线202共同连接。

像素块200与后述的控制块400A、400B(参照图4及图17)对应配置。即，相对于一个控制块400A、400B配置一个像素块200。

另外，也可以相对于一个控制块400A、400B配置多个像素块200。即使在相对于一个控制块400A、400B配置多个像素块200的情况下，各个像素块200也可以被设定为不同的曝光时间。在相对于一个控制块配置沿列方向排列的两个像素块200的情况下，控制块400A、400B控制2m×n个像素201。具体而言，例如，控制块400A、400B控制32×16个像素201。与控制块400A、400B对应的像素201的个数并不限定于此。

图3是表示像素201的电路结构的一例的电路图。像素201具备光电转换部300和读出部310。读出部310具有传输部301、排出部302、FD(floating diffusion：浮动扩散部)303、复位部304、和像素输出部305，并将基于由光电转换部300转换得到的电荷而得到的像素信号读出到信号线202。像素输出部305具有放大部351及选择部352。将传输部301、排出部302、FD303、复位部304、放大部351及选择部352称为读出部310。将读出部310设为N沟道型FET进行说明，但晶体管的种类并不限于此。

光电转换部300具有将光转换成电荷的光电转换功能。光电转换部300蓄积光电转换得到的电荷。光电转换部300例如由光电二极管构成。

传输部301将光电转换部300的电荷传输至FD303。传输部301控制光电转换部300与FD303之间的电连接。传输部301例如由晶体管构成。另外，传输部301也可以是至少具有栅极端子、并构成以光电转换部300的一部分为源极端子、以FD303的一部分为漏极端子的晶体管的一部分的元件。传输部301的栅极端子与用于输入传输控制信号的传输控制线311连接。关于传输控制线311见后述。

排出部302将蓄积在光电转换部300中的电荷排出到被供给电源电压VDD的电源布线。排出部302控制光电转换部300与电源布线之间的连接。排出部302例如由晶体管构成。另外，排出部302也可以是至少具有栅极端子、并构成以光电转换部300的一部分为源极端子、以与电源布线连接的扩散区域的一部分为漏极端子的晶体管的一部分的元件。排出部302的栅极端子与用于输入排出控制信号的排出控制线312连接。需要说明的是，虽然说明了排出部302将光电转换部300的电荷排出到被供给电源电压VDD的电源布线，但是也可以排出到被供给与电源电压VDD不同的电源电压的电源布线。

FD303由传输部301从光电转换部300进行传输。FD303蓄积从光电转换部300传输的电荷。

复位部304将蓄积在FD303中的电荷排出到被供给电源电压VDD的电源布线。复位部304将FD303的电位复位至作为基准电位的电源电压VDD。复位部304控制FD303与电源布线之间的电连接。复位部304例如由晶体管构成。另外，复位部304也可以是至少具有栅极端子、并构成以FD303的一部分为源极端子、以与电源布线连接的扩散区域的一部分为漏极端子的晶体管的一部分的元件。复位部304的栅极端子与用于输入复位控制信号的复位控制线313连接。关于复位控制线313见后述。

像素输出部305将基于FD303的电位而得到的像素信号输出到信号线202。像素输出部305具有放大部351及选择部352。放大部351由晶体管构成。放大部351的栅极端子与FD303连接，漏极端子与被供给电源电压VDD的电源布线连接，源极端子与选择部352的漏极端子连接。

选择部352控制像素201与信号线202之间的电连接。当通过选择部352使像素201与信号线202电连接时，从像素201向信号线202输出像素信号。选择部352由晶体管构成。另外，选择部352也可以是至少具有栅极端子、并构成以放大部351的一部分为源极端子、以与信号线202连接的扩散区域的一部分为漏极端子的晶体管的一部分的元件。选择部352的栅极端子与用于输入选择控制信号的遍及多个像素块200的选择控制线314连接。选择部352的源极端子与负载电流源306连接。

负载电流源306与信号线202连接，并供给用于从像素201读出像素信号的电流。由此，能够使放大部351的动作稳定。另外，负载电流源306与信号线202连接。负载电流源306既可以设于第1半导体基板110，也可以设于第2半导体基板120。

另外，也可以将FD303、像素输出部305与其他像素201共用。例如，也可以在沿行方向或列方向排列配置的多个像素201中共用FD303、像素输出部305。另外，像素201也可以由多个光电转换部300、传输部301构成。

图4是表示控制电路部102的具体结构的一例的说明图。控制电路部102具有多个控制块400A。多个控制块400A在控制电路部102中沿行方向及列方向排列配置。具体而言，控制电路部102具有M×N个控制块400A。在相对于一个控制块400A配置一个像素块200的情况下，控制电路部102在像素块200的正下方具有控制块400A。一个像素块200与一个控制块400A为大致相同的形状及相同的尺寸。另外，在相对于一个控制块400A配置沿列方向排列的多个像素块200的情况下，控制电路部102在沿列方向排列配置的多个像素块200的正下方具有一个控制块400A。

控制块400A与像素块200对应设置。作为控制块与像素块的对应关系的一例，例如，控制块400A在第1半导体基板110与第2半导体基板120层叠的方向(层叠方向)上位于像素块200的正下方。另外，控制块400A通过信号线202、传输控制线311及排出控制线312与像素块200电连接。具体而言，在层叠方向上位于像素块200正下方的控制块400A通过像传输控制线311、排出控制线312那样的局部控制线而与在层叠方向上位于正上方的像素块200(以下称为对应像素块200)电连接。另外，控制块400A经由信号线202输入从对应像素块200的像素201输出的像素信号。

控制块400A控制对应像素块200的驱动。例如，控制块400A控制对应像素块200所包含的像素201的曝光时间。另外，控制块400A具有对所输入的信号进行处理的信号处理部402，并对从对应像素块200所包含的像素201输出的像素信号进行处理。例如，控制块400A将从对应像素块200所包含的像素201输出的模拟的像素信号转换成数字信号。

控制块400A具有像素控制部401和信号处理部402。像素控制部401具有自主曝光处理部411、曝光控制部412、和像素驱动部413，控制像素部101的像素201。信号处理部402具有信号输入部421、信号转换部422、和信号输出部423，将来自像素部101的模拟的像素信号转换成数字信号并传输至像素控制部401及数据处理部103。

自主曝光处理部411是基于由信号处理部402转换成数字信号的像素信号来计算对应像素块200所包含的像素201的曝光时间的电路。关于自主曝光处理部411的详细情况见后述。

曝光控制部412是基于由自主曝光处理部411计算出的曝光时间来控制对应像素块200所包含的像素201的曝光的电路。具体而言，曝光控制部412生成用于控制对应像素块200所包含的像素201的曝光时间(光电转换部300的电荷蓄积时间)的控制信号。例如，曝光控制部412调整对应像素块200所包含的像素201的曝光的开始定时或结束定时，以控制每个像素块200的曝光时间。曝光控制部412在控制块400A中沿行方向延伸设置。

像素驱动部413将由曝光控制部412生成的控制信号输出到对应像素块200所包含的像素201。像素驱动部413是使对应的像素块200所包含的像素201驱动的驱动电路。像素驱动部413驱动从对应的像素块200所包含的像素201中选择的像素行的像素201。像素驱动部413沿列方向延伸设置。由此，像素驱动部413配置在与沿列方向配置的m个像素201对应的位置。由于像素驱动部413沿列方向延伸、且自主曝光处理部411及曝光控制部412沿行方向延伸，所以自主曝光处理部411、曝光控制部412及像素驱动部413在控制块400A中配置成L字形。

信号输入部421输入从对应的像素块200所包含的像素201输出的像素信号。信号输入部421将所输入的像素信号输出到信号转换部422。信号输入部421也可以针对在对应像素块200中沿行方向配置的n个像素201中的每一个设置。信号输入部421也可以具有对从第1半导体基板110输出的像素信号进行去噪处理等信号处理的处理电路。另外，信号输入部421也可以具有电压调整电路，该电压调整电路进行调整，以使与对应的像素块200所包含的像素201连接的信号线202的电压不会成为规定值以下。负载电流源306在配置于第2半导体基板的情况下，也可以配置于对应的控制块400A所包含的信号输入部421。

信号转换部422将从信号输入部421输出的像素信号转换成数字信号。信号转换部422将从在对应像素块200中沿列方向排列的m个像素201分别输出的像素信号依次转换成数字信号。信号转换部422将从在对应的像素块200中沿行方向排列成n列的像素201输出的像素信号并列地转换成数字信号。

信号输出部423存储由信号转换部422转换成数字信号的像素信号。信号输出部423也可以具有用于存储数字信号的闩锁电路。信号输出部423在列方向上配置于信号转换部422与自主曝光处理部411之间。信号输出部423将转换成数字信号的像素信号输出到控制电路部102的外部。信号输出部423在控制块400A中沿行方向延伸设置。信号输出部423在列方向上配置于信号转换部422与自主曝光处理部411之间。

图5是表示控制块400A的内部结构的一例的说明图。信号转换部422具备n个比较器501和n个存储部502。曝光控制部412具备像素块控制部503及电平移位(level shift)部504。一个比较器501和与该比较器501连接的存储部502的组合成为一个ADC(Analog-to-Digital Converter：模数转换器)500。

比较器501在控制块400A中沿列方向延伸设置。n个比较器501沿行方向排列配置。比较器501针对在对应的像素块200中沿列方向排列的m个像素201中的每一个配置。比较器501将在对应像素块200中沿列方向排列的m个像素201的像素信号依次读出，并转换成数字信号。

存储部502存储使用比较器501转换成数字信号的像素信号。存储部502在信号转换部422中与比较器501相比设于Y轴方向的负侧。例如，存储部502具有闩锁电路。存储部502也可以具有由SRAM等构成的存储器。

像素块控制部503控制对应的像素块200所包含的像素201具有的传输部301及排出部302的动作。具体而言，像素块控制部503输出用于控制对应像素块200所包含的像素201具有的传输部301的传输控制信号和用于控制对应像素块200所包含的像素201具有的排出部302的排出控制信号像素块控制部503在控制块400A中沿行方向延伸设置。像素块控制部503在列方向上配置于电平移位部504与自主曝光处理部411之间。

电平移位部504对从像素块控制部503输出的控制信号的电压电平进行调整。具体而言，电平移位部504将从像素块控制部503输出的传输控制信号的电压电平升压。另外，电平移位部504将从像素块控制部503输出的排出控制信号的电压电平升压。

传输部301经由传输控制线311输入由像素块控制部503升压后的传输控制信号排出部302经由排出控制线312输入由像素块控制部503升压后的排出控制信号

这样，像素块控制部503以成为在像素201具有的读出部310的传输部301及排出部302中使用的电压电平的方式将传输控制信号及排出控制信号升压。电平移位部504在控制块400A中沿行方向延伸设置。

电平移位部504与像素块控制部503相比设于控制块400A的外周侧。电平移位部504的X轴方向正侧的端部和Y轴方向负侧的端部位于控制块400A的最外侧。电平移位部504的X轴方向负侧的端部与像素驱动部413相接。

电平移位部504及像素驱动部413处理电平移位后的信号。另一方面，自主曝光处理部411、像素块控制部503、电平移位部504及像素驱动部413处理从第1半导体基板110输出的像素信号。

在此，控制块400A的各结构形成在设于第2半导体基板120上的阱区。阱区根据要处理的信号的电压电平而分离设置。阱区根据所使用的电源是数字用电源还是模拟用电源而分离。另外，即使在使用相同的模拟电源的情况下，信号转换部422有时也会从噪声的角度出发而与其他使用模拟电源的区域分离。阱区的分离需要与制造工艺规则相应的间隔的阱分离区域。

控制块400A将用于形成电平移位部504及像素驱动部413的阱区与其他阱区分离。例如，电平移位部504及像素驱动部413通过设为L字形而能够共用电平移位部504及像素驱动部413的阱区。通过阱区的共用能够省略阱分离区域，因此布局效率提高。

L字形的像素控制部401构成控制块400A的外周的一部分。由此，能够与在行方向及列方向上相邻的其他控制块400A也共用阱区。

图6是表示摄像元件100A中的第1半导体基板110与第2半导体基板120的信号的传输例的说明图。全局驱动部600设于夹着控制电路部102的两端配置的周边电路部121。

传输控制线311a及排出控制线312a分别与像素块200a所包含的像素201连接。传输控制线311a与像素块200a所包含的像素201具有的传输部301的栅极端子连接，排出控制线312a与像素块200a所包含的像素201具有的排出部302的栅极端子连接。传输控制线311a将从控制块400Aa输出的传输控制信号供给至像素块200a所包含的像素201具有的传输部301。排出控制线312a将从控制块400Aa输出的排出控制信号供给至像素块200a所包含的像素201具有的排出部302。

同样地，传输控制线311b及排出控制线312b分别与像素块200b所包含的像素201连接。传输控制线311b与像素块200b所包含的像素201具有的传输部301的栅极端子连接，排出控制线312b与像素块200b所包含的像素201具有的排出部302的栅极端子连接。传输控制线311b将从控制块400Ab输出的传输控制信号供给至像素块200b所包含的像素201具有的传输部301。排出控制线312b将从控制块400Ab输出的排出控制信号供给至像素块200b所包含的像素201具有的排出部302。

在不区分传输控制线311a、311b的情况下，称为传输控制线311。在不区分排出控制线312a、排出控制线312b的情况下，称为排出控制线312。

传输控制线311及排出控制线312是与像素块200的第1像素连接的局部控制线的一例。需要说明的是，传输控制线311及排出控制线312相对于在像素块200中沿行方向排列的n个像素201共同连接。

全局驱动部600输出复位控制信号选择控制信号及传输选择控制信号全局驱动部600与向各个像素块200输出控制信号的复位控制线313、选择控制线314及传输选择控制线603连接。

全局驱动部600经由复位控制线313及选择控制线314向多个像素块200供给复位控制信号及选择控制信号全局驱动部600经由传输选择控制线603向多个控制块400A供给传输选择控制信号

传输选择控制信号为了控制每个像素块200的曝光时间而被从全局驱动部600供给至控制块400A。被供给了传输选择控制信号的控制块400A将传输选择控制信号输出到对应的像素块200。控制块400A确定是否将传输选择控制信号作为传输控制信号或排出控制信号输入至像素201。由此，可以跳过(skip)传输控制信号或排出控制信号向像素201的输入。

例如，在传输控制信号确定曝光的结束时刻的情况下，控制块400A通过使传输控制信号跳过来延长曝光时间。另外，在传输控制信号确定曝光的开始时刻的情况下，控制块400A能够通过使传输控制信号跳过来缩短曝光时间。这样，通过传输选择控制信号能够调整像素块200的曝光时间。在排出控制信号确定曝光的开始时刻或结束时刻的情况下也是同样的。

复位控制线313、选择控制线314及传输选择控制线603相对于多个像素块200共同设置。复位控制线313、选择控制线314及传输选择控制线603以在行方向上横贯第1半导体基板110的方式布线。复位控制线313、选择控制线314及传输选择控制线603也可以以在列方向上横贯第1半导体基板110的方式布线。

例如，复位控制线313与像素块200内的像素201的复位部304的栅极端子连接，并供给复位控制信号选择控制线314与像素块200内的像素201的选择部352的栅极端子连接，并供给选择控制信号传输选择控制线603与多个控制块400A分别连接，并向像素控制部401供给传输选择控制信号

需要说明的是，全局驱动部600从第2半导体基板120经由第1半导体基板110将传输选择控制信号输出到控制块400A，但也可以不经由第1半导体基板110而向控制块400A输出传输选择控制信号在该情况下，传输选择控制线603设于第2半导体基板120。

接合部610设于第1半导体基板110及第2半导体基板120相互接合的接合面。接合部610在第1半导体基板110与第2半导体基板120之间使传输控制线311、排出控制线312、传输选择控制线603对位。接合部610分别由一对导电性的接合焊盘构成，通过第1半导体基板110及第2半导体基板120的加压处理等而接合并电连接。

摄像元件100A通过利用像传输控制线311及排出控制线312那样的局部控制线来使传输部301及排出部302中的至少一个的定时发生变化，从而针对每个像素块200控制曝光时间。摄像元件100A通过将像传输控制线311及排出控制线312那样的局部控制线与像复位控制线313、选择控制线314及传输选择控制线603那样的全局控制线进行组合，能够以更少的控制线来实现曝光时间的控制。

图7是表示本实施方式的摄像元件100A的X-Z方向截面的一例的说明图。在图7中示出了背面照射型的摄像元件100A，但摄像元件100A并不限定于背面照射型。摄像元件100A具备微透镜层700、彩色滤光片层702、第1半导体基板110、第2半导体基板120、和第3半导体基板130。需要说明的是，如图所示，来自被摄体的光向用空白箭头表示的方向(图中为Z轴负方向)入射。在第1半导体基板110中，有时将光入射进来的一侧(图中为Z轴正侧)的面称为表面，并将其相反侧(图中为Z轴负侧)的面称为背面。

微透镜层700具有多个微透镜701。多个微透镜701与彩色滤光片层702相比层叠在Z轴正侧。光向微透镜701入射。微透镜701将所入射的光聚集至光电转换部300。微透镜701可以针对每个光电转换部300设置。微透镜701的光轴L成为第1半导体基板110、第2半导体基板120及第3半导体基板130的层叠方向(与Z轴平行的方向)。

彩色滤光片层702具有多个彩色滤光片703、和钝化膜704。彩色滤光片层702与第1半导体层711相比层叠在Z轴正侧。彩色滤光片703是使特定波长范围的光透过的光学滤波器。彩色滤光片703是具有特定的分光特性的光学滤波器。多个彩色滤光片703具有分光特性不同的多个光学滤波器，并使互不相同的波长范围的光透过。多个彩色滤光片703以特定的排列(例如拜耳阵列)设置。

第1半导体基板110的一例是背面照射型的CMOS图像传感器。第1半导体基板110具有第1半导体层711和第1布线层712。第1半导体层711与第1布线层712相比设于Z轴正侧。第1半导体层711具有在行方向和列方向上二维配置的多个像素块200。第1半导体层711具有在行方向和列方向上二维配置的多个像素201。多个像素201分别具有基于所入射的光来蓄积电荷的多个光电转换部300、和多个读出部310。

第1布线层712与第1半导体层711相比设于第2半导体基板120侧(图中为Z轴负侧)。第1布线层712具有由导体膜(金属膜)构成的多个布线713、多个接合焊盘714、和绝缘膜(绝缘层)。

第1布线层712具有与电源或电路等电连接的多个布线713。在第1半导体基板110中，具体而言，布线713例如是被供给规定的电源电压的电源布线、将来自第1半导体基板110(像素)的像素信号传输至第2半导体基板120的信号线202、将来自第2半导体基板120的控制信号传输至第1半导体基板110(像素)的传输控制线311、排出控制线312、复位控制线313、选择控制线314、以及传输选择控制线603。第1布线层712也可以是多层，另外，也可以设有无源元件及有源元件。

接合焊盘714设于第1布线层712的表面(Z轴负侧的面)，并与布线713连接。另外，如后所述，接合焊盘714也用于对层彼此的连接进行辅助。接合焊盘714例如由铜等导电性材料形成。需要说明的是，接合焊盘714也可以由金或银、铝形成。在多个布线713之间以及多个接合焊盘714之间形成有绝缘层(绝缘膜)。

第2半导体基板120具有第2半导体层721、第2布线层722和布线层723。第2布线层722与第2半导体层721相比设于第1半导体基板110侧(图中为Z轴正侧)。布线层723与第2半导体层721相比设于第3半导体基板130侧(图中为Z轴负侧)，并设于第2半导体层721与第3半导体基板130之间。第2半导体层721具有控制电路部102及周边电路部121。控制电路部102具有在行方向和列方向上二维配置的多个控制块400A。

第2半导体基板120与第1半导体基板110同样地具有设于第2布线层722的多个布线713、设于第2布线层722及布线层723的多个接合焊盘714、和设于第2布线层722及布线层723的绝缘膜(绝缘层)。

第2布线层722具有用于与电源或电路等电连接、用于将来自像素部101的信号传输至控制电路部102、用于将来自控制电路部102的信号传输至像素部101的多个布线713及接合焊盘714。在第2半导体基板120中，具体而言，布线713例如是被供给规定的电源电压的电源布线、将来自第1半导体基板110(像素)的像素信号传输至第2半导体基板120的信号线202、将来自第2半导体基板120的控制信号传输至第1半导体基板110(像素)的传输控制线311、排出控制线312、复位控制线313、选择控制线314、以及传输选择控制线603。第2布线层722也可以是多层，另外，也可以设有无源元件及有源元件。布线713及接合焊盘714也可以还设于布线层723。

第2半导体基板120还具有将分别设于表背面的电路相互连接的TSV(硅贯通电极)724。TSV724优选设于周边区域。TSV724将由数据处理部103生成的图像数据等传输至第1半导体基板110。TSV724也可以在第1半导体基板110及第3半导体基板130也设置。

第3半导体基板130具有设有数据处理部103的第3半导体层731、和第3布线层732。第3布线层732设于第3半导体层731与第2半导体基板120之间。

第3半导体基板130与第1半导体基板110同样地具有设于第3布线层732的布线713及多个接合焊盘714。第3布线层732具有用于与电源或电路等电连接、用于将来自控制电路部102的信号传输至数据处理部103、以及用于将来自数据处理部103的信号传输至第2半导体基板120的控制电路部102的多个布线713及接合焊盘714。

需要说明的是，第1半导体基板110、第2半导体基板120及第3半导体基板130通过设于各层的接合焊盘714彼此的电连接、和各层的布线层(绝缘层)彼此的接合而层叠。

当第1半导体基板110与第2半导体基板120层叠时，由第1布线层712的Z轴负侧的面和第2布线层722的Z轴正侧的面构成边界面720。同样地，当第2半导体基板120与第3半导体基板130层叠时，由布线层723的Z轴负侧的面和第3布线层732的Z轴正侧的面构成边界面730。在边界面720及边界面730上配置多个接合焊盘714。具体而言，通过对应的接合焊盘714彼此对位、且两个层层叠，从而使对位后的接合部电连接。

第1半导体基板110、第2半导体基板120及第3半导体基板130既可以通过以芯片化之前的晶片的状态层叠并将层叠的晶片切割而形成(单片化)，也可以通过在将第1半导体基板110、第2半导体基板120及第3半导体基板130的各晶片切割之后进行层叠而形成。

图8是表示摄像元件100A的摄像动作例1的时间图。图8是利用传输控制信号排出控制信号复位控制信号及选择控制信号来控制摄像元件100A的驱动的摄像动作例。在图8中，排出控制信号被局部(local)控制，传输控制信号复位控制信号及选择控制信号被全局控制。需要说明的是，左端的各信号末尾的<1>、<2>、……、<m>表示像素块内的像素201的行编号。

排出控制信号控制开始曝光的定时。曝光的开始定时与排出控制信号的下降沿的定时(例如时刻T1)对应。即，在曝光的开始时刻T1之前，排出控制信号使排出部302接通(ON)而将蓄积在光电转换部300中的电荷排出，并在排出控制信号的下降沿开始曝光。由于排出控制信号被局部控制，所以能够针对每个像素块200调整曝光时间。

传输控制信号控制结束曝光的定时。在时刻T3，传输控制信号通过使传输部301接通而将蓄积在光电转换部300中的电荷向FD303传输。曝光的结束定时与传输控制信号的下降沿的定时(例如时刻T4)对应。由于传输控制信号是进行全局控制后的信号，所以在各像素块200中结束曝光的定时相同。

复位控制信号控制蓄积在FD303中的电荷的排出定时。在时刻T2，复位控制信号通过使复位部304接通而将FD303的电荷排出。通过在曝光的结束定时之前将FD303的电荷排出，能够在从光电转换部300传输电荷时抑制FD303中剩余的电荷的影响。

选择控制信号是用于选择任意的像素201的信号。选择控制信号控制选择部352的接通及断开。在时刻T2，选择控制信号被设定为高电平。在时刻T3，选择控制信号被设定为高电平的像素201根据传输控制信号的接通而向信号线202输出像素信号。另一方面，在选择控制信号未被设定为高电平的像素201中，不输出像素信号。

摄像元件100A通过对排出控制信号进行局部控制，能够针对每个像素块200变更曝光的开始定时，从而针对每个像素块200控制曝光时间。另外，摄像元件100A也可以通过对传输控制信号进行局部控制来针对每个像素块200控制曝光的结束定时。而且，摄像元件100A也可以通过对传输控制信号和排出控制信号这两者进行局部控制来针对每个像素块200控制曝光的开始定时和结束定时这两者。

图9是表示摄像元件100A的摄像动作例2的时间图。图9是利用传输控制信号复位控制信号及选择控制信号来控制摄像元件100A的驱动的摄像动作例。摄像元件100A在利用传输控制信号控制曝光的开始定时这点上与图8的情况不同。对与图8的不同点进行特别说明。

传输控制信号控制曝光的开始及结束的定时。在帧(n)中，在时刻T5开始曝光，并在时刻T7结束曝光。

在曝光的开始时刻T5，因传输控制信号下降而开始曝光。即，在曝光的开始时刻T5之前，传输控制信号通过在复位控制信号接通的状态下使传输部301接通而将蓄积在光电转换部300中的电荷排出，并在传输控制信号的下降沿开始曝光。由于传输控制信号是进行局部控制后的信号，所以能够在各像素块200中使开始曝光的定时发生变化。但是，也可以在各像素块200中使开始曝光的定时一致。

另外，在曝光的结束时刻T7，因传输控制信号下降而结束曝光。即，在曝光的结束时刻T7之前，传输控制信号通过在复位控制信号断开的状态下使传输部301接通而将蓄积在光电转换部300中的电荷传输至FD303，并在传输控制信号的下降沿结束曝光。由于传输控制信号是进行局部控制后的信号，所以能够在各像素块200中使结束曝光的定时发生变化。但是，也可以在各像素块200中使结束曝光的定时一致。

选择控制信号是用于选择任意的像素201的信号。在时刻T6，选择控制信号被设定为高电平的像素201向信号线202输出像素信号。

复位控制信号控制蓄积在FD303中的电荷的排出定时。复位控制信号可以是进行全局控制后的信号。由于复位控制信号在读出定时以外始终接通，所以不会在FD303中蓄积电荷。另一方面，通过在读出定时使复位控制信号断开并使传输控制信号接通，从而使电荷从光电转换部300向FD303传输。在复位控制信号中，由于读出时的切换定时相同，所以能够与选择控制信号的脉冲共同化。

摄像元件100A通过对传输控制信号进行局部控制，能够针对每个像素块200变更曝光的开始或结束的定时，从而针对每个像素块200控制曝光时间。另外，由于摄像元件100A使复位控制信号与选择控制信号的脉冲共同化，所以能够进一步简化控制电路。

图10是表示比较例的摄像元件的摄像动作的时间图。图10是利用传输控制信号复位控制信号及选择控制信号来控制摄像元件的驱动的摄像动作例，并未针对每个像素块200控制曝光时间。

在比较例中，利用传输控制信号及复位控制信号来控制曝光的开始。曝光的开始定时是传输控制信号及复位控制信号的下降沿的定时(时刻t1)。曝光的结束定时是传输控制信号的下降沿的定时(时刻t2)。在比较例中，曝光的开始定时及结束定时被全局控制，并未针对每个像素块200控制曝光时间。

图11是表示摄像元件100A拍摄的被摄体的一例的说明图。在图11中，摄像元件100A在隧道外有夕阳照射着的状况下针对每个像素块200控制曝光时间。

区域1～区域5是根据亮度划分的五个区域。区域1～区域5按照明亮的顺序标注了编号。区域1是能够直接看到夕照的最亮的区域。区域2是与隧道的出口对应的区域，且比区域1暗。区域3是在隧道内反射有夕照的区域，且比区域2暗。区域4是在隧道内从出口射入了夕照的区域，且比区域3暗。区域5是在隧道内未从出口射入夕照的最暗的区域。

摄像元件100A根据各区域的亮度针对每个像素块200控制曝光时间。摄像元件100A以越亮的区域的像素块200则曝光时间越短的方式进行控制。将区域1的曝光时间设定得最短，并将区域5的曝光时间设定得最长。例如，区域1～区域5的曝光时间为1/19200s、1/1920s、1/960s、1/240s及1/120s。

图12是表示图11所示的区域1～5各自的曝光时间的时间图。在图12中，摄像元件100A针对图11所示的区域1～区域5的每个像素块200控制曝光时间。从时刻T11到时刻T19的区间与动态图像帧率对应。

在区域1中，控制块400A以使像素块200中的曝光时间成为预先确定的曝光时间ET1的方式控制驱动。控制块400A利用排出控制信号控制曝光的开始，并利用传输控制信号控制曝光的结束。在区域1中，分别在时刻T12～时刻T19结束曝光。

在区域2中，控制块400A以使像素块200中的曝光时间成为比ET1长的曝光时间ET2的方式控制驱动。控制块400A使区域2的曝光开始时刻比区域1早，并使曝光的结束时刻与区域1一致。因此，在区域2中，分别在时刻T12～时刻T19结束曝光。区域2的曝光时间ET2比传感器速率的周期短。

在区域3中，控制块400A以使像素块200中的曝光时间成为比ET2长的曝光时间ET3的方式控制驱动。控制块400A使区域3的曝光开始时刻比区域2早，并使曝光的结束时刻与区域2一致。因此，在区域3中，分别在时刻T12～时刻T19结束曝光。区域3的曝光时间ET3被设定为与传感器速率的周期相同。

在区域4中，控制块400A以使像素块200中的曝光时间成为比ET3长的曝光时间ET4的方式控制驱动。控制块400A将区域4设为与区域3为相同的曝光开始时刻，另一方面，利用传输选择控制信号跳过曝光的结束时刻。控制块400A通过利用传输选择控制信号跳过三次而实现了区域3的四倍的曝光时间。在区域4中，在时刻T12～时刻T14中的各个时刻供给传输选择控制信号

在区域5中，控制块400A以使像素块200中的曝光时间成为比ET4长的曝光时间ET5的方式控制驱动。控制块400A将区域5设为与区域4为相同的曝光开始时刻，另一方面，增加了利用传输选择控制信号跳过曝光的结束时刻的次数。控制块400A通过利用传输选择控制信号跳过七次而实现了区域4的两倍的曝光时间。区域5的曝光时间ET5被设定为与动态图像帧率的周期相同。在区域5中，在时刻T12～时刻T18中的各个时刻供给传输选择控制信号

摄像元件100A通过使传输控制信号与排出控制信号的间隔接近来实现短时间曝光。另外，摄像元件100通过利用传输选择控制信号跳过传输控制信号的控制而实现长时间曝光。由此，能够扩大动态范围。

图13是表示多个控制块400A的布局例的平面图。在多个控制块400A中，相邻排列的控制块400A彼此翻转配置。图13例示了设于控制电路部102的多个控制块400A中的12个控制块400A。

翻转配置表示控制块400A的各结构(例如曝光控制部412、像素驱动部413、信号输入部421、信号转换部422及信号输出部423)的形成区域以控制块400A彼此的边界线为中心镜像翻转配置(线对称地配置)。控制块400A的各结构的电路也可以不必翻转配置。另外，不限定于控制块400A的各像素的读出顺序也翻转读出。

例如，在行方向上相邻排列的多个控制块400A彼此翻转配置的情况下，由于控制块400A的各结构在行方向上翻转配置，所以在两个控制块400A的边界处，各个像素驱动部413彼此相邻配置。由此，能够将在行方向上相邻排列的多个像素驱动部413作为一个像素驱动部413进行布局，能够提高控制块400A的布局效率。

同样地，在列方向上相邻排列的多个控制块400A彼此翻转配置的情况下，由于控制块400A的各结构在列方向上翻转配置，所以在两个控制块400A的边界处，相同的结构相邻配置。由此，能够将在列方向上相邻排列的多个信号输入部421作为一个信号输入部421进行布局，能够提高控制块400A的布局效率。

控制块400A分别与相邻配置的控制块400A翻转配置。所有控制块400A在行方向及列方向上翻转配置，但也可以在行方向和列方向中的一方上翻转配置。例如，控制块400A的信号转换部422与在行方向上相邻排列的控制块400A的信号转换部422翻转配置。另外，控制块400A的信号转换部422也与在列方向上相邻的控制块400A的信号转换部422翻转配置。

控制块400Aa及控制块400Ab在行方向上相邻排列地配置。控制块400Aa与控制块400Ab翻转配置。控制块400Aa的电平移位部504设于与控制块400Ab的电平移位部504相同的阱区内。同样地，像素块控制部503、存储部502及信号输出部423在控制块400Aa和控制块400Ab中设于相同的阱区内。

控制块400Ab及控制块400Ac在行方向上相邻排列地配置。控制块400Ab与控制块400Ac翻转配置。控制块400Ab的像素驱动部413设于与控制块400Ac的像素驱动部413相同的阱区内。像素驱动部413的阱区也可以还与电平移位部504的阱区共用。

控制块400Aa及控制块400Ad在列方向上相邻排列地配置。控制块400Aa与控制块400Ad翻转配置。控制块400Aa的像素驱动部413设于与控制块400Ad的像素驱动部413相同的阱区内。另外，控制块400Aa的信号转换部422设于与控制块400Ad的信号转换部422相同的阱区内。

控制块400Ad及控制块400Ae在列方向上相邻设置。控制块400Ad与控制块400Ae翻转配置。控制块400Ad的像素驱动部413及电平移位部504设于与控制块400Ae的像素驱动部413及电平移位部504相同的阱区内。

摄像元件100通过将控制块400A翻转配置，即使在针对每个控制块400A并列地进行信号处理的情况下，也能提高布局的效率。摄像元件100A通过将多个控制块400A在XY平面内翻转配置，能够在相邻的控制块400A彼此中共用阱区。由此，阱区的切换次数减少，面积效率提高。

图14是表示像素201的电路结构的其他例的电路图。在像素201中，对与图3相同的结构标注相同的参照编号并省略说明。在像素201中，并未设置设于像素201的排出部302。在将蓄积在光电转换部300中的电荷向被供给电源电压VDD的电源布线排出的情况下，向传输部301的栅极端子输入传输控制信号且向复位部304的栅极端子输入复位控制信号

图15是表示摄像元件100A的摄像动作例3的时间图。在图15中，是使用图14所示的像素201并利用传输控制信号复位控制信号及选择控制信号来控制摄像元件100A的驱动的摄像动作例。摄像元件100A在利用传输控制信号控制曝光的开始定时这点上与图12的情况不同。对与图12的不同点进行特别说明。

传输控制信号控制曝光的开始及结束的定时。在帧(n)中，在时刻T5开始曝光，并在时刻T7结束曝光。

在曝光的开始时刻T5，因传输控制信号下降而开始曝光。即，在曝光的开始时刻T5之前，传输控制信号通过在复位控制信号接通的状态下使传输部301接通而将蓄积在光电转换部300中的电荷排出，并在传输控制信号的下降沿开始曝光。由于传输控制信号是进行局部控制后的信号，所以也能够在各像素块200中使开始曝光的定时发生变化。

另外，在曝光的结束时刻T7，因传输控制信号下降而结束曝光。即，在曝光的结束时刻T7之前，传输控制信号通过在复位控制信号断开的状态下使传输部301接通而将蓄积在光电转换部300中的电荷传输至FD303，并在传输控制信号的下降沿结束曝光。由于传输控制信号是进行局部控制后的信号，所以也能够在各像素块200中使结束曝光的定时发生变化。

选择控制信号是用于选择任意的像素201的信号。在时刻T6，选择控制信号被设定为高电平的像素201向信号线202输出像素信号。

复位控制信号控制蓄积在FD303中的电荷的排出定时。复位控制信号也可以是进行全局控制后的信号。由于复位控制信号在读出定时以外始终接通，所以不会在FD303中蓄积电荷。另一方面，通过在读出定时使复位控制信号断开并使传输控制信号接通，从而使电荷从光电转换部300向FD303传输。在复位控制信号中，读出时的切换定时相同，因此能够与选择控制信号的脉冲共同化。

这样，根据图1～图15所示的摄像元件100A的结构，能够以由多个像素201构成的像素块200为单位进行曝光，并以与像素块200对应的控制块400A为单位读出来自像素块200的像素信号且将模拟信号转换成数字信号。另外，摄像元件100A通过针对每个像素块200设置的控制块400A，针对每个像素块200并列地读出像素信号。因此，摄像元件100A由于能够根据入射光的强度针对每个像素块200设定曝光时间，所以能够扩大动态范围。

接着，使用图16～图22对摄像元件100B的结构进行说明，该摄像元件100B虽然以像素块200为单位进行曝光，但是按像素行依次读出像素信号，并按像素列进行AD转换。

图16是表示摄像元件的其他例的分解立体图。摄像元件100B具备第1半导体基板110、第2半导体基板120及第3半导体基板130。如图16所示，第1半导体基板110层叠于第2半导体基板120，第2半导体基板120层叠于第3半导体基板130。

第1半导体基板110具有像素部101及连接区域1601。像素部101输出基于所入射的光而得到的像素信号。连接区域1601配置在像素部101的周边。在图16的例子中，在像素部101的近前和深处沿着第1半导体基板110的相对的两条边配置有一对连接区域1601。

第2半导体基板120具有控制电路部102、周边电路部121及信号处理部1602。

控制电路部102将用于控制像素部101的驱动的控制信号输出到像素部101。控制电路部102在第2半导体基板120中配置于与像素部101相对的位置。

周边电路部121对控制电路部102的驱动进行控制。周边电路部121在第2半导体基板120中配置于控制电路部102的周边。另外，周边电路部121也可以与第1半导体基板110电连接，并控制像素部101的驱动。周边电路部121沿着第2半导体基板120的相对的两条边配置，但是周边电路部121的配置方法并不限于本例。

向信号处理部1602输入从第1半导体基板110输出的模拟的像素信号。信号处理部1602进行针对像素信号的信号处理。例如，信号处理部1602进行将模拟的像素信号转换成数字信号的处理。信号处理部1602也可以进行其他信号处理。作为其他信号处理的例子，可以列举模拟或数字的CDS(相关双采样)等去噪处理。信号处理部1602配置在控制电路部102的周边、即外侧。在图16的例子中，在控制电路部102的近前和深处沿着第2半导体基板120的相对的两条边配置有一对信号处理部1602。信号处理部1602也可以是包含在周边电路部121中的电路。

第3半导体基板130具有数据处理部103。数据处理部103使用从第2半导体基板120输出的数字数据来进行加法处理、间隔剔除处理、其他图像处理。

图17是表示控制电路部102的具体结构的其他例的说明图。在图17中，控制块400B具有像素控制部401(自主曝光处理部411、曝光控制部412、像素驱动部413)，但不具有信号处理部402。

也可以取代相对于一个像素块200设置一个控制块400B的情况而相对于N个(N为2以上的自然数)像素块200设置一个控制块400B。有时将与一个像素块对应的N个像素块200称为像素块组。例如，也可以将沿着列方向排列配置的两个像素块200设为一个像素块组而设置一个控制块400B。在该情况下，控制块400B也可以针对每个像素块200控制曝光时间。

附带一提，控制块400B与至少一个像素块200电连接，可以说是对该至少一个像素块200的像素201的曝光进行控制的电路的最小单位。

图18是表示摄像元件100B中的第1半导体基板110及第2半导体基板120的连接关系的说明图。第1半导体基板110具备设于像素部101的周边并与像素部101电连接的连接区域1801、连接区域1601。第2半导体基板120具备设于控制电路部102的周边并与控制电路部102电连接的连接区域1802、连接区域1803。

一对连接区域1801分别与位于相对的位置上的一对连接区域1802连接。相互连接后的连接区域1801及连接区域1802使用全局控制线将来自全局驱动部600的控制信号输入至像素部101。

一对连接区域1601分别与位于相对的位置上的一对连接区域1803连接。相互连接后的连接区域1601、连接区域1803使用共同的信号线将来自像素部101的像素信号输入至对应的ADC部1820、ADC部1830。

图19是表示摄像元件100B中的第1半导体基板110与第2半导体基板120的信号的传输例的说明图。全局驱动部600输出复位控制信号选择控制信号及传输选择控制信号全局驱动部600与向各个像素块200输出信号的复位控制线1903、选择控制线1904连接。全局驱动部600经由复位控制线1903向多个像素块200供给复位控制信号并经由选择控制线1904供给选择控制信号全局驱动部600经由传输选择控制线1905向多个控制块400B供给传输选择控制信号

传输选择控制信号为了控制每个像素块200的曝光时间而被从全局驱动部600供给至控制块400B。被供给了传输选择控制信号的控制块400B将传输选择控制信号输出到对应的像素块200。像素块200确定是否将传输选择控制信号作为传输控制信号或排出控制信号输入至像素201。由此，可以跳过传输控制信号或排出控制信号向像素201的输入。

例如，在传输控制信号确定曝光的结束时刻的情况下，控制块400B通过跳过传输控制信号来延长曝光时间。另外，在传输控制信号确定曝光的开始时刻的情况下，控制块400B能够通过跳过传输控制信号来缩短曝光时间。这样，通过传输选择控制信号能够调整像素块200的曝光时间。在排出控制信号确定曝光的开始时刻或结束时刻的情况下也是同样的。

复位控制线1903、选择控制线1904及传输选择控制线1905被全局性布线，即相对于多个像素块200共同设置。复位控制线1903、选择控制线1904及传输选择控制线1905以在行方向上横贯像素部101的方式布线。复位控制线1903、选择控制线1904及传输选择控制线1905也可以以在列方向上横贯像素部101的方式布线。

例如，复位控制线1903与像素块200的复位部304的栅极端子连接，并供给复位控制信号选择控制线1904与像素块200的选择部352的栅极端子连接，并供给选择控制信号另外，传输选择控制线1905与多个控制块400B分别连接，并向像素控制部401供给传输选择控制信号

需要说明的是，全局驱动部600从第2半导体基板120向第1半导体基板110输出传输选择控制信号但也可以不向第1半导体基板110供给而向控制块400B输出传输选择控制信号在该情况下，传输选择控制线1905设于第2半导体基板120。

另一方面，传输控制线1901a及排出控制线1902a与像素块200a连接。传输控制线1901a与设于像素块200a中的传输部301的栅极端子连接。传输控制线1901a将从控制块400Ba输出的传输控制信号供给至像素块200a。排出控制线1902a与设于像素块200a中的排出部302的栅极端子连接。排出控制线1902a将从控制块400Ba输出的排出控制信号供给至像素块200a。

传输控制线1901b及排出控制线1902b与像素块200b连接。传输控制线1901b与设于像素块200b中的传输部301的栅极端子连接。传输控制线1901b将从控制块400Bb输出的传输控制信号供给至像素块200b。排出控制线1902b与设于像素块200b中的排出部302的栅极端子连接。排出控制线1902b将从控制块400Bb输出的排出控制信号供给至像素块200b。

多个接合部610设于第1半导体基板110及第2半导体基板120相互接合的接合面上。第1半导体基板110的接合部610与第2半导体基板120的接合部610对位。相对的多个接合部610通过第1半导体基板110及第2半导体基板120的加压处理等而接合并电连接。在该情况下，全局控制线的接合部610既可以位于对应的像素块200之下，也可以位于连接区域1801、连接区域1802。另一方面，局部控制线的接合部610设于对应的像素块200之下(也是控制块400B上)。

摄像元件100B通过利用局部控制线使传输部301及排出部302中的至少一个的定时发生变化，从而针对每个像素块200控制曝光时间。摄像元件100B通过将局部控制线与全局控制线进行组合，能够以更少的控制线实现曝光时间的控制。

图20是表示ADC部与像素块的连接关系的说明图。如图20所示，在像素块200c的内部按列配置有沿该列方向延伸的共同的信号线202。而且，该信号线202对于沿列方向排列的多个像素块200c、200d也是共同的。因此，在本例中，在一条信号线202上连接有排列成一列的m×M个像素201，并输出来自这些像素201的像素信号。

在信号线202上，分别经由接合部610在第2半导体基板120侧连接有ADC2000。与多条信号线202对应的多个ADC2000构成ADC部1820。

在图20的例子中，与奇数列的像素块200c、200d对应的ADC2000设于ADC部1820，与偶数列的像素块200e、200f对应的ADC2000设于ADC部1830。然而，像素块200c等和与其对应的ADC部1820等的配置关系并不限于此。

根据上述结构，各个ADC2000将从所连接的一列m×M个像素201依次输出的像素信号转换成数字信号并输出。在该情况下，作为ADC部1820、1830整体，将来自沿行方向排列成n×N列的像素201的像素信号并列地转换成数字信号。从这个观点来看，该数字转换也可以说是所谓的列ADC的一种。需要说明的是，作为ADC的一例可以列举单斜率ADC，但也可以使用其他的数字转换的方式。另外，各像素201与信号线202的连接位置并不限于图20所示的形态，作为其他例，也可以位于各像素块200c等内。

图21是表示摄像元件100B的像素块200内的摄像动作的时间图。利用传输控制信号排出控制信号复位控制信号及选择控制信号来控制像素块200的驱动。

排出控制信号控制开始曝光的定时。曝光的开始定时与排出控制信号的下降沿的定时(例如时刻T1)对应。即，在曝光的开始时刻T1之前，排出控制信号使排出部302接通而将蓄积在光电转换部300中的电荷排出，并在排出控制信号的下降沿开始曝光。由于排出控制信号被局部控制，所以能够针对每个像素块200调整曝光时间。

传输控制信号控制结束曝光的定时。在时刻T3，传输控制信号通过使传输部301接通而将蓄积在光电转换部300中的电荷传输至FD303。曝光的结束定时与传输控制信号的下降沿的定时(例如时刻T4)对应。

复位控制信号控制蓄积在FD303中的电荷的排出定时。在时刻T2，复位控制信号通过使复位部304接通而将FD303的电荷排出。通过在曝光的结束定时之前将FD303的电荷排出，能够在从光电转换部300传输电荷时抑制FD303中剩余的电荷的影响。

选择控制信号是用于选择任意的像素201的信号。选择控制信号控制选择部352的接通及断开。在时刻T2，选择控制信号被设定为高电平。在时刻T3，选择控制信号被设定为高电平的像素201根据传输控制信号的接通而向信号线202输出像素信号。另一方面，在选择控制信号未被设定为高电平的像素201中，不输出像素信号。

摄像元件100B通过对排出控制信号进行局部控制，能够针对每个像素块200变更曝光的开始定时，从而针对每个像素块200控制曝光时间。另外，摄像元件100B也可以通过对传输控制信号进行局部控制来针对每个像素块200控制曝光的结束定时。而且，摄像元件100B也可以通过对传输控制信号和排出控制信号这两者进行局部控制来针对每个像素块200控制曝光的开始定时和结束定时这两者。

各像素201的像素信号与蓄积在光电转换部300中的电荷量对应。因此，对像素201的曝光的定时进行控制也可以说是对光电转换部300的电荷蓄积的定时进行控制。更具体而言，对像素201的曝光的定时进行控制可以说是对从电荷的排出到传输为止的电荷蓄积时间的定时和长度进行控制。

图22是表示每个像素块200的曝光定时的一例的说明图。对于排列成一列的三个像素块200，针对每个像素块200控制曝光时间。在此，摄像元件100B通过针对每个像素块200使像素复位的时刻错开来变更曝光量。

另一方面，像素信号的读出定时从上方的像素块200起按顺序排列。即，从“像素块1”的像素201读出像素信号，之后从“像素块2”的像素201读出像素信号，再之后从“像素块3”的像素201读出像素信号。

另外，在像素块200内，也如在图21中所说明的那样从上方的行的像素201起依次读出像素信号。因此，在以像素部101整体来看的情况下，从与共同的信号线202连接的同列的m×M个像素201的上方的行起依次读出像素信号。换言之，全局驱动部600从第1行到第m×M行以跨越排列成一列的多个像素块200的方式逐行将选择控制信号设定为高电平。

在该情况下，如在图20中所说明的那样，对于排列成一行的多个像素块200而言，相对于排列在同一行的n×N个像素块连接有共同的选择控制线1904。因此，从与选择控制信号被设定为高电平的行连接的n×N个像素201并列地读出像素信号。由此，能够输出一帧量的像素信号。

这些像素信号如在图20中所说明的那样由ADC部1820、252进行数字转换。进行了数字转换的像素信号被输出到后段的图像处理，以形成一帧量的图像。

如上所述，从在多个像素块200之间从同一列的上方的行起依次进行像素信号的读出这个观点来看，作为像素部101整体，本实施方式的读出方法也可以说是所谓的滚动快门方式。但是，附带一提，即使在该情况下，也能够针对每个像素块200设定为不同的曝光时间。

这样，图16～图22所示的摄像元件100B虽然以像素块200为单位进行曝光，但是按像素行依次读出像素信号，并按像素列进行AD转换。具体而言，摄像元件100B在从排列成一列的多个像素块200中的、上方的像素块200的像素201读出像素信号之后，从其下方的像素块200的像素201读出像素信号。因此，由拍摄移动的被摄体的情况下的读出顺序引起的图像失真变得平滑，能够降低观看者对图像持有的不协调感。更详细地说，在从排列成一列的多个像素块200并列地读出移动的被摄体的情况下，在图像的纵向(即与像素的列方向对应)上会出现与像素块200之间对应的锯齿状的多个阶梯差，会给观看者造成不协调感。相对于此，根据图16～图22所示的摄像元件100B，该多个阶梯差不会出现在图像中。

另外，图16～图22所示的摄像元件100B未在控制块400B内设置将模拟信号转换成数字信号的ADC部，而是在控制电路部102的外侧配置有信号处理部1602。因此，能够减小控制块400B的面积，能够减小配置在与控制块400B对应的位置上的像素块200的尺寸、即以较少的像素数为单位进行控制块400B的曝光控制。由此，能够在图像内精细地进行曝光时间控制，能够在图像上使像素块200的边界不显眼。另外，由于不在像素201的正下方进行数字转换，所以能够抑制因发热导致的噪声对像素201的影响。

需要说明的是，信号处理部1602也可以不设于多个分开的区域，还可以相对于像素部101的整体而设于一个区域。

如上所述，从结果是与摄像元件100A同样地从多个像素块200中的同一列的上方的行起依次进行像素信号的读出这个观点来看，作为像素部101整体，摄像元件100B的读出方法也可以说是所谓的滚动快门方式。但是，即使在该情况下，也能够针对每个像素块200设定为不同的曝光时间，这也与摄像元件100A相同。由此，在摄像元件100B中也与摄像元件100A同样地，由拍摄移动的被摄体的情况下的读出顺序引起的图像失真变得平滑，能够降低观看者感到的图像的不协调感。

[自主曝光处理部411]

接着，对上述自主曝光处理部411的详细情况进行说明。需要说明的是，在以后的说明中，在不区分摄像元件100A、100B的情况下记载为摄像元件100，在不区分控制块400A、400B的情况下记载为控制块400。

如图4及图17所示，自主曝光处理部411安装在控制块400内。另外，自主曝光处理部411也能够安装在周边电路部121内，而不是控制块400内，另外，也能够安装在控制块400内及周边电路部121内这两处。以下，使用图23～图25对这三种模式进行说明。

图23是表示自主曝光控制方式1的结构例的框图。自主曝光控制方式1是自主曝光处理部411安装在控制块400内的结构例。通过将自主曝光处理部411追加到控制块400内，虽然控制块400的电路规模会变大，但相应地，有时像素块200的各像素201也会变大，因此能够扩大受光面积。

在图23中，列举控制块400A为例进行说明(图25也同样)。控制块400A具有信号转换部422、信号输出部423、自主曝光处理部411、曝光控制部412、和像素驱动部413。为了便于说明而省略信号输入部421。需要说明的是，若是控制块400B，则信号输入部421、信号转换部422及信号输出部423不包含在控制块400B内，而是作为信号处理部1602配置在第2半导体基板120上(图25也同样)。

信号转换部422具有n个ADC500。n个ADC500分别将来自所连接的列方向上的m个像素201的模拟的像素信号转换成数字信号。ADC500由比较器501和存储部502构成。

列选择电路2301包含在信号输出部423中。每当从外部输入读出列选择信号时，列选择电路2301都依次选择像素块200的列。每当从外部输入水平传输用时钟时，列选择电路2301都将来自所选择的列的m个像素201的数字像素信号经由水平传输线2300输出到周边电路部121，并且输出到自主曝光处理部411。

自主曝光处理部411计算表示像素块200的曝光时间的曝光值。具体而言，例如，自主曝光处理部411具有前处理部2311、控制器2312、和曝光值运算部2313。

前处理部2311从列选择电路2301获取像素块200的每个像素列的数字像素信号。然后，前处理部2311计算所获取的像素信号的统计值(例如平均值、中值、最大值或最小值)。前处理部2311将该计算结果输出到曝光值运算部2313。

控制器2312向前处理部2311输入复位信号，使基于前处理部2311的前处理复位。由此，前处理部2311在每次复位时、即针对每一帧计算来自像素块200的像素信号的统计值。

曝光值运算部2313基于来自前处理部2311的计算结果(像素信号的统计值)确定下一个曝光值。具体而言，例如，曝光值运算部基于计算结果以不会成为曝光不足或曝光过度的方式确定下一个曝光值。例如，曝光值运算部2313保持第1阈值及第2阈值。第1阈值是用于判断计算结果是否成为曝光不足的阈值。第2阈值是比第1阈值大的阈值，且是用于判断计算结果是否成为曝光过度的阈值。

曝光值运算部2313判断计算结果是否为第1阈值以上、第2阈值以下。若计算结果为第1阈值以上、第2阈值以下，则曝光值运算部将计算结果作为曝光值输出到曝光控制部412的闩锁电路2321。另外，若计算结果小于第1阈值，则曝光值运算部2313将第1阈值作为曝光值输出到曝光控制部412的闩锁电路2321。另外，若计算结果超过第2阈值，则曝光值运算部将第2阈值作为曝光值输出到曝光控制部412的闩锁电路2321。

另外，曝光值运算部2313也可以保持多级的曝光值范围。在该情况下，若计算结果为第1阈值以上、第2阈值以下，则曝光值运算部2313将包含计算结果的曝光值范围的级数作为曝光值输出到曝光控制部412的闩锁电路2321。

另外，若计算结果小于第1阈值，则曝光值运算部2313将比包含计算结果的曝光值范围的级数高一级以上的级数作为曝光值输出到曝光控制部412的闩锁电路2321。另外，若计算结果超过第2阈值，则曝光值运算部2313将比包含计算结果的曝光值范围的级数低一级以上的级数作为曝光值输出到曝光控制部412的闩锁电路2321。

曝光控制部412例如具有闩锁电路2321、移位寄存器2322、像素块控制部、和电平移位部。闩锁电路2321保持来自自主曝光处理部的曝光值。每当从外部输入闩锁脉冲时，闩锁电路2321都将所保持的曝光值输出到像素块控制部及移位寄存器2322。

移位寄存器2322将来自闩锁电路2321的曝光值进行并串转换，形成串行信号并将其输出到数据处理部。

若在摄像元件100外的外部系统中计算曝光时间、并将其计算结果反馈给摄像元件100，则向摄像元件100反映曝光时间需要花费时间，且耗电量会增加。相对于此，通过在控制块400内设置自主曝光处理部411，能够谋求提高向像素块200反映曝光时间的反映速度和降低耗电量。

需要说明的是，在图23中说明了利用一个控制块400对一个像素块200进行曝光控制的情况，但在利用一个控制块400对多个像素块200进行曝光控制的情况下，自主曝光处理部411也可以与复位信号同步地从多个像素块200依次选择一个像素块200来运算曝光值。在曝光值运算部2313的输出侧设有选择器，控制器2312将从多个像素块200选择一个像素块200的选择信号输出到选择器。

另外，在该情况下，曝光控制部412针对每个像素块200具有闩锁电路2321及移位寄存器2322。闩锁电路2321分别与自主曝光处理部411内的选择器(未图示)连接，当从选择器输入曝光值时，被输入闩锁脉冲，每当此时，都将所保持的曝光值输出到像素块控制部503及移位寄存器2322。由此，即使在利用一个控制块400对多个像素块200进行曝光控制的情况下，也能够实现自主曝光。

图24是表示自主曝光控制方式2的结构例的框图。自主曝光控制方式2是自主曝光处理部411安装在周边电路部121内的结构例。自主曝光处理部411安装在周边电路部121内而不是控制块内。因此，与图23的情况相比能够缩小控制块400的电路规模。

周边电路部121经由水平传输部2410与像素部101连接。水平传输部2410按沿行方向排列的像素块200(以下称为像素块行)而与其连接，并按像素块行将像素信号传输至周边电路部121。由于像素部101是M行N列的像素块200的集合，所以水平传输部2410针对M个像素块行中的每一行将像素信号传输至周边电路部121。

周边电路部121具有每个像素块行的行方向自主曝光处理部组2400-1～2400-M(在不区分它们的情况下仅记载为行方向自主曝光处理部组2400)。行方向自主曝光处理部组2400具有数据采样部2411、和数量与像素块的列数N相当的自主曝光处理部411(前处理部2311、控制器2312及曝光值运算部2313)。在图24中，由于N＝4，所以安装有四组前处理部2311、控制器2312及曝光值运算部2313。

数据采样部2411将来自水平传输部2410的像素块行的像素信号列N等分并进行采样。数据采样部2411将所采样的像素信号列分别输出到对应的前处理部2311。

如上所述，前处理部2311计算来自对应像素块200的像素信号的统计值。另外，由于周边电路部121能够使电路规模比控制块400大，所以前处理部2311能够执行像素信号的统计值的计算以外的其他处理。

例如，前处理部2311具有存储对应像素块200内的制造时的不良像素的像素编号的存储器，在数据采样部2411对该像素编号的像素信号进行了采样的情况下，前处理部2311不将该像素信号用于统计值的计算。由此，能够谋求像素信号的统计值的计算的高精度化。

另外，前处理部2311也可以从负责与对应像素块200相邻的像素块200的其他前处理部2311获取计算结果，并基于从其他前处理部2311获取的计算结果来计算来自对应像素块200的像素信号的统计值。由此，能够使相邻的像素块200的曝光阶梯差平滑。

另外，在曝光值运算部2313中设定有第1阈值及第2阈值，但也可以是能够根据安装摄像元件100的摄像装置中的摄影模式来变更第1阈值及第2阈值中的至少一方。由此，能够根据摄影模式进行最佳的曝光计算。

另外，周边电路部121针对每个曝光值运算部2313具有闩锁电路2321及移位寄存器2322。移位寄存器2322将来自闩锁电路2321的曝光值进行并串转换，从而形成串行信号并将其输出到数据处理部103，并且向与像素块200对应的控制块400内的曝光控制部412输出曝光值。

根据图24所示的结构，与图23的情况相比能够缩小控制块400的电路规模，能够减小对应像素块200的尺寸。因此，像素块数量增加，能够进行极细致的自主曝光控制。另外，也可以将曝光控制部412及像素驱动部413安装在周边电路部121中。由此，能够进一步缩小控制块400的电路规模，能够减小对应像素块200的尺寸。

图25是表示自主曝光控制方式3的结构例的框图。自主曝光控制方式3是自主曝光处理部411安装在控制块400A内及周边电路部121内这两处的结构例。在控制块400A内执行自动曝光控制的情况下，不再需要进行从控制块400A向周边电路部121发送像素信号或从周边电路部121向像素块200发送曝光值这样的数据传输。因此，与在周边电路部121内执行的情况相比，向对应像素块200的反馈更快。

另一方面，由于控制块400A的面积存在依赖于对应像素块200的面积的制约，所以与安装在控制块400A内相比，安装在周边电路部121内能够增大自主曝光处理部411的电路规模。因此，安装在周边电路部121内对于自主曝光控制而言能够安装更高级的功能(例如在图24中所说明的不良像素的像素信号的除去、与相邻的像素块200的曝光阶梯差控制、与摄影模式相应的最佳曝光的计算)。

因此，在自主曝光控制方式3中，摄像元件100根据状况来执行自主曝光控制，在执行与自主曝光控制相关的高性能的运算的情况下在周边电路部121内执行自主曝光控制，在高速执行曝光值的反馈的情况下在控制块400A内执行自主曝光控制。在图25中，作为例子，在自主曝光控制方式3中，通过周边电路部121内的行方向自主曝光处理部组2400执行自主曝光控制，但是在对控制电路部102提供了某种触发的情况下，摄像元件100针对每个控制块400A执行自主曝光控制。

例如，摄像元件100根据用户操作来执行自主曝光控制，在选择了与自主曝光控制相关的高性能的运算的情况下在周边电路部121内执行自主曝光控制，在选择了高速执行曝光值的反馈的情况下在控制块400A内执行自主曝光控制。另外，也可以是，在电池余量为规定量以下的情况下，摄像元件100从与自主曝光控制相关的高性能的运算及曝光值反馈的高速执行中选择并执行低耗电量的处理。

由于安装在周边电路部121中的行方向自主曝光处理部组2400与图24所示的结构相同，所以在图25中将其省略。

列选择电路2301将n位的数字像素信号输出到n个OR电路2501。控制块400A内的自主曝光处理部2500除了控制器2312外还具有n个OR电路2501、输出数据闩锁电路2502、和n位AND电路2503。

当从输出数据闩锁电路2502输出n位信号时，控制器2312将复位信号输入至输出数据闩锁电路2502。

OR电路2501是2输入1输出的逻辑电路。OR电路2501的一个输入与列选择电路连接，另一个输入与n位AND电路2503的输出连接。

n个OR电路2501与输出数据闩锁电路2502的输入连接。输出数据闩锁电路2502保持来自n个OR电路2501的n位信号。当被输入水平传输用时钟时，输出数据闩锁电路2502向n位AND电路2503输出n位信号。另外，当被从控制器2312输入复位信号时，输出数据闩锁电路2502使所保持的n位信号复位，并将n位中的至少1位为0的n位信号输出到n位AND电路2503。

n位AND电路2503是n输入1输出的AND电路，输出数据闩锁电路2502的输出与n位AND电路2503的输入连接。n位AND电路2503的输出与曝光控制部412的选择器2512及各OR电路2501的输入连接。若来自n位AND电路2503的输出为“0”，则表示输出了n位的数字像素信号的像素列未饱和。若来自n位AND电路2503的输出为“1”，则表示输出了n位的数字像素信号的像素列饱和。以下，将来自n位AND电路2503的输出为“1”的1位信号称为饱和检测信号。

若来自像素列的像素201的数字像素信号的值为“1”，则表示该像素201饱和。若来自列选择电路2301的n位信号的值全部为“1”，则表示该像素列整体饱和。在该情况下，由于在各OR电路2501的一个输入中全部输入“1”，所以各OR电路2501向输出数据闩锁电路2502输出值为“1”的1位信号。

输出数据闩锁电路2502对值全部为“1”的该n个位信号进行保持，当被输入水平传输用时钟时，将所保持的n位信号输出到n位AND电路2503。

当被输入值全部为“1”的n位信号时，n位AND电路2503将值为“1”的饱和检测信号输出到选择器2512及各OR电路2501。由此，输出数据闩锁电路2502在被输入复位信号之前向n位AND电路2503输出值全部为“1”的n位信号。因此，n位AND电路2503在从控制器2312向输出数据闩锁电路2502输入复位信号之前输出饱和检测信号。

曝光控制部412除了图24所示的结构外还具有移位寄存器2511和选择器2512。移位寄存器2511将来自周边电路部121的曝光值进行串并转换，并将其输出到电平移位部504及选择器2512。

选择器2512输入来自移位寄存器2511的曝光值及设定曝光值。选择器2512基于来自n位AND电路2503的输出信号而选择来自移位寄存器2511的曝光值及设定曝光值中的某一方，并将所选择的曝光值输出到闩锁电路2321。设定曝光值是与像素201不饱和的程度的曝光时间对应的曝光值，例如是被设定为曝光时间最短的曝光值。

设定曝光值例如由控制块400A外的外部系统计算并设定。设定曝光值既可以是固定值，也可以从外部系统中进行选择。外部系统例如是摄像元件100内的周边电路部121、第3半导体基板130的数据处理部103、或具有摄像元件100的摄像装置内的与摄像元件100连接的图像处理部。

具体而言，选择器2512例如在来自n位AND电路2503的输出信号不是饱和检测信号的情况下，选择来自移位寄存器2511的曝光值并将其输出到闩锁电路2321。另一方面，选择器2512在来自n位AND电路2503的输出信号是饱和检测信号的情况下，选择设定曝光值并将其输出到闩锁电路2321。

在控制块400A内利用自主曝光处理部2500及曝光控制部412使用来自周边电路部121的曝光值来执行自主曝光控制，直到在控制块400A中检测到饱和为止。当在控制块400A中检测到饱和时，使用曝光控制部412内的设定曝光值来执行自主曝光控制。

由此，能够设为能够选择如下处理，即，对于非饱和状态的像素列根据来自周边电路部121的曝光值设定高精度的曝光值这样的处理；和对于饱和状态的像素列变更为成为非饱和状态的设定曝光值这样的、能够进行简单且高速的反馈的处理。

另外，控制块400内的自主曝光处理部2500也可以是图23所示的自主曝光处理部411。在该情况下，例如，也可以通过用户设定来选择周边电路部121内的自主曝光处理部411和控制块400内的自主曝光处理部411。

例如，安装有摄像元件100的摄像装置也可以基于电池余量来选择周边电路部121内的自主曝光处理部411和控制块400内的自主曝光处理部411。在该情况下，也可以是，若电池余量为规定值以上，则摄像装置选择基于周边电路部121内的自主曝光处理部411进行的自主曝光控制；若电池余量不是规定值以上，则摄像装置选择基于控制块400内的自主曝光处理部411进行的自主曝光控制。另外，在想要进行高质量的摄像的情况下，用户选择周边电路部121内的自主曝光处理部411即可；在想要降低耗电量的情况下，选择控制块400内的自主曝光处理部411即可。

＜以控制块400为单位的电路动作停止＞

接着，说明以控制块400为单位的电路动作停止。在以后的说明中，在不区分摄像元件100A、100B的情况下记载为摄像元件100，在不区分控制块400A、400B的情况下记载为控制块400。

摄像元件100能够通过与每个像素块200对应的控制块400来进行曝光控制。如在图12中所说明那样，摄像元件100具有通过利用传输选择控制信号跳过传输控制信号的控制来实现长时间曝光的跳帧(frame skip)功能。摄像元件100能够利用跳帧功能实现超过一帧量的曝光时间(一帧曝光)的长时间曝光，另外，即使在如实时预览那样的低帧率动作(60fps)中也能够使用。跳帧中的控制块400针对每一帧虽然执行AD转换但不读出光信号，而是输出疑似信号。通过停止该疑似信号的输出动作，谋求由疑似信号引起的噪声产生的减少和控制块400的省电化。

图26是表示控制块400内部的电路结构例的说明图。在图26中，列举控制块400A为例进行说明。需要说明的是，如果是控制块400B，则信号输入部421、信号转换部422及信号输出部423未包含于控制块400B内，而是作为信号处理部1602配置于第2半导体基板120上(在图27～图29中也是同样的)。

像素控制部401在曝光控制部412内具有像素块控制部503和电平移位部504。电平移位部504针对像素块200内的每一像素行具有电平移位器(level shifter)2601。像素驱动部413针对像素块200内的每一像素行具有像素驱动器2602。

像素块控制部503将传输控制信号或排出控制信号向电平移位部504输出。像素块控制部503在被从周边电路部121内的全局驱动部600输入了传输选择控制信号的情况下、即在进行跳帧动作的情况下，将传输选择控制信号向电平移位部504输出。

各电平移位器2601将传输控制信号或排出控制信号升压至像素块200的电压电平，并输出到像素驱动部413。各电平移位器2601将传输选择控制信号升压至像素块200的电压电平，并输出至像素驱动部413。

各像素驱动器2602基于来自同一像素行的电平移位器2601的传输控制信号或排出控制信号和传输选择控制信号如图12所示对像素列的像素201进行驱动控制。

另外，来自作为存储部502的一例的计数锁存器(以下，记作计数锁存器502)各自的数字像素信号被保持于信号输出部423内的每一像素列的SRAM2604，并通过列选择电路2401经由水平传输线2300而被输出到周边电路部121，并输出到自主曝光处理部411。

接着，说明基于电平移位器2601及像素块控制部503进行的电路动作停止的构成。

某一个电平移位器2601(例如电平移位器2601A)经由反相器2610与像素块200内的每一像素列的负载电流源306连接。该电平移位器2601A为了使像素块200内的每一像素列的负载电流源306的电路动作停止，而将升压后的传输选择控制信号的反转信号输出到各负载电流源306(在图27中后述。)。

另外，该电平移位器2601A经由反相器2610与像素块200内的每一像素列的ADC电流源2603连接。该电平移位器2601A为了使像素块200内的每一像素列的ADC电流源2603的电路动作停止，而将升压后的传输选择控制信号的反转信号输出到各ADC电流源2603(在图28中后述。)。

另外，像素块控制部503与各计数锁存器502连接。像素块控制部503为了使像素块200内的每一像素列的计数锁存器502的电路动作停止，而将传输选择控制信号输出到各计数锁存器502(在图29中后述。)。

[以控制块400为单位的电路动作停止例1]

图27是表示以控制块400为单位的电路动作停止例1的说明图。以控制块400为单位的电路动作停止例1是每一像素列的负载电流源306的电路动作停止例。

信号输入部421针对像素块200的每一像素列具有负载电流源306和调整部2700。负载电流源306例如由n型MOS晶体管构成，将从栅极端子输入的偏压电流向信号线202供给。

调整部2700例如由n型MOS晶体管构成，调整从负载电流源306向像素列供给的电流。调整部2700的栅极端子经由反相器2610与像素控制部401内的电平移位器2601A连接。若从电平移位器2601A输出表示跳帧动作的传输选择控制信号则反相器2610输出反转信号

周边电路部121具有像素电流偏压电路2701。像素电流偏压电路2701与像素块200内的每一像素列的负载电流源306的栅极端子连接，供给偏压电流。由此，负载电流源306将偏压电流向信号线202供给。

像素控制部401利用来自电平移位器2601A的传输选择控制信号来控制负载电流源306向像素列的电流供给。具体而言，像素控制部401控制像素列与负载电流源306的连接。例如，在对调整部2700的栅极端子输入了传输选择控制信号的情况下，与输入了反转信号时相比调整部2700的电流的值变大，像素列与负载电流源306连接(接通(ON)状态)，从负载电流源306向像素列供给电流。

另一方面，在对调整部2700的栅极端子输入了反转信号的情况下，与输入了传输选择控制信号时相比调整部2700的电流的值变小，像素列与负载电流源306成为非连接(断开(OFF)状态)，从负载电流源306向像素列的电流供给停止。

这样，能够以控制块400为单位实现负载电流源306的省电化。另外，通过在跳帧时停止从负载电流源306向像素列的电流供给，不输出来自像素201的疑似信号。因此，所输出的图像数据中不会重叠疑似信号，能够谋求减少噪声。

[以控制块400为单位的电路动作停止例2]

图28是表示以控制块400为单位的电路动作停止例2的说明图。以控制块400为单位的电路动作停止例2是每一像素列的比较器501的电路动作停止例。

像素块200的每一像素列的ADC电流源2603具有ADC电流源2603和调整部2800。ADC电流源2603例如由n沟道MOSFET构成，将从栅极端子输入的偏压电流向比较器501供给。

调整部2800例如由n沟道MOSFET构成，调整从ADC电流源2603向比较器501供给的电流。调整部2800的栅极端子经由反相器2610与像素控制部401内的电平移位器2601A连接。

周边电路部121具有ADC电流偏压电路2801。ADC电流偏压电路2801与ADC电流源2603的栅极端子连接，供给偏压电流。由此，ADC电流源2603将偏压电流向比较器501供给。

像素控制部401利用来自电平移位器2601A的传输选择控制信号来控制ADC电流源2603向比较器501的电流供给。具体而言，像素控制部401控制比较器501与ADC电流源2603的连接。例如，在对调整部2800的栅极端子输入了传输选择控制信号的情况下，与输入了反转信号时相比调整部2800的电流的值变大，比较器501与ADC电流源2603连接(接通状态)，从ADC电流源2603向比较器501供给电流。

另一方面，在对调整部2800的栅极端子输入了反转信号的情况下，与输入了传输选择控制信号时相比调整部2800的电流的值变小，比较器501与ADC电流源2603成为非连接(断开状态)，从ADC电流源2603向比较器501的电流供给停止。由此，在跳帧时不执行AD转换。

这样，能够以控制块400为单位实现负载电流源306的省电化。另外，通过在跳帧时使从ADC电流源2603向比较器501的电流供给停止，不输出来自像素201的疑似信号。因此，在所输出的图像数据中不会重叠疑似信号，能够谋求减少噪声。

[以控制块400为单位的电路动作停止例3]

图29是表示以控制块400为单位的电路动作停止例3的说明图。以控制块400为单位的电路动作停止例3是每一像素列的计数锁存器502的电路动作停止例。

控制块400A在每一像素列的信号线202的ADC500中，在比较器501与计数锁存器502之间具有NAND电路2901、反相器2902和传输电路2903。NAND电路2901输入来自比较器501的输出信号。另外，NAND电路2901输入利用反相器2900将来自像素块控制部503的传输选择控制信号反转而得到的反转信号传输选择控制信号是控制NAND电路2901的输出的使能信号。另外，反相器2902使来自NAND电路2901的输出信号反转，输出反转信号。

传输电路2903是将n型MOS晶体管与p型MOS晶体管并联连接的电路结构，n型MOS晶体管及p型MOS晶体管各自的栅极端子与反相器2902的输出端子连接。另外，传输电路2903将周边电路部121的ADC计数器信号生成部2904与计数锁存器502之间连接。

ADC计数器信号生成部2904将ADC计数器信号2905向计数锁存器502输出。计数锁存器502按照ADC计数器信号2905来保持数字像素信号，并向SRAM2604输出。传输电路2903基于反相器2902的输出值，将ADC计数器信号2905向计数锁存器502供给或停止供给。

图30是NAND电路2901的真值表。在NAND电路2901的输出值为“0”的情况下，反相器2902的输出值为“1”，传输电路2903向计数锁存器502供给ADC计数器信号2905，直到反相器2902的输出值反转为“0”为止。

另一方面，在NAND电路2901的输出值为“1”的情况下，反相器2902的输出值为“0”，传输电路2903使ADC计数器信号2905向计数锁存器502的供给停止。由此，计数锁存器502继续保持来自比较器501的输出信号。

即，若对NAND电路2901输入反转信号则计数锁存器502相应于比较器501的输出而进行动作(向SRAM2404的传输)或停止(计数锁存器502内的保持)。另一方面，若输入使能信号(传输选择控制信号)，则无论比较器501的输出如何，计数锁存器502都使动作停止(计数锁存器502内的保持)。

这样，能够以控制块400为单位实现计数锁存器502的省电化。另外，通过在跳帧时使计数锁存器502停止，不输出来自像素201的疑似信号。因此，在所输出的图像数据中不会重叠疑似信号，能够谋求减少噪声。

这样，通过使未读出像素信号时的电路动作停止，能够谋求低电力化。尤其是，通过在超过一帧曝光的曝光时间中使控制块400的电流停止，能够谋求低电力化。另外，即使是一帧曝光以内的曝光时间，在仅读出关注像素块200的所谓“窗口读出”的情况下，通过使对非关注像素块200进行控制的控制块400的电流停止，能够谋求低电力化。

另外，由于在进行了跳帧的像素块200的输出中不会重叠疑似信号(电路噪声)，所以在对多张图像进行加算及运算的情况下能够避免对画质的不良影响。另外，在上述的说明中，停止对象电路的种类只要是负载电流源306、比较器501及计数锁存器502中的至少一种即可，但停止对象电路的种类数越多，越能够谋求低电力化及画质降低抑制。

另外，在图26～图30中，控制块400各自在被输入传输选择控制信号时针对对应的像素块200执行跳帧动作和电路动作的停止，但如图6所示，对同一块行的多个控制块400在相同的定时输入传输选择控制信号因此，针对对应的同一块行的多个像素块200，一并执行跳帧动作和电路动作的停止。

需要说明的是，在图26～图28中，关于将电平移位部504与调整部2700、2800连接的例子进行了说明，但调整部2700、2800也可以不与电平移位部504连接，而是与像素块控制部503连接。另外，在图26及图29中，关于将像素块控制部503与计数锁存器502连接的例子进行了说明，但计数锁存器502也可以并非与像素块控制部503连接，而是与电平移位部504连接。

图31是表示实施例的摄像装置3100的结构例的框图。摄像装置3100具备摄像元件100、系统控制部3101、驱动部3102、测光部3103、工作存储器3104、记录部3105、显示部3106、操作部3108、驱动部3114、和摄影透镜3120。

摄影透镜3120将沿着光轴OA入射的被摄体光束引导至摄像元件100。摄影透镜3120由多个光学透镜组构成，使来自场景的被摄体光束在其焦平面附近成像。摄影透镜3120也可以是能够相对于摄像装置3100装拆的更换式透镜。需要说明的是，在图31中，以配置于光瞳附近的一片假想透镜为代表来表示该摄影透镜3120。

驱动部3114驱动摄影透镜3120。例如，驱动部3114使摄影透镜3120的光学透镜组移动来变更对焦位置。另外，驱动部3114也可以驱动摄影透镜3120内的可变光阑来控制向摄像元件100入射的被摄体光束的光量。

驱动部3102具有按照来自系统控制部3101的指示而执行摄像元件100的定时控制、区域控制等电荷蓄积控制的控制电路。另外，操作部3108通过释放按钮等受理来自拍摄者的指示。

摄像元件100将像素信号传递给系统控制部3101的图像处理部3111。图像处理部3111将工作存储器3104作为工作区来生成实施各种图像处理而得到的图像数据。例如，在生成JPEG文件格式的图像数据的情况下，在根据利用拜耳阵列得到的信号生成彩色影像信号之后执行压缩处理。所生成的图像数据被记录在记录部3105中，并被转换成显示信号而在预先设定的时间期间显示在显示部3106上。

测光部3103在用于生成图像数据的一系列摄影过程之前检测场景的亮度分布。测光部3103例如包括100万像素程度的AE传感器。系统控制部3101的运算部3112接收测光部3103的输出，并计算场景的每个区域的亮度。

运算部3112根据所计算出的亮度分布来确定快门速度、光圈值、ISO感光度。测光部3103也可以兼用于摄像元件100。需要说明的是，运算部3112也执行用于使摄像装置3100动作的各种运算。驱动部3102也可以一部分或全部搭载于摄像元件100。系统控制部3101的一部分也可以搭载于摄像元件100。

需要说明的是，本发明并不限定于上述内容，也可以将它们任意组合。另外，在本发明的技术思想的范围内考虑的其他方案也包含在本发明的范围内。

附图标记说明

100、100A、100B：摄像元件，101：像素部，102：控制电路部，103：数据处理部，110：第1半导体基板，120：第2半导体基板，121：周边电路部，130：第3半导体基板，200：像素块，201：像素，202：信号线，210：像素组，300：光电转换部，301：传输部，302：排出部，304：复位部，305：像素输出部，306：负载电流源，310：读出部，351：放大部，352：选择部，400、400A、400B：控制块，401：像素控制部，402：信号传输部，411：自主曝光处理部，412：曝光控制部，413：像素驱动部，421：信号输入部，422：信号处理部，423：信号输出部。

Claims (29)

1.一种摄像元件，其特征在于，具备：

第1半导体基板，其具有沿行方向排列配置的多个像素；以及

第2半导体基板，其具有向所述多个像素中的第1像素供给电流的第1负载电流源、向所述多个像素中的第2像素供给电流的第2负载电流源、控制所述第1负载电流源向所述第1像素的电流供给的第1像素控制部、和控制所述第2负载电流源向所述第2像素的电流供给的第2像素控制部。

2.根据权利要求1所述的摄像元件，其特征在于，

所述第1像素控制部控制所述第1像素与所述第1负载电流源之间的连接，

所述第2像素控制部控制所述第2像素与所述第2负载电流源之间的连接。

3.根据权利要求1所述的摄像元件，其特征在于，

具备：

第1调整部，其调整利用所述第1负载电流源向所述第1像素供给的电流；和

第2调整部，其调整利用所述第2负载电流源向所述第2像素供给的电流，

所述第1像素控制部控制所述第1调整部，

所述第2像素控制部控制所述第2调整部。

4.根据权利要求3所述的摄像元件，其特征在于，

所述第1调整部基于来自所述第1像素控制部的信号，调整利用所述第1负载电流源向所述第1像素供给的电流，

所述第2调整部基于来自所述第2像素控制部的信号，调整利用所述第2负载电流源向所述第2像素供给的电流。

5.根据权利要求3或4所述的摄像元件，其特征在于，

所述第1调整部与所述第1像素和所述第1负载电流源连接，

所述第2调整部与所述第2像素和所述第2负载电流源连接。

6.根据权利要求1～5中任一项所述的摄像元件，其特征在于，

具备：

第1转换部，其用于将从所述第1像素读出的第1信号转换成数字信号；和

第2转换部，其用于将从所述第2像素读出的第2信号转换成数字信号。

7.根据权利要求6所述的摄像元件，其特征在于，

所述第1像素控制部控制向所述第1转换部的电流供给，

所述第2像素控制部控制向所述第2转换部的电流供给。

8.根据权利要求6或7所述的摄像元件，其特征在于，

所述第1转换部具有被输入所述第1信号的第1比较器，

所述第2转换部具有被输入所述第2信号的第2比较器，

所述第1像素控制部控制向所述第1比较器的电流供给，

所述第2像素控制部控制向所述第2比较器的电流供给。

9.根据权利要求6～8中任一项所述的摄像元件，其特征在于，

所述第1转换部具有被输入第1时钟信号的第1闩锁电路，

所述第2转换部具有被输入第2时钟信号的第2闩锁电路，

所述第1像素控制部控制所述第1时钟信号向所述第1闩锁电路的输入，

所述第2像素控制部控制所述第2时钟信号向所述第2闩锁电路的输入。

10.根据权利要求1～9中任一项所述的摄像元件，其特征在于，

所述第1像素具有将光转换成电荷的第1光电转换部，

所述第2像素具有将光转换成电荷的第2光电转换部，

所述第1像素控制部基于对蓄积由所述第1光电转换部转换成的电荷的蓄积时间进行控制的控制信号，控制向所述第1像素的电流供给，

所述第2像素控制部基于对蓄积由所述第2光电转换部转换成的电荷的蓄积时间进行控制的控制信号，控制向所述第2像素的电流供给。

11.根据权利要求10所述的摄像元件，其特征在于，

所述第1像素具有传输由所述第1光电转换部转换成的电荷的第1传输部，

所述第2像素具有传输由所述第2光电转换部转换成的电荷的第2传输部，

所述第1像素控制部基于控制所述第1传输部的控制信号来控制向所述第1像素的电流供给，

所述第2像素控制部基于控制所述第2传输部的控制信号来控制向所述第2像素的电流供给。

12.根据权利要求11所述的摄像元件，其特征在于，

所述第1传输部与第1传输控制线连接，该第1传输控制线被输出用于传输由所述第1光电转换部转换成的电荷的第1传输控制信号，

所述第2传输部与第2传输控制线连接，该第2传输控制线被输出用于传输由所述第2光电转换部转换成的电荷的第2传输控制信号。

13.根据权利要求12所述的摄像元件，其特征在于，

所述第1传输控制信号从所述第1像素控制部输出，

所述第2传输控制信号从所述第2像素控制部输出。

14.根据权利要求10～13中任一项所述的摄像元件，其特征在于，

所述第1像素具有排出所述第1光电转换部的电荷的第1排出部，

所述第2像素具有排出所述第2光电转换部的电荷的第2排出部，

所述第1像素控制部基于控制所述第1排出部的控制信号来控制向所述第1像素的电流供给，

所述第2像素控制部基于控制所述第2排出部的控制信号来控制向所述第2像素的电流供给。

15.根据权利要求14所述的摄像元件，其特征在于，

所述第1排出部与第1排出控制线连接，该第1排出控制线被输出用于排出所述第1光电转换部的电荷的第1排出控制信号，

所述第2排出部与第2排出控制线连接，该第2排出控制线被输出用于排出所述第2光电转换部的电荷的第2排出控制信号。

16.根据权利要求15所述的摄像元件，其特征在于，

所述第1排出控制信号从所述第1像素控制部输出，

所述第2排出控制信号从所述第2像素控制部输出。

17.根据权利要求1～16中任一项所述的摄像元件，其特征在于，

所述第1像素在所述第1半导体基板中配置于第1像素块，

所述第2像素在所述第1半导体基板中配置于第2像素块，

所述第1像素控制部在所述第2半导体基板中配置于第1控制块，

所述第2像素控制部在所述第2半导体基板中配置于第2控制块，

所述第1像素块与所述第1控制块彼此相对，

所述第2像素块与所述第2控制块彼此相对。

18.一种摄像装置，其特征在于，具备权利要求1～17中任一项所述的摄像元件。

19.一种摄像元件，其特征在于，具备：

第1半导体基板，其具有包含至少一个像素的多个像素块；和

第2半导体基板，其具有针对每个所述像素块配置的控制块，

所述控制块具有控制负载电流源的像素控制部，所述负载电流源向所述多个像素块中的对应的像素块所包含的所述像素供给电流。

20.根据权利要求19所述的摄像元件，其特征在于，

所述控制块具有转换部，该转换部将从所述多个像素块中的对应的像素块所包含的所述像素读出的信号转换为数字信号。

21.根据权利要求19所述的摄像元件，其特征在于，

所述第2半导体基板具有将从所述像素读出的信号转换为数字信号的转换部，

所述转换部在所述第2半导体基板中配置于所述多个控制块所配置的控制电路部的外侧。

22.根据权利要求19～21中任一项所述的摄像元件，其特征在于，

所述像素控制部控制所述多个像素块中的对应的像素块所包含的所述像素、与向所述多个像素块中的对应的像素块所包含的所述像素供给电流的负载电流源之间的连接。

23.根据权利要求19～22中任一项所述的摄像元件，其特征在于，

所述像素具有将光转换成电荷的光电转换部，

所述像素控制部基于对蓄积由所述光电转换部转换成的电荷的蓄积时间进行控制的控制信号，来控制向所述像素的电流供给。

24.根据权利要求23所述的摄像元件，其特征在于，

所述像素具有传输由所述光电转换部转换成的电荷的传输部，

所述像素控制部基于对所述传输部进行控制的控制信号来控制向所述像素的电流供给。

25.根据权利要求24所述的摄像元件，其特征在于，

所述传输部与传输控制线连接，该传输控制线被输出用于传输由所述光电转换部转换成的电荷的传输控制信号，

所述传输控制信号从所述像素控制部输出。

26.根据权利要求23～25中任一项所述的摄像元件，其特征在于，

所述像素具有排出所述光电转换部的电荷的排出部，

所述像素控制部基于对所述排出部进行控制的控制信号来控制向所述像素的电流供给。

27.根据权利要求26所述的摄像元件，其特征在于，

所述排出部与排出控制线连接，该排出控制线被输出用于排出所述光电转换部的电荷的排出控制信号。

28.根据权利要求27所述的摄像元件，其特征在于，

所述排出控制信号从所述像素控制部输出。

29.一种摄像装置，其特征在于，具备权利要求19～28中任一项所述的摄像元件。