CN118103771A - 阵列基板及其制作方法、掩膜版、显示装置 - Google Patents
阵列基板及其制作方法、掩膜版、显示装置 Download PDFInfo
- Publication number
- CN118103771A CN118103771A CN202280003318.8A CN202280003318A CN118103771A CN 118103771 A CN118103771 A CN 118103771A CN 202280003318 A CN202280003318 A CN 202280003318A CN 118103771 A CN118103771 A CN 118103771A
- Authority
- CN
- China
- Prior art keywords
- light
- substrate
- via hole
- layer
- substructures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 179
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000002834 transmittance Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 41
- 230000008569 process Effects 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 21
- 230000005540 biological transmission Effects 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 13
- 238000000206 photolithography Methods 0.000 claims description 8
- 239000012788 optical film Substances 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims 4
- 238000001459 lithography Methods 0.000 claims 1
- 238000002161 passivation Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 238000001259 photo etching Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本公开实施例提供了一种掩膜版、阵列基板及其制作方法、显示装置。阵列基板，包括衬底，以及设置在所述衬底一侧的过孔，其中：所述过孔包括第一结构和环绕所述第一结构的第二结构，所述第一结构和所述第二结构的透光率不同；所述第一结构在所述衬底上的正投影大致为矩形，且具有多个直边；所述第二结构在所述衬底上的正投影大致为八边形，所述第二结构包括多个第一子结构和多个第二子结构，所述第一子结构在所述衬底上的正投影为条状，所述第一子结构与所述第一结构的直边一一对应地平行设置，所述第二子结构在所述衬底上的正投影为瓦片状；所述第二子结构位于相邻两个第一子结构之间，且连接相邻的第一子结构。
Description
本公开涉及显示技术领域，具体涉及一种阵列基板及其制作方法、掩膜版、显示装置。
阵列基板包括衬底以及设置在衬底上的多个导电元件，例如，信号线、像素电极等等。衬底上的多个导电元件设置在多个层中，当不同层的导电元件需要电连接时，需要通过过孔来实现电连接。
发明内容
本公开实施例提供了一种阵列基板及其制作方法、掩膜版、显示装置。
本公开提供一种阵列基板，包括衬底，以及设置在所述衬底一侧的过孔，其中：所述过孔包括第一结构和环绕所述第一结构的第二结构，所述第一结构和所述第二结构的透光率不同；
所述第一结构在所述衬底上的正投影大致为矩形，且具有多个直边；
所述第二结构在所述衬底上的正投影大致为八边形，所述第二结构包括多个第一子结构和多个第二子结构，所述第一子结构在所述衬底上的正投影为条状，所述第一子结构与所述第一结构的直边一一对应地平行设置，所述第二子结构在所述衬底上的正投影为瓦片状；所述第二子结构位于相邻两个第一子结构之间，且连接相邻的第一子结构。
在一些实施例中，所述第一结构在所述衬底上的正投影为直角矩形或圆角矩形。
在一些实施例中，所述第一结构在所述衬底上的正投影为圆角矩形，且包括多个直边以及连接在相邻的直边之间的弧形边；
所述弧形边的两端与所述圆角矩形中心的连线之间具有第一夹角，所 述第一夹角在5～45°之间；
所述多个直边包括：相对的两个第一直边以及相对的两个第二直边，所述第一直边的长度与两个第二直边之间的距离之比在[0.5，1)范围内；所述第二直边的长度与两个第一直边之间的距离之比在[0.4，1)范围内。
在一些实施例中，所述第一子结构的宽度大于所述第二子结构的宽度。
在一些实施例中，所述第一子结构的透光率相同；
或者，所述第一子结构的透光率大于所述第二子结构的透光率。
所述阵列基板还包括：
导电件，设置在所述衬底上；
连接件，位于所述导电件远离所述衬底的一侧，所述连接件和所述导电件之间设置有绝缘层；所述过孔设置在所述绝缘层上，所述连接件通过所述过孔与所述导电件连接；
其中，所述连接件包括：连接部和搭接部，所述连接部位于所述过孔内，所述搭接部位于所述绝缘层远离所述衬底的表面，所述绝缘层远离所述衬底的表面中与所述搭接部相对的部分大致为平坦面。
在一些实施例中，所述过孔的纵切截面的坡度角小于30°。
在一些实施例中，所述过孔的纵切截面的坡度角为10°～29°。
本公开实施例还提供一种掩膜版，用于阵列基板的制作方法中，所述阵列基板为上述实施例的阵列基板，所述掩膜版包括：
全透光区，用于与所述过孔的第一结构所在区域相对设置；所述全透光区具有多个侧边；
图形区，用于与所述过孔的第二结构所在区域相对设置，所述图形区环绕所述全透光区设置，且包括彼此间隔的多个部分透光区以及多个角落区，每个所述部分透光区与所述全透光区的一个侧边相对设置，所述部分透光区的透光率小于所述全透光区的透光率，所述角落区位于所述全透光区的角部位置，所述角落区为遮光区域。
在一些实施例中，所述部分透光区包括至少一个透光狭缝和至少一个遮光狭缝，所述遮光狭缝与所述透光狭缝在远离所述全透光区的方向上交替设置，其中一个所述遮光狭缝与所述全透光区接触，所述透光狭缝沿与其相对的所述侧边的延伸方向延伸。
在一些实施例中，在所述部分透光区中，所述遮光狭缝与所述透光狭缝的宽度之比在0.5:1～2:1之间。
在一些实施例中，所述透光狭缝的宽度小于曝光极限宽度。
在一些实施例中，所述透光狭缝的宽度在1μm～1.5μm之间。
在一些实施例中，所述部分透光区包括多个透光狭缝和多个所述遮光狭缝，对于同一个所述部分透光区中的任意两个所述透光狭缝，远离所述全透光区的透光狭缝的长度大于靠近所述全透光区的透光狭缝的长度。
在一些实施例中，所述图形区中的多个透光狭缝分为至少一个狭缝组，每个狭缝组包括多个所述透光狭缝，同一个狭缝组中的多个透光狭缝环绕所述全透光区，且同一个所述狭缝组中的不同透光狭缝位于所述全透光区的不同侧，
对于所述同一个所述狭缝组中的任意两个相邻的透光狭缝而言，所述两个相邻的透光狭缝靠近全透光区的边缘的延长线汇聚于第一交点，所述两个相邻的透光狭缝中的每个到所述第一交点的距离小于或等于预设的刻蚀偏移量。
在一些实施例中，所述掩膜版包括透明基底和设置在所述透明基底上的遮光层，所述遮光层上设置有对应于所述全透光区的第一镂空部，以及对应于所述部分透光区的第二镂空部；所述第二镂空部中设置有光学膜，所述光学膜的透光率小于所述透明基底的透光率，且大于所述遮光层的透光率。
本公开实施例还提供一种阵列基板的制作方法，包括：
利用光刻构图工艺在衬底上的一侧形成过孔；所述过孔包括第一结构 和环绕所述第一结构的第二结构，所述第一结构和所述第二结构的透光率不同；所述第一结构在所述衬底上的正投影大致为矩形，且具有多个直边；所述第二结构在所述衬底上的正投影大致为八边形，所述第二结构包括多个第一子结构和多个第二子结构，所述第一子结构在所述衬底上的正投影为条状，所述第一子结构与所述第一结构的直边一一对应地平行设置，所述第二子结构在所述衬底上的正投影为瓦片状；所述第二子结构位于相邻两个第一子结构之间，且连接相邻的第一子结构；
其中，所述光刻构图工艺包括曝光过程，在所述曝光过程中所采用的掩膜版为上述的掩膜版。
在一些实施例中，所述利用光刻构图工艺在衬底上的一侧形成过孔之前，所述制作方法还包括：
在衬底上形成导电件；
在所述导电件远离所述衬底的一侧形成绝缘层；其中，所述过孔形成在所述绝缘层上并暴露所述导电件；
所述利用光刻构图工艺在衬底上的一侧形成过孔之后，所述制作方法还包括：
在所述绝缘层远离所述衬底的一侧设置连接件，所述连接件通过所述过孔与所述导电件连接；所述连接件包括：连接部和搭接部，所述连接部位于所述过孔内，所述搭接部位于所述绝缘层远离所述衬底的表面，所述绝缘层远离所述衬底的表面中与所述搭接部相对的部分大致为平坦面。
在一些实施例中，所述绝缘层包括：第一绝缘子层以及位于所述第一绝缘子层与所述导电件之间的第二绝缘子层，所述第一绝缘子层采用感光材料制成；
所述利用光刻构图工艺在所述绝缘层上形成暴露所述导电件的过孔，包括：
利用所述掩膜版对所述第一绝缘子层进行曝光；
对曝光后的第一绝缘子层进行显影，以在所述第一绝缘子层中对应于所述过孔的位置形成中间过孔；
以显影后的第一绝缘子层作为掩膜层，并对所述第一绝缘子层与所述导电件之间的第二绝缘子层进行刻蚀，形成所述过孔。
本公开实施例还提供一种显示装置，包括上述的阵列基板。
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1为一些实施例中提供的阵列基板的平面图。
图2为一些实施例中提供的不同层的导电元件实现连接的截面示意图。
图3为一些实施例中提供的掩膜版的局部示意图。
图4为利用图3中的掩膜版所形成的过孔的示意图。
图5A为本公开的一些实施例中提供的掩膜版的局部平面图。
图5B为图5A中的透光狭缝的尺寸标识示意图。
图6为沿图5A中A-A’线的剖视图。
图7为本公开的另一些实施例中提供的掩膜版的局部平面图。
图8A为本公开的另一些实施例中提供的掩膜版的局部平面图。
图8B为图8A中的透光狭缝的尺寸标识示意图。
图9为刻蚀偏移量的尺寸标识示意图。
图10为本公开的另一些实施例中提供的掩膜版的局部区域平面图。
图11沿图10中B-B’线的剖视图。
图12A为本公开的一些实施例中提供的阵列基板的制作方法流程图。
图12B为本公开的另一些实施例中提供的阵列基板的制作方法流程图。
图13至图15为本公开的一些实施例中提供的形成过孔的过程示意图。
图16为本公开的一些实施例中提供的过孔的平面图。
图17为本公开的一些实施例中提供的第一导电件和第二导电件以及各自对应的过孔的示意图。
图18为本公开的一些实施例中提供的第一过孔和第二过孔沿垂直于衬底方向上观看的扫描电镜图(SEM)。
图19为不同实施例中提供的过孔的纵切截面的扫描电镜图(SEM)。
图20为本公开的一些实施例中提供的阵列基板的示意图。
图21为本公开的一些实施例中提供的第一导电件、第二导电件和连接件的平面图。
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地 改变。
阵列基板包括衬底以及设置在衬底上的多个导电元件，例如，栅线、数据线等信号线，以及像素电极等等。衬底上的多个导电元件设置在多个层中，当不同层的导电元件需要电连接时，需要通过过孔来实现电连接。
图1为一些实施例中提供的阵列基板的平面图，如图1所示，阵列基板包括：衬底10，衬底10包括显示区AA和周边区WA，衬底10上设置有多条栅线GL和多条数据线DL，多条栅线GL和多条数据线DL交叉设置，从而在显示区AA限定出多个像素区P，像素区P中设置有薄膜晶体管、像素电极等结构。衬底10上还可以设置有栅极驱动电路20和源极驱动电路30，栅极驱动电路20和源极驱动电路30均设置在周边区WA，栅极驱动电路20与栅线GL连接，用于为栅线GL提供扫描信号。其中，栅极驱动电路20可以具有多个扫描信号输出端，扫描信号输出端可以与数据线同层设置；每条栅线GL连接一个扫描信号输出端。源极驱动电路30与数据线DL连接，用于为数据线DL提供数据信号。
图2为一些实施例中提供的不同层的导电元件实现连接的截面示意图，如图2所示，第一导电件11设置在衬底10上，第一导电件11远离衬底10的一侧设置有栅绝缘层GI，第二导电件12设置在栅绝缘层GI远离衬底10的一侧，第二导电件12远离衬底10的一侧设置有钝化层PVX，钝化层PVX远离衬底10的一侧设置有平坦化层PLN，平坦化层PLN远离衬底10的一侧设置有连接件13。连接件13通过贯穿平坦化层PLN、钝化层PVX和栅绝缘层GI的过孔Va与第一导电件11连接，并通过贯穿平坦化层PLN和钝化层PVX的过孔Vb与第二导电件12连接。在一个示例中，第一导电件11为上述扫描信号输出端(该扫描信号输出端与数据线同层设置)，第二导电件12为上述栅线GL。当然，第一导电件11、第二导电件12也可以为其他结构。例如，第一导电件11可以为数据线DL，第二导电件12可以为与数据驱动电路连接的扇出线BL。
如图2所示，连接件13与第一导电件11、第二导电件12均通过过孔连接，为了防止连接件13发生断裂，可以将过孔的侧面设置为平缓的坡面。图3为一些实施例中提供的掩膜版的局部示意图，图3中所示的掩膜版M0用于过孔的制作过程中。图3中仅示意出了掩膜版M0对应于其中一个过孔(例如过孔Va)的区域，图3中的区域包括：第一透光区M01、环绕第一透光区M01的第一遮光区M02、环绕第一遮光区M02的第二透光区M03、以及环绕第二透光区M03的第二遮光区M04。
其中，以过孔Va为例，过孔Va的制作过程包括：利用掩膜版M0对平坦化层PLN进行曝光，并显影，从而在平坦化层PLN上形成子过孔，之后，以平坦化层PLN作为掩膜层对钝化层PVX进行刻蚀，从而形成过孔Va。在进行曝光时，掩膜版M0的第一透光区M01对应于过孔Va的底部，掩膜版的第二遮光区M04和第二透光区M03对应于过孔Va的侧面。其中，第二透光区M03的宽度很小，因此，光线透过第二透光区M03时，不足以使平坦化层PLN充分曝光，也就是说，第一遮光区M02和第二透光区M03整体可以作为半透光区，从而使平坦化层PLN的相应位置发生部分曝光，进而使过孔Va的侧面形成为坡面。
其中，在利用图3中的掩膜版M0进行曝光时，由于第二透光区M03的拐角处的宽度L1大于其余位置的宽度L2，因此，第二透光区M03的拐角处的光通量大于其余位置的光通量，从而导致拐角处的平坦化层容易被充分曝光，在后续对钝化层刻蚀后，在第二透光区M03的拐角处所对应的位置，也会产生异常。图4为利用图3中的掩膜版所形成的过孔的示意图，如图4所示，阵列基板上除了会形成上述过孔Va之外，还会在靠近过孔角部Va的位置(该位置对应于第二透光区M03的拐角)，出现额外的小孔Vc，这种情况下，后续形成连接件13时，连接件13很容易在小孔Vc位置造成断裂，从而导致连接13件阻抗变大，容易出现断路、烧伤等风险。
本公开实施例提供一种掩膜版，用于在衬底一侧形成过孔，其中，过 孔包括：第一结构和环绕所述第一结构的第二结构，所述第一结构和所述第二结构的透光率不同。其中，过孔可以通过光刻构图工艺形成，光刻构图工艺包括曝光过程。
图5A为本公开的一些实施例中提供的掩膜版的局部平面图，图7为本公开的另一些实施例中提供的掩膜版的局部平面图，图8A为本公开的另一些实施例中提供的掩膜版的局部平面图，如图5A所示，掩膜版包括：全透光区M10和图形区，其中，在曝光过程中，全透光区M10用于与待形成第一结构的位置相对设置。图形区与待形成第二结构的位置相对设置。全透光区M10可以为多边形区，且具有多个侧边。其中，全透光区M10是指，照射至该全透光区M10的光线能够全部或基本全部透过该区域，例如，全透光区M10的透光率在85％以上，或90％以上，或95％以上，或等于100％。
在一些示例中，全透光区M10可以为长方形、正方向、六边形、八边形等多边形。其中，多边形的角可以为直线与直线所限定的角，也可以为圆角。
图形区环绕全透光区M10设置，且包括：彼此间隔的多个部分透光区HT，以及多个角落区CA，每个部分透光区HT与全透光区M10的一个侧边相对设置。部分透光区HT是指，照射至该区域的光线有一部分透过该区域，而另一部分光线未能通过该区域。部分透光区HT的透光率小于全透光区M10的透光率，例如，部分透光区HT的透光率在40％～70％之间，或者在50％～55％之间，或者在55％～60％之间。
角落区CA位于全透光区M10的角部位置，角落区CA为遮光区，即，照射至该角落区CA的光线全部或基本全被遮挡，例如，角落区CA的透光率小于5％或小于8％或等于0％。其中，全透光区M10的角部是指，全透光区M10的相邻两个侧边所连接的位置。
需要说明的是，上述图形区和全透光区M10可以组成掩膜区域，掩膜区域的周围可以为遮光区。图5A中仅示出了一个掩膜区域，用于阵列基板 上一个过孔的光刻构图工艺中。而实际应用中，掩膜版M1可以包括多个掩膜区域，从而可以对感光材料的多个位置进行曝光，进而形成多个过孔。
在本公开实施例提供的掩膜版中，图形区环绕全透光区M10设置，图形区中与全透光区M10的侧边相对的区域为部分透光区HT，与全透光区M10的角部相对应的区域为遮光区，在利用本公开实施例中的掩膜版M1对感光材料进行曝光时，与全透光区M10对应的感光材料能够被充分曝光，从而在显影后被完全去除；与部分透光区HT对应的感光材料被部分曝光，从而在显影后被去除一部分，形成平缓的坡面；与角落区CA对应的感光材料未曝光，从而在显影后被保留。这种情况下，利用显影后的感光材料作为掩膜层来对其下方的膜层进行刻蚀时，可以形成具有坡面的过孔，且由于掩膜版M1的角落区CA所对应的感光材料不会被去除，因此，在经过刻蚀后，并不会出现图4中所示的小孔，进而可以提高后续形成的连接件的良率。
如图5A和图7所示，部分透光区HT包括至少一个透光狭缝TSL和至少一个遮光狭缝SSL，遮光狭缝SSL与透光狭缝TSL在远离全透光区M10的方向上一一交替设置，其中一个遮光狭缝SSL与全透光区M10接触，透光狭缝TSL沿与其相对的侧边的延伸方向延伸，遮光狭缝SSL的延伸方向与透光狭缝TSL的延伸方向相同。通过遮光狭缝SSL和透光狭缝TSL的交替设置，使得遮光狭缝SSL和透光狭缝TSL所在区域整体呈部分透光的效果。
在一些实施例中，在部分透光区HT中，遮光狭缝SSL与透光狭缝TSL的宽度之比在0.5:1～2:1之间，从而使得感光材料被部分透光区HT曝光并显影后，可以形成平缓的坡面。例如，遮光狭缝SSL与透光狭缝TSL的宽度之比为0.5:1，或1:1，或1.5:1，或2:1。优选地，遮光狭缝SSL与透光狭缝TSL的宽度相等，以使感光材料上形成的坡面更加平缓。
在一些实施例中，透光狭缝TSL的宽度小于曝光极限宽度，其中，曝 光极限宽度为光刻设备所固有的参数，其表示：当掩膜版M1上的某一透光区域或透光狭缝TSL的宽度超过曝光极限宽度时，则能够使感光材料充分曝光；当掩膜版M1上的某一透光区域或透光狭缝TSL的宽度小于曝光极限参数时，则不能使感光材料充分曝光。
在一些实施例中，透光狭缝TSL的宽度在1μm～1.5μm之间。例如，透光狭缝TSL的宽度为1μm，或1.2μm，或1.4μm或1.5μm。
在一些实施例中，最靠近全透光区M10的透光狭缝TSL的长度可以与其相对的侧边的长度相等，例如，如图5A所示，全透光区M10为矩形，相邻两个侧边的长度分别为L1和L1’，与长度为L1的侧边相对的透光狭缝TSL的长度为L3，与长度为L1’的侧边相对的透光狭缝TSL的长度为L3’，其中，L1＝L3，L1’＝L3’。当然，L1和L3也可以不相等，L1’和L3’也可以不相等。
在一些实施例中，当部分透光区HT包括多个透光狭缝TSL时，如图7所示，同一个部分透光区HT中的透光狭缝TSL的长度可以相同。
在另一些实施例中，当部分透光区HT包括多个透光狭缝TSL时，如图8A所示，对于同一个部分透光区HT中的任意两个透光狭缝TSL而言，远离全透光区M10的透光狭缝TSL的长度大于靠近全透光区M10的透光狭缝TSL的长度。
在一些实施例中，图形区中的多个透光狭缝TSL分为至少一个狭缝组，每个狭缝组包括多个透光狭缝TSL，同一个狭缝组中的多个透光狭缝TSL环绕全透光区M10，且同一个狭缝组中的不同透光狭缝TSL位于全透光区M10的不同侧。对于同一个狭缝组中的任意两个相邻的透光狭缝TSL而言，该两个相邻的透光狭缝TSL靠近全透光区M10的边缘的延长线汇聚于第一交点，两个相邻的透光狭缝TSL中的每个到第一交点的距离小于或等于预设的刻蚀偏移量。
图5B为图5A中的透光狭缝的尺寸标识示意图，例如，在图5A中， 全透光区M10周围设置有四个透光狭缝TSL，四个透光狭缝TSL组成一个狭缝组，两个相邻的透光狭缝TSL靠近全透光区M10的边缘的延长线汇聚于第一交点x0，该两个相邻的透光狭缝TSL中，每个透光狭缝TSL到第一交点x0的距离均为d0，且d0小于预设的刻蚀偏移量。
又例如，图8B为图8A中的透光狭缝的尺寸标识示意图，如图8A和图8B所示，全透光区M10的每一侧均设置有两个透光狭缝TSL，共八个透光狭缝TSL，八个透光狭缝TSL分为两个狭缝组，虚线框B1内的多个透光狭缝TSL组成第一个狭缝组，虚线框B1与B2之间的多个透光狭缝TSL组成第二个狭缝组，第一个狭缝组中的四个透光狭缝TSL相较于第二个狭缝组中的四个透光狭缝TSL而言，更靠近全透光区M10。在第一个狭缝组中，两个相邻的透光狭缝TSL靠近全透光区M10的边缘的延长线汇聚于第一交点x1，该两个相邻的透光狭缝TSL中，每个透光狭缝TSL到第一交点的距离均为d1，且d1小于预设的刻蚀偏移量。在第二个狭缝组中，两个相邻的透光狭缝TSL靠近全透光区M10的边缘的延长线汇聚于第一交点x2，该两个相邻的透光狭缝TSL中，每个透光狭缝TSL到第一交点x2的距离均为d2，且d2小于预设的刻蚀偏移量。
其中，预设的刻蚀偏移量是根据刻蚀工艺确定的，具体可以为目标刻蚀区域与实际刻蚀区域的偏差量的一半。图9为刻蚀偏移量的尺寸标识示意图，如图9所示，待刻蚀膜层50上设置有掩膜层M4，掩膜层M4具有开口，开口的宽度为W(该W即为目标刻蚀区域的宽度)，在对待刻蚀膜层50进行刻蚀，并且刻蚀气体能够对待刻蚀膜层50和掩膜层M4均起到刻蚀作用时，除了会发生纵向刻蚀之外(其中，掩膜层M4在纵向上不会被完全刻蚀掉)，还会出现一定的横向刻蚀，从而导致掩膜层M4和待刻蚀膜层50在横向上均会被刻蚀掉一部分，最终在待刻蚀膜层50上所刻蚀的区域的宽度为W1(该W1即为实际刻蚀区域的宽度)，则W1-W为双边刻蚀偏移量，(W1-W)/2即为单边刻蚀偏移量，也即上述预设的刻蚀偏移量。需要说 明的是，图11仅用来表示刻蚀偏移量，并不表示刻蚀后的真实形貌。
在本公开实施例中，对于同一个狭缝组中的任意两个相邻的透光狭缝TSL而言，该两个相邻的透光狭缝TSL靠近全透光区M10的边缘的延长线汇聚于第一交点x1，两个相邻的透光狭缝TSL中的每个到第一交点x1的距离小于或等于预设的刻蚀偏移量。这种情况下，在利用掩膜版M1对感光材料进行曝光，并利用显影后的感光材料作为掩膜层来对其下方的膜层进行刻蚀后，会形成侧面为坡面的过孔，且过孔的侧面在过孔拐角位置仍然为坡面。
图9为沿图5A中A-A’线的剖视图，如图9所示，在一些实施例中，掩膜版可以包括透明基底M11、以及设置在透明基底M11上的遮光层M12。透明基底M11可以为玻璃基底或其他透明材质的基底；遮光层M12可以采用金属材料制成，例如铬。遮光层M12上设置有对应于全透光区M10的第一镂空部h1，遮光层M12上对应于透光狭缝TSL的区域设置有第三镂空部h3。
图10为本公开的另一些实施例中提供的掩膜版的局部区域平面图，图11沿图10中B-B’线的剖视图，和图5A中的掩膜版相同的，在图10所示的掩膜版中，包括全透光区M10和环绕全透光区M10的图形区，图形区包括多个部分透光区HT和多个角落区CA，与图5A中所示的掩膜版M1不同的是，在图10中，部分透光区HT不再设置透光狭缝TSL和遮光狭缝SSL，而是将各位置的透过率设置为相同。如图11所示，掩膜版M1包括透明基底M11、以及设置在透明基底M11上的遮光层，M12遮光层上设置有对应于全透光区M10的第一镂空部，遮光层M12上对应于部分透光区HT的区域设置有第二镂空部，第二镂空部中设置有光学膜HTL。其中，光学膜HTL的透光率小于全透光区M10的透光率，例如，光学膜HTL的透光率在40％～70％之间，或者在50％～55％之间，或者在55％～60％之间，从而使得部分透光区HT的透光率在40％～70％之间，或者在50％～55％之间， 或者在55％～60％之间。
图12A为本公开的一些实施例中提供的阵列基板的制作方法流程图，如图12A所示，阵列基板的制作方法包括：
S0、在衬底利用光刻构图工艺在衬底上的一侧形成过孔；所述过孔包括第一结构和环绕所述第一结构的第二结构，所述第一结构和所述第二结构的透光率不同；所述第一结构在所述衬底上的正投影大致为矩形，且具有多个直边；所述第二结构在所述衬底上的正投影大致为八边形，所述第二结构包括多个第一子结构和多个第二子结构，所述第一子结构在所述衬底上的正投影为条状，所述第一子结构与所述第一结构的直边一一对应地平行设置，所述第二子结构在所述衬底上的正投影为瓦片状；所述第二子结构位于相邻两个第一子结构之间，且连接相邻的第一子结构。
其中，光刻构图工艺包括曝光过程，在曝光过程中所采用的掩膜版为上述实施例中所述的掩膜版。
图12B为本公开的另一些实施例中提供的阵列基板的制作方法流程图，如图12B所示，所述制作方法包括：
S1、在衬底上形成导电件。
S2、在导电件远离衬底的一侧形成绝缘层，并利用光刻构图工艺在绝缘层上形成暴露导电件的过孔。
S3、在绝缘层远离衬底的一侧设置连接件，连接件通过过孔与导电件连接。其中，连接件包括：连接部和搭接部，连接部位于过孔内，搭接部位于绝缘层远离衬底的表面。
其中，形成过孔的曝光过程中，采用上述实施例的掩膜版进行曝光，由于掩膜版的角落区为遮光区，因此，不会出现图4所示的在靠近过孔角部的位置产生小孔的现象，即，绝缘层远离衬底的表面中与搭接部相对的部分大致为平坦面。
需要说明的是，大致为平坦面是指，表面上未出现凹坑或凸起，例如， 表面的平整度小于连接件厚度的0.25倍或0.5倍或1倍。
在一些实施例中，绝缘层可以采用感光材料制成，在形成过孔时，利用掩膜版对待形成过孔的区域进行曝光，之后进行显影，从而形成过孔。
在另一些实施例中，绝缘层可以包括第一绝缘子层以及位于第一绝缘子层与导电件之间的第二绝缘子层，第一绝缘子层采用感光材料制成。图13至图15为本公开的一些实施例中提供的形成过孔的过程示意图，如图13至图15所示，形成过孔的过程包括：
S21、如图13所示，利用上述实施例中的掩膜版M1对第一子绝缘层15进行曝光，在曝光时，上述全透光区M10和图形区对应于待形成过孔的区域，从而使第一子绝缘层15上对应于全透光区M10的区域被充分曝光，对应于图形区的区域被部分曝光。由于光衍射作用，第一子绝缘层15上对应于角落区CA的区域也会接收到少量光线，从而发生部分曝光。
S22、对曝光后的第一子绝缘层15进行显影，经过显影后，第一子绝缘层15上形成中间过孔Vm，中间过孔Vm的侧面为坡面，如图14所示。
S23、以显影后的第一子绝缘层15作为掩膜层，并对第二子绝缘层16进行刻蚀，从而形成过孔V，如图15所示。其中，可以采用干法刻蚀的方式对第二子绝缘层16进行刻蚀。应当理解的是，刻蚀过程中采用的刻蚀气体并不会对导电件造成影响。
图16为本公开的一些实施例中提供的过孔的平面图，如图16所示，过孔包括：第一结构V01和环绕第一结构V01的第二结构V02，第一结构V01和第二结构V02的透光率不同。需要说明的是，在本公开实施例中，第一结构V01/第二结构V02的透光率是指，沿着垂直于衬底的方向，通过光镜所看到的第一结构V01/第二结构V02的明暗程度。其中，第一结构V01的透光率大于第二结构V02的透光率，即，通过光镜看到的第一结构V01比第二结构V02更明亮。
其中，第一结构V01在衬底上的正投影大致为矩形，且具有多个直边。 其中，正投影大致为矩形是指，正投影可以为直角矩形或圆角矩形。当正投影为直角矩形时，多个直边依次连接。当正投影为圆角矩形时，圆角矩形不仅包括多个直边，还包括位于相邻两个直边之间的弧形边。
第二结构V02在衬底上的正投影大致为八边形，第二结构V02包括多个第一子结构V02a和多个第二子结构V02b，第一子结构V02a在所述衬底上的正投影为条状图形，第一子结构V02a与第一结构V01的直边一一对应地平行设置。其中，条状图形即为长方形，第一子结构V02a与第一结构V01的直边平行设置是指，第一子结构V02a的长边与第一结构V01的直边平行设置。
第二子结构V02b在所述衬底上的正投影为瓦片状，第二子结构V02b位于相邻两个第一子结构V02a之间，且连接相邻的第一子结构V02a。其中，瓦片状是指，具有两个直线连接边和两个非直线边的图形，其中一个直线连接边连接在两个非直线连接边的第一端之间，另一个直线连接边连接在两个非直线连接边的第二端之间。两个直线连接边也即两个条状图形的短边。非直线边可以为弧形边，也可以为折线边。
其中，对于过孔而言，其具有远离衬底的第一开口和朝向衬底的第二开口，以及连接第一开口和第二开口的侧面，第一结构V01在衬底上的正投影也即第一开口在衬底上的正投影；第二结构V02在衬底上的正投影也即第二开口在衬底上的正投影。
由于第一子绝缘层15对应于角落区CA的区域、对应于部分透光区HT的区域均发生部分曝光，且在刻蚀过程中，刻蚀气体不仅会对第二子绝缘层16进行刻蚀，也会对第一子绝缘层15造成一定的刻蚀，因此，刻蚀后形成的过孔的侧面为连续、平缓的坡面。
另外，由于第一子绝缘层15对应角落区CA的区域在曝光过程中会接收到少量光线，并且，在刻蚀过程中，不仅会对第一绝缘子层和第二绝缘子层进行纵向刻蚀，也会发生横向刻蚀，因此，最终形成的过孔会呈现图 16中所示的形貌，即包括上述第一结构V01和第二结构V02，第二结构V02包括第一子结构V02a和第二子结构V02b，其中，第一子结构V02a为条状，第二子结构V02b为瓦片状，其中第一子结构V02a的宽度d4大于第二子结构V02b的宽度d3。需要说明的是，第一子结构V02a的宽度即为条状图形(即长方形)的宽度；第二子结构V02b的宽度是指，瓦片状图形的两个非直线边之间的最近距离。
在一些实施例中，利用掩膜版所形成的过孔V中，第一子结构V21和第二子结构V22的透光率相同；即，沿着垂直于衬底的方向，通过光镜所看到的第一子结构V21与第二子结构V22的亮度相同。在另一些实施例中，第一子结构V21的透光率大于第二子结构V22的透光率，即，沿着垂直于衬底的方向，通过光镜所看到的第一子结构V21的亮度大于第二子结构V22的亮度。
在实际应用中，可以同时形成多个导电件，另外，可以同时在阵列基板上形成多个过孔，每个导电件均对应至少一个过孔。例如，多个导电件可以包括多个第一导电件和多个第二导电件，多个过孔可以包括对应于第一导电件的第一过孔和对应于第二导电件的第二过孔。
图17为本公开的一些实施例中提供的第一导电件和第二导电件以及各自对应的过孔的示意图。如图17所示，第一导电件11远离衬底10的一侧设置有栅绝缘层GI，第二导电件12设置在栅绝缘层GI远离衬底10的一侧，第二导电件12远离衬底10的一侧设置有钝化层PVX和平坦化层PLN。
这种情况下，对于第一过孔V1而言，其远离衬底10一侧的绝缘层即为平坦化层PLN、钝化层PVX和栅绝缘层GI；第一过孔V1对应的第一子绝缘层即为平坦化层PLN，第一过孔V1对应的第二子绝缘层包括钝化层PVX和栅绝缘层GI；第二过孔V2对应的第一子绝缘层即为平坦化层PLN，第二过孔V2对应的第二子绝缘层即为钝化层PVX。
在形成第一过孔V1和第二过孔V2时，可以利用上述掩膜版对平坦化 层PLN进行曝光并显影，从而在待形成第一过孔V1的位置和待形成第二过孔V2的位置均形成中间过孔Va；之后，对钝化层PVX和栅绝缘层GI进行刻蚀，从而形成第一过孔V1和第二过孔V2。
图18为本公开的一些实施例中提供的第一过孔和第二过孔沿垂直于衬底方向上观看的扫描电镜图(SEM)，其中，掩膜版上对应于第一过孔V1和第二过孔V2的掩膜区域的形貌均如图5A中所示。如图18所示，第一过孔V1和第二过孔V2的形貌基本相同，第一过孔V1和第二过孔V2均包括第一结构V01和第二结构V02，第一结构V01在衬底上的正投影均呈圆角矩形。
第二结构V02在衬底上的正投影大致呈八边形。其中，第二结构V02包括多个第一子结构V02a和多个第二子结构V02b，第一子结构V02a在衬底上的正投影为条状图形，第二子结构V02b在衬底上的正投影为瓦片状图形，并且，在图18的第一过孔V1和第二过孔V2中，第二子结构V02b所呈的瓦片状图形均具有：两个直线连接边和两个非直线边，其中，靠近第一结构V01的非直线边即为上述圆角矩形中相邻两个直边之间的弧形边，远离第一结构V01的非直线边为弧形边。
在一些实施例中，如图18所示，第一结构V01在衬底上的正投影为圆角矩形，且该圆角矩形包括多个直边以及连接在相邻两个直边之间的弧形边VL2。其中，多个直边包括：相对设置的两个第一直边VL11，以及相对设置的两个第二直边VL12，第一直边VL11的长度L1与两个第二直边V12之间的距离D2之比在[0.5，1)范围内，第二直边VL12的长度L2与两个第一直边VL11之间的距离D1之比在[0.4，1)。例如，第一直边VL11的长度L1与两个第二直边V12之间的距离D2之比为0.5，或0.6，或0.75，或0.8，或0.9；第二直边VL12的长度L2与两个第一直边VL11之间的距离D1之比为0.4，或0.5，或0.6，或0.7，或0.8。
需要说明的是，在图18中，仅对第一过孔V1中的第一直边VL11、第 二直边VL12和弧形边VL2进行了标注，对于第二过孔V2，同样具有上述第一直边VL11、第二直边VL12和弧形边VL2，同样满足上述尺寸要求，这里不再赘述。
另外，在第一过孔V1中，第一结构V01的正投影的弧形边VL2的两端与圆角矩形中心的连线之间具有第一夹角c1；第二过孔V2中，第一结构V01的正投影的弧形边VL2的两端与圆角矩形中心的连线之间具有第一夹角c2，第一夹角c1、c2均在5°～45°之间。例如，第一夹角c1、c2均在10°～35°之间。例如，第一夹角c1为5°，或10°或15°，或20°，或25°；第一夹角c1为10°或15°，或20°，或25°，或30°。
图19为不同实施例中提供的过孔的纵切截面的扫描电镜图(SEM)，图19中的(a)图为对比例中提供的过孔的纵切截面的扫描电镜图(SEM)，图19中的(b)图为本公开实施例中提供的过孔的纵切截面的扫描电镜图(SEM)。其中，在形成本公开实施例中的过孔时，掩膜版上对应于过孔的掩膜区域的形貌如图5A中所示；在形成对比例中的过孔时，掩膜版上对应于过孔的掩膜区域仅包括图5A中的全透光区M10，全透光区M10周围为遮光区，而并未设置透光狭缝TSL。如图19所示，本公开实施例中的过孔的纵切截面的坡度角(即侧面的坡度角)α为12°，对比例中的过孔的侧面的坡度角β为33°，可见，通过在全透光区M10透光间隙的设置，可以使得过孔的侧面更加平缓，从而防止后续形成的连接件发生断裂。可以理解的是，对于本公开实施例的过孔而言，过孔的纵切截面的坡度角也即，第二结构V02的纵切截面的坡度角。
图20为本公开的一些实施例中提供的阵列基板的示意图，该阵列基板可以采用上述实施例中的制作方法制成。如图20所示，阵列基板包括：衬底10和位于衬底10一侧的过孔V。在一些实施例中，过孔的平面图如图16中所示，过孔V包括第一结构V01和环绕第一结构V01的第二结构V02，关于图16中第一结构V01和第二结构V02的描述参见上文，这里不再赘 述。在另一些实施例中，衬底10一侧设置有多个过孔V，多个过孔V例如包括第一过孔V1和第二过孔V2，第一过孔V1和第二过孔V2的纵切截面的扫描电镜图参见图18中所示，第一过孔V1和第二过孔V2同样包括第一结构V01和第二结构V02，具体参见上文描述，这里不再赘述。
如图20所示，阵列基板还包括：设置在衬底10上的导电件11a和连接件13。其中，连接件13位于导电件11a远离衬底10的一侧，连接件13和导电件11a之间设置有绝缘层14，过孔V设置在绝缘层14上，连接件13通过绝缘层14上的过孔V与导电件11a连接。其中，过孔V的制作方法参见上述实施例中的描述。
连接件13包括：连接部13a和搭接部13b，连接部13a位于过孔V内，搭接部13b位于绝缘层14远离衬底10的表面，绝缘层14远离衬底10的表面中与搭接部13b相对的部分大致为平坦面。
如图20所示，过孔V具有远离衬底10的第一开口和靠近衬底10的第二开口，以及连接第一开口和第二开口的侧面，过孔V的侧面为坡度面，第一开口在衬底10上的投影为第一投影，第二开口在衬底10上的正投影为第二投影，第二投影大致为矩形，第一投影具有多个第一边缘和多个第二边缘，第一边缘与矩形的侧边相对，第二边缘与矩形的拐角相对，第二边缘到第一投影的距离小于第一边缘到第一投影的距离。
在一些实施例中，过孔V的纵切截面坡度角小于30°，可选地，过孔V的纵切截面坡度角为10°～29°。例如，过孔V的纵切截面坡度角小于25°，或小于20°，或小于15°。例如，坡度角为12°。
在一些实施例中，绝缘层14包括第一绝缘子层以及位于第一绝缘子层与导电件之间的第二绝缘子层，第一绝缘子层采用感光材料制成。当然，在另一些实施例中，第一绝缘子层也可以为非感光材料，此时，在进行光刻构图工艺时，则先在绝缘层上形成光刻胶层，这种情况下，在进行光刻构图工艺的刻蚀步骤中，可以在刻蚀气体中掺入能够对光刻胶层起到刻蚀 作用的气体，但应当理解的是，在刻蚀步骤中，刻蚀气体不应当将光刻胶层在纵向上全部被刻蚀掉。
在一些实施例中，阵列基板中的导电件11a和过孔的数量均为多个，多个导电件11a包括：多个第一导电件11和多个第二导电件12。图21为本公开的一些实施例中提供的第一导电件、第二导电件和连接件的平面图，如图21所示，第一导电件11位于第二导电件12所在层与衬底10之间，第一导电件11与第二导电件12之间设置有栅绝缘层GI，第二导电件12远离衬底10的一侧设置有钝化层PVX和平坦化层PLN，平坦化层PLN位于钝化层PVX远离衬底10的一侧，平坦化层PLN采用感光材料制成。
连接件13与第一导电件11之间的绝缘层包括平坦化层PLN、钝化层PVX和栅绝缘层GI，连接件与第二导电件12之间的绝缘层包括平坦化层PLN和钝化层PVX。
每个连接件13通过至少一个第一过孔V1与一个第一导电件11连接，并通过至少一个第二过孔V2与一个第二导电件12连接。例如，连接件13可以通过多个第一过孔V1与第一导电件11连接，并通过多个第二过孔V2与第二导电件12连接。
本公开实施例还提供一种显示装置，包括上述实施例中的阵列基板。显示装置可以为：电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。
Claims (20)
- 一种阵列基板，包括衬底，以及设置在所述衬底一侧的过孔，其中：所述过孔包括第一结构和环绕所述第一结构的第二结构，所述第一结构和所述第二结构的透光率不同；所述第一结构在所述衬底上的正投影大致为矩形，且具有多个直边；所述第二结构在所述衬底上的正投影大致为八边形，所述第二结构包括多个第一子结构和多个第二子结构，所述第一子结构在所述衬底上的正投影为条状，所述第一子结构与所述第一结构的直边一一对应地平行设置，所述第二子结构在所述衬底上的正投影为瓦片状；所述第二子结构位于相邻两个第一子结构之间，且连接相邻的第一子结构。
- 根据权利要求1所述的阵列基板，其中，所述第一结构在所述衬底上的正投影为直角矩形或圆角矩形。
- 根据权利要求1所述的阵列基板，其中，所述第一结构在所述衬底上的正投影为圆角矩形，且包括多个直边以及连接在相邻的直边之间的弧形边；所述弧形边的两端与所述圆角矩形中心的连线之间具有第一夹角，所述第一夹角在5°～45°之间；所述多个直边包括：相对的两个第一直边以及相对的两个第二直边，所述第一直边的长度与两个第二直边之间的距离之比在[0.5，1)范围内；所述第二直边的长度与两个第一直边之间的距离之比在[0.4，1)范围内。
- 根据权利要求1至3中任一项所述的阵列基板，其中，所述第一子结构的宽度大于所述第二子结构的宽度。
- 根据权利要求1至4中任一项所述的阵列基板，其中，所述第一子结构的透光率相同；或者，所述第一子结构的透光率大于所述第二子结构的透光率。
- 根据权利要求1至5中任一项所述的阵列基板，其中，所述阵列基板还包括：导电件，设置在所述衬底上；连接件，位于所述导电件远离所述衬底的一侧，所述连接件和所述导电件之间设置有绝缘层；所述过孔设置在所述绝缘层上，所述连接件通过所述过孔与所述导电件连接；其中，所述连接件包括：连接部和搭接部，所述连接部位于所述过孔内，所述搭接部位于所述绝缘层远离所述衬底的表面，所述绝缘层远离所述衬底的表面中与所述搭接部相对的部分大致为平坦面。
- 根据权利要求1至6中任一项所述的阵列基板，其中，所述过孔的纵切截面的坡度角小于30°。
- 根据权利要求7所述的阵列基板，其中，所述过孔的纵切截面的坡度角为10°～29°。
- 一种掩膜版，用于阵列基板的制作方法中，所述阵列基板为权利要求1至8中任一项所述的阵列基板，所述掩膜版包括：全透光区，用于与所述过孔的第一结构所在区域相对设置；所述全透光区具有多个侧边；图形区，用于与所述过孔的第二结构所在区域相对设置，所述图形区环绕所述全透光区设置，且包括彼此间隔的多个部分透光区以及多个角落 区，每个所述部分透光区与所述全透光区的一个侧边相对设置，所述部分透光区的透光率小于所述全透光区的透光率，所述角落区位于所述全透光区的角部位置，所述角落区为遮光区域。
- 根据权利要求9所述的掩膜版，其中，所述部分透光区包括至少一个透光狭缝和至少一个遮光狭缝，所述遮光狭缝与所述透光狭缝在远离所述全透光区的方向上交替设置，其中一个所述遮光狭缝与所述全透光区接触，所述透光狭缝沿与其相对的所述侧边的延伸方向延伸。
- 根据权利要求10所述的掩膜版，其中，在所述部分透光区中，所述遮光狭缝与所述透光狭缝的宽度之比在0.5:1～2:1之间。
- 根据权利要求10所述的掩膜版，其中，所述透光狭缝的宽度小于曝光极限宽度。
- 根据权利要求10至12中任一项所述的掩膜版，其中，所述透光狭缝的宽度在1μm～1.5μm之间。
- 根据权利要求10至13中任一项所述的掩膜版，其中，所述部分透光区包括多个透光狭缝和多个所述遮光狭缝，对于同一个所述部分透光区中的任意两个所述透光狭缝，远离所述全透光区的透光狭缝的长度大于靠近所述全透光区的透光狭缝的长度。
- 根据权利要求10至14中任一项所述的掩膜版，其中，所述图形区中的多个透光狭缝分为至少一个狭缝组，每个狭缝组包括多个所述透光狭缝，同一个狭缝组中的多个透光狭缝环绕所述全透光区，且同一个所述 狭缝组中的不同透光狭缝位于所述全透光区的不同侧，对于所述同一个所述狭缝组中的任意两个相邻的透光狭缝而言，所述两个相邻的透光狭缝靠近全透光区的边缘的延长线汇聚于第一交点，所述两个相邻的透光狭缝中的每个到所述第一交点的距离小于或等于预设的刻蚀偏移量。
- 根据权利要求9所述的掩膜版，其中，所述掩膜版包括透明基底和设置在所述透明基底上的遮光层，所述遮光层上设置有对应于所述全透光区的第一镂空部，以及对应于所述部分透光区的第二镂空部；所述第二镂空部中设置有光学膜，所述光学膜的透光率小于所述透明基底的透光率，且大于所述遮光层的透光率。
- 一种阵列基板的制作方法，包括：利用光刻构图工艺在衬底上的一侧形成过孔；所述过孔包括第一结构和环绕所述第一结构的第二结构，所述第一结构和所述第二结构的透光率不同；所述第一结构在所述衬底上的正投影大致为矩形，且具有多个直边；所述第二结构在所述衬底上的正投影大致为八边形，所述第二结构包括多个第一子结构和多个第二子结构，所述第一子结构在所述衬底上的正投影为条状，所述第一子结构与所述第一结构的直边一一对应地平行设置，所述第二子结构在所述衬底上的正投影为瓦片状；所述第二子结构位于相邻两个第一子结构之间，且连接相邻的第一子结构；其中，所述光刻构图工艺包括曝光过程，在所述曝光过程中所采用的掩膜版为权利要求9至16中任一项所述的掩膜版。
- 根据权利要求17所述的制作方法，其中，所述利用光刻构图工艺在衬底上的一侧形成过孔之前，所述制作方法还包括：在衬底上形成导电件；在所述导电件远离所述衬底的一侧形成绝缘层；其中，所述过孔形成在所述绝缘层上并暴露所述导电件；所述利用光刻构图工艺在衬底上的一侧形成过孔之后，所述制作方法还包括：在所述绝缘层远离所述衬底的一侧设置连接件，所述连接件通过所述过孔与所述导电件连接；所述连接件包括：连接部和搭接部，所述连接部位于所述过孔内，所述搭接部位于所述绝缘层远离所述衬底的表面，所述绝缘层远离所述衬底的表面中与所述搭接部相对的部分大致为平坦面。
- 根据权利要求18所述的制作方法，其中，所述绝缘层包括：第一绝缘子层以及位于所述第一绝缘子层与所述导电件之间的第二绝缘子层，所述第一绝缘子层采用感光材料制成；所述利用光刻构图工艺在所述绝缘层上形成暴露所述导电件的过孔，包括：利用所述掩膜版对所述第一绝缘子层进行曝光；对曝光后的第一绝缘子层进行显影，以在所述第一绝缘子层中对应于所述过孔的位置形成中间过孔；以显影后的第一绝缘子层作为掩膜层，并对所述第一绝缘子层与所述导电件之间的第二绝缘子层进行刻蚀，形成所述过孔。
- 一种显示装置，包括权利要求1至8中任一项所述的阵列基板。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/121578 WO2024065153A1 (zh) | 2022-09-27 | 2022-09-27 | 阵列基板及其制作方法、掩膜版、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118103771A true CN118103771A (zh) | 2024-05-28 |
Family
ID=90475038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280003318.8A Pending CN118103771A (zh) | 2022-09-27 | 2022-09-27 | 阵列基板及其制作方法、掩膜版、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN118103771A (zh) |
| WO (1) | WO2024065153A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58200238A (ja) * | 1982-05-19 | 1983-11-21 | Toshiba Corp | フオトマスク |
| US7838173B2 (en) * | 2006-12-01 | 2010-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure design and fabrication on photomask for contact hole manufacturing process window enhancement |
| JP5916680B2 (ja) * | 2012-10-25 | 2016-05-11 | Hoya株式会社 | 表示装置製造用フォトマスク、及びパターン転写方法 |
| CN104281000A (zh) * | 2014-10-23 | 2015-01-14 | 京东方科技集团股份有限公司 | 一种掩膜板 |
| CN106933023A (zh) * | 2017-05-09 | 2017-07-07 | 深圳市华星光电技术有限公司 | 一种光罩及玻璃基底的制作方法 |
| CN111505896A (zh) * | 2020-04-24 | 2020-08-07 | 京东方科技集团股份有限公司 | 掩膜板、显示基板及其制备方法、显示装置 |
-
2022
- 2022-09-27 CN CN202280003318.8A patent/CN118103771A/zh active Pending
- 2022-09-27 WO PCT/CN2022/121578 patent/WO2024065153A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024065153A1 (zh) | 2024-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6940573B2 (en) | Liquid crystal display and thin film transistor array panel | |
| JP4977308B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR100951348B1 (ko) | 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판 | |
| JP4469004B2 (ja) | 液晶ディスプレイ装置用アレー基板及びその製造方法 | |
| KR100808466B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| US6522375B1 (en) | Reflection type liquid crystal display and a method for fabricating the same | |
| CN106932990B (zh) | 显示面板、显示装置及显示面板的制作方法 | |
| US7855033B2 (en) | Photo mask and method of fabricating array substrate for liquid crystal display device using the same | |
| US9075269B2 (en) | Array substrate and liquid crystal display device including the same | |
| US7079210B2 (en) | Liquid crystal display and thin film transistor array panel | |
| US5834328A (en) | Method for fabricating liquid crystal display | |
| JP2006093656A (ja) | 低分子有機半導体物質を利用する液晶表示装置及びその製造方法 | |
| JP4444110B2 (ja) | 液晶表示装置 | |
| US7388653B2 (en) | Exposure mask and method for divisional exposure | |
| EP0556904B1 (en) | Method of fabricating thin film structures | |
| CN110114882B (zh) | 显示基板、显示装置、掩模板和制造方法 | |
| JP3774570B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR101341024B1 (ko) | 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자 | |
| US20040095518A1 (en) | Method for forming pattern on substrate and method for fabricating liquid crystal display using the same | |
| CN118103771A (zh) | 阵列基板及其制作方法、掩膜版、显示装置 | |
| US8530144B2 (en) | Photomask and method for fabricating source/drain electrode of thin film transistor | |
| KR100560978B1 (ko) | 노광 방법 및 이를 이용한 액정 표시 패널의 제조 방법 | |
| CN110828481A (zh) | 像素结构 | |
| KR20160038189A (ko) | 마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판 | |
| US11910695B2 (en) | Mask plate, display panel and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination |