CN118077331A - 显示基板和显示装置 - Google Patents

Abstract

本公开实施例提供一种显示基板和显示装置，其中显示基板包括：基底，包括显示区和围绕显示区的周边区；驱动功能层，位于基底的一侧，包括：位于显示区且沿第一方向、第二方向呈阵列排布的多个像素驱动电路，第一方向与第二方向相交；第一导电层，位于驱动功能层远离基底的一侧，包括用于向像素驱动电路提供第一工作电压的多条第一电源线；第一平坦化层和第二导电层，均位于驱动功能层与第一导电层之间，第一平坦化层位于第一导电层和第二导电层之间，第二导电层包括多个第一导电图案，第一导电图案通过第一平坦化层上的第一过孔与对应的第一电源线电连接且形成并联。

Description

显示基板和显示装置 技术领域

本公开涉及显示技术领域，具体涉及一种显示基板和显示装置。

背景技术

随着显示行业的快速发展，有机发光二极管显示装置(Organic Light Emitting Display，OLED)作为目前最常用的显示器件，在显示技术领域得到极大关注及发展。

近年来，显示产品不断进行更新迭代，显示装置的尺寸也逐渐增大，伴随而来的是显示装置的长程均一性较差。因此，如果在满足显示装置具有大尺寸、窄边框以及低功耗需求的同时，提高显示装置的长程均一性，成为目前亟待解决的问题。

发明内容

本公开实施例提供一种显示基板和显示装置。

第一方面，本公开实施例提供一种显示基板，包括：

基底，包括显示区和围绕所述显示区的周边区；

驱动功能层，位于所述基底的一侧，包括：位于所述显示区且沿第一方向、第二方向呈阵列排布的多个像素驱动电路，所述第一方向与所述第二方向相交；

第一导电层，位于所述驱动功能层远离所述基底的一侧，包括用于向所述像素驱动电路提供第一工作电压的多条第一电源线；

第一平坦化层和第二导电层，均位于所述驱动功能层与所述第一导电层之间，所述第一平坦化层位于所述第一导电层和所述第二导电层之 间，所述第二导电层包括多个第一导电图案，所述第一导电图案通过所述第一平坦化层上的第一过孔与对应的所述第一电源线电连接且形成并联。

在一些实施例中，所述第一电源线沿所述第二方向延伸，所述第一导电图案沿所述第二方向延伸；

所述第一导电图案在所述基底上的正投影与所述第一电源线在所述基底上的正投影至少部分交叠。

在一些实施例中，所述第一导电层还包括位于所述周边区，且用于传输所述第一工作电压的第一周边电源线；

所述第二导电层还包括位于所述周边区的第二导电图案；

所述第二导电图案通过所述第一平坦化层上的第二过孔与所述第一周边电源线电连接且形成并联。

所述驱动功能层包括多条沿第一方向延伸的栅线，所述像素驱动电路与对应的栅线电连接；

所述驱动功能层包括第三导电层，所述第三导电层位于所述第二导电层靠近所述基底的一侧，所述第三导电层包括所述栅线；

所述第一导电层还包括：位于所述周边区且用于向所述像素驱动电路提供第二工作电压的第四电源线；和/或，所述第三导电层包括：位于所述周边区，且用于向所述像素驱动电路提供第二工作电压的第五电源线；

所述第二导电层还包括：多个第三导电图案，所述第三导电图案与对应的第四电源线和/或第五电源线电连接且形成并联。

在一些实施例中，所述驱动功能层包括多条沿第一方向延伸的栅线，所述像素驱动电路与对应的栅线电连接；

所述驱动功能层包括第三导电层，所述第三导电层位于所述第二导电层靠近所述基底的一侧，所述第三导电层包括所述栅线；

所述第三导电层还包括：用于传输所述第一工作电压的多条第二电源线，所述第二电源线沿所述第一方向延伸；

所述显示基板还包括：

钝化层，位于所述第二导电层和所述第三导电层之间，所述第一导电图案通过所述钝化层上的第三过孔与对应的所述第二电源线电连接。

在一些实施例中，所述驱动功能层还包括：位于所述第三导电层靠近所述基底一侧的第四导电层和位于所述第四导电层靠近所述基底一侧的第五导电层；

所述像素驱动电路包括驱动晶体管和存储电容，所述存储电容的第一极板与所述第一电源线电连接，所述存储电容的第二极板与所述驱动晶体管的控制极电连接；

所述存储电容的第一极板位于所述第四导电层，所述存储电容的第二极板和所述驱动晶体管的控制极位于所述第五导电层；

所述显示基板还包括：

层间绝缘层，位于所述第三导电层和所述第四导电层之间。

在一些实施例中，所述第四导电层还包括：用于传输所述第一工作电压的多条第三电源线，所述第三电源线与所述存储电容的第一极板相连，且沿所述第一方向延伸；

所述第三电源线通过所述层间绝缘层上的第四过孔与对应的所述第二电源线电连接。

在一些实施例中，所述像素驱动电路还包括：第一复位晶体管，所述第一复位晶体管的控制极与第一复位控制信号线电连接，所述第一复位晶体管的第一极与第一复位电压传输线电连接，所述第一复位晶体管的第二极与所述驱动晶体管的控制极电连接；

所述第一复位电压传输线位于所述第四导电层，且沿所述第一方向延伸；

所述第一导电层还包括：复位电压连接线，所述复位电压连接线位于所述第一导电层，且沿所述第二方向延伸；

在所述第二方向上相邻的两个像素驱动电路所对应的所述第一复位电压传输线通过所述复位电压连接线电连接。

在一些实施例中，所述第三导电层还包括：第一转接电极，所述第一复位电压传输线的两端分别通过所述第一转接电极与对应的所述复位电压连接线电连接；

所述第一复位电压传输线的两端分别通过所述钝化层上的第五过孔与对应的所述第一转接电极电连接；

所述第二导电层还包括第四导电图案，所述第四导电图案在所述基底上的正投影，覆盖所述第一转接电极被所述第五过孔所暴露的部分在所述基底上的正投影。

在一些实施例中，所述存储电容对应的所述第一电源线在所述基底上的正投影，覆盖所述存储电容对应的所述第一复位晶体管在所述基底上的正投影。

在一些实施例中，所述第一导电层还包括多条沿所述第二方向延伸的数据线；

所述像素驱动电路还包括数据写入晶体管，所述数据写入晶体管的控制极与对应的所述栅线电连接，所述数据写入晶体管的第一极与对应的数据线电连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连接。

在一些实施例中，所述第三导电层还包括：第二转接电极，所述数据线通过所述第二转接电极与对应的所述数据写入晶体管的第一极电连接；

所述数据线通过所述钝化层上的第六过孔与对应的所述第二转接电极电连接；

所述第二导电层还包括第五导电图案，所述第五导电图案在所述基底上的正投影，覆盖所述第二转接电极被所述第六过孔所暴露的部分在所述基底上的正投影。

在一些实施例中，所述显示基板还包括发光元件，所述发光元件位于所述第一导电层远离所述基底的一侧，所述发光元件包括：沿远离所述第一导电层的方向依次设置有第一电极、发光层和第二电极；

所述像素驱动电路还包括：第二发光控制晶体管，所述第二发光控制晶体管的控制极与发光控制信号线电连接，第二发光控制晶体管的第一极与所述驱动晶体管的第二极电连接，第二发光控制晶体管的第二极与所述第一电极电连接；

所述第三导电层还包括：第三转接电极，所述第二发光控制晶体管的第二极通过所述第三转接电极与对应的所述第一电极电连接；

所述第一电极通过所述钝化层上的第七过孔与对应的所述第三转接电极电连接；

所述第二导电层还包括第六导电图案，所述第六导电图案在所述基底上的正投影，覆盖所述第三转接电极被所述第七过孔所暴露的部分在所述基底上的正投影。

在一些实施例中，所述第一导电层还包括：第四转接电极，所述第一电极通过所述第四转接电极与对应的所述第三转接电极电连接；

所述第四转接电极通过所述第一平坦化层上的过孔与对应的第六导电图案相接触；

所述第六导电图案通过对应的所述第七过孔与对应的所述第三转接电极相接触

第二方面，本公开实施例提供一种显示装置，包括第一方面所述的显示基板。

附图说明

附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：

图1为本公开实施例提供的一种像素驱动电路的版图。

图2为本公开实施例提供的一种显示基板的结构示意图。

图3为本公开实施例提供的一种像素驱动电路的电路结构示意图。

图4为本公开实施例提供的一种显示基板的平面结构示意图。

图5为本公开实施例通过的一种有源半导体层的版图。

图6为本公开实施例提供的一种第五导电层的版图。

图7为本公开实施例提供的一种第四导电层的版图。

图8为本公开实施例提供的一种第三导电层的版图。

图9为本公开实施例提供的一种钝化层的版图。

图10为本公开实施例提供的一种第二导电层的版图。

图11为本公开实施例提供的一种第一导电层的版图。

附图标记说明：

显示区AA、周边区NA；

基底1、驱动功能层2、像素界定层PDL、发光元件EL、第一电极31、第二平坦化层PLN2、第一导电层CL1、第一平坦化层PLN1、第二导电层CL2、钝化层PVX、第三导电层CL3、层间绝缘层ILD、第四导电层CL4、第二绝缘层GI2、第五导电层CL5、第一绝缘层GI1、有源半导体层4；

第一导电图案a1、第二导电图案a2、第三导电图案a3、第四导电图案a4、第五导电图案a5、第六导电图案a6；第一转接电极b1、第二转接电极b2、第三转接电极b3、第四转接电极b4；

第一电源线vdd1、第二电源线vdd2、第三电源线vdd3、第四电源 线vss1、第五电源线vss2、第一周边电源线vdd4；

数据线Data、栅线Gate、复位电压连接线L1、第一复位电压传输线Vinit1、第二复位电压传输线Vinit2、第一复位控制信号线Reset1、第二复位控制信号线Reset2、连接线L2；

第三过孔k3、第五过孔k5、第六过孔k6、第七过孔k7；

第一复位晶体管T1、阈值补偿晶体管T2、驱动晶体管T3、数据写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第二复位晶体管T7、存储电容C、第一极板C_1、第二极板C_2。

具体实施方式

以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另作定义，本公开实施例使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、 “右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

在本公开实施例中所涉及的晶体管可以为薄膜晶体管、场效应管或其他具有相同、类似特性的器件，由于晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。在本公开实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极；晶体管的栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为N型和P型，当采用P型晶体管时，第一极为P型晶体管的漏极，第二极为P型晶体管的源极，N型相反。N型晶体管在其控制极施加有高电平信号时而导通且在其控制极施加有低电平信号时而截止，P型晶体管在其控制极施加有低电平信号时而导通且在其控制极施加有高电平信号时而截止。在本公开实施例中，以晶体管为P型晶体管为例进行示例性描述。

随着显示技术的发展，OLED显示装置已成为最常用的显示器件，其具有自发光、响应速度快宽视角等诸多优点，因此得到了广泛的应用。对于显示装置而言，亮度均匀性是影响其显示效果的重要因素，目前本领域中使用长程均一性(Long Range Uniformity，LRU)对显示装置的性能进行评价。

相关技术中，在OLED显示装置中，每个像素包括一个发光器件，发光器件包括阳极、发光层和阴极，其中阳极与驱动芯片电连接，用于为发光器件提供阳极电压Vdd，阴极用于提供阴极电压Vss。但由于与阳极连接的Vdd走线具有一定的电阻率，导致其存在一定的压降(IR Drop)，且距离驱动芯片端口越远压降越大。因此，距离驱动芯片越远的像素中，发光器件实际获得的阳极电压Vdd越低，发光器件的跨压Vds越低。其中，跨压是指OLED的阳极电压Vdd与阴极电压Vss的差值。而在相同的数据电压即相同灰阶下，跨压越低则OLED的亮度越低，由此导致距离驱动芯片越远的像素的亮度越低，从而在显示基板的不同位 置上存在亮度差异，显示基板的LRU较低，显示效果不好。

对于大尺寸和高分辨率的显示基板来说，像素阵列排布的行数更多，则驱动近端和驱动远端的跨压更大，因此也更容易出现由于Vdd走线存在压降而导致的显示不良现象。

另外，当在高亮画面下驱动芯片远端的像素需要达到一定的亮度时，势必需要通过增大Vdd的幅值来保证亮度，这必然带来功耗增加的新问题。同时，发光器件中发光层的发光材料消耗不同，容易引发显示基板寿命区块差异性问题。

为了解决上述技术问题中的至少一个，本公开实施例提供一种显示基板，能够降低显示装置中的压降差异，提升亮度均一性。

图1为本公开实施例提供的一种像素驱动电路的版图，图2为本公开实施例提供的一种显示基板的结构示意图，图3为本公开实施例提供的一种像素驱动电路的电路结构示意图，图4为本公开实施例提供的一种显示基板的平面结构示意图，图5为本公开实施例通过的一种有源半导体层的版图，图6为本公开实施例提供的一种第五导电层的版图，图7为本公开实施例提供的一种第四导电层的版图，图8为本公开实施例提供的一种第三导电层的版图，图9为本公开实施例提供的一种钝化层的版图，图10为本公开实施例提供的一种第二导电层的版图，图11为本公开实施例提供的一种第一导电层的版图。

如图1-图4、图10、图11所示，显示基板包括：基底1、驱动功能层2、第一导电层CL1、第一平坦化层PLN1和第二导电层CL2。其中：

基底1，包括显示区AA和围绕显示区AA的周边区NA。

驱动功能层2，位于基底1的一侧，包括：位于显示区AA且沿第一方向、第二方向呈阵列排布的多个像素驱动电路，第一方向与第二方向相交。

第一导电层CL1，位于驱动功能层2远离基底1的一侧，包括用于 向像素驱动电路提供第一工作电压的多条第一电源线vdd1。

第一平坦化层PLN1和第二导电层CL2，均位于驱动功能层2与第一导电层CL1之间，第一平坦化层PLN1位于第一导电层CL1和第二导电层CL2之间，第二导电层CL2包括多个第一导电图案a1，第一导电图案a1通过第一平坦化层PLN1上的第一过孔(图中未示出)与对应的第一电源线vdd1电连接且形成并联。

本公开实施例提供的显示基板中，第一导电层CL1中包括多条第一电源线vdd1，第一电源线vdd1用于向像素驱动电路提供第一工作电压，上述第一工作电压为阳极电压Vdd；第二导电层CL2中包括多个第一导电图案a1，第一导电图案a1与第一电源线vdd1并联，相当于第一导电图案a1和第一电源线vdd1共同作为Vdd走线。进一步地，通过并联的方式，可降低第一电源线vdd1处的等效电阻，从而能够改善vdd走线的压降问题，有利于提高显示基板的亮度均一性。

需要说明的是，在本公开实施例中所提供的像素驱动电路可采用图3中所示7T1C(7个晶体管和1个电容)的情况，图3仅起到示例性作用，其不会对本公开的技术方案产生限制，像素驱动电路还可以采用其他数量的晶体管的结构，如7T2C结构、6T1C结构、6T2C结构或者9T2C结构，本公开实施例对此不作限定。

在一些实施例中，如图11所示，第一电源线vdd1沿第二方向延伸，第一导电图案a1沿第二方向延伸；第一导电图案a1在基底1上的正投影与第一电源线vdd1在基底1上的正投影至少部分交叠。

可选地，第一导电图案a1在基底1上的正投影与第一电源线vdd1在基底1上的正投影可以完全重合，或者，第一导电图案a1在基底1上的正投影可以被第一电源线vdd1在基底1上的正投影覆盖，只要能保证第一导电图案a1和第一电源线vdd1形成并联以能够降低Vdd走线的整体压降即可，至于二者的投影关系，在本公开实施例中不作限定。

在一些实施例中，如图4所示，第一导电层CL1还包括位于周边区NA，且用于传输第一工作电压的第一周边电源线vdd4；第二导电层CL2还包括位于周边区NA的第二导电图案a2；第二导电图案a2通过第一平坦化层PLN1上的第二过孔与第一周边电源线vdd4电连接且形成并联。在本公开实施例中，第一电源线vdd1和第一周边电源线vdd4同层设置(均位于第一导电层CL1)。

在一些实施例中，第一周边电源线vdd4的可以设置在显示区AA在第二方向上的相对两侧，第一电源线vdd1的两端可以分别延伸至周边区NA以于第一周边电源线vdd4相连。通过设置上述第一周边电源线vdd4，可使得各条第一电源线vdd1的端部电压保持一致，有利于提升各条第一电源线vdd1上所加载电压的均一性。

同时，在第二导电层CL2中设置与第一周边电源线vdd4并联的第二导电图案a2，可降低第一周边电源线vdd4处的等效电阻，从而能够改善vdd走线的压降问题，有利于提高显示基板的亮度均一性。

在一些实施例中，如图2、图3、图8所示，驱动功能层包括多条沿第一方向延伸的栅线Gate，像素驱动电路与对应的栅线Gate电连接，驱动功能层2包括第三导电层CL3，第三导电层CL3位于第二导电层CL2靠近基底1的一侧，第三导电层CL3包括栅线Gate。

第一导电层CL1还包括：位于周边区NA，且用于向像素驱动电路提供第二工作电压的第四电源线vss1；和/或，第三导电层CL3包括：位于周边区NA且用于向像素驱动电路提供第二工作电压的第五电源线vss2。第二导电层CL2还包括：多个第三导电图案a3，第三导电图案a3与对应的第四电源线vss1和/或第五电源线vss2电连接且形成并联。

另外，上述第四电源线vss1和/或第五电源线vss2向像素驱动电路提供的第二工作电压可以是阴极电压Vss，则第二导电层CL2中还包括多个第三导电图案a3，第三导电图案a3可以通过第一平坦化层PLN1 上的过孔与第四电源线vss1形成并联，以降低Vss走线的压降。在第三导电层CL3中包括有第五电源线vss2的情况下，第三导电图案a3与第五电源线vss2形成并联，即第四电源线vss1、第三导电图案a3和第五电源线vss2均形成并联，进一步降低Vss走线的压降。

如图2所示，显示基板还包括钝化层PVX，钝化层PVX位于第二导电层CL2和第三导电层CL3之间，因此位于第二导电层CL2上的第三导电图案a3和位于第三导电层CL3上的第五电源线vss2，通过钝化层PVX上的过孔连接并形成并联。

可选地，第一导电层CL1中的第四电源线vss1、第二导电层CL2中的第三导电图案a3和第三导电层CL3中的第五电源线vss2分别在基底1上的正投影可以完全重合，或者两两之间至少部分交叠，本公开实施例对此不作限定。在本公开实施例中，通过在第二导电层中设置第三导电图案a3，可有效降低Vss走线处的等效电阻。在vss走线处等效电阻不变的情况下，则第四电源线vss1/第五电源线vss2的线宽可以适当减小，因此有利于产品的窄边框设计。

另外，需要说明的是，如图4所示，本公开实施例中用于提供/传输第一工作电压VDD和用于提供/传输第二工作电压VSS的电源线，可连接至位于周边区NA中的绑定区NA1，绑定区NA1上设置有多个连接端子(一般为焊盘)。

在一些实施例中，如图8、图9所示，第三导电层CL3还包括：用于传输第一工作电压的多条第二电源线vdd2，第二电源线vdd2沿第一方向延伸，第一导电图案a1通过钝化层PVX上的第三过孔k3与对应的第二电源线vdd2电连接。

在本公开实施例中，第二电源线vdd2与第一电源线vdd1、第一导电图案a1的作用相同，均为向像素驱动电路传输第一工作电压，但第二电源线vdd2的延伸方向为第一方向，与第一电源线vdd1/第一导电图案 a1的延伸方向相交。此时，第二电源线vdd2、第一电源线vdd1、第一导电图案a1所形成的用于传输第一工作电压的vdd走线为网格结构，通过该设计可使得vdd走线的整体等效电阻降低，同时还能提升vdd走线上各位置所加载电压的均一性。

在一些实施例中，如图2所示，驱动功能层2还包括：沿远离基底1方向依次设置的有源半导体层4、第一绝缘层GI1、第五导电层CL5、第二绝缘层GI2、第四导电层CL4和层间绝缘层ILD，其中，第四导电层CL4位于层间绝缘层ILD远离上述第三导电层CL3的一侧。

如图5所示，需要说明的是，有源半导体中包括像素驱动电路中各晶体管的有源区图形(也称为沟道区)和源漏掺杂区图形(包括源极区和漏极区)。有源半导体层4可以包括一体形成的低温多晶硅层，其中各晶体管的源极区域和漏极区域可以通过掺杂等进行导体化实现各结构的电连接。也就是每个像素驱动电路内各晶体管的有源区图形和源漏掺杂区图形为由p-硅形成的整体图案，且不同晶体管的有源层图形之间可由掺杂结构隔开。

例如，有源半导体层4可采用非晶硅、多晶硅、氧化物半导体材料等制作。上述的源极区域和漏极区域可为掺杂有n型杂质或p型杂质的区域。

如图3、图6和图7所示，像素驱动电路还包括驱动晶体管T3和存储电容C，存储电容C的第一极板C_1与第一电源线vdd1电连接，存储电容C的第二极板C_2与驱动晶体管T3的控制极电连接。

存储电容C的第一极板C_1位于第四导电层CL4，驱动晶体管T3的控制极和存储电容C的第二极板C_1位于第五导电层CL5。

第四导电层CL4还包括：用于传输第一工作电压的多条第三电源线vdd3，第三电源线vdd3与存储电容C的第一极板C_1相连，且沿第一方向延伸；第三电源线vdd3通过层间绝缘层ILD上的第四过孔(图中 未示出)与对应的第二电源线vdd2电连接，并与第二电源线vdd2形成并联，从而能够降低第二电源线vdd2处的等效电阻。

基于此，第一电源线vdd1和第一导电图案a1形成沿第二方向延伸的双层vdd走线，第二电源线vdd2和第三电源线vdd3形成沿第一方向延伸的双层vdd走线，且第三电源线vdd3与第二电源线vdd2电连接，使显示基板上形成网格结构的vdd走线，有利于减小vdd走线上的压降。

如图3、图6所示，像素驱动电路还包括：第一复位晶体管T1，第一复位晶体管T1的控制极与第一复位控制信号线Reset1电连接，第一复位晶体管T1的第一极与第一复位电压传输线Vinit1电连接，第一复位晶体管T1的第二极与驱动晶体管T3的控制极电连接。

在一些实施中，在第一导电层CL1上设置复位电压连接线L1，复位电压连接线L1连接第二方向上相邻两个像素驱动电路所配置的第一复位电压传输线Vinit1。通过设置上述复位电压连接线L1，可有效提升相邻第一复位电压传输线Vinit1上所加载电压的均一性。

如图7、图11所示，第一复位电压传输线Vinit1位于第四导电层CL4，且沿第一方向延伸，复位电压连接线L1位于第一导电层CL1，且沿第二方向延伸；第一复位电压传输线Vinit1与复位电压连接线L1电连接。

应当理解的是，在显示基板中每一膜层结构中所形成的导电图案，是通过刻蚀工艺形成的，即在涂胶、曝光、显影后通过刻蚀液进行刻蚀，以形成导电图案。参见图2，第三导电层CL3位于第二导电层CL2靠近基底1的一侧，且二者之间有钝化层PVX，在基板制作过程中，会先形成第三导电层CL3再形成第二导电层CL2。

一般地，第三导电层CL3和第二导电层CL2的材料均为金属材料，在通过刻蚀工艺对第二导电层CL3进行图案化过程中所使用的刻蚀液，在接触到第三导电层CL3中的材料薄膜时会对第三导电层CL3中的材料 薄膜产生刻蚀作用。在实际工艺过程中，由于钝化层PVX中存在多个过孔，则在形成第二导电层CL2中的导电图案时，刻蚀液会通过钝化层PVX上的过孔渗到第三导电层CL3，以对第三导电层CL3中的导电图案(例如第二电源线vdd2、各晶体管的第一极和第二极等)造成误刻蚀，从而会出现产品不良。

为了克服刻蚀液通过钝化层PVX上的过孔对第三导电层CL3中的导电图案造成误刻蚀的问题，需要在第二导电层CL2中形成导电图案，以遮挡钝化层PVX上形成有过孔、且该过孔暴露出第三导电层CL3上导电图案的位置。

在一些实施例中，如图9、图10所示，第三导电层CL3还包括：第一转接电极b1，第一复位电压传输线Vinit1通过第一转接电极b1与对应的复位电压连接线L1电连接。第一复位电压传输线Vinit1通过钝化层PVX上的第五过孔k5与对应的第一转接电极b1电连接。

第二导电层CL2还包括第四导电图案a4，第四导电图案a4在基底1上的正投影，覆盖第一转接电极b1被第五过孔k5所暴露的部分在基底1上的正投影，以避免刻蚀液通过钝化层PVX上的第五过孔k5渗到第三导电层CL3，对第三导电层CL3中的第一转接电极b1造成误刻蚀。

具体地，第一复位电压传输线Vinit1位于第四导电层CL4，复位电压连接线L1位于第一导电层CL1，在第一导电层CL1和第四导电层CL4之间包括：沿靠近基底1方向的第一平坦化层PLN1、第二导电层CL2、钝化层PVX、第三导电层CL3和层间绝缘层ILD。因此，为了使第一复位电压传输线Vinit1和对应的复位电压连接线L1连接，位于第一导电层CL1的复位电压连接线L1通过第一平坦化层PLN1上的过孔与第二导电层CL2上的第四导电图案a4连接，第二导电层CL2上的第四导电图案a4通过钝化层PVX上的第五过孔k5与第三导电层CL3上的第一转接电极b1连接，第三导电层CL3上的第一转接电极b1通过层间绝缘 层ILD上的过孔与第四导电层CL4上的第一复位电压传输线Vinit1连接。

如图3、图6所示，第一复位晶体管T1位于第五导电层CL5，其第二极还与存储电容C的第二极板C_2电连接，并且存储电容C的第一极板C_1连接第一电源线vdd1，则与存储电容C对应的第一电源线vdd1在基底上的正投影，覆盖与存储电容C对应的第一复位晶体管T1在基底上的正投影。

在一些实施例中，如图6、图11所示，第一导电层CL1还包括多条沿第二方向延伸的数据线Data。如图3所示，像素驱动电路还包括数据写入晶体管T4，数据写入晶体管T4的控制极与对应的栅线Gate电连接，数据写入晶体管T4的第一极与对应的数据线Data电连接，数据写入晶体管T4的第二极与驱动晶体管T3的第一极电连接。

在一些实施例中，第三导电层CL3还包括：第二转接电极b2，数据线Data通过第二转接电极b2与对应的数据写入晶体管T4的第一极电连接；数据线Data通过钝化层PVX上的第六过孔k6与对应的第二转接电极b2电连接。

第二导电层CL2还包括第五导电图案a5，第五导电图案a5在基底1上的正投影，覆盖第二转接电极b2被第六过孔k6所暴露的部分在基底1上的正投影，以避免刻蚀液通过钝化层PVX上的第六过孔k6渗到第三导电层CL3，对第三导电层CL3中的第二转接电极b2造成误刻蚀。

具体地，数据线Data位于第一导电层CL1，数据写入晶体管T4的第一极位于第五导电层CL5，在第一导电层CL1和第五导电层CL5之间包括：沿靠近基底1方向的第一平坦化层PLN1、第二导电层CL2、钝化层PVX、第三导电层CL3、层间绝缘层ILD、第四导电层CL4和第二绝缘层GI2。因此，为了实现数据线Data与数据写入晶体管T4的第一极电连接，位于第一导电层CL1的数据线Data通过第一平坦化层PLN1上的过孔与第二导电层CL2上的第五导电图案a5连接，第二导电层CL2 上的第五导电图案a5通过钝化层PVX上的第六过孔k6与第三导电层CL3上的第二转接电极b2连接，第三导电层CL3的第二转接电极b2通过层间绝缘层ILD上的过孔与第四导电层CL4上的导电图案连接，第四导电层CL4上的导电图案通过第二绝缘层GI2上的过孔与数据写入晶体管T4的第一极连接。

如图2所示，显示基板还包括发光元件EL，发光元件EL位于第一导电层CL1远离基底1的一侧，发光元件EL包括：沿远离第一导电层CL1的方向依次设置有第一电极31、发光层33和第二电极32。具体地，显示基板上还包括位于第一平坦化层PLN1远离基底1一侧的第二平坦化层PLN2和像素界定层PDL，且像素界定层PDL位于第二平坦化层PLN2远离第一平坦化层PLN1的一侧，像素界定层PDL上设置有像素开口，像素开口暴露出第一电极31的至少一部分，发光层设置在像素开口中。在一个示例中，第一电极31可以为阳极，第二电极32可以为阴极，上述发光层可以包括依次叠置的：空穴注入层、空穴传输层、发光层、电子传输层和电子注入层。

需要说明的是，本公开实施例中发光器件为顶发光型发光器件，可选地，第一电极31可以为金属材料制作的反射电极，第二电极可以为透明导电材料(例如，氧化铟锡)制作的透明电极。

在一些实施例中，如图10所示，第三导电层CL3还包括：第三转接电极b3，第二复位晶体管T7的第二极通过第三转接电极b3与对应的第一电极31电连接；第一电极31通过钝化层PVX上的第七过孔k7与对应的第三转接电极b3电连接。

第二导电层CL2还包括第六导电图案a6，第六导电图案a6在基底1上的正投影，覆盖第三转接电极b3被第七过孔k7所暴露的部分在基底1上的正投影，以避免刻蚀液通过钝化层PVX上的第七过孔k7渗到第三导电层CL3，对第三导电层CL3中的第三转接电极b3造成误刻蚀， 从而保证显示基板的显示效果。

参见图3，像素驱动电路还包括第二发光控制晶体管T6，第二发光控制晶体管T6的控制极与发光控制信号线EM电连接，第二发光控制晶体管T6的第一极与驱动晶体管T3的第二极电连接，第二发光控制晶体管T6的第二极与发光元件EL的第一电极31电连接。同时，第二复位晶体管T7的第二极与第二发光控制晶体管T6的第二极电连接，则为了使第二发光控制晶体管T6的第二极与第一电极31电连接，可以通过位于第三导电层CL3上的第三转接电极b3实现；进一步地，位于有源半导体层4的结构通过第三转接电极b3与第一电极31电连接，从而实现第二发光控制晶体管T6的第二极与第一电极31的连接。

如图1、图3所示，像素驱动电路还包括第二复位晶体管T7，第二复位晶体管T7的控制极与第二复位控制信号线Reset2电连接，第二复位晶体管T7的第一极与第二复位电压传输线Vinit2电连接，第二复位晶体管T7的第二极与第一电极31电连接。可选地，像素驱动电路中晶体管的源极区域和漏极区域，可以在有源半导体层4通过掺杂等进行导体化实现各结构的电连接。则第二复位晶体管T7的第二极与第二发光控制晶体管T6的第二极可以在有源半导体层4中连为一体结构。

在一些实施例中，如图2所示，第一导电层CL1还包括：第四转接电极b4，第一电极31通过第四转接电极b4与对应的第三转接电极b3电连接；第四转接电极b4通过第一平坦化层PLN1上的过孔与对应的第六导电图案a6相接触；第六导电图案a6通过对应的第七过孔k7与对应的第三转接电极b3相接触，从而使第二复位晶体管T7的第二极与第一电极31电连接。

一般地，第一导电层CL1上导电图案的材料与第二导电层CL2上导电图案的材料均为金属材料，且位于第一导电层CL1和第二导电层CL2之间的第一平坦化层PLN1上包括多个过孔。在制备第一导电层CL1时， 为了防止用于刻蚀第一导电层CL1中导电图案的刻蚀液，通过第一平坦化层PLN1上的过孔渗到第二导电层CL2，对第二导电层CL2上的导电图案造成误刻蚀，需要在第一导电层CL1中对应于第一平坦化层PLN1上过孔的位置设置导电图案。

在一个示例中，第四转接电极b4在基底1上的正投影覆盖第六导电图案a6在基底1上的正投影，以避免刻蚀液通过第一平坦化层PLN1上的过孔渗到第二导电层CL2，对第二导电层CL2中的第六导电图案a6造成误过刻。

另外，显示基板上包括多个发光元件EL，每一发光元件EL均有与其对应的像素驱动电路。当发光元件EL的第一电极所在区域在基底上的投影位置，与对应像素驱动电路中第二发光控制晶体管的第二极在基底上的投影位置距离较远时，第一导电层CL1中设置连接线L2，用于连接第二发光控制晶体管的第二极和对应发光元件EL的第一电极。

在一些实施例中，如图3所示，像素驱动电路中还包括：阈值补偿晶体管T2和第一发光控制晶体管T5。其中，第一发光控制晶体管T5的控制极与发光控制信号线EM电连接，第一发光控制晶体管T5的第一极与工作电压传输线电连接，第一发光控制晶体管T5的第二极与驱动晶体管T3的第一极电连接，上述工作电压传输线提供第一工作电压；阈值补偿晶体管T2可为双栅结构的薄膜晶体管，阈值补偿晶体管T2的第一个控制极可为栅线Gate与有源半导体层4交叠的部分，阈值补偿晶体管T2的第二个控制极可为从栅线Gate突出的突出部与有源半导体层4交叠的部分；驱动晶体管T3的控制极可以与存储电容C的第二极板C_1为同一结构。

如图5所示，有源半导体层4在Tna所指虚线矩形框内的部分表示晶体管Tn的有源区图形，1≤n≤7且n为正整数，示例性地，有源半导体层4在T1a所指虚线矩形框内的部分表示第一复位晶体管T1的有源 区图形，同一像素驱动电路中的各晶体管的有源区图形和源漏掺杂区一体设置。

基于同一发明构思，本公开实施例还提供了一种显示装置，该显示装置包括前面实施例中的显示基板；对于该显示基板的描述可参见前面实施例中的内容，此处不再赘述。

需要说明的是，本公开实施例中显示装置可以为柔性可穿戴设备、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。

进一步地，显示装置还可以包括多种类型的显示装置，例如有机电致发光显示装置(例如，OLED显示装置、QLED显示装置)、迷你二极管(Mini LED)显示装置，在此不做限定。

可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (15)

1. 一种显示基板，其中，包括：

   基底，包括显示区和围绕所述显示区的周边区；

   驱动功能层，位于所述基底的一侧，包括：位于所述显示区且沿第一方向、第二方向呈阵列排布的多个像素驱动电路，所述第一方向与所述第二方向相交；

   第一导电层，位于所述驱动功能层远离所述基底的一侧，包括用于向所述像素驱动电路提供第一工作电压的多条第一电源线；

   第一平坦化层和第二导电层，均位于所述驱动功能层与所述第一导电层之间，所述第一平坦化层位于所述第一导电层和所述第二导电层之间，所述第二导电层包括多个第一导电图案，所述第一导电图案通过所述第一平坦化层上的第一过孔与对应的所述第一电源线电连接且形成并联。
2. 根据权利要求1所述的显示基板，其中，所述第一电源线沿所述第二方向延伸，所述第一导电图案沿所述第二方向延伸；

   所述第一导电图案在所述基底上的正投影与所述第一电源线在所述基底上的正投影至少部分交叠。
3. 根据权利要求1或2所述的显示基板，其中，所述第一导电层还包括位于所述周边区，且用于传输所述第一工作电压的第一周边电源线；

   所述第二导电层还包括位于所述周边区的第二导电图案；

   所述第二导电图案通过所述第一平坦化层上的第二过孔与所述第一周边电源线电连接且形成并联。
4. 根据权利要求1至3中任一所述的显示基板，其中，所述驱动功 能层包括多条沿第一方向延伸的栅线，所述像素驱动电路与对应的栅线电连接；

   所述驱动功能层包括第三导电层，所述第三导电层位于所述第二导电层靠近所述基底的一侧，所述第三导电层包括所述栅线；

   所述第一导电层还包括：位于所述周边区且用于向所述像素驱动电路提供第二工作电压的第四电源线；和/或，所述第三导电层包括：位于所述周边区，且用于向所述像素驱动电路提供第二工作电压的第五电源线；

   所述第二导电层还包括：多个第三导电图案，所述第三导电图案与对应的第四电源线和/或第五电源线电连接且形成并联。
5. 根据权利要求1至4中任一所述的显示基板，其中，所述驱动功能层包括多条沿第一方向延伸的栅线，所述像素驱动电路与对应的栅线电连接；

   所述驱动功能层包括第三导电层，所述第三导电层位于所述第二导电层靠近所述基底的一侧，所述第三导电层包括所述栅线；

   所述第三导电层还包括：用于传输所述第一工作电压的多条第二电源线，所述第二电源线沿所述第一方向延伸；

   所述显示基板还包括：

   钝化层，位于所述第二导电层和所述第三导电层之间，所述第一导电图案通过所述钝化层上的第三过孔与对应的所述第二电源线电连接。
6. 根据权利要求5所述的显示基板，其中，所述驱动功能层还包括：位于所述第三导电层靠近所述基底一侧的第四导电层和位于所述第四导电层靠近所述基底一侧的第五导电层；

   所述像素驱动电路包括驱动晶体管和存储电容，所述存储电容的第 一极板与所述第一电源线电连接，所述存储电容的第二极板与所述驱动晶体管的控制极电连接；

   所述存储电容的第一极板位于所述第四导电层，所述存储电容的第二极板和所述驱动晶体管的控制极位于所述第五导电层；

   所述显示基板还包括：

   层间绝缘层，位于所述第三导电层和所述第四导电层之间。
7. 根据权利要求6所述的显示基板，其中，所述第四导电层还包括：用于传输所述第一工作电压的多条第三电源线，所述第三电源线与所述存储电容的第一极板相连，且沿所述第一方向延伸；

   所述第三电源线通过所述层间绝缘层上的第四过孔与对应的所述第二电源线电连接。
8. 根据权利要求6或7所述的显示基板，其中，所述像素驱动电路还包括：第一复位晶体管，所述第一复位晶体管的控制极与第一复位控制信号线电连接，所述第一复位晶体管的第一极与第一复位电压传输线电连接，所述第一复位晶体管的第二极与所述存储电容的第二极板电连接；

   所述第一复位电压传输线位于所述第四导电层，且沿所述第一方向延伸；

   所述第一导电层还包括：复位电压连接线，所述复位电压连接线位于所述第一导电层，且沿所述第二方向延伸；

   在所述第二方向上相邻的两个像素驱动电路所对应的所述第一复位电压传输线通过所述复位电压连接线电连接。
9. 根据权利要求8所述的显示基板，其中，所述第三导电层还包括： 第一转接电极，所述第一复位电压传输线的两端分别通过所述第一转接电极与对应的所述复位电压连接线电连接；

   所述第一复位电压传输线的两端分别通过所述钝化层上的第五过孔与对应的所述第一转接电极电连接；

   所述第二导电层还包括第四导电图案，所述第四导电图案在所述基底上的正投影，覆盖所述第一转接电极被所述第五过孔所暴露的部分在所述基底上的正投影。
10. 根据权利要求8所述的显示基板，其中，所述存储电容对应的所述第一电源线在所述基底上的正投影，覆盖所述存储电容对应的所述第一复位晶体管在所述基底上的正投影。
11. 根据权利要求6至10中任一所述的显示基板，其中，所述第一导电层还包括多条沿所述第二方向延伸的数据线；

    所述像素驱动电路还包括数据写入晶体管，所述数据写入晶体管的控制极与对应的所述栅线电连接，所述数据写入晶体管的第一极与对应的数据线电连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连接。
12. 根据权利要求11所述的显示基板，其中，所述第三导电层还包括：第二转接电极，所述数据线通过所述第二转接电极与对应的所述数据写入晶体管的第一极电连接；

    所述数据线通过所述钝化层上的第六过孔与对应的所述第二转接电极电连接；

    所述第二导电层还包括第五导电图案，所述第五导电图案在所述基底上的正投影，覆盖所述第二转接电极被所述第六过孔所暴露的部分在 所述基底上的正投影。
13. 根据权利要求6至12任意一项所述的显示基板，其中，所述显示基板还包括发光元件，所述发光元件位于所述第一导电层远离所述基底的一侧，所述发光元件包括：沿远离所述第一导电层的方向依次设置有第一电极、发光层和第二电极；

    所述像素驱动电路还包括：第二发光控制晶体管，所述第二发光控制晶体管的控制极与发光控制信号线电连接，第二发光控制晶体管的第一极与所述驱动晶体管的第二极电连接，第二发光控制晶体管的第二极与所述第一电极电连接；

    所述第三导电层还包括：第三转接电极，所述第二发光控制晶体管的第二极通过所述第三转接电极与对应的所述第一电极电连接；

    所述第一电极通过所述钝化层上的第七过孔与对应的所述第三转接电极电连接；

    所述第二导电层还包括第六导电图案，所述第六导电图案在所述基底上的正投影，覆盖所述第三转接电极被所述第七过孔所暴露的部分在所述基底上的正投影。
14. 根据权利要求13所述的显示基板，其中，所述第一导电层还包括：第四转接电极，所述第一电极通过所述第四转接电极与对应的所述第三转接电极电连接；

    所述第四转接电极通过所述第一平坦化层上的过孔与对应的第六导电图案相接触；

    所述第六导电图案通过对应的所述第七过孔与对应的所述第三转接电极相接触。
15. 一种显示装置，其中，包括权利要求1-14中任意一项所述的显示基板。