CN118077052A - 摄像装置 - Google Patents

Abstract

摄像装置具备半导体基板、在半导体基板上沿第1方向排列的多个像素、以及位于半导体基板的上方的第1信号线，多个像素中的各个像素包括：将光转换为信号电荷的光电转换部、具有与第1信号线电连接的栅极的晶体管、以及电容元件，在多个像素之中的第1像素中，晶体管的至少一部分在平面图中与电容元件重叠，第1信号线在平面图中不是在整个线宽上都与电容元件重叠。

Description

摄像装置

技术领域

本公开涉及摄像装置。

背景技术

在数字相机等中使用图像传感器。作为图像传感器，例示CCD(电荷耦合器件(Charge Coupled Device))图像传感器、CMOS(互补金属氧化物半导体(ComplementaryMetal Oxide Semiconductor))图像传感器等。可以使用图像传感器构成摄像装置。在一例所涉及的摄像装置中，在半导体基板设置有光电二极管。在另一例所涉及的摄像装置中，在半导体基板的上方层叠有光电转换膜。

专利文献1公开了具有光电二极管的摄像装置。专利文献2公开了具有光电转换膜的摄像装置。在专利文献1及专利文献2中的摄像装置中，像素包括电容元件。将专利文献2的全部公开内容引用至本说明书中。

在先技术文献

专利文献

专利文献1：日本特开2016-105468号公报

专利文献2：日本特开2018-195803号公报

发明内容

本发明所要解决的课题

需要能够高速摄像的摄像装置。

用于解决课题的手段

本公开的一个方式所涉及的摄像装置具备：

半导体基板；

多个像素，在所述半导体基板上沿第1方向排列；以及

第1信号线，位于所述半导体基板的上方，

所述多个像素中的各个像素包括：

光电转换部，将光转换为信号电荷；

晶体管，具有与所述第1信号线电连接的栅极；以及

电容元件，

在所述多个像素之中的第1像素中，

所述晶体管的至少一部分在平面图中与所述电容元件重叠，

所述第1信号线在平面图中不是在整个线宽上都与所述电容元件重叠。

本公开的一个方式所涉及的摄像装置具备：

半导体基板；

多个像素，在所述半导体基板上沿第1方向排列；以及

第1信号线，位于所述半导体基板的上方，

所述多个像素中的各个像素包括：

光电转换部，将光转换为信号电荷；

晶体管，具有与所述第1信号线电连接的栅极；以及

电容元件，

在所述多个像素之中的第1像素中，

所述晶体管的至少一部分在平面图中与所述电容元件重叠，

所述第1信号线在平面图中，在比所述电容元件在所述第1方向上的最大长度的一半长的距离上与所述电容元件不重叠。

发明效果

本公开的上述方式适于提供能够高速摄像的摄像装置。

附图说明

图1是示意性地表示实施方式1所涉及的摄像装置的例示性的电路结构的图。

图2是表示实施方式1所涉及的像素的例示性的电路结构的图。

图3是示意性地表示实施方式1所涉及的像素中的若干个元件的布局的一例的平面图。

图4是示意性地表示沿着图3所示的A-A’线的截面的截面图。

图5是表示使用光电二极管的像素的例示性的电路结构的图。

图6是用于说明实施方式1所涉及的多个像素的示意图。

图7是用于说明变形例所涉及的多个像素的示意图。

图8是用于说明信号线所延伸的方向的平面图。

图9是用于说明信号线所延伸的方向的平面图。

图10是用于说明信号线所延伸的方向的平面图。

图11是用于说明电容元件的尺寸的平面图。

图12是用于说明电容元件的最大长度的平面图。

图13是用于说明电容元件的最大长度的平面图。

图14是示意性地表示实施方式1所涉及的若干个布线及像素中的若干个元件的布局的一例的平面图。

图15是示意性地表示第1参考例所涉及的摄像装置的截面的截面图。

图16是示意性地表示第2参考例所涉及的摄像装置的截面的截面图。

图17是示意性地表示实施方式1所涉及的摄像装置的截面的截面图。

图18是表示具有沟槽构造的电容元件的截面图。

图19是示意性地表示实施方式2所涉及的若干个布线及像素中的若干个元件的布局的一例的平面图。

图20是示意性地表示实施方式3所涉及的若干个布线及像素中的若干个元件的布局的一例的平面图。

图21是示意性地表示实施方式4所涉及的若干个布线及像素中的若干个元件的布局的一例的平面图。

图22是示意性地表示实施方式5所涉及的若干个布线及像素中的若干个元件的布局的一例的平面图。

图23是示意性地表示其他实施方式所涉及的若干个布线及像素中的若干个元件的布局的一例的平面图。

图24是示意性地表示其他实施方式所涉及的若干个布线及像素中的若干个元件的布局的一例的平面图。

具体实施方式

(作为本公开的基础的知识)

一例所涉及的摄像装置包括沿规定方向排列的多个像素。各像素包括多个晶体管。在各晶体管上连接有信号线。各信号线以从周边电路横穿多个像素的方式沿着规定方向延伸，与各像素的对应的晶体管连接，向该对应的晶体管传送控制信号。另外，各像素包括电容元件。电容元件用于扩大动态范围、消除噪声等。

电容元件有时具有大电容值。在该情况下，在平面图中，像素中的电容元件所占的面积的比例容易变大。因此，在平面图中信号线与电容元件容易重叠。根据本发明人们的探讨，该重叠可能导致信号线与电容元件之间的寄生电容变大，导致在信号线中流动的控制信号延迟，导致摄像速度变慢。

于是，本发明人们对电容元件及信号线的布局进行该进，探讨了能够高速摄像的构成。

(本公开所涉及的一个方式的概要)

本公开的第1方式所涉及的摄像装置具备：

半导体基板；

多个像素，在所述半导体基板上沿第1方向排列；以及

第1信号线，位于所述半导体基板的上方，

所述多个像素中的各个像素包括：

光电转换部，将光转换为信号电荷；

晶体管，具有与所述第1信号线电连接的栅极；以及

电容元件，

在所述多个像素之中的第1像素中，

所述晶体管的至少一部分在平面图中与所述电容元件重叠，

所述第1信号线在平面图中不是在整个线宽上都与所述电容元件重叠。

第1方式所涉及的技术适于提供能够高速摄像的摄像装置。

在本公开的第2方式中，例如，在第1方式所涉及的摄像装置中，

所述第1像素的所述晶体管的所述栅极也可以在平面图中包括与所述电容元件不重叠的第1部分，

所述第1像素的所述晶体管的所述第1部分也可以与所述第1信号线电连接。

第2方式的构成是将信号线与对应于该信号线的晶体管的栅极连接的构成的一例。

在本公开的第3方式中，例如，第2方式所涉及的摄像装置也可以还具备与所述第1部分相接的过孔，

所述晶体管的所述第1部分也可以经由所述过孔与所述第1信号线电连接。

第3方式是将信号线与对应于该信号线的晶体管的栅极连接的构成的一例。

在本公开的第4方式中，例如，第1至第3方式中任1个所涉及的摄像装置也可以还具备分支信号线，

所述分支信号线也可以从所述第1信号线分支并延伸，

在平面图中，所述分支信号线所延伸的方向也可以与所述第1信号线所延伸的方向不同，

所述第1信号线也可以经由所述分支信号线与所述第1像素的所述晶体管电连接。

第4方式的构成是将信号线与对应于该信号线的晶体管的栅极连接的构成的一例。

在本公开的第5方式中，例如，在第1至第4方式中任1个所涉及的摄像装置中，

所述第1信号线也可以在平面图中与所述第1像素的所述电容元件在线宽的一半以上的宽度上不重叠。

第5方式所涉及的技术适于提供能够高速摄像的摄像装置。

在本公开的第6方式中，例如，在第1至第5方式中任1个所涉及的摄像装置中，

所述第1信号线也可以在平面图中与所述第1像素的所述电容元件不重叠。

第6方式所涉及的技术适于提供能够高速摄像的摄像装置。

在本公开的第7方式中，例如，第1至第6方式中任1个所涉及的摄像装置也可以还具备：多个布线层，位于所述半导体基板的上方，

所述多个布线层也可以具有相互相邻的第1布线层及第2布线层，

所述电容元件也可以通过使用所述第1布线层而构成，

所述第1信号线也可以被包含在所述第2布线层中。

在如第7方式那样，使用相互相邻的布线层中的一方构成电容元件，且在另一方的布线层中包含信号线的情况下，信号线与电容元件之间的寄生电容可能变大。寄生电容大，意味着基于第1方式所涉及的信号线及电容元件的平面布局抑制寄生电容的效果易于发挥。也就是说，这意味着该平面布局易于对摄像的高速化作出贡献。

在本公开的第8方式中，例如，在第1至第7方式中任1个所涉及的摄像装置中，

在平面图中，沿着所述第1方向的所述第1像素的所述电容元件的最大长度也可以比沿着所述第1方向的所述第1像素的长度的3分之1大。

信号线与沿第1方向排列的各个像素电连接。在沿着该第1方向的电容元件的最大长度大到第8方式的程度的情况下，信号线与电容元件之间的寄生电容可能变大。寄生电容大，意味着基于第1方式所涉及的信号线及电容元件的平面布局抑制寄生电容的效果易于发挥。也就是说，这意味着该平面布局易于对摄像的高速化作出贡献。

在本公开的第9方式中，例如，在第1至第8方式中任1个所涉及的摄像装置中，

在将与所述半导体基板的厚度方向及所述第1方向正交的方向定义为第2方向时，

在平面图中，所述第1像素的所述电容元件在所述第1方向上的最大长度也可以比所述第1像素的所述电容元件在所述第2方向上的最大长度大。

信号线与沿第1方向排列的各个像素电连接。在第10方式的构成中，沿着该第1方向的方向上的电容元件的最大长度容易变大。因此，信号线与电容元件之间的寄生电容可能变大。寄生电容大，意味着基于第1方式所涉及的信号线及电容元件的平面布局抑制寄生电容的效果易于发挥。也就是说，这意味着该平面布局易于对摄像的高速化作出贡献。

在本公开的第10方式中，例如，在第1至第9方式中任1个所涉及的摄像装置中，

所述第1像素的所述电容元件也可以包括第1电极、第2电极、以及所述第1电极与所述第2电极之间的绝缘层。

第10方式的电容元件是电容元件的构成的一例。

在本公开的第11方式中，例如，在第10方式所涉及的摄像装置中，

所述第1电极及所述第2电极也可以包含金属。

第11方式的电容元件是电容元件的构成的一例。

在本公开的第12方式中，例如，在第1至第11方式中任1个所涉及的摄像装置中，

所述第1像素的所述电容元件也可以是所述第1像素所包括的电容元件之中的在平面图中的面积最大的电容元件。

如第12方式中规定的面积大的电容元件与信号线之间的寄生电容容易变大。寄生电容大，意味着基于第1方式所涉及的信号线及电容元件的平面布局抑制寄生电容的效果易于发挥。也就是说，这意味着该平面布局易于对摄像的高速化作出贡献。

本公开的第13方式所涉及的摄像装置具备：

半导体基板；

多个像素，在所述半导体基板上沿第1方向排列；以及

第1信号线，位于所述半导体基板的上方，

所述多个像素中的各个像素包括：

光电转换部，将光转换为信号电荷；

晶体管，具有与所述第1信号线电连接的栅极；以及

电容元件，

在所述多个像素之中的第1像素中，

所述晶体管的至少一部分在平面图中与所述电容元件重叠，

所述第1信号线在平面图中，在比所述电容元件在所述第1方向上的最大长度的一半长的距离上与所述电容元件不重叠。

第13方式所涉及的技术适于提供能够高速摄像的摄像装置。

本公开的第14方式所涉及的摄像装置具备：

垂直扫描电路；

半导体基板；

像素，被设置于所述半导体基板；以及

至少1个信号线，被配置在所述半导体基板的上方，

所述像素包括：

光电转换部，将光转换为信号电荷；

电荷积蓄区域，积蓄所述信号电荷；

放大晶体管，生成与所述电荷积蓄区域的电压相应的电信号；

复位晶体管，将所述电荷积蓄区域的电压复位；以及

MIM电容元件，

所述至少1个信号线包括将所述垂直扫描电路与所述复位晶体管的栅极电连接的复位信号线，

在平面图中，所述复位信号线与所述MIM电容元件相离。

第14方式所涉及的技术适于提供能够高速摄像的摄像装置。此外，“在平面图中信号线与MIM电容元件相离”，意味着在平面图中信号线不具有与MIM电容元件重叠的部分。第17方式的“至少1个信号线”也可以是多个信号线。

在本公开的第15方式中，例如，在第14方式所涉及的摄像装置中，

所述像素也可以包括：反馈晶体管，被设置在将所述放大晶体管所生成的所述电信号向所述电荷积蓄区域负反馈的反馈路径上，

所述至少1个信号线也可以包括将所述垂直扫描电路与所述反馈晶体管的栅极电连接的反馈控制线，

在平面图中，所述反馈控制线也可以与所述MIM电容元件相离。

第15方式所涉及的技术适于提供能够高速摄像的摄像装置。

在本公开的第16方式中，例如，在第14方式或者第15方式所涉及的摄像装置中，

所述像素也可以包括：地址晶体管，决定从所述放大晶体管输出所述电信号的定时，

所述至少1个信号线也可以包括将所述垂直扫描电路与所述地址晶体管的栅极电连接的地址信号线，

在平面图中，所述地址信号线也可以与所述MIM电容元件相离。

第16方式所涉及的技术适于提供能够高速摄像的摄像装置。

在本公开的第17方式中，例如在第14至第16方式中任1个所涉及的摄像装置中，

所述像素也可以包括：转送晶体管，被设置在所述光电转换部与所述电荷积蓄区域之间，

所述至少1个信号线也可以包括将所述垂直扫描电路与所述多个像素各自的所述转送晶体管的栅极电连接的转送控制线，

在平面图中，所述转送控制线也可以与所述MIM电容元件相离。

第17方式所涉及的技术适于提供能够高速摄像的摄像装置。

只要没有特别矛盾，第1方式至第17方式所涉及的技术就能够任意地组合。

在实施方式中，“上方”、“下方”、“上表面”及“下表面”等用语不过是用于指定部件间的相互的配置，其意图不在于对摄像装置使用时的姿态进行限定。

在实施方式中，“平面图”是指从半导体基板的厚度方向观察时的视图。

在实施方式中，有时使用用语“过孔”。在实施方式中，将导通孔及其内部的导体统称为“过孔”。

在实施方式中，有时使用用语“晶体管控制信号”。在实施方式中，晶体管控制信号是向晶体管传送的用于对该晶体管进行控制的信号。在典型例中，晶体管控制信号被传送至上述晶体管的栅极、漏极或者源极。

在实施方式中，有时使用“要素A与要素B连接”的表现。该表现包含要素A的一部分或者全部被包含在B中的情况。

在实施方式中，晶体管的极性及杂质区域的导电型是一例。只要没有矛盾，也可以使晶体管的极性及杂质区域的导电型反转。能够伴随着晶体管的极性及杂质区域的导电型的反转而适宜地对各要素进行调整。

在实施方式中，只要没有特别矛盾，就能够将“连接”及“电连接”相互替换。在实施方式中，只要没有特别矛盾，就能够将“栅极”及“栅极电极”相互替换。

在实施方式中，有时说明像素的构成。只要没有特别矛盾，所说明的构成可以在各像素中出现。另外，有时说明像素的要素与信号线的关系。只要没有特别矛盾，所说明的关系可以在各像素中出现。

以下参照附图详细说明实施方式。

(实施方式1)

图1是示意性地表示实施方式1所涉及的摄像装置的例示性的电路结构的图。该图所示的摄像装置100包括多个像素99、以及周边电路。多个像素99构成像素区域。多个像素99通过使用半导体基板而构成。半导体基板不限定于其整体为半导体的基板。也可以是半导体基板具有半导体层及绝缘性层，半导体基板的构成像素区域一侧的表面由半导体层构成。在图1等中，将多个像素99所包括的各个像素标记为像素10。

在图示的例中，多个像素99在行方向及列方向上排列。垂直方向是列方向，水平方向是行方向。在图示的例中，多个像素99以2维排列。但是，多个像素99也可以以1维排列。换言之，摄像装置100可以是线传感器。摄像装置100所具有的像素10的数量也可以是1个。

像素10与电源布线22连接。像素10被经由电源布线22供给1个以上的电压。该“1个以上的电压”既可以是“2个以上的电压”，也可以是“2个不同的电压”。像素10包括光电转换部。光电转换部具有光电转换膜。光电转换膜被层叠于半导体基板。光电转换部在半导体基板之上隔着布线层设置。另外，如图所示，摄像装置100具有用于向全部光电转换部施加相同的固定电压的积蓄控制线17。

周边电路包括垂直扫描电路16、负载电路19、列信号处理电路20及水平信号读出电路21。在图示的构成中，列信号处理电路20及负载电路19按以2维排列的多个像素99的每列配置。也就是说，在该例中，周边电路包括多个列信号处理电路20及多个负载电路19。

垂直扫描电路16也被称为行扫描电路。垂直扫描电路16与地址信号线30及复位信号线26连接。垂直扫描电路16可以向地址信号线30或者复位信号线26施加规定的电压。另外，多个像素99构成多个行。通过施加上述的规定的电压来选择行，执行属于被选择的行的像素10的信号电压的读出或者像素的复位。在图示的例中，垂直扫描电路16与反馈控制线28及灵敏度调整线32也连接。

垂直扫描电路16能够经由灵敏度调整线32向多个像素99供给规定的电压。在本实施方式中，各个像素10在像素内具有1个以上的电容元件。

多个像素99构成多个列。属于各列的像素10经由与各列对应的垂直信号线18与列信号处理电路20电连接。在垂直信号线18上连接有负载电路19。列信号处理电路20也被称为行信号积蓄电路。列信号处理电路20进行噪音抑制信号处理及模拟-数字转换(AD转换)等。噪音抑制信号处理例如是相关双采样。在与列对应地设置的多个列信号处理电路20上，电连接有水平信号读出电路21。水平信号读出电路21也被称为列扫描电路。水平信号读出电路21从多个列信号处理电路20向水平共通信号线23顺次读出信号。

图2是表示实施方式1所涉及的像素10的例示性的电路结构的图。像素10包括光电转换部15。光电转换部15针对向光电转换部15的入射光进行光电转换。在图示的例中，光电转换部15具有对置电极15a、光电转换膜15b及像素电极15c。光电转换膜15b被配置在对置电极15a与像素电极15c之间。光电转换膜15b被层叠于半导体基板。光电转换膜15b由有机材料或者无机材料形成。无机材料例如是非晶硅。像素10被经由电源布线22供给1个以上的电压。如上所述，该“1个以上的电压”既可以是“2个以上的电压”，也可以是“2个不同的电压”。

在光电转换膜15b的受光面侧设置有对置电极15a。对置电极15a由透明的导电性材料形成。作为透明的导电性材料的例子，可以举出ITO(氧化铟锡(Indium Tin Oxide))。在隔着光电转换膜15b与对置电极15a相反一侧设置有像素电极15c。像素电极15c收集在光电转换膜15b中通过光电转换而产生的电荷。像素电极15c由铝、铜等金属、或者通过掺杂杂质而被赋予了导电性的多晶硅等形成。

如图所示，对置电极15a与积蓄控制线17连接。像素电极15c与电荷积蓄区域44连接。通过经由积蓄控制线17控制对置电极15a的电位，能够由像素电极15c收集通过光电转换而产生的空穴-电子对之中的空穴及电子中的某一方。在利用空穴作为信号电荷的情况下，使得对置电极15a的电位比像素电极15c高即可。以下，例示利用空穴作为信号电荷的情况。例如将10V左右的电压经由积蓄控制线17向对置电极15a施加。由此，信号电荷被积蓄至电荷积蓄区域44。当然，也可以利用电子作为信号电荷。电荷积蓄区域44也被称为浮动扩散节点。

像素10包括放大晶体管34、复位晶体管36、电容部41及电容元件42。在图示的构成中，电容元件42具有比电容部41大的电容值。在图2所例示的构成中，复位晶体管36的源极及漏极之中的一方以及电容部41的一方的电极与电荷积蓄区域44连接。它们与像素电极15c电连接。复位晶体管36的源极及漏极之中的另一方以及电容部41的另一方的电极与电容元件42的一方的电极连接。电容部41被连接在复位晶体管36的源极与漏极之间。以下，有时将包括电容部41与电容元件42的连接点的节点称为复位漏极节点46。

电容元件42的电极之中的未与复位漏极节点46连接的一方的电极与灵敏度调整线32连接。灵敏度调整线32的电位例如被设定为0V。灵敏度调整线32的电位在摄像装置100动作时无需被固定。例如，也可以从图1所示的垂直扫描电路16供给脉冲电压。

如图所示，放大晶体管34的栅极与电荷积蓄区域44连接。放大晶体管34的栅极与像素电极15c电连接。放大晶体管34的源极及漏极中的一方与电源布线22连接。放大晶体管34的源极及漏极中的上述一方在放大晶体管34是N沟道MOSFET(金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor))的情况下是漏极。电源布线22作为源极跟随器电源发挥功能。放大晶体管34的源极及漏极中的另一方经由后述的地址晶体管40与垂直信号线18连接。垂直信号线18是传送从放大晶体管34输出的电信号的信号线。通过放大晶体管34以及图1所示的负载电路19，构成源极跟随器电路。放大晶体管34放大由光电转换部15生成的信号。

如图所示，像素10包括地址晶体管40。地址晶体管40也被称为行选择晶体管。如上所述，放大晶体管34的源极及漏极中的一方与电源布线22连接。放大晶体管34的源极及漏极中的另一方与地址晶体管40的源极或者漏极连接。地址晶体管40的栅极与地址信号线30连接。

如图所示，像素10包括反馈晶体管38。如上所述，放大晶体管34的源极及漏极中的另一方与地址晶体管40连接。放大晶体管34的源极及漏极中的上述另一方与反馈晶体管38的源极及漏极中的一方连接。在噪声消除动作时，构成从电荷积蓄区域44依次经由放大晶体管34、反馈晶体管38以及电容部41或复位晶体管36而到达电荷积蓄区域44的反馈路径。放大晶体管34的输出经由该反馈路径向电荷积蓄区域44负反馈。

与电荷积蓄区域44中积蓄的信号电荷的量相应的电压被施加至放大晶体管34的栅极。放大晶体管34将该电压放大。在读出动作时，由放大晶体管34放大后的电压作为电信号由地址晶体管40选择性地读出。

在本实施方式中，电荷积蓄区域44包括被设置于半导体基板2的杂质区域。具体而言，该杂质区域是复位晶体管36的源极或者漏极。在后述的图3及图4的例中，该杂质区域是第3扩散层36s。

像这样，在本实施方式中，通过光电转换部15，将光转换为信号电荷。通过电荷积蓄区域44，积蓄信号电荷。通过放大晶体管34，生成与电荷积蓄区域44的电压相应的电信号。通过地址晶体管40，决定从放大晶体管34输出电信号的定时。通过复位晶体管36，将电荷积蓄区域44的电压复位。另外，在将放大晶体管34所生成的电信号向电荷积蓄区域44负反馈的反馈路径上，设置有反馈晶体管38。

在各行中，通过复位信号线26，将垂直扫描电路16与复位晶体管36的栅极连接。通过地址信号线30，将垂直扫描电路16与地址晶体管40的栅极连接。通过反馈控制线28，将垂直扫描电路16与反馈晶体管38的栅极连接。

放大晶体管34、复位晶体管36、反馈晶体管38及地址晶体管40各自既可以是N沟道MOSFET，也可以是P沟道MOSFET。不需要它们全部都统一为N沟道MOSFET或者P沟道MOSFET中的某一方。以下，例示放大晶体管34、复位晶体管36、反馈晶体管38及地址晶体管40的情况。

(像素的平面图及设备构造)

接下来，参照图3及图4说明像素10的设备构造。

图3是示意性地表示实施方式1所涉及的像素中的若干个元件的布局的一例的平面图。图4是示意性地表示沿着图3所示的A-A’线的截面的截面图。

像素10通过使用半导体基板2而构成。在此，说明使用p型硅(Si)基板作为半导体基板2的例子。

在本实施方式中，在像素10内配置有4个晶体管、即放大晶体管34、复位晶体管36、反馈晶体管38及地址晶体管40。放大晶体管34、复位晶体管36、反馈晶体管38及地址晶体管40被设置于半导体基板2。像素10的各元件通过被设置于半导体基板2的元件分离区域2s被分离。在该例中，复位晶体管36及反馈晶体管38的组、放大晶体管34、地址晶体管40通过元件分离区域2s被分离。

在复位晶体管36与反馈晶体管38之间设置有复位漏极节点46。复位漏极节点46包括被设置在半导体基板2内的第4扩散层36d。在图示的例中，第4扩散层36d是反馈晶体管38的源极及漏极中的一方。第4扩散层36d是复位晶体管36的源极及漏极中的一方。也就是说，第4扩散层36d被反馈晶体管38及复位晶体管36共用。

像素10具有光电转换部15。光电转换部15被设置在半导体基板2的上方。在半导体基板2上设置有层间绝缘层4。在层间绝缘层4中，第1绝缘层4a、第2绝缘层4b、第3绝缘层4c、第4绝缘层4d及第5绝缘层4e依次层叠。第1绝缘层4a至第5绝缘层4e例如由二氧化硅(SiO₂)形成。在半导体基板2与光电转换部15之间配置有多个布线层WLs。多个布线层WLs具体包括第1布线层61、第2布线层62及第3布线层63。第2布线层62位于比第1布线层61靠光电转换部15侧。第3布线层63位于比第2布线层62靠光电转换部15侧。第1布线层61被设置在第2绝缘层4b内。第2布线层62被设置在第3绝缘层4c内。第3布线层63被设置在第4绝缘层4d内。电容元件42被包含在第1布线层61中。复位信号线26、反馈控制线28及地址信号线30被包含在第2布线层62中。布线层及绝缘层的数量能够任意地设定，不限定于图示的例子。

在第5绝缘层4e上层叠有光电转换膜15b。光电转换膜15b具有受光面15h。来自被摄体的光向受光面15h入射。在受光面15h上配置有对置电极15a。在光电转换膜15b的与受光面15h相反侧的面配置有像素电极15c。像素电极15c在多个像素99之间被电分离。

在图4所例示的构成中，半导体基板2具有支承基板2a、阱2w及杂质层2gw。阱2w具有较高的受体浓度。在此，阱2w是P型区域。杂质层2gw是导电型与阱2w相反的区域。在此，杂质层2gw是N型区域。支承基板2a与阱2w通过被设置于杂质层2gw的未图示的连接区域而电连接。连接区域是导电型与阱2w相同的杂质区域。

第1扩散层34s、第2扩散层34d、第3扩散层36s、第4扩散层36d、第5扩散层38d、第6扩散层40s及第7扩散层40d是导电型与阱2w相反的区域。在此，第1扩散层34s、第2扩散层34d、第3扩散层36s、第4扩散层36d、第5扩散层38d、第6扩散层40s及第7扩散层40d是N型区域。

在半导体基板2上设置有绝缘膜39。绝缘膜39例如是二氧化硅膜。在绝缘膜39上设置有栅极34e、栅极36e、栅极38e及栅极40e。栅极34e、栅极36e、栅极38e及栅极40e例如是由多晶硅形成的电极。

如图3所示，放大晶体管34包括第1扩散层34s、第2扩散层34d及栅极34e。另外，放大晶体管34包括绝缘膜39的一部分。第1扩散层34s及第2扩散层34d中的一方构成放大晶体管34的源极，而另一方构成放大晶体管34的漏极。绝缘膜39的上述一部分构成放大晶体管34的栅极绝缘膜。栅极34e被设置在该栅极绝缘膜之上。

复位晶体管36包括第3扩散层36s、第4扩散层36d及栅极36e。另外，复位晶体管36包括绝缘膜39的一部分。第3扩散层36s及第4扩散层36d中的一方构成复位晶体管36的源极，而另一方构成复位晶体管36的漏极。绝缘膜39的上述一部分构成复位晶体管36的栅极绝缘膜。栅极36e被设置在该栅极绝缘膜之上。

反馈晶体管38包括第4扩散层36d、第5扩散层38d及栅极38e。另外，反馈晶体管38包括绝缘膜39的一部分。第4扩散层36d及第5扩散层38d中的一方构成反馈晶体管38的源极，而另一方构成反馈晶体管38的漏极。绝缘膜39的上述一部分构成反馈晶体管38的栅极绝缘膜。栅极38e被设置在该栅极绝缘膜之上。

地址晶体管40包括第6扩散层40s、第7扩散层40d及栅极40e。另外，地址晶体管40包括绝缘膜39的一部分。第6扩散层40sd及第7扩散层40d中的一方构成地址晶体管40的源极，而另一方构成地址晶体管40的漏极。绝缘膜39的上述一部分构成地址晶体管40的栅极绝缘膜。栅极40e被设置在该栅极绝缘膜之上。

如图4所示，电容元件42包括第1电极42d、第2电极42e及绝缘层42g。绝缘层42g被配置在第1电极42d与第2电极42e之间。在图示的例中，第1电极42d位于相对下方，第2电极42e位于相对上方。绝缘层42g具有膜形状。

在本实施方式中，第1电极42d及第2电极42e包含金属。但是，第1电极42d及第2电极42e也可以包含金属化合物、多晶硅等。金属化合物例如是金属氧化物。绝缘层42g例如包含HfO ₂等高介电体、氮化物等。

在本实施方式中，电容元件42是MIM(金属-绝缘体-金属(Metal InsulatorMetal))电容元件。MIM电容元件是具有MIM构造的电容元件。此外，MIM的“M”是指金属及金属化合物中的至少一方。MIM的“I”是绝缘体，例如是氧化物。也就是说，MIM电容元件是包含MOM(金属-氧化物-金属(Metal Oxide Metal))电容元件的概念。MOM电容元件是具有MOM构造的电容元件。通过MIM电容元件，能够实现电容密度高的电容元件42。特别是，如果使用介电常数高的绝缘物作为绝缘体，则易于实现电容密度高的电容元件42。

电容部41可以具有与关于电容元件42说明的特征同样的特征。电容部41也可以是电容元件。电容部41也可以是布线与布线之间的寄生电容。电容部41的构成与电容元件42的构成既可以相同也可以不同。

在本实施方式中，电容元件42是像素10所包括的电容元件之中的在平面图中的面积最大的电容元件。此外，在本实施方式中，电容元件是不包含寄生电容的概念。寄生电容例如是扩散区域的寄生电容、布线与布线之间的寄生电容等。

说明上述的“电容元件42是像素10所包括的电容元件之中的在平面图中的面积最大的电容元件”的表现。该表现的意图在于包含如下方式：像素10所包括的电容元件仅为电容元件42。另外，该表现的意图在于包含如下方式：像素10所包括的电容元件存在多个，且该多个电容元件之中的在平面图中的面积最大的电容元件是电容元件42。

第1电极42d与第4扩散层36d电连接。第2电极42e与图2所示的灵敏度调整线32电连接。从电压源经由灵敏度调整线32向第2电极42e施加规定的电压。在此，电压源是垂直扫描电路16。通过控制第2电极42e的电位，能够控制电荷积蓄区域44的电位。换言之，通过调整经由灵敏度调整线32向第2电极42e供给的电压，能够调整摄像装置100的灵敏度。另外，通过向第2电极42e供给一定的电压，能够将第2电极42e的电位保持为一定的电位。由此，能够使具有较大的电容值的电容元件42的第2电极42e作为屏蔽电极发挥功能。

如上所述，多个像素99构成行及列。在图2所例示的电路结构中，选择行并执行噪声消除的动作。也就是说，噪声消除在典型上通过沿着列方向顺次选择像素10来进行。

光电转换部15也可以是光电二极管。光电二极管也可以是被设置在半导体基板2内的嵌入型的光电二极管。另外，也可以在光电转换部15与电荷积蓄区域44之间设置转送晶体管。图5是表示使用光电二极管的像素的例示性的电路结构的图。在图5的例中，使用光电二极管11作为光电转换部15。电荷积蓄区域44经由转送晶体管37与光电转换部15连接。即，电荷积蓄区域44与光电转换部15连接。在图5中，转送控制线27是向转送晶体管37传送用于对转送晶体管37进行控制的控制信号的控制线。

以下有时使用用语“多个像素PXs”、“第1方向D1”及“第2方向D2”。多个像素PXs在第1方向D1上排列。多个像素PXs被包含在多个像素99中。第2方向D2是与半导体基板2的厚度方向及第1方向D1正交的方向。第1方向D1可以是行方向及列方向中的一方。第2方向D2可以是行方向及列方向中的另一方。

图6是用于说明实施方式1所涉及的多个像素PXs的示意图。如图6所示，在实施方式1中，第1方向D1是行方向。第2方向D2是列方向。多个像素PXs通过沿着行方向排列而构成1个行。

图7是用于说明变形例所涉及的多个像素PXs的示意图。如图7所示，在变形例中，第1方向D1是列方向。第2方向D2是行方向。多个像素PXs通过沿着列方向排列而构成1个列。

在本实施方式中，摄像装置100包括半导体基板2、多个像素PXs及多个信号线SLs。多个像素PXs在半导体基板2上沿第1方向D1排列。多个信号线SLs位于半导体基板2的上方。多个像素PXs中的各个像素PXs包括光电转换部15、放大晶体管34、多个晶体管TRs及电容元件42。光电转换部15将光转换为信号电荷。从光电转换部15向放大晶体管34的栅极34e输入信号电荷。多个晶体管TRs中的各个晶体管TRs与多个信号线SLs之中的对应的信号线电连接。

根据图1、图6、图7等能够理解，在摄像装置100中，多个像素PXs及多个信号线SLs的组合可以存在多组。具体而言，其中，摄像装置100中存在的该组合的数量也可以是1个。

说明上述的“多个像素PXs中的各个像素PXs包括光电转换部15、放大晶体管34、多个晶体管TRs及电容元件42”的表现。该表现的意图不在于沿第1方向D1排列的全部像素都必须包括这些要素。也可以采用如下方式：沿第1方向D1排列的像素包括与多个像素PXs不同的像素，该不同的像素不包括光电转换部、放大晶体管、多个晶体管及电容元件。

放大晶体管34的栅极34e与光电转换部15连接。说明“放大晶体管34的栅极34e与光电转换部15连接”的表现。该表现的意图在于包含如下方式：栅极34e与光电转换部15不经由其他晶体管而被电连接。另外，该表现的意图在于也包含如下方式：其他晶体管介于栅极34e与光电转换部15之间，在该其他晶体管处于导通状态时，栅极34e与光电转换部15被电连接。例如，该表现包含转送晶体管37介于栅极34e与光电转换部15之间的方式。

针对多个晶体管TRs中的各个晶体管TRs，从多个信号线SLs之中的对应的信号线传送控制信号。多个晶体管TRs中的各个晶体管TRs通过自身被传送的控制信号而被控制。说明“针对多个晶体管TRs中的各个晶体管TRs，从多个信号线SLs之中的对应的信号线传送控制信号”中的“控制信号”。如上所述，通过控制信号，对该控制信号被传送到的晶体管进行控制。在该上下文中，“对晶体管进行控制”在典型例中，意味着对晶体管的栅极-源极间电压进行控制。通过对栅极-源极间电压进行控制，能够对晶体管的导通/截止进行控制，或者对晶体管的工作区进行控制。

在本实施方式中，多个晶体管TRs包括复位晶体管36。多个晶体管TRs包括反馈晶体管38。多个晶体管TRs包括地址晶体管40。另外，多个晶体管TRs也可以包括转送晶体管37。另一方面，多个晶体管TRs不包括放大晶体管34。

在本实施方式中，多个信号线SLs沿着第1方向D1延伸。

在本实施方式中，多个信号线SLs包括复位信号线26。多个信号线SLs包括反馈控制线28。多个信号线SLs包括地址信号线30。在设置有转送晶体管37的方式中，多个信号线SLs可以包括转送控制线27。

在本实施方式中，多个信号线SLs是M根信号线。M是1以上的自然数。M也可以是2以上的自然数，也可以是3以上的自然数，也可以是4以上的自然数，也可以是5以上的自然数，也可以是6以上的自然数，也可以是7以上的自然数，也可以是8以上的自然数。M也可以是向多个像素PXs传送晶体管控制信号的信号线的总数。采用其他说法，多个信号线SLs也可以是构成传送晶体管控制信号的信号线的全部信号线。

多个信号线SLs也可以包括沿着第1方向D1延伸而且与多个像素PXs电连接的全部信号线。换言之，多个信号线SLs也可以包括满足第1必要条件及第2必要条件双方的全部信号线。第1必要条件是沿着第1方向D1延伸。第2必要条件是与多个像素PXs电连接。

在本实施方式中，摄像装置100包括垂直扫描电路16。垂直扫描电路16向多个信号线SLs供给控制信号。

以下，说明信号线延伸的方向。图8至图10是用于说明信号线X延伸的方向的平面图。在以下的说明中，横向Dh及纵向Dv是相互正交的方向。

在图8的例中，信号线X的整体沿着横向Dh延伸。在图8的例中，信号线X所延伸的方向是横向Dh。也就是说，信号线X沿着横向Dh延伸。

在图9的例中，信号线X的整体沿着横向Dh延伸。另一方面，在信号线X上连接有分支信号线Y。分支信号线Y的整体沿着纵向Dv延伸。在图9的例中，信号线X延伸的方向基于信号线X所延伸的方向而不是基于分支信号线Y所延伸的方向。也就是说，信号线X所延伸的方向是横向Dh。也就是说，信号线X沿着横向Dh延伸。

在图10的例中，信号线X具有在横向Dh上延伸的长度Lh的部分、以及在纵向Dv上延伸的长度Lv的部分。在图10的例中，长度Lh比长度Lv长。在图10的例中，信号线X延伸的方向是与长度Lh及长度Lv之中的较长一方相关的方向。由于Lh＞Lv，因此信号线X所延伸的方向是横向Dh。也就是说，信号线X沿着横向Dh延伸。

图11是用于说明电容元件42的尺寸的平面图。在本实施方式中，在平面图中，沿着第1方向D1的电容元件42的最大长度ML1比沿着第1方向D1的像素10的长度PL的3分之1大。沿着第1方向D1的电容元件42的最大长度ML1也可以比沿着第1方向D1的像素10的长度PL的一半大。此外，像素10的边界也可以是根据配置有各像素10的构成要素的区域规定的虚拟的中间线。例如，也可以将像素10的边界设为相邻的像素10的像素电极15c间的中间线。

在本实施方式中，在平面图中，第1方向D1的电容元件42的最大长度ML1也可以比第2方向D2的电容元件42的最大长度ML2大。

参照图12及图13说明最大长度ML1及最大长度ML2。图12及图13是用于说明电容元件42的最大长度ML1及最大长度ML2的平面图。

在图12的例中，在平面图中，电容元件42为长方形。在此，长方形是包含正方形的概念。在图12的例中，该长方形的2个边中的一方的长度是最大长度ML1，而另一方的长度是最大长度ML2。

在图13的例中，在平面图中，电容元件42是从长方形中去除了其一部分而成的形状。将作为容纳该形状的最小的长方形的、具有沿着第1方向D1延伸的边及沿着第2方向D2延伸的边的长方形，定义为长方形LEC。在此，长方形是包含正方形的概念。在图13的例中，长方形LEC的2个边中的一方的长度是最大长度ML1，而另一方的长度是最大长度ML2。在平面图中电容元件42具有其他形状的情况下，最大长度ML1及最大长度ML2也如此定义。

图14是示意性地表示实施方式1所涉及的若干个布线及像素中的若干个元件的布局的一例的平面图。在图14中，从左起依次排列有部分(a)、部分(b)及部分(c)。部分(a)表示半导体基板2的表面60上的各晶体管的配置。部分(b)表示第1布线层61中的电容元件42及布线的配置。部分(c)表示第2布线层62中的布线的配置。这些方面在后述的图19至图24中也是同样的。

根据图14能够理解，在本实施方式中，多个信号线SLs各自在平面图中不是在整个线宽上都与电容元件42重叠。根据该构成，能够减小多个信号线SLs与电容元件42之间的寄生电容，能够抑制在多个信号线SLs中流动的信号的延迟。因此，该构成适于提供能够高速摄像的摄像装置100。

在此，说明“多个信号线SLs各自在平面图中不是在整个线宽上都与电容元件42重叠”的表现。该表现的意图在于包含如下方式：在平面图中不存在多个信号线SLs与电容元件42的重叠。该表现的意图在于包含如下方式：在平面图中，虽然存在多个信号线SLs与电容元件42的重叠，但具有该重叠的信号线与电容元件42的重叠宽度小于该信号线的线宽。

关于上述构成的优点，参照图15至图17进一步进行说明。此外，在图15至图17中，仅描绘了多个信号线SLs之中的1个信号线SLx。信号线SLx可以对应于复位信号线26。信号线SLx可以对应于反馈控制线28。信号线SLx可以对应于地址信号线30。信号线SLx可以对应于转送控制线27。

图15是示意性地表示第1参考例所涉及的摄像装置的截面的截面图。具体而言，该截面是与半导体基板2的厚度方向平行的截面。在第1参考例中，在平面图中，信号线SLx在整个线宽上都与电容元件42重叠。在该情况下，难以减小信号线SLx与电容元件42之间的寄生电容，难以抑制在信号线SLx中流动的信号的延迟。因此，该构成在提供能够高速摄像的摄像装置的观点上是不利的。

图16是示意性地表示第2参考例所涉及的摄像装置的截面的截面图。具体而言，该截面是与半导体基板2的厚度方向平行的截面。在第2参考例中，在平面图中，信号线SLx在整个线宽上都与电容元件42重叠。但是，在第2参考例中，与第1参考例相比，在半导体基板2的厚度方向上的信号线SLx与电容元件42的距离较大。像这样，能够减小信号线SLx与电容元件42之间的寄生电容。但是，如果上述的距离较大，则将像素电极15c与第3扩散层36s电连接的电气路径FDL容易变长。由于电荷积蓄区域44包括第3扩散层36s及电气路径FDL，因此如果电气路径FDL变长，则电荷积蓄区域44的电容变大。这意味着摄像装置100的灵敏度劣化。另外，这意味着信号线SLx与电气路径FDL之间的边缘电容FC容易变大。此外，电气路径FDL可以由过孔、布线等构成。

图17是示意性地表示实施方式1所涉及的摄像装置100的截面的截面图。具体而言，该截面是与半导体基板2的厚度方向平行的截面。在本实施方式中，在平面图中，信号线SLx不是在整个线宽上都与电容元件42重叠。根据该构成，能够减小信号线SLx与电容元件42之间的寄生电容，能够抑制在信号线SLx中流动的信号的延迟。因此，该构成适于提供能够高速摄像的摄像装置。另外，通过与图16所示的第2参考例进行对比能够理解，根据该构成，即使电气路径FDL不变长，也能够减小信号线SLx与电容元件42之间的寄生电容。因此，该构成适于确保摄像装置100的灵敏度并减小边缘电容FC。“多个信号线SLs各自在平面图中不是在整个线宽上都与电容元件42重叠”的构成更是如此。

根据使用图15至图17进行的说明能够理解，通过适度地减小像素电极15c与半导体基板2之间的距离，能够适度地缩短电气路径FDL。由此，能够避免电荷积蓄区域44的电容变大而导致难以得到灵敏度的情况。像素电极15c与半导体基板2之间的距离例如为1um以上且5um以下。具体而言，该距离也可以为2um以上且4um以下。

具体而言，根据图14能够理解，在本实施方式中，多个信号线SLs各自在平面图中在线宽的一半以上的宽度上与电容元件42不重叠。该构成适于提供能够高速摄像的摄像装置100。

更具体而言，在本实施方式中，多个信号线SLs各自在平面图中与电容元件42不重叠。换言之，多个信号线SLs各自在平面图中不具有与电容元件42重叠的部分。另外，多个信号线SLs各自也可以在平面图中与电容元件42相离。该构成适于提供能够高速摄像的摄像装置100。

在本实施方式中，多个信号线SLs被施加与电容元件42的第2电极42e被施加的电压不同的电压。在被施加这样的不同电压的状况下，寄生电容容易对在多个信号线SLs中流动的信号造成不良影响。但是，如上所述，在本实施方式中，通过多个信号线SLs和电容元件42的布局，能够减小多个信号线SLs与电容元件42之间的寄生电容。因此，能够抑制上述不良影响。

电容元件42也可以具有沟槽构造。图18是表示具有沟槽构造的电容元件42的截面图。根据沟槽构造，容易确保电容元件42的电容值。在此，沟槽构造是指包括弯曲部的构造。具体而言，在具有沟槽构造的电容元件42中，该第1电极42d、第2电极42e及绝缘层42g包含弯曲部。

在存在专有面积大的电容元件42等的情况下，半导体制造工艺中产生的导电性异物在电容元件42与多个信号线SLs之间形成泄漏路径的可能性变高。但是，如上所述，在本实施方式中，多个信号线SLs各自在平面图中不是在整个线宽上都与电容元件42重叠。根据该构成，不容易由于导电性异物残留导致发生泄漏而成品率降低的情况。

在本实施方式中，摄像装置100包括多个布线层WLs。多个布线层WLs具有第1布线层61及第2布线层62。在多个布线层WLs中，第1布线层61及第2布线层62相互相邻。电容元件42通过使用第1布线层61而构成。多个信号线SLs被包含在第2布线层62中。在一个具体例中，如图4所示，第1电极42d及第2电极42e双方属于第1布线层61。在其他具体例中，多个布线层WLs包括第0布线层，该第0布线层与第1布线层61相邻，且在从第1布线层61观察时位于与第2布线层62相反一侧。也就是说，第0布线层、第1布线层61及第2布线层62依次排列。另外，第1电极42d属于第0布线层，且第2电极42e属于第1布线层61。

在本实施方式中，多个晶体管TRs包括第2晶体管。第2晶体管的源极及漏极中的一方与光电转换部15连接。多个信号线SLs包括第2信号线。第2信号线与第2晶体管的栅极电连接。在本实施方式中，第2信号线沿着第1方向D1延伸。

第2晶体管及第2信号线的组合可以是复位晶体管36及复位信号线26的组合。第2晶体管及第2信号线的组合可以是转送晶体管37及转送控制线27的组合。

说明上述的“第2晶体管的源极及漏极中的一方与光电转换部15连接”的表现。该表现的意图在于包含如下方式：第2晶体管的源极及漏极中的一方与光电转换部15不经由其他晶体管而被电连接。另外，该表现的意图在于包含如下方式：其他晶体管介于第2晶体管的源极及漏极中的一方与光电转换部15之间，在该其他晶体管处于导通状态时，第2晶体管的源极及漏极中的一方与光电转换部15被电连接。因此，第2晶体管及第2信号线的组合可以是反馈晶体管38及反馈控制线28的组合。第2晶体管及第2信号线的组合可以是地址晶体管40及地址信号线30的组合。

在本实施方式中，多个晶体管TRs包括第3晶体管。多个信号线SLs包括第3信号线。第3晶体管的栅极可以与第3信号线电连接。具体而言，多个晶体管TRs各自的栅极可以与多个信号线SLs之中的对应的信号线电连接。在本实施方式中，第3信号线沿着第1方向D1延伸。

第3晶体管及第3信号线的组合可以是复位晶体管36及复位信号线26的组合。第3晶体管及第3信号线的组合可以是反馈晶体管38及反馈控制线28的组合。第3晶体管及第3信号线的组合可以是地址晶体管40及地址信号线30的组合。第3晶体管及第3信号线的组合可以是转送晶体管37及转送控制线27的组合。

返回图14，在本实施方式中，多个晶体管TRs的各个栅极在平面图中包括与电容元件42不重叠的第1部分p1。多个晶体管TRs的各个第1部分p1与多个信号线SLs之中的对应的信号线电连接。通过该构成，由于在平面图中电容元件42与第1部分p1不重叠，因此在设置将信号线与第1部分p1连接的电气路径时，电容元件42不容易造成妨碍。

此外，多个晶体管TRs中的各个晶体管TRs也可以与电容元件42重叠。例如，在图14中，复位晶体管36及反馈晶体管38的一部分与电容元件42重叠。即，复位晶体管36的栅极36e、第3扩散层36s及第4扩散层36d与电容元件42重叠。另外，反馈晶体管38的栅极38e及第4扩散层36d与电容元件42重叠。

在本实施方式中，在平面图中，多个晶体管TRs的各个第1部分p1具有与多个信号线SLs之中的对应的信号线重叠的部分。根据该构成，能够采用在平面图中的该重叠的部分设置将信号线与第1部分p1连接的电气路径的布局。

在本实施方式中，摄像装置100包括多个过孔vi。多个晶体管TRs的各个第1部分p1经由多个过孔vi之中的对应的过孔与多个信号线SLs之中的对应的信号线电连接。

在本实施方式中，在多个晶体管TRs的各个晶体管TRs中，来自多个信号线SLs之中的对应的信号线的电压向第1部分p1、即对应的晶体管TRs的栅极电极施加。

在本实施方式中，摄像装置100包括分支信号线BL。多个信号线SLs包括第1信号线。分支信号线BL从第1信号线延伸。在平面图中，分支信号线BL所延伸的方向与第1信号线所延伸的方向不同。多个晶体管TRs包括第1晶体管。第1信号线、分支信号线BL、以及第1晶体管的栅极依次被电连接。在本实施方式中，第1信号线沿着第1方向D1延伸。

在本实施方式中，在平面图中，分支信号线BL与电容元件42不重叠。通过该构成，由于在平面图中分支信号线BL与电容元件42不重叠，因此在设置将分支信号线BL与第1晶体管的栅极连接的电气路径时，电容元件42不容易造成妨碍。

在本实施方式中，在平面图中，分支信号线BL具有与第1晶体管的栅极重叠的部分。根据该构成，能够采用在平面图中的该重叠的部分设置将分支信号线BL与第1晶体管的栅极连接的电气路径的布局。

在本实施方式中，第1信号线依次经由分支信号线BL及过孔vi与第1晶体管的栅极电连接。

在本实施方式中，分支信号线BL所延伸的方向与第1信号线所延伸的方向不同，它们通过过孔vi被电连接。根据该构成，能够抑制供控制信号流动的路径与电容元件42之间的寄生电容，并且提高用于将第1晶体管的栅极与第1信号线电连接的布线布局的自由度。

在本实施方式中，多个过孔vi沿着半导体基板2的厚度方向延伸。第1信号线沿着第1方向D1延伸。分支信号线BL沿着第2方向D2延伸。

在图14的例中，第1晶体管及第1信号线的组合是复位晶体管36及复位信号线26的组合。但是，第1晶体管及第1信号线的组合也可以是反馈晶体管38及反馈控制线28的组合。第1晶体管及第1信号线的组合也可以是地址晶体管40及地址信号线30的组合。第1晶体管及第1信号线的组合也可以是转送晶体管37及转送控制线27的组合。这些方面在后述的实施方式中也是同样的。

第1晶体管、第2晶体管及第3晶体管也可以是同一个晶体管。也可以是，从由第1晶体管、第2晶体管及第3晶体管构成的组中选择的2个是同一个晶体管，而剩下的1个是别的晶体管。第1晶体管，第2晶体管及第3晶体管也可以是相互不同的3个晶体管。

第1信号线、第2信号线及第3信号线也可以是同一个信号线。也可以是，从由第1信号线、第2信号线及第3信号线构成的组中选择的2个是同一个信号线，而剩下的1个是别的信号线。第1信号线，第2信号线及第3信号线也可以是相互不同的3个信号线。

以下说明其他若干个实施方式。针对在之前的实施方式与之后的实施方式中共通的要素附加相同的参照标记，并有时省略它们的说明。另外，有时省略在之前的实施方式与之后的实施方式中共通的作用及效果的说明。与各实施方式相关的说明只要在技术上没有矛盾，就能够相互适用。只要在技术上没有矛盾，各实施方式也可以相互组合。

(实施方式2)

图19是示意性地表示实施方式2所涉及的若干个布线及像素中的若干个元件的布局的一例的平面图。

在实施方式2中，与实施方式1不同，摄像装置不具有分支信号线BL。替代于此，摄像装置包括连接布线CL。在实施方式2中，在第1布线层61中，在与电容元件42不同的位置设置有连接布线CL。具体而言，连接布线CL与电容元件42在物理上和电气上都分离。

连接布线CL所延伸的方向与第1信号线所延伸的方向不同。第1信号线依次经由某过孔vi、连接布线CL及另一过孔vi，与第1晶体管的栅极电连接。典型地，这2个过孔vi沿着半导体基板2的厚度方向延伸。在本实施方式中，第1信号线沿着第1方向D1延伸。连接布线CL沿着第2方向D2延伸。

像这样，在实施方式2中，连接布线CL所延伸的方向与第1信号线所延伸的方向不同，它们通过过孔vi被电连接。根据该构成，能够抑制供控制信号流动的路径与电容元件42之间的寄生电容，并且提高用于将第1晶体管的栅极与第1信号线电连接的布线布局的自由度。

在图19的例中，第1晶体管及第1信号线的组合是复位晶体管36及复位信号线26的组合。复位信号线26依次经由某过孔vi、连接布线CL及另一过孔vi，与复位晶体管36的栅极36e电连接。

但是，第1晶体管及第1信号线的组合也可以是反馈晶体管38及反馈控制线28的组合。在该情况下，反馈控制线28可以依次经由某过孔vi、连接布线CL及另一过孔vi，与反馈晶体管38的栅极38e电连接。

第1晶体管及第1信号线的组合也可以是地址晶体管40及地址信号线30的组合。在该情况下，地址信号线30可以依次经由某过孔vi、连接布线CL及另一过孔vi，与地址晶体管40的栅极40e电连接。

第1晶体管及第1信号线的组合也可以是转送晶体管37及转送控制线27的组合。在该情况下，转送控制线27可以依次经由某过孔vi、连接布线CL及另一过孔vi，与转送晶体管37的栅极电连接。

(实施方式3)

图20是示意性地表示实施方式3所涉及的若干个布线及像素中的若干个元件的布局的一例的平面图。

在实施方式3中，与实施方式1不同，摄像装置不具有分支信号线BL。替代于此，在平面图中，实施方式3的第1晶体管的栅极的形状与实施方式1的第1晶体管的栅极的形状不同。

具体而言，实施方式3的第1晶体管的栅极具有基本部及延伸部。基本部的形状与实施方式1的第1晶体管的栅极的形状相同。延伸部从基本部沿着与第1信号线所延伸的方向不同的方向延伸。在此，延伸部所延伸的方向例如是指平面图中的延伸部的长度方向。第1信号线经由过孔vi与延伸部电连接。在本实施方式中，第1信号线沿着第1方向D1延伸。延伸部从基本部沿着第2方向D2延伸。在该例中，在第1方向D1上，延伸部的尺寸比基本部的尺寸小。在第2方向D2上，延伸部的尺寸比基本部的尺寸大。

像这样，在实施方式3中，延伸部所延伸的方向与第1信号线所延伸的方向不同，它们通过过孔vi被电连接。根据该构成，能够抑制供控制信号流动的路径与电容元件42之间的寄生电容，并且提高用于将第1晶体管的栅极与第1信号线电连接的布线布局的自由度。

在图20的例中，第1晶体管及第1信号线的组合是复位晶体管36及复位信号线26的组合。复位晶体管36的栅极36e具有基本部36e1及延伸部36e2。

但是，第1晶体管及第1信号线的组合也可以是反馈晶体管38及反馈控制线28的组合。在该情况下，反馈晶体管38的栅极38e可以具有基本部及延伸部。

第1晶体管及第1信号线的组合也可以是地址晶体管40及地址信号线30的组合。在该情况下，地址晶体管40的栅极40e可以具有基本部及延伸部。

第1晶体管及第1信号线的组合也可以是转送晶体管37及转送控制线27的组合。在该情况下，转送晶体管37的栅极可以具有基本部及延伸部。

(实施方式4)

图21是示意性地表示实施方式4所涉及的像素中的若干个布线及像素中的若干个元件的布局的一例的平面图。

在实施方式4中，与实施方式1不同，多个信号线SLs之中的信号线JL在平面图中在线宽的一半宽度上与电容元件42重叠。在该构成中，与信号线JL在平面图中在整个线宽上与电容元件42重叠的情况相比，也能够减小信号线JL与电容元件42之间的寄生电容。

如果进一步一般化，也可以是信号线JL在平面图中在线宽的J％上与电容元件42重叠，其中J比0大且为50以下。在实施方式4中，J为50。

在图21的例中，信号线JL是复位信号线26。但是，信号线JL也可以是反馈控制线28，也可以是地址信号线30，还可以是转送控制线27。

在图21的例中，在平面图中在线宽的J％(0＜J≤50)上与电容元件42重叠的信号线的数量是1个。但是，其数量也可以是多个。

(实施方式5)

图22是示意性地表示实施方式5所涉及的若干个布线及像素中的若干个元件的布局的一例的平面图。

在实施方式5中，与实施方式1不同，多个信号线SLs之中的信号线KL在平面图中具有折曲的形状。信号线KL在平面图中在第1方向D1的电容元件42的最大长度ML1的一半的距离上与电容元件42重叠。在该构成中，与信号线KL在平面图中在与最大长度ML1相同的距离上与电容元件42重叠的情况相比，也能够减小信号线KL与电容元件42之间的寄生电容。

如果进一步一般化，也可以是信号线KL在平面图中在上述最大长度ML1的K％的距离上与电容元件42重叠，其中K比0大且为50以下。在实施方式5中，K为50。

在图22的例中，信号线KL是复位信号线26。但是，上述1个信号线也可以是反馈控制线28，也可以是地址信号线30，还可以是转送控制线27。

在图22的例中，在平面图中在上述最大长度ML1的K％(0＜K≤50)的距离上与电容元件42重叠的信号线的数量是1个。但是，其数量也可以是多个。

在图22的例中，复位信号线26在平面图中具有折曲的形状。也可以是反馈控制线28在平面图中具有折曲的形状，也可以是地址信号线30在平面图中具有折曲的形状，还可以是转送控制线27在平面图中具有折曲的形状。

根据参照图22说明的实施方式5以及之前说明的实施方式，导出以下的技术：

·多个信号线SLs各自在平面图中，在比第1方向D1的电容元件42的最大长度ML1的一半长的距离上与电容元件42不重叠。

根据该构成，能够减小多个信号线SLs与电容元件42之间的寄生电容，能够抑制在多个信号线SLs中流动的信号的延迟。因此，该构成适于提供能够高速摄像的摄像装置100。

(其他实施方式)

以下说明其他实施方式。图23及图24是示意性地表示其他实施方式所涉及的若干个布线及像素中的若干个元件的布局的一例的平面图。

例如，如图23所示，也可以针对实施方式1组合多个信号线SLs的至少1个不是以直线状延伸而是具有折曲的形状的特征。

另外，例如图23所示，在平面图中，电容元件42的形状也可以不是长方形。

如上所述，多个信号线SLs各自向多个晶体管TRs传送晶体管控制信号。在一例中，除了传送晶体管控制信号的信号线以外的布线被配置为在平面图中与电容元件42重叠。在图24的例中，在平面图中，灵敏度调整线32与电容元件42重叠。灵敏度调整线32与电容元件42的第1电极42d连接。即，灵敏度调整线32与第1电极42处于相同电位，因此它们之间的寄生电容不会造成问题。此外，在平面图中具有与电容元件42重叠的部分的信号线也可以连一根也不存在。

在上述的实施方式中，多个信号线SLs各自与多个晶体管TRs的栅极连接。但是，多个信号线SLs也可以包括与晶体管的源极或者漏极连接的布线。在一例中，通过在与晶体管的源极或者漏极连接的布线中流动的信号，对晶体管进行控制。在典型例中，通过该信号，对晶体管的栅极-源极间电压进行控制。也可以是多个信号线SLs全部与对应的晶体管的源极或者漏极连接。

另外，也可以采用在1个像素内具有多个光电转换部的方式。也可以采用具有光电二极管作为光电转换部的方式。也可以采用在1个像素内具有在一对电极间配置有光电转换膜的光电转换部以及作为光电二极管的光电转换部的方式。

工业实用性

根据本公开所涉及的技术，能够减小信号线的寄生电容并实现高速摄像。本公开所涉及的技术对于数字相机等是有用的。

附图标记说明：

2 半导体基板

2a 支承基板

2s 元件分离区域

2gw杂质层

2w 阱

4 层间绝缘层

4a第1绝缘层

4b第2绝缘层

4c第3绝缘层

4d第4绝缘层

4e第5绝缘层

10 像素

11 光电二极管

15 光电转换部

15a 对置电极

15b 光电转换膜

15c 像素电极

15h 受光面

16 垂直扫描电路

17 积蓄控制线

18 垂直信号线

19 负载电路

20 列信号处理电路

21 水平信号读出电路

22 电源布线

23 水平共通信号线

26 复位信号线

27 转送控制线

28 反馈控制线

30 地址信号线

32 灵敏度调整线

34 放大晶体管

34e 栅极

34s第1扩散层

34d第2扩散层

36 复位晶体管

36e 栅极

36e1基本部

36e2延伸部

36s第3扩散层

36d第4扩散层

37 转送晶体管

38 反馈晶体管

38e 栅极

38d第5扩散层

39 绝缘膜

40 地址晶体管

40e 栅极

40s第6扩散层

40d第7扩散层

41 电容部

42 电容元件

42d第1电极

42e第2电极

42g 绝缘层

44 电荷积蓄区域

46 复位漏极节点

60 表面

61第1布线层

62第2布线层

63第3布线层

99 多个像素

100 摄像装置

p1第1部分

vi 过孔

BL 分支信号线

CL 连接布线

D1第1方向

D2第2方向

Dh 横向

Dv 纵向

FC 边缘电容

FDL 电气路径

LEC 长方形

PXs 多个像素

SLs 多个信号线

TRs 多个晶体管

WLs 多个布线层

SLx 信号线

JL 信号线

KL 信号线

X 信号线

Y 分支信号线

Claims (13)

1.一种摄像装置，具备：

半导体基板；

多个像素，在所述半导体基板上沿第1方向排列；以及

第1信号线，位于所述半导体基板的上方，

所述多个像素中的各个像素包括：

光电转换部，将光转换为信号电荷；

晶体管，具有与所述第1信号线电连接的栅极；以及

电容元件，

在所述多个像素之中的第1像素中，

所述晶体管的至少一部分在平面图中与所述电容元件重叠，

所述第1信号线在平面图中不是在整个线宽上都与所述电容元件重叠。

2.如权利要求1所述的摄像装置，

所述第1像素的所述晶体管的所述栅极在平面图中包括与所述电容元件不重叠的第1部分，

所述第1像素的所述晶体管的所述第1部分与所述第1信号线电连接。

3.如权利要求2所述的摄像装置，还具备：

过孔，与所述第1部分相接，

所述晶体管的所述第1部分经由所述过孔与所述第1信号线电连接。

4.如权利要求1至3中任一项所述的摄像装置，

所述摄像装置还具备分支信号线，

所述分支信号线从所述第1信号线分支并延伸，

在平面图中，所述分支信号线所延伸的方向与所述第1信号线所延伸的方向不同，

所述第1信号线经由所述分支信号线与所述第1像素的所述晶体管电连接。

5.如权利要求1至4中任一项所述的摄像装置，

所述第1信号线在平面图中在线宽的一半以上的宽度上与所述第1像素的所述电容元件不重叠。

6.如权利要求1至5中任一项所述的摄像装置，

所述第1信号线在平面图中与所述第1像素的所述电容元件不重叠。

7.如权利要求1至6中任一项所述的摄像装置，还具备：

多个布线层，位于所述半导体基板的上方，

所述多个布线层具有相互相邻的第1布线层及第2布线层，

所述电容元件通过使用所述第1布线层而构成，

所述第1信号线被包含在所述第2布线层中。

8.如权利要求1至7中任一项所述的摄像装置，

在平面图中，沿着所述第1方向的所述第1像素的所述电容元件的最大长度，比沿着所述第1方向的所述第1像素的长度的3分之1大。

9.如权利要求1至8中任一项所述的摄像装置，

在将与所述半导体基板的厚度方向及所述第1方向正交的方向定义为第2方向时，

在平面图中，所述第1像素的所述电容元件在所述第1方向上的最大长度，比所述第1像素的所述电容元件在所述第2方向上的最大长度大。

10.如权利要求1至9中任一项所述的摄像装置，

所述第1像素的所述电容元件包括第1电极、第2电极、以及所述第1电极与所述第2电极之间的绝缘层。

11.如权利要求10所述的摄像装置，

所述第1电极及所述第2电极包含金属。

12.如权利要求1至11中任一项所述的摄像装置，

所述第1像素的所述电容元件是所述第1像素所包括的电容元件之中的在平面图中的面积最大的电容元件。

13.一种摄像装置，具备：

半导体基板；

多个像素，在所述半导体基板上沿第1方向排列；以及

第1信号线，位于所述半导体基板的上方，

所述多个像素中的各个像素包括：

光电转换部，将光转换为信号电荷；

晶体管，具有与所述第1信号线电连接的栅极；以及

电容元件，

在所述多个像素之中的第1像素中，

所述晶体管的至少一部分在平面图中与所述电容元件重叠，

所述第1信号线在平面图中，在比所述电容元件在所述第1方向上的最大长度的一半长的距离上与所述电容元件不重叠。