CN118077030A - 六方氮化硼沉积 - Google Patents

六方氮化硼沉积 Download PDF

Info

Publication number
CN118077030A
CN118077030A CN202280068199.4A CN202280068199A CN118077030A CN 118077030 A CN118077030 A CN 118077030A CN 202280068199 A CN202280068199 A CN 202280068199A CN 118077030 A CN118077030 A CN 118077030A
Authority
CN
China
Prior art keywords
containing precursor
semiconductor processing
boron
nitrogen
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280068199.4A
Other languages
English (en)
Inventor
沈泽清
S·S·罗伊
A·B·玛里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN118077030A publication Critical patent/CN118077030A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/342—Boron nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/513—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using plasma jets
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

示例性半导体处理方法可包括将含硼前驱物和含氮前驱物提供至半导体处理腔室的处理区。基板可设置在半导体处理腔室的处理区内。方法可包括在处理区中形成含硼前驱物和含氮前驱物的等离子体。基板的温度可维持在小于或约500℃。方法可包括在基板上形成材料层。材料层可包括六方氮化硼。方法包括在基板上形成材料层达第一时段之后，中止含硼前驱物的递送。方法可包括维持含氮前驱物的流动达第二时段，以及在维持含氮前驱物的流动的同时增加等离子体功率。

Description

六方氮化硼沉积
相关申请的交叉引用
本申请要求2021年9月17日提交的美国专利申请第63/245,508号的权益，所述美国专利申请的全部内容出于所有目的以引用方式并入本文。
技术领域
本技术涉及用于半导体处理的方法和部件。更具体地，本技术涉及产生具有高机械强度的低k膜的方法。
背景技术
通过在基板表面上产生复杂图案化材料层的处理使得集成电路成为可能。在基板上产生图案化材料需要用于形成和移除材料的受控方法。材料特性可影响器件如何操作，并且也可影响如何相对于彼此对膜进行移除。等离子体增强沉积可产生具有特定特性的膜。在膜中的所期望的特性可取决于其应用而改变。
因此，需要可用于产生高质量器件和结构的改善的系统和方法。这些和其他的需求由本技术来解决。
发明内容
示例性半导体处理方法可包括将含硼前驱物和含氮前驱物提供至半导体处理腔室的处理区。基板可设置在半导体处理腔室的处理区内。方法可包括在处理区中形成含硼前驱物和含氮前驱物的等离子体。基板的温度可维持在小于或约500℃。方法可包括在基板上形成材料层。所述材料层可包括六方氮化硼。
在一些实施例中，含硼前驱物可包括二硼烷、对二甲基胺基苯甲醛(para-dimethylaminobenzaldehyde)、溴化四甲铵(tetramethylammonium bromide)、溴化四乙铵(tetraethylammonium bromide)、或三(二甲胺基)硼烷(tris(dimethylamino)borane)中的至少一者。含氮前驱物可包括双原子氮。含氮前驱物与含硼前驱物的流率比例可维持在大于或约100:1。方法可包括将含氢前驱物与含硼前驱物和含氮前驱物一起递送。含氢前驱物与含硼前驱物的流率比例可维持在大于或约100:1。在基板上形成材料层的同时，半导体处理腔室内的压力可维持在小于或约10托。形成含硼前驱物和含氮前驱物的等离子体可在小于或约500W的等离子体功率下执行。材料层可由大于或约25.0原子百分含量的硼浓度表征。含硼前驱物可包括碳。材料层可由小于或约10.0原子百分含量的碳浓度表征。方法可包括：在基板上形成材料层达第一时段之后，中止含硼前驱物的递送；以及维持含氮前驱物的流动达第二时段。方法可包括在维持含氮前驱物的流动的同时，增加等离子体功率。方法可包括重复半导体处理方法达至少一次附加循环。基板可以是介电材料。
本发明的一些实施例可涵盖半导体处理方法。方法可包括将含硼前驱物和含氮前驱物提供至半导体处理腔室的处理区。基板可设置在半导体处理腔室的处理区内。方法可包括在处理区内形成含硼前驱物和含氮前驱物的等离子体。方法可包括在基板上形成材料层。材料层可包括六方氮化硼。方法可包括在基板上形成材料层达第一时段之后，中止含硼前驱物的递送。方法可包括维持含氮前驱物的流动达第二时段，以及在维持含氮前驱物的流动的同时增加等离子体功率。
在一些实施例中，含硼前驱物可包括二硼烷、对二甲基胺基苯甲醛(para-dimethylaminobenzaldehyde)、溴化四甲铵(tetramethylammonium bromide)、溴化四乙铵(tetraethylammonium bromide)、或三(二甲胺基)硼烷(tris(dimethylamino)borane)中的至少一者。方法可包括重复半导体处理方法达至少一次附加循环。方法可包括在中止含硼前驱物的递送之后增加半导体处理腔室内的等离子体功率，包括将等离子体功率增加至大于或约600W。含氮前驱物与含硼前驱物的流率比例可维持在大于或约100:1。
本发明的一些实施例可涵盖半导体结构。半导体结构可包括基板，所述基板由第一表面和相对于第一表面的第二表面表征。一种或多种介电材料可覆盖基板的第一表面。一个或多个凹部可在一种或多种介电材料内形成。衬垫材料可沿着界定一个或多个凹部的表面延伸。金属材料可设置在一个或多个凹部的每个凹部中。金属材料可接触衬垫材料。材料层可覆盖金属材料。材料层可包括六方氮化硼。
在一些实施例中，材料层由约50埃与100埃之间的厚度表征。
本发明可提供相较于常规系统和技术的许多益处。例如，根据本发明的实施例利用含硼前驱物和含氮前驱物可允许具有所期望厚度(诸如小于80nm)的六方氮化硼膜的层，这有效地降低或防止与六方氮化硼层相邻的层之间的扩散。此外，六方氮化硼层可允许所期望的低k膜而不牺牲机械强度。结合下面的具体实施方式和附图更详细地描述了这些和其他实施例连同它们的许多优点和特征。
附图说明
通过参照本说明书的剩余部分与附图可实现进一步理解所公开技术的本质与优点。
图1示出了根据本发明的一些实施例的示例性等离子体系统的示意性横截面图。
图2示出了根据本发明的一些实施例的半导体处理的示例性方法的操作。
图3示出了根据本发明的一些实施例的示例性示意性横截面结构，材料层被包括在所述结构中并且在所述结构中产生。
作为示意图包括了若干附图。将理解，附图是出于说明性目的，并且除非明确地说明是按照比例的，否则不被当作是按照比例的。此外，作为示意图，提供附图以帮助理解并且附图可能不包括与现实表示相比的所有方面或信息，并且可包括夸大的材料以用于说明性目的。
在附图里，类似部件和/或特征可具有相同的附图标记。此外，相同类型的各种部件可通过附图标记之后的字母来进行区分，所述字母用于区分类似部件。若在本说明书中仅使用第一附图标记，则这一描述可应用于具有相同的第一附图标记的类似部件中的任一者，而与字母无关。
具体实施方式
用于产生半导体结构的材料层可包括常规的低介电常数化学气相沉积阻障膜，其可被称为“BLok”。低介电常数化学气相沉积阻障膜可被使用作为氮化硅膜的替代物。BLok膜可以是碳化硅膜，并且当与氮化硅膜比较时，特征可以在于阻障膜中的较低介电常数，以达成较快、较大功率的设备。再次与氮化硅膜相比较，BLok膜可具有介电常数为小于5、可显现相较于氮化硅膜更低六至七个数量级的漏电、并且特征可以在于对于其他膜的良好黏附。然而，BLok会是相对厚的，诸如大于或约80nm。若膜过于厚，诸如BLok的厚度，在膜内的特征的减少大小会降低金属间隔。在金属间隔降低的情况下，不期望地增加线电阻。
存在对于具有低介电常数特性的材料的持续需求，这些材料在机械上强健且足够薄以避免增加线电阻。可用于取代BLok膜的六方氮化硼膜的特征可以在于小于或约80nm(诸如约50nm)的厚度。然而，形成六方氮化硼膜的常规方法需要大于或约1000℃的温度。通过形成六方氮化硼层以取代常规的低介电常数化学气相沉积阻障膜，本发明可克服这些问题。由于先前沉积在基板上的其他层的热预算，常规方法已经无法形成六方氮化硼层作为低介电常数化学气相沉积阻障。产生的六方氮化硼材料的特征可以在于低介电常数值，同时保留有用的杨氏模数值，并且相较于常规的低介电常数化学气相沉积阻障膜可以更薄。此外，产生的六方氮化硼材料可在小于或约500℃的温度下形成并且不需要任何催化剂的协助。
虽然剩余的说明书将例行地标识利用所公开技术的特定沉积处理，并且将叙述一种半导体处理腔室，但是将容易地理解，所描述的处理等效的可应用于其他沉积腔室，并且处理可在任意数量的半导体处理腔室中执行。因此，本发明不应被视为限于用于仅与这些特定沉积处理或腔室一起使用。在说明根据本发明的半导体处理的方法之前，本发明将论述一种可行的腔室，所述腔室可用于执行根据本发明的实施例的处理。
图1示出了根据本发明的一些实施例的示例性半导体处理腔室100的横截面图。附图可说明并入本发明的一个或多个方面的系统的概观，和/或系统可具体地被配置为执行根据本发明的实施例的一个或多个操作。腔室100或所执行方法的附加细节会在之后进一步说明。腔室100可用于根据本发明的一些实施例形成膜层，然而将理解，此方法可类似地在其中可发生膜形成的任何腔室中执行。半导体处理腔室100可包括腔室主体102、设置在腔室主体102内部的基板支撑件104、以及耦接腔室主体102并且将基板支撑件104封闭在处理容积120中的盖组件106。基板103可穿过开口126被提供至处理容积120，开口126可常规地使用狭缝阀或门被密封以用于处理。基板103在处理期间可安置在基板支撑件104的表面105上。基板支撑件104可以是可沿着轴线147旋转的，如通过箭头145所指示，基板支撑件104的轴144可位于轴线147。或者，基板支撑件104在沉积处理期间当必要时可被抬升以旋转。
等离子体轮廓调节器111可设置在半导体处理腔室100中以控制设置在基板支撑件104上的基板103上的等离子体分布。等离子体轮廓调节器111可包括第一电极108，第一电极108可被设置成邻接腔室主体102，并且可将腔室主体102与盖组件106的其他部件分离。第一电极108可以是盖组件106的部分，或可以是分开的侧壁电极。第一电极108可以是环形或环状构件，并且可以是环电极。第一电极108可以是在围绕处理容积120的半导体处理腔室100的圆周的周围的连续回路，或若期望则可以在选定位置处不连续。第一电极108也可以是穿孔电极(诸如穿孔环或网状电极)，或可以是板状电极，诸如例如，二次气体分配器。
一个或多个隔离器110a、110b(其可以是介电材料，诸如陶瓷或金属氧化物，例如氧化铝和/或氮化铝)可接触第一电极108并且将第一电极108从气体分配器112和从腔室主体102电气地和热地分离。气体分配器112可界定孔径118，用于将处理前驱物分配进入处理容积120。气体分配器112可与第一电功率源142耦接，第一电功率源142诸如RF产生器、RF电源、DC电源、脉冲DC电源、脉冲RF电源、或可与半导体处理腔室100耦接的任何其他电源。在一些实施例中，第一电功率源142可以是RF电源。
气体分配器112可以是导电气体分配器或非导电气体分配器。气体分配器112也可由导电和非导电部件形成。例如，气体分配器112的主体可以是导电的，而气体分配器112的面板可以是非导电的。气体分配器112可被供电(诸如通过第一电功率源142供电，如图1所示)，或者在一些实施例中气体分配器112可以接地。
第一电极108可与第一调谐电路128耦接，第一调谐电路128可控制半导体处理腔室100的接地路径。第一调谐电路128可包括第一电子传感器130和第一电子控制器134。第一电子控制器134可以是或包括可变电容器或其他电路元件。第一调谐电路128可以是或包括一个或多个电感器132。第一调谐电路128可以是实现在处理期间的存在于处理容积120中的等离子体条件下的可变阻抗或可控阻抗的任何电路。在如图所示的一些实施例中，第一调谐电路128可包括并联耦接在接地与第一电子传感器130之间的第一电路支路和第二电路支路。第一电路支路可包括第一电感器132A。第二电路支路可包括第二电感器132B，第二电感器132B与第一电子控制器134串联耦接。第二电感器132B可设置在第一电子控制器134与将第一电路支路和第二电路支路两者都连接至第一电子传感器130的节点之间。第一电子传感器130可以是电压或电流传感器并且可与第一电子控制器134耦接第一电子控制器134可提供对处理容积120内部的等离子体条件的一定程度的封闭回路控制。
第二电极122可与基板支撑件104耦接。第二电极122可嵌入在基板支撑件104内或与基板支撑件104的表面105耦接。第二电极122可以是板、穿孔板、网、线网、或导电元件的任何其他分布式布置。第二电极122可以是调谐电极，并且可通过导线146与第二调谐电路136耦接，导线146例如是具有选定电阻(诸如50Ω)的电缆，例如被设置在基板支撑件104的轴144中。第二调谐电路136可具有第二电子传感器138和第二电子控制器140，第二电子控制器140可以是第二可变电容器。第二电子传感器138可以是电压或电流传感器，并且可与第二电子控制器140耦接以提供对处理容积120中的等离子体条件的进一步控制。
第三电极124(其可以是偏压电极和/或静电吸附电极)可与基板支撑件104耦接。第三电极可通过滤波器148与第二电功率源150耦接，滤波器148可以是阻抗匹配电路。第二电功率源150可以是DC电源、脉冲DC电源、RF偏压电源、脉冲RF电源或偏压电源、或这些电源的组合或其他电源。在一些实施例中，第二电功率源150可以是RF偏压电源。基板支撑件104也可包括一个或多个加热元件，所述一个或多个加热元件被配置为将基板加热至处理温度，所述处理温度可在约25℃与约800℃或更大的温度之间。
图1的盖组件106与基板支撑件104可被使用于用于等离子体或热处理的任何处理腔室。在操作中，半导体处理腔室100可提供对处理容积120中的等离子体条件的实时控制。基板103可设置在基板支撑件104上，并且根据任何所期望的流动计划可使用入口114使处理气体流动穿过盖组件106。气体可穿过出口152离开半导体处理腔室100。电源可与气体分配器112耦接以在处理容积120中建立等离子体。在一些实施例中，基板可经受使用第三电极124的电气偏压。
当在处理容积120中激活等离子体时，在等离子体与第一电极108之间可建立电位差。也可在等离子体与第二电极122之间建立电位差。电子控制器134、140可接着被用于调整由两个调谐电路128与136所表示的接地路径的流动性质。设定点可被传递至第一调谐电路128与第二调谐电路136以提供对沉积速率和从中心至边缘的等离子体密度均匀性的独立控制。在电子控制器可皆为可变电容器的实施例中，电子传感器可调整可变电容器，以独立地最大化沉积速率和最小化厚度不均匀性。
调谐电路128、136中的每一者可具有可变阻抗，可使用相应的电子控制器134、140调整所述可变阻抗。在电子控制器134、140是可变电容器的情况下，可变电容器中的每一者的电容范围和第一电感器132A与第二电感器132B的电感可被选择以提供阻抗范围。此范围可取决于等离子体的频率和电压特性，其可具有在各可变电容器的电容范围中的最小值。因此，当第一电子控制器134的电容处于最小值或最大值时，第一调谐电路128的阻抗可以为高，导致具有在基板支撑件104上方的最小的空中或横向覆盖的等离子体形状。当第一电子控制器134的电容接近使第一调谐电路128的阻抗最小化的数值时，等离子体的空中覆盖可增加至最大值，有效地覆盖基板支撑件104的整个工作区域。当第一电子控制器134的电容偏离最小阻抗设定时，等离子体形状可从腔室壁收缩并且基板支撑件104的空中覆盖可减少。第二电子控制器140可具有类似效果，当第二电子控制器140的电容可被改变时，增加或减少基板支撑件104上方的等离子体的空中覆盖。
电子传感器130、138可被用于调谐封闭回路中的相应电路128、136。取决于所使用的传感器的类型，用于电流或电压的设定点可被安装在每个传感器中，并且传感器可被提供有控制软件，控制软件确定对每个相应电子控制器134、140的调整，以使与设定点的偏离最小化。因此，等离子体形状在处理期间可被选定和被动态地控制。将理解，尽管前面的论述基于电子控制器134、140(其可以是可变电容器)，但是具有可调整特性的任何电子部件可被用于提供具有可调整阻抗的调谐电路128与136。
图2示出根据本发明的一些实施例的处理方法200中的示例性操作。方法200可在各种处理腔室中执行，各种处理腔室包括上述的半导体处理腔室100，以及可在其中执行操作的包括非等离子体腔室的任何其他腔室。在方法200的起始之前，方法200可包括一个或多个操作，包括前道处理、沉积、蚀刻、抛光、清洗、或可在所述的操作之前执行的任何其他操作。方法200可包括多个可选的操作，这些可选的操作可以或可以不与根据本发明的实施例的方法200的一些实施例明确地相关联。例如，描述了操作中的许多操作以提供所执行的处理的更宽广范围，但对于本技术并不关键，或可通过替代方法来执行，如将在之后进一步论述的。将理解，附图仅说明部分示意性视图，并且基板可包含任意数量的附加材料和特征，附加材料和特征具有各种特性和如图所示的各方面。
方法200可包括半导体处理方法，其可包括用于在基板上形成材料膜或材料层的操作，其中材料膜或层为六方氮化硼或包含六方氮化硼。此方法可包括在方法200的起始之前的任选操作，或此方法可包括附加操作。例如，方法200可包括在此方法的开始之前执行的操作，包括附加的沉积、移除、或处理操作。在一些实施例中，方法200可包括在操作205处将一种或多种前驱物提供到处理腔室中，这可将一种或多种前驱物递送到容纳基板的半导体处理腔室的处理区中。基板在金属化操作期间可包括介电材料，其中在后道处理工艺中，一个或多个金属材料层可在结构的上方形成。金属材料可在界定在介电材料中的区域中形成，例如，在此区域上可沉积或形成根据本发明的一些实施例的材料。
在一些实施例中，前驱物可以是或包括含硼前驱物和含氮前驱物，用于产生低k(介电常数)介电层，诸如六方氮化硼。根据本发明的一些实施例的含硼前驱物可包括具有硼和碳键结的前驱物，并且可包括线性分枝前驱物、环形前驱物、或任意数量的附加前驱物。在一些实施例中，前驱物可由碳和/或氧与硼的特定比例表征。例如，在一些实施例中，碳或氧的任一者与硼的比例可以是大于或约1，并且可以是大于或约1.5、大于或约2、大于或约2.5、大于或约3、大于或约3.5、大于或约4、或更大。
虽然可利用任意数量的前驱物，但是在本发明的一些实施例中，示例性含硼前驱物可包括二硼烷、对二甲基胺基苯甲醛(para-dimethylaminobenzaldehyde)、溴化四甲铵(tetramethylammonium bromide)、溴化四乙铵(tetraethylammonium bromide)、或三(二甲胺基)硼烷(tris(dimethylamino)borane)。构想了任意数量的其他含硼前驱物，诸如具有键结至硼与氮的碳的含硼前驱物。示例性含氮前驱物可包括双原子氮。在一些实施例中，含氮前驱物可以是无氨的。将进一步说明的，与双原子氮的等离子体相比较可以更易于形成氨的等离子体，并且双原子氮较慢裂解成氮自由基可导致材料层的较慢生长速率，这可导致形成所期望的六方氮化硼而不是非晶氮化硼。根据一些实施例，此方法可包括与含硼前驱物和含氮前驱物一起递送含氢前驱物。
取决于所采用的特定半导体处理腔室，可使用含硼前驱物、含氮前驱物、以及可选地含氢前驱物的各种流率。在本发明的一些实施例中，含氮前驱物与含硼前驱物的流率比例可维持在大于或约100:1，并且可维持在大于或约200:1、大于或约300:1、大于或约400:1、大于或约500:1、大于或约600:1、大于或约700:1、大于或约800:1、大于或约900:1、大于或约1000:1、或更高。含氮前驱物可以大于或约500sccm的速率被提供至半导体处理腔室100的处理区，并且可以大于或约750sccm、大于或约1,000sccm、大于或约1,250sccm、大于或约1,500sccm、大于或约1,750sccm、大于或约2,000sccm、或更高的速率被提供。
类似地，在本发明的一些实施例中，含氢前驱物与含硼前驱物的流率比例可维持在大于或约100:1，并且可维持在大于或约200:1、大于或约300:1、大于或约400:1、大于或约500:1、大于或约600:1、大于或约700:1、大于或约800:1、大于或约900:1、大于或约1000:1、或更高。含氢前驱物可以大于或约500sccm的速率被提供至半导体处理腔室100的处理区，并且可以大于或约750sccm、大于或约1,000sccm、大于或约1,250sccm、大于或约1,500sccm、大于或约1,750sccm、大于或约2,000sccm、或更高的速率被提供。在一些实施例中，含氮前驱物和含氢前驱物可以相同流率被提供至半导体处理腔室100。
通过控制流率，可以一定速率形成材料层，使得层期望地包含六方氮化硼。例如，含硼前驱物的低流率可导致在层中更大的氮并入和以缓慢速率生长的所得的六方氮化硼层。层中的氮与硼的比例可以是大于或约1:3，并且可以是大于或约1:2、大于或约2:3、大于或约1:1、或更高。在实施例中，含硼前驱物的流率可以是小于或约20sccm，并且可以是小于或约15sccm、小于或约10sccm、小于或约9sccm、小于或约8sccm、小于或约7sccm、小于或约6sccm、小于或约5sccm、小于或约4sccm、小于或约3sccm、小于或约2sccm、或更低。此外，当提供含氢前驱物对于形成六方氮化硼是非必要时，氢可用于蚀刻和移除六方氮化硼的可具有低机械强度或高介电特性的部分。
在操作210处，可在处理区内由含硼前驱物和含氮前驱物形成等离子体。一个或多个前驱物可被递送至腔室的处理区，并且可形成等离子体。等离子体可被生成，诸如通过将RF功率提供至面板以在处理区内生成等离子体，但是能够产生等离子体的任何其他处理腔室可被类似地使用。形成含硼前驱物和含氮前驱物的等离子体可在小于或约500W的等离子体功率下执行，并且可在小于或约450W、小于或约400W、小于或约350W、小于或约300W、小于或约250W、或更低的等离子体功率下执行。使用小于或约500W的等离子体功率可减慢在基板上的材料层的沉积速率，这可导致具有在材料层内较少缺陷的更均匀结构。也就是说，具有缓慢沉积速率的材料层可以是更坚硬的材料而不牺牲介电特性。相较于诸如非晶或立方结构之类的其他结构，由于六方结构并且由于材料层中的氮与硼的比例，材料层的沉积速率可以是更慢的。通过使用本发明中所指定的前驱物与流率，前驱物可缓慢地解离成等离子体流出物，并且因此可缓慢地沉积在基板上并形成材料层。
基板305可设置在半导体处理腔室100的处理区内。基板305可接触前驱物的等离子体流出物，并且可产生有利的终止。使用双原子氮作为含氮前驱物可导致以较慢速率形成等离子体。双原子氮中的各个氮原子经由三个共价键键结且缓慢地断裂以形成各个氮自由基。相较于不具有附接至氮自由基的三个共价键的含氮前驱物，来自双原子氮的氮等离子体的缓慢产生将减慢材料层可在基板305上形成的速率。若材料层的生长速率过快，则将形成非晶氮化硼，而不是所期望的六方氮化硼。又，如前所述，使用小于或约500W的等离子体功率可导致减慢在基板305上的材料层的沉积速率，这可导致具有在材料层内的较少缺陷的更均匀结构。
沉积可在小于或约500℃的基板或基座温度下执行，所述基板或基座温度例如可以是在后道工艺处的热预算。在一些实施例中，沉积可在大于或约200℃、大于或约225℃、大于或约250℃、大于或约275℃、大于或约300℃、大于或约325℃、大于或约350℃、大于或约375℃、大于或约400℃、大于或约425℃、大于或约450℃、大于或约475℃、或更高的温度下发生。由于等离子体功率(诸如高频等离子体功率)的使用，小于或约500℃的温度可以是可能的。在常规方法中，可以不利用等离子体功率并且可需要较高温度来形成六方氮化硼膜。沉积可在小于或约10托的压力下发生，并且可在小于或约9托、小于或约8托、小于或约7托、小于或约6托、小于或约5托、小于或约4托、小于或约3托、小于或约2托、或更低的压力下发生。沉积可在大于或约0.5托、大于或约1托、大于或约2托、大于或约3托、大于或约4托、大于或约5托、或更大的压力下发生。
在操作215处，可在基板上沉积含硼前驱物和含氮前驱物的等离子体的流出物，这可产生含硼和氮的材料，诸如六方氮化硼。通过利用低功率等离子体，诸如在小于或约500W的等离子体功率下形成的等离子体，前驱物的解离量可以降低，因为含硼前驱物和含氮前驱物的裂解可需要附加的能量和时间。这可减少在基板305上的材料的沉积速率和减慢材料的生长速率。材料的沉积速率的减少可以有助于在低于热预算的温度下形成六方氮化硼。虽然本发明的实施例可涵盖在沉积之后的附加处理，但是膜的刚沉积(as-deposited)特性可包括相较于常规技术的一定范围的改善。
根据一些实施例，含硼前驱物的流动可在操作220处停止，并且在一些实施例中，氮和/或氢前驱物的流动可持续。停止含硼前驱物的流动可允许已经在基板上形成的材料层的进一步处理。当不提供含硼前驱物时，含氮前驱物和可选的含氢前驱物可有效地移除较低质量的任何材料层。可被含氮前驱物和可选的含氢前驱物移除的较低质量材料可以是没有形成良好成层材料的材料。较低质量材料在低功率下可被更加容易地移除，而不蚀刻或移除所期望的高质量材料，诸如六方氮化硼，高质量材料在结构上完整且更能抵抗含氮前驱物和可选的含氢前驱物。
在操作225处，可增加半导体处理腔室的处理区中的等离子体功率。在含硼前驱物的流动已经降低之后，在操作255处可增加等离子体功率。在一些实施例中，在含硼前驱物的流动已经停止并且含氮前驱物已被维持之后，在操作255处可增加等离子体功率。在操作225期间，等离子体功率可增加至大于或约600W，并且可增加至大于或约700W、大于或约800W、大于或约900W、大于或约1000W、或更高。增加等离子体功率可对膜进行致密化和再对准，以改善在基板上的材料层的机械强度。在操作225处，基板上的材料层的一些部分可从非晶或立方结构转变成六方结构，诸如材料层可由六方氮化硼的良好定向的成层结构表征。在对材料进行再对准的情况下，材料可以更加有序，具有较少缺陷，并且可降低或消除穿过层的原子或分子的扩散。
根据本发明，可产生六方氮化硼材料，所述六方氮化硼材料可由小于或约4.00的介电常数表征，并且介电常数可以是小于或约3.95、小于或约3.90、小于或约3.85、小于或约3.80、小于或约3.75、小于或约3.70、小于或约3.65、小于或约3.60、小于或约3.55、小于或约3.50、小于或约3.45、小于或约3.40、小于或约3.35、小于或约3.30、小于或约3.25、小于或约3.20、小于或约3.15、小于或约3.10、小于或约3.05、小于或约3.00、或更小。形成将作为低介电常数化学气相沉积阻障膜的材料层的常规方法可牺牲机械强度性质以用于低介电常数。此外，六方氮化硼可能不适用于作为阻障膜，因为发展膜的常规方法可超过半导体处理中的热预算。如前所述，沉积六方氮化硼的常规方法可需要大于或约1000℃的温度，这可以远高于热预算，因为常规方法不利用等离子体功率(诸如高频等离子体功率)来沉积六方氮化硼。相反地，本发明人已经确认使用等离子体功率(诸如高频等离子体功率)可允许形成六方氮化硼所需的温度降低许多且在热预算内。
介电常数可以与膜的材料性质有关。常规地，介电常数越低，产生膜的杨氏模数就越低。然而，通过根据本发明的一些实施例产生膜，本发明的杨氏模数可维持为高于否则将在能够产生具有对应的刚沉积介电常数值的常规技术中的杨氏模数。例如，在一些实施例中，本发明可产生由大于或约55Gpa的杨氏模数表征的材料，并且可由大于或约56Gpa、大于或约57Gpa、大于或约58Gpa、大于或约59Gpa、大于或约60Gpa、大于或约61Gpa、大于或约62Gpa、大于或约63Gpa、大于或约64Gpa、大于或约65Gpa、大于或约66Gpa、大于或约67Gpa、大于或约68Gpa、大于或约69Gpa、大于或约70Gpa、或更高的杨氏模数表征。因此，本发明可产生由较低介电常数表征的膜，同时维持材料的较高杨氏模数。应注意，在使用具有较高碳量的含硼前驱物的实施例中，杨氏模数可低于使用具有较低碳量的含硼前驱物的实施例。取决于应用与期望的特性，可期望选择具有较低碳量的含硼前驱物以限制在基板305上形成的材料层中的碳量。
通过本发明的实施例产生的材料特性可以与并入层内的硼的量有关。例如，在一些实施例中，根据本发明产生的刚沉积材料可由并入或保留在膜内的大于或约25.0原子百分含量的硼百分比表征，并且可由膜内的大于或约27.5原子百分含量、大于或约30.0原子百分含量、大于或约32.5原子百分含量、大于或约35.0原子百分含量、大于或约37.5原子百分含量、大于或约40.0原子百分含量、大于或约42.5原子百分含量、大于或约45.0原子百分含量、大于或约47.5原子百分含量、或更高的硼并入表征。
此外，并入层内的碳的百分比可在刚沉积的材料中小于或约10.0原子百分含量，并且可大于或约9.0原子百分含量、大于或约8.0原子百分含量、大于或约7.0原子百分含量、大于或约6.0原子百分含量、大于或约5.0原子百分含量、大于或约4.0原子百分含量、大于或约3.0原子百分含量、大于或约2.0原子百分含量、大于或约1.0原子百分含量、或更低。材料层中的较低碳量可促进材料特性，诸如材料层的杨氏模数。含硼前驱物的选择和前驱物中的碳的量可影响在材料层中得到的碳量。所使用的特定含硼前驱物或多个前驱物可影响材料层的所有材料性质。例如，也包含大量碳的含硼前驱物可降低杨氏模数，诸如通过使杨氏模数减半。然而，通过利用低功率等离子体连同根据本发明的实施例的其他处理特性，可产生低k介电材料，除了其他材料性质之外，低k介电材料还可由增加的杨氏模数表征。
图3示出了示例性示意性横截面结构300，其中根据本发明的一些实施例包括和产生材料层。结构300可包括沉积在基板305上的多个层。基板305可包括第一表面306和相对于第一表面306的第二表面307。基板可以是例如硅。一种或多种介电材料可覆盖基板305的第一表面306。一种或多种介电材料可包括层，诸如第一低介电阻障层310和第二低介电阻障层340。一种或多种介电材料(诸如第一低介电阻障层310与第二低介电阻障层340)可包括但不限于氧化物材料，诸如氧化硅、或具有氟的掺杂氧化物、碳、或可使用在处理中的其他低介电常数材料。一个或多个凹部350可在一种或多种介电材料内形成。层也可包括低介电材料315、衬垫材料320、金属材料325、以及阻障材料330。低介电材料315可以是含硅材料，诸如例如氧化硅或氮化硅。
衬垫材料320可沿着界定一个或多个凹部350的表面延伸。衬垫材料320可界定开口。在一些实施例中，衬垫材料320可以是氮化钽。衬垫材料320可以是当被沉积时在介电材料上共形的材料。衬垫材料320可包括但不限于氮化钽或氮化钛。金属材料325可沉积在一个或多个凹部350中的每个凹部中。金属材料325可接触衬垫材料320，并且可以是任意数量的金属，诸如铜、钴、钨、或其他金属材料。阻障材料330可例如为钴。阻障材料330可以是当被沉积时在金属材料上具有选择性的材料。
六方氮化硼层335(诸如本发明描述的六方氮化硼材料)可在低介电材料315、金属材料325、阻障材料330、或前述物的组合的上方形成。因此，六方氮化硼层335可由覆盖所有金属和介电材料的毯覆(blanket)表征。在实施例中，六方氮化硼层335可具有约50埃与约100埃之间的厚度，诸如约50埃与约80埃之间的厚度。如先前所论述的，六方氮化硼材料可具有所期望的特性，诸如低介电常数而不牺牲机械强度。此外，六方氮化硼材料可降低或消除通过六方氮化硼层分开的层之间的原子与分子的扩散，诸如第二低介电阻障层340与低介电材料315和/或阻障材料330。
在前面的说明中，出于解释的目的，已阐述许多细节以提供对本发明的各种实施例的理解。然而，对于本领域技术人员显而易见的是，可以在没有这些细节中的一些细节或带有附加细节的情况下实践某些实施例。
已经公开若干实施例，本领域技术人员将领会，在不背离实施例的精神下，可使用各种修改、替代架构和等效物。此外，没有描述许多公知处理和元件，以避免不必要地混淆本发明。因此，上述说明不应被视为限制本发明的范围。
当提供数值范围时，除非上下文明确地另外指明，否则将理解，在范围的上限值与下限值之间至下限值的单位的最小部分的每个中介值也被明确地公开。在说明范围中的任何说明值或未说明中间值和说明范围中的任何其他说明或中间值之间的任何较窄范围被涵盖。那些较小范围的上限值与下限值可独立地在此范围中被包括或被排除，并且受到在所说明范围中的任何明确排除限值，在较小范围中任一限值被包括、限值都不被包括、或限值都被包括的各范围也被涵盖在本发明中。在所说明范围包括限值中的一者或两者的情况下，也包括排除这些被包括限值中的一者或两者的范围。
在本文中和所附权利要求中使用时，除非上下文清楚地另外指明，否则单数形式的“一(a/an)”和“所述”包括复数指代。因此，例如，对“一含硼前驱物”的指代包括多个此种材料，并且对“所述前驱物”的指代包括对一个或多个前驱物和本领域技术人员已知的其等效物的指代，以此类推。
此外，词语“包括(comprise(s))”、“包括有(comprising)”、“包含(contain(s))”、“包含有(containing)”、“包括(include(s))”、和“包括有(including)”当被使用在本说明书和之后的权利要求中时，旨在指明所述特征、整数、部件、或操作的存在，但它们不排除一个或多个其他特征、整数、部件、操作、动作或群组的存在或添加。

Claims (20)

1.一种半导体处理方法，包括：
将含硼前驱物和含氮前驱物提供至半导体处理腔室的处理区，其中基板设置在所述半导体处理腔室的所述处理区内；
在所述处理区内形成所述含硼前驱物和所述含氮前驱物的等离子体，其中所述基板的温度维持在小于或约500℃；以及
在所述基板上形成材料层，其中所述材料层包括六方氮化硼。
2.如权利要求1所述的半导体处理方法，其中所述含硼前驱物包括二硼烷、对二甲基胺基苯甲醛、溴化四甲铵、溴化四乙铵、或三(二甲胺基)硼烷中的至少一者。
3.如权利要求1所述的半导体处理方法，其中所述含氮前驱物包括双原子氮。
4.如权利要求1所述的半导体处理方法，其中所述含氮前驱物与所述含硼前驱物的流率比例维持在大于或约100:1。
5.如权利要求4所述的半导体处理方法，进一步包括：
将含氢前驱物与所述含硼前驱物和所述含氮前驱物一起递送，其中所述含氢前驱物与所述含硼前驱物的流率比例维持在大于或约100:1。
6.如权利要求1所述的半导体处理方法，其中在所述基板上形成所述材料层的同时，所述半导体处理腔室内的压力维持在小于或约10托。
7.如权利要求1所述的半导体处理方法，其中形成所述含硼前驱物和所述含氮前驱物的所述等离子体是在小于或约500W的等离子体功率下执行的。
8.如权利要求1所述的半导体处理方法，其中所述材料层由大于或约25.0原子百分含量的硼浓度表征。
9.如权利要求8所述的半导体处理方法，其中所述含硼前驱物包括碳，并且其中所述材料层进一步由小于或约10.0原子百分含量的碳浓度表征。
10.如权利要求1所述的半导体处理方法，进一步包括：
在所述基板上形成所述材料层达第一时段之后，中止所述含硼前驱物的递送；以及
维持所述含氮前驱物的流动达第二时段。
11.如权利要求10所述的半导体处理方法，进一步包括：
在维持所述含氮前驱物的流动的同时，增加等离子体功率。
12.如权利要求11所述的半导体处理方法，进一步包括：
重复所述半导体处理方法达至少一次附加循环。
13.如权利要求1所述的半导体处理方法，其中所述基板是介电材料。
14.一种半导体处理方法，包括：
将含硼前驱物和含氮前驱物提供至半导体处理腔室的处理区，其中基板设置在所述半导体处理腔室的所述处理区内；
在所述处理区中形成所述含硼前驱物和所述含氮前驱物的等离子体；
在所述基板上形成材料层，其中所述材料层包括六方氮化硼；
在所述基板上形成所述材料层达第一时段之后，中止所述含硼前驱物的递送；
维持所述含氮前驱物的流动达第二时段；以及
在维持所述含氮前驱物的流动的同时，增加等离子体功率。
15.如权利要求14所述的半导体处理方法，其中所述含硼前驱物包括二硼烷、对二甲基胺基苯甲醛、溴化四甲铵、溴化四乙铵、或三(二甲胺基)硼烷中的至少一者。
16.如权利要求14所述的半导体处理方法，进一步包括：
重复所述半导体处理方法达至少一次附加循环。
17.如权利要求14所述的半导体处理方法，其中在中止所述含硼前驱物的递送之后增加所述半导体处理腔室内的所述等离子体功率包括将所述等离子体功率增加至大于或约600W。
18.如权利要求14所述的半导体处理方法，其中所述含氮前驱物与所述含硼前驱物的流率比例维持在大于或约100:1。
19.一种半导体结构，包括：
基板，所述基板由第一表面和相对于所述第一表面的第二表面表征；
一种或多种介电材料，覆盖所述基板的所述第一表面，其中一个或多个凹部在所述一种或多种介电材料内形成；
衬垫材料，沿着界定所述一个或多个凹部的表面延伸；
金属材料，设置在所述一个或多个凹部中的每个凹部中，所述金属材料接触所述衬垫材料；以及
材料层，覆盖所述金属材料，其中所述材料层包括六方氮化硼。
20.如权利要求19所述的半导体结构，其中所述材料层由约50埃与100埃之间的厚度表征。
CN202280068199.4A 2021-09-17 2022-09-12 六方氮化硼沉积 Pending CN118077030A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163245508P 2021-09-17 2021-09-17
US63/245,508 2021-09-17
PCT/US2022/043240 WO2023043699A1 (en) 2021-09-17 2022-09-12 Hexagonal boron nitride deposition

Publications (1)

Publication Number Publication Date
CN118077030A true CN118077030A (zh) 2024-05-24

Family

ID=85603427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280068199.4A Pending CN118077030A (zh) 2021-09-17 2022-09-12 六方氮化硼沉积

Country Status (5)

Country Link
US (1) US20230105408A1 (zh)
KR (1) KR20240056613A (zh)
CN (1) CN118077030A (zh)
TW (1) TW202317802A (zh)
WO (1) WO2023043699A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109791876B (zh) * 2016-05-12 2023-08-15 环球晶圆股份有限公司 在硅基电介质上直接形成六方氮化硼
US10861763B2 (en) * 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing
CA3076087A1 (en) * 2017-09-21 2019-03-28 National Research Council Of Canada Boron nitride nanotube (bnnt)-nanoparticle composites, methods for the preparation thereof and their macroscopic assemblies
US11476416B2 (en) * 2018-03-29 2022-10-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20230105408A1 (en) 2023-04-06
KR20240056613A (ko) 2024-04-30
WO2023043699A1 (en) 2023-03-23
TW202317802A (zh) 2023-05-01

Similar Documents

Publication Publication Date Title
KR102549289B1 (ko) 완전히 자기 정렬된 비아를 형성하기 위한 선택적 퇴적 방법
US11939674B2 (en) Methods to reduce material surface roughness
WO2022020190A1 (en) Flowable film formation and treatments
CN118077030A (zh) 六方氮化硼沉积
CN117321242A (zh) 无氦硅形成
TWI794691B (zh) 高硼含量硬遮罩材料及其形成方法
TW202310944A (zh) 用於高溫清潔的處理
TW202133218A (zh) 減少氫沉積製程
TWI809877B (zh) 矽鍺的熱沉積
TWI806337B (zh) 低k碳氮化硼薄膜
US20230090280A1 (en) Selective graphene deposition
US11710631B2 (en) Tensile nitride deposition systems and methods
TWI790736B (zh) 單腔室流動膜的形成和處理
CN117999640A (zh) 高深宽比间隙填充内的缝隙移除
TW202407758A (zh) 使用體積膨脹的大面積間隙填充
TW202321491A (zh) 無縫隙間隙填充沉積
TW202120739A (zh) 表面被覆材料層
TW202319567A (zh) 利用分子層沉積的選擇性圖案化
WO2023038837A1 (en) Directional selective deposition
CN116157549A (zh) 薄膜层的脉冲等离子体沉积
CN117256041A (zh) 用于改善的碳粘附性的系统和方法
CN114867890A (zh) 用于等离子体沉积的初始调制

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination