CN118076092A - 半导体结构及其制备方法 - Google Patents
半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN118076092A CN118076092A CN202211415084.6A CN202211415084A CN118076092A CN 118076092 A CN118076092 A CN 118076092A CN 202211415084 A CN202211415084 A CN 202211415084A CN 118076092 A CN118076092 A CN 118076092A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal silicide
- via hole
- insulating layer
- conductive contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000002360 preparation method Methods 0.000 title abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 101
- 239000002184 metal Substances 0.000 claims abstract description 101
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 97
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 97
- 238000000034 method Methods 0.000 claims abstract description 48
- 239000010410 layer Substances 0.000 claims description 263
- 239000000758 substrate Substances 0.000 claims description 55
- 238000005530 etching Methods 0.000 claims description 34
- 239000003989 dielectric material Substances 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 17
- 238000003860 storage Methods 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000001465 metallisation Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 239000011241 protective layer Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000015654 memory Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910018999 CoSi2 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开实施例提供一种半导体结构及其制备方法，利用有源柱之间的绝缘层作为限位结构实现自对准，无需为了去除所述有源柱的顶部而额外设置对准结构，减少了光罩，大大降低了工艺难度，简化了工艺制程，且节约了成本。同时，所述制备方法还利用凹槽增大了所述金属硅化物暴露的表面积，进而增大了所述导电接触结构与所述金属硅化物的接触面积，降低了所述导电接触结构与所述金属硅化的接触电阻，进一步提高了半导体结构的稳定性及可靠性。
Description
技术领域
本公开涉及集成电路领域，尤其涉及一种半导体结构及其制备方法。
背景技术
随着动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)的发展，为了提高存储器的存储能力，要求半导体器件具有更高的集成密度和更小的特征尺寸。为了提高存储密度，半导体器件从平面栅极发展到全环绕栅极(Gate-All-Around，简称GAA)。全环绕栅极实现了栅极对沟道的四面包覆，提高了存储器的密度。但是，该些存储器制备工艺复杂，且随着存储器尺寸的进一步缩小，晶体管有源柱与导电接触结构之间的对齐也具有挑战性。
发明内容
本公开所要解决的技术问题是，提供一种半导体结构及其制备方法，其制备工艺简单，且能够实现有源柱与导电接触结构的自对准，降低金属硅化物与导电接触结构的接触电阻，大大提高了半导体结构的稳定性及可靠性。
为了解决上述问题，本公开实施例提供了一种半导体结构的制备方法，包括：提供基底，所述基底包括阵列排布的有源柱及设置在所述有源柱之间的绝缘层，所述有源柱的顶面暴露于所述基底的表面；去除部分所述有源柱，以在所述有源柱顶部形成由所述绝缘层限定的第一过孔；在所述第一过孔内形成金属硅化物；形成具有第二过孔的介质层，所述介质层覆盖所述绝缘层，所述第二过孔暴露出所述金属硅化物；自所述第二过孔底部侧壁刻蚀所述介质层及所述绝缘层，形成凹槽，所述凹槽至少暴露出所述金属硅化物的部分侧壁；在所述第二过孔及所述凹槽内形成导电接触结构，所述导电接触结构与所述金属硅化物的表面及至少部分侧面连接。
在一实施例中，在提供基底的步骤中，所述有源柱的顶面低于所述绝缘层表面或者与所述绝缘层表面平齐。
在一实施例中，所述去除部分所述有源柱的步骤包括：回刻蚀所述有源柱，并保留所述绝缘层，形成所述第一过孔。
在一实施例中，在所述第一过孔内形成金属硅化物的步骤包括：在所述第一过孔内形成多晶硅；对所述多晶硅进行金属化处理，形成所述金属硅化物。
在一实施例中，形成具有第二过孔的介质层的步骤包括：形成介质材料层，所述介质材料层覆盖所述基底及所述金属硅化物；图案化所述介质材料层，以形成所述第二过孔。
在一实施例中，自所述第二过孔底部侧壁刻蚀所述介质层及所述绝缘层的步骤之前还包括：形成侧壁保护层，所述侧壁保护层覆盖所述第二过孔侧壁，且在所述第二过孔底部侧壁处具有缺口，所述缺口暴露出所述第二过孔底部侧壁；自所述第二过孔底部侧壁刻蚀所述介质层及所述绝缘层的步骤中，沿所述缺口刻蚀所述介质层及所述绝缘层。
在一实施例中，形成所述侧壁保护层的方法包括：在所述第一过孔内形成金属硅化物的步骤之后，形成介质材料层，所述介质材料层覆盖所述基底及所述金属硅化物；在所述介质材料层中形成初始过孔，所述初始过孔的深度小于所述第二过孔的深度；在所述初始过孔内壁形成保护材料层；去除所述初始过孔底壁的保护材料层，并继续去除所述初始过孔底部的介质材料层至暴露所述金属硅化物，形成所述第二过孔，所述初始过孔侧壁保留的所述保护材料层作为所述侧壁保护层。
在一实施例中，自所述第二过孔底部侧壁刻蚀所述介质层及所述绝缘层的步骤中，刻蚀物质对所述介质层及所述绝缘层的刻蚀速率大于对所述侧壁保护层的刻蚀速率。
在一实施例中，在所述第二过孔及所述凹槽内形成导电接触结构的步骤之后还包括：形成电荷存储结构，所述电荷存储结构与所述导电接触结构连接。
本公开实施例还提供一种半导体结构，其包括：基底，所述基底包括垂直晶体管阵列，所述垂直晶体管阵列包括阵列排布的有源柱、位于所述有源柱底面的位线结构及设置在所述有源柱侧面的字线结构；金属硅化物，设置在所述有源柱顶面；导电接触结构，设置在所述金属硅化物上，且与所述金属硅化物的表面及至少部分侧面连接。
在一实施例中，所述基底还包括绝缘层，所述绝缘层设置在所述有源柱之间，且所述有源柱的顶面低于所述绝缘层的顶面，所述金属硅化物的顶面与所述绝缘层的顶面平齐或者低于所述绝缘层的顶面。
在一实施例中，所述半导体结构还包括介质层，所述介质层覆盖所述绝缘层，所述导电接触结构贯穿所述介质层及所述绝缘层与所述金属硅化物链接。
在一实施例中，所述导电接触结构包括与所述金属硅化物连接的第一部分及与所述第一部分连接的第二部分，其中，所述第一部分的直径大于所述第二部分的直径。
在一实施例中，所述第一部分的直径是所述第二部分的直径的1.2～1.5倍。
在一实施例中，所述导电接触结构的第一部分的一部分侧面与所述绝缘层接触，另一部分侧面与所述介质层接触，所述导电接触结构的第二部分的全部侧面均与所述介质层接触。
在一实施例中，所述半导体结构还包括侧壁保护层，所述侧壁保护层设置在所述导电接触结构的第二部分与所述介质层之间。
在一实施例中，还包括电荷存储结构，所述电荷存储结构设置在所述导电接触结构上，且与所述导电接触结构连接。
本公开实施例提供的半导体结构及其制备方法，利用有源柱之间的绝缘层作为限位结构实现自对准，无需为了去除所述有源柱的顶部而额外设置对准结构，减少了光罩，大大降低了工艺难度，简化了工艺制程，且节约了成本。同时，所述制备方法还利用凹槽增大了所述金属硅化物暴露的表面积，进而增大了所述导电接触结构与所述金属硅化物的接触面积，降低了所述导电接触结构与所述金属硅化的接触电阻，进一步提高了半导体结构的稳定性及可靠性。。
附图说明
图1是本公开第一实施例提供的半导体结构的制备方法的步骤示意图；
图2A～图2G是本公开第一实施例提供的制备方法的主要工艺步骤形成的半导体结构示意图；
图3A～图3F是本公开第二实施例提供的制备方法的主要工艺步骤形成的半导体结构示意图。
具体实施方式
下面结合附图对本公开提供的半导体结构及其制备方法的具体实施方式做详细说明。本具体实施方式中所述的半导体结构可以是但不限于DRAM。
图1是本公开第一实施例提供的半导体结构的制备方法的步骤示意图，请参阅图1，所述制备方法包括：步骤S10，提供基底，所述基底包括阵列排布的有源柱及设置在所述有源柱之间的绝缘层，所述有源柱的顶面暴露于所述基底的表面；步骤S11，去除部分所述有源柱，以在所述有源柱顶部形成由所述绝缘层限定的第一过孔；步骤S12，在所述第一过孔内形成金属硅化物；步骤S13，形成具有第二过孔的介质层，所述介质层覆盖所述绝缘层，所述第二过孔暴露出所述金属硅化物；步骤S14，自所述第二过孔底部侧壁刻蚀所述介质层及所述绝缘层，形成凹槽，所述凹槽至少暴露出所述金属硅化物的部分侧壁；步骤S15，在所述第二过孔及所述凹槽内形成导电接触结构，所述导电接触结构与所述金属硅化物的表面及至少部分侧面连接。
图2A～图2G是本公开第一实施例提供的制备方法的主要工艺步骤形成的半导体结构示意图。
请参阅图1、图2A及图2B，其中，图2A为俯视图，图2B为沿图2A中A-A’线的截面图，步骤S10，提供基底，所述基底包括阵列排布的有源柱110及设置在所述有源柱110之间的绝缘层120，所述有源柱110的顶面暴露于所述基底的表面。
在一些实施例中，每一所述有源柱110沿垂直所述基底顶面的方向(如图2B中的Z方向)延伸，多个所述有源柱110沿平行所述基底顶面的方向(如图2A中X方向及Y方向)阵列排布，所述绝缘层120填充在相邻所述有源柱110之间，以支撑所述有源柱110。
在一些实施例中，所述基底还包括衬底101、多条位线结构130及多条字线结构140。所述位线结构130、所述有源柱110及所述字线结构140构成垂直晶体管。阵列排布的有源柱110、位于所述有源柱110底面的位线结构130及设置在所述有源柱110侧面的字线结构140构成垂直晶体管阵列。
所述衬底101可以包括硅衬底、锗(Ge)衬底、锗化硅(SiGe)衬底、SOI衬底或GOI(Germanium-on-Insulator，绝缘体上锗)衬底等；所述衬底101还可以为包括其他元素半导体或化合物半导体的衬底，例如砷化镓、磷化铟或碳化硅等，所述衬底101还可以为叠层结构，例如硅/锗硅叠层等；另外，所述衬底101可以为进行离子掺杂后的衬底，可以进行P型掺杂，也可以进行N型掺杂；所述衬底101中还可以形成有多个外围器件，如场效应晶体管、电容、电感和/或二极管等。本实施例中，所述衬底101为硅衬底，其内部还可以包括其他器件结构，例如晶体管结构、金属布线结构等，但由于与本申请无关，所以不绘示。
所述位线结构130设置在所述衬底101表面，且沿平行所述基底顶面的方向(如图2A中Y方向)延伸，多条所述位线结构130沿平行所述基底顶面的方向(如图2A中X方向)间隔排布，所述有源柱110设置在所述位线结构130上，即所述位线结构130位于所述有源柱110底面，且与所述有源柱110连接。所述位线结构130为导电结构，包括但不限于多晶硅层、金属钨层、氮化钛层及其组合。在相邻的所述位线结构130之间填充有绝缘隔离层(附图中未绘示)，所述绝缘隔离层可为氧化物层或者氮化物层。在图2A中，所述位线结构130被所述绝缘层120遮挡，因此采用虚线绘示。
所述字线结构140设置在所述有源柱110侧面，且沿平行所述基底顶面的方向(如图2A中X方向)延伸，多条所述字线结构140沿平行所述基底顶面的方向(如图2A中Y方向)间隔排布。在一些实施例中，所述有源柱110为矩形柱，所述字线结构140包围所述有源柱110的四个侧面，在另一些实施例中，所述字线结构140包围所述有源柱110的部分侧面，例如所述有源柱110相对的侧面，或者相邻的三个侧面，在本实施例中，以所述字线结构140包围所述有源柱110的四个侧面(即全部侧面)为例进行说明。
所述字线结构140包括栅介质层141及导电层142，所述栅介质层141设置在所述有源柱110与所述导电层142之间，以隔离所述有源柱110与所述导电层142。所述栅介质层141包括但不现有二氧化硅层或者高K介质层，所述导电层142包括但不限于多晶硅层、金属钨层、氮化钛层及其组合。所述绝缘层120覆盖所述字线结构140的表面，用于隔离相邻的所述字线结构140。所述位线结构130与所述字线结构140之间也设置有所述绝缘层120，以避免所述位线结构130与所述字线结构140导通。在图2A中，所述字线结构140被所述绝缘层120遮挡，因此采用虚线绘示。
所述绝缘层120包括但不限于二氧化硅层、氮化硅层、氮氧化硅层。在本实施例中，以所述绝缘层120为氮化硅层为例进行说明。
所述有源柱110的顶面并未被所述绝缘层120覆盖，而是暴露于所述绝缘层120的表面。在一些实施例中，所述有源柱110的顶面低于所述绝缘层120表面或者与所述绝缘层120表面平齐。例如，在本实施例中，所述有源柱110的顶面与所述绝缘层120表面平齐。
请参阅图1及图2C，其中，图2C为沿图2A中A-A’线所示位置的截面图，步骤S11，去除部分所述有源柱110，以在所述有源柱110顶部形成由所述绝缘层120限定的第一过孔150。
在该步骤中，以所述绝缘层120作为掩膜，回刻蚀所述有源柱110，并保留所述绝缘层120，形成所述第一过孔150。其中，可采用干法刻蚀等工艺回刻蚀所述有源柱110。所述第一过孔150的深度可根据后续工艺中形成的金属硅化物的厚度需求而定。
在去除所述有源柱110时采用设置在有源柱110之间的所述绝缘层120作为遮挡，可实现自对准，而无需为了去除所述有源柱110而额外设置对准结构，大大降低了工艺难度，简化了工艺制程。
请参阅图1及图2D，其中，图2D为沿图2A中A-A’线所示位置的截面图，步骤S12，在所述第一过孔150内形成金属硅化物160，所述金属硅化物160覆盖所述有源柱110顶面，以降低后续形成的导电接触结构与所述有源柱110之间的接触电阻。
在本实施例中，所述金属硅化物160的顶面与所述绝缘层120的顶面平齐，在另一些实施例中，所述金属硅化物160的顶面也可低于所述绝缘层120的顶面。
作为示例，本公开实施例提供一种形成所述金属硅化物160的方法，所述方法包括：在所述第一过孔150内沉积多晶硅；对所述多晶硅进行金属化处理，形成所述金属硅化物160。其中，对所述多晶硅进行金属化处理包括：在所述多晶硅表面沉积金属；执行退火处理。所述金属硅化物160包括但不限于WSi2、TiSi2，CoSi2和NiPtSi等。
请参阅图1及图2E，其中，图2E为沿图2A中A-A’线所示位置的截面图，步骤S13，形成具有第二过孔171的介质层170，所述介质层170覆盖所述绝缘层120，所述第二过孔171暴露出所述金属硅化物160。
在本实施例中，所述第二过孔171暴露出所述金属硅化物160的全部顶面，而在另一些实施例中，所述第二过孔171暴露出所述金属硅化物160的部分顶面，即所述金属硅化物160的部分顶面被所述介质层170遮挡，另一部分顶面暴露于所述第二过孔171。
作为示例，本公开实施例提供一种形成具有第二过孔171的介质层170的方法。所述方法包括：
形成介质材料层，所述介质材料层覆盖所述基底及所述金属硅化物160。在本实施例中，所述介质材料层覆盖所述绝缘层120及所述金属硅化物160。在该步骤中，可采用化学气相沉积、原子层沉积等工艺形成所述介质材料层。所述介质材料层包括但不限于氧化物、氮化物或者氮氧化物。在本实施例中以所述介质材料层为氮化硅层为例进行说明。
图案化所述介质材料层，以形成所述第二过孔171。在该步骤中，可在所述介质材料层表面形成图案化的光阻层，并以所述光阻层为掩膜刻蚀所述介质材料层，形成具有所述第二过孔171的介质层170。在本实施例中，在形成所述第二过孔171后，去除所述光阻层，暴露出所述介质层170，在另一些实施例中，可保留所述光阻层，所述光阻层在后续工艺中与所述介质层170共同作为掩膜层。
请参阅图1及图2F，其中，图2F为沿图2A中A-A’线所示位置的截面图，步骤S14，自所述第二过孔171底部侧壁刻蚀所述介质层170及所述绝缘层120，形成凹槽，所述凹槽至少暴露出所述金属硅化物160的部分侧壁。
所述凹槽朝向所述介质层170内部及所述绝缘层120内延伸，进而暴露出所述金属硅化物160被所述绝缘层120覆盖的至少一部分侧壁。在本实施例中，所述凹槽仅暴露出所述金属硅化物160被所述绝缘层120覆盖的部分侧壁，以保证所述凹槽不会过深而暴露出所述有源柱110。在另一些实施例中，所述凹槽暴露出所述金属硅化物160被所述绝缘层120覆盖的全部侧壁，以使后续形成的导电接触结构与所述金属硅化物160的接触面积最大化。
作为示例，在本实施例中，可采用博世(Bosch)刻蚀工艺形成所述第二过孔171及所述凹槽172。具体地说，在形成具有第二过孔171的介质层170的步骤中先刻蚀所述介质材料层形成初始过孔，所述初始过孔的刻蚀深度小于所述第二过孔171的深度；对所述初始过孔内壁进行钝化处理，形成钝化层；采用离子轰击去除所述初始过孔底部的钝化层；采用各项同性刻蚀工艺刻蚀所述初始过孔底部的介质材料层，形成所述第二过孔171，并继续刻蚀所述介质材料层，暴露出所述绝缘层120；继续刻蚀所述绝缘层120，形成所述凹槽172。可以理解的是，在一些实施例中，在刻蚀所述绝缘层120的同时，所述介质材料层也会被继续刻蚀至形成所述凹槽172，以形成足够大的凹槽172，为后续形成导电接触结构提供足够的沉积空间，避免形成的导电接触结构因在所述凹槽172处沉积空间不足而出现不连续的情况。
在另一些实施例中，在形成所述凹槽172之前，所述第二过孔171仅暴露出所述金属硅化物160的部分表面，即所述金属硅化物160的部分表面被介质层170覆盖，则在形成所述沟槽的步骤中，覆盖所述金属硅化物160的部分表面的介质层170被去除，所述金属硅化物160的全部顶面被暴露，进而再去除所述绝缘层120，暴露出所述金属硅化物160的至少一部分侧壁。
请参阅图1及图2G，其中，图2G为沿图2A中A-A’线所示位置的截面图，步骤S15，在所述第二过孔171及所述凹槽172内形成导电接触结构180，所述导电接触结构180与所述金属硅化物160的表面及至少部分侧面连接。所述导电接触结构180填满所述第二过孔171及所述凹槽172，并覆盖所述金属硅化物160暴露于所述第二过孔171及所述凹槽172的表面及侧面。
在该步骤中可通过原子层沉积、真空蒸镀、磁控溅射、化学气相沉积或物理气相沉积等方式在所述第二过孔171及所述凹槽172内形成导电接触结构180。所述导电接触结构180的材料可以包括钴(Co)、镍(Ni)、钛(Ti)、钨(W)、钽(Ta)、钛化钽TaTi、氮化钨(WN)、铜(Cu)及铝(Al)等金属材料。
在形成导电接触结构180的步骤之后所述制备方法还包括：形成电荷存储结构(附图中未绘示)，所述电荷存储结构与所述导电接触结构180连接。所述电荷存储结构包括但不限于电容器，所述电容器的下电极与所述导电接触结构180电连接。
本公开实施例提供的半导体结构的制备方法利用所述有源柱110之间的绝缘层120作为限位结构实现自对准，无需为了去除所述有源柱110的顶部而额外设置对准结构，减少了光罩，大大降低了工艺难度，简化了工艺制程，且节约了成本。同时，所述制备方法还利用所述凹槽172增大了所述金属硅化物160暴露的表面积，进而增大了所述导电接触结构180与所述金属硅化物160的接触面积，降低了所述导电接触结构180与所述金属硅化物160的接触电阻，进一步提高了半导体结构的稳定性及可靠性。
在一些实施例中，例如第一实施例中，采用博世(Bosch)刻蚀工艺形成所述第二过孔171及所述凹槽172，本公开另一实施例还提供一种形成所述凹槽172的方法，具体地说，形成侧壁保护层190，所述侧壁保护层190覆盖所述第二过孔171侧壁，且在所述第二过孔171底部侧壁处具有缺口191，所述缺口191暴露出所述第二过孔171底部侧壁；沿所述缺口191刻蚀所述介质层170及所述绝缘层120。所述侧壁保护层190用于在刻蚀所述介质层170及所述绝缘层120时保护所述第二过孔171侧壁，避免其被刻蚀，进而在后续工艺步骤中形成符合设计要求的导电接触结构180。
作为示例，本公开第二实施例提供一种形成所述侧壁保护层190的方法。所述方法包括：
请参阅图3A，其为沿图2A中A-A’线所示位置的截面图，在所述第一过孔150内形成金属硅化物160的步骤之后(请参阅图2D)，形成介质材料层300，所述介质材料层300覆盖所述基底及所述金属硅化物160。在本实施例中，所述介质材料层300覆盖所述绝缘层120及所述金属硅化物160。在该步骤中，所述介质材料层300的形成方法及材料与第一实施例相同，不再赘述。
请参阅图3B，其为沿图2A中A-A’线所示位置的截面图，在所述介质材料层300中形成初始过孔301，所述初始过孔301的深度小于所述第二过孔171的深度。所述初始过孔301的深度可根据后续形成的凹槽172的高度确定，例如，所述初始过孔301的深度与所述第二过孔171的深度差等于所述凹槽172的高度的一半。
请参阅图3C，其为沿图2A中A-A’线所示位置的截面图，在所述初始过孔301内壁形成保护材料层302。所述保护材料层302覆盖所述初始过孔301的侧壁及底壁。在一些实施例中，可采用化学气相沉积工艺及原子层沉积工艺形成所述保护材料层302。
请参阅图3D，其为沿图2A中A-A’线所示位置的截面图，去除所述初始过孔301底壁的保护材料层302，并继续去除所述初始过孔301底部的介质材料层300至暴露所述金属硅化物160，形成所述第二过孔171，所述初始过孔301侧壁保留的所述保护材料层302作为所述侧壁保护层190。
请参阅图3E，其为沿图2A中A-A’线所示位置的截面图，以所述侧壁保护层190作为遮挡，在所述第二过孔171底部未被所述侧壁保护层190覆盖的底部侧壁位置刻蚀所述介质层170，暴露出所述绝缘层120；在暴露出所述绝缘层120后继续刻蚀所述绝缘层120，形成凹槽172，所述凹槽172至少暴露出所述金属硅化物160的部分侧壁。可以理解的是，在一些实施例中，在刻蚀所述绝缘层120的同时，所述介质层170也会被继续刻蚀至形成所述凹槽172，以形成足够大的凹槽172，为后续形成导电接触结构180提供足够的沉积空间。
在一些实施例中，刻蚀物质对所述介质层170及所述绝缘层120的刻蚀速率大于对所述侧壁保护层190的刻蚀速率，则在刻蚀所述介质层170及所述绝缘层120时所述侧壁保护层190未被刻蚀或者仅少量刻蚀，以对所述侧壁保护层190覆盖的第二过孔171的侧壁起到良好的保护作用。例如，在一些实施例中，所述介质层170及所述绝缘层120的材料为氮化硅，所述侧壁保护层190的材料为二氧化硅，则可选择对二氧化硅刻蚀速率小，对氮化硅刻蚀速率大的刻蚀物质进行刻蚀。
请参阅图3F，其为沿图2A中A-A’线所示位置的截面图，在所述第二过孔171及所述凹槽172内形成导电接触结构180，所述导电接触结构180与所述金属硅化物160的表面及至少部分侧面连接。所述导电接触结构180的形成方法与第一实施例的导电接触结构180的形成方法相同，不再赘述。
在第二实施例中，所述侧壁保护层190被保留，所述导电接触结构180覆盖所述侧壁保护层190，且填满所述凹槽172及所述第二过孔171，在另一些实施例中，在形成所述导电接触结构180之前，所述侧壁保护层190被去除，所述导电接触结构180填满所述第二过孔171及所述凹槽172的侧壁。
本公开第三实施例还提供一种采用上述准备方法制备的半导体结构。请参阅图2A～图2G，在本实施例中，所述半导体结构包括基底、金属硅化物160及导电接触结构180。
所述基底包括垂直晶体管阵列，所述垂直晶体管阵列包括阵列排布的有源柱110、位于所述有源柱110底面的位线结构130及设置在所述有源柱110侧面的字线结构140。
在本实施例中，所述基底还包括衬底101。所述位线结构130设置在所述衬底101表面，且沿平行所述基底顶面的方向(如图2A中Y方向)延伸，多条所述位线结构130沿平行所述基底顶面的方向(如图2A中X方向)间隔排布。所述有源柱110设置在所述位线结构130上，在相邻的所述位线结构130之间填充有绝缘隔离层(附图中未绘示)。所述字线结构140设置在所述有源柱110侧面，且沿平行所述基底顶面的方向(如图2A中X方向)延伸，多条所述字线结构140沿平行所述基底顶面的方向(如图2A中Y方向)间隔排布。所述字线结构140包括栅介质层170141及导电层142，所述栅介质层170141设置在所述有源柱110与所述导电层142之间，以隔离所述有源柱110与所述导电层142。
所述基底还包括绝缘层120，所述绝缘层120设置在所述有源柱110之间，且所述有源柱110的顶面低于所述绝缘层120的顶面。所述绝缘层120还覆盖所述位线结构130表面及所述字线结构140表面，并且隔离所述位线结构130与所述字线结构140、相邻两条所述字线结构140，以避免所述位线结构130与所述字线结构140导通、相邻两条所述字线结构140导通。
所述金属硅化物160设置在所述有源柱110顶面。其中，所述金属硅化物160的顶面与所述绝缘层120的顶面平齐或者低于所述绝缘层120的顶面。在本实施例中，以所述金属硅化物160的顶面与所述绝缘层120的顶面平齐为例进行说明。
所述导电接触结构180设置在所述金属硅化物160上，且与所述金属硅化物160的表面及至少部分侧面连接。在本实施例中，所述导电接触结构180的底面与所述金属硅化物160的表面及部分侧面连接，而在另一些实施例中，所述导电接触结构180的底面与所述金属硅化物160的表面及全部侧面连接，以进一步增大所述导电接触结构180与所述金属硅化物160的接触面积，进而进一步降低所述导电接触结构180与所述金属硅化物160的接触电阻。
在一些实施例中，所述半导体结构还包括介质层170，所述介质层170覆盖所述绝缘层120，所述导电接触结构180贯穿所述介质层170及所述绝缘层120与所述金属硅化物160连接，所述介质层170用于支撑及保护所述导电接触结构180。
在本实施例中，所述导电接触结构180包括与所述金属硅化物160连接的第一部分181及与所述第一部分181连接的第二部分182，其中，所述第一部分181的直径大于所述第二部分182的直径。所述导电接触结构180为底部膨大的结构，以提高所述导电接触结构180底面与所述金属硅化物160的接触面积，进而减小所述导电接触结构180与所述金属硅化物160的接触电阻；并且，所述导电接触结构180顶部面积小于底部面积，能够在提高接触面积的情况下减少所述导电接触结构180的材料用量，节约成本，且不会增大所述导电接触结构180顶部的面积，有利于优化版图设计。
在一些实施例中，所述第一部分181的直径是所述第二部分182的直径的1.2～1.5倍，以在提高所述导电接触结构180与所述金属硅化物160的接触面积的同时，保证所述导电接触结构180的电传输的可靠性。
在一些实施例中，所述导电接触结构180的第一部分181的一部分侧面与所述绝缘层120接触，另一部分侧面与所述介质层170接触，所述导电接触结构180的第二部分182的全部侧面均与所述介质层170接触。例如，在水平方向上，所述导电接触结构180与所述金属硅化物160侧面对应的区域与所述绝缘层120接触，未与所述金属硅化物160侧面对应的区域与所述介质层170接触。
在一些实施例中，所述半导体结构还包括电荷存储结构(附图中未绘示)，所述电荷存储结构设置在所述导电接触结构180上，且与所述导电接触结构180连接。所述电荷存储结构包括但不限于电容器，所述电容器的下电极与所述导电接触结构180电连接。
本公开第四实施例还提供一种半导体结构，请参阅图3A～3F，在本实施例中，所述半导体结构还包括侧壁保护层190，所述侧壁保护层190设置在所述导电接触结构180的第二部分182与所述介质层170之间。所述侧壁保护层190的材料与所述介质层170及所述绝缘层120的材料不同，则在刻蚀工艺中，所述侧壁保护层190不被刻蚀或者仅被少量刻蚀，以对所述侧壁保护层190覆盖的第二过孔171的侧壁起到良好的保护作用。
在本公开实施例提供的半导体结构中，所述导电接触结构180与所述金属硅化物160的接触面积较大，使得两者之间的接触电阻较小，提高了半导体结构的可靠性及稳定性。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (17)
1.一种半导体结构的制备方法，其特征在于，包括：
提供基底，所述基底包括阵列排布的有源柱及设置在所述有源柱之间的绝缘层，所述有源柱的顶面暴露于所述基底的表面；
去除部分所述有源柱，以在所述有源柱顶部形成由所述绝缘层限定的第一过孔；
在所述第一过孔内形成金属硅化物；
形成具有第二过孔的介质层，所述介质层覆盖所述绝缘层，所述第二过孔暴露出所述金属硅化物；
自所述第二过孔底部侧壁刻蚀所述介质层及所述绝缘层，形成凹槽，所述凹槽至少暴露出所述金属硅化物的部分侧壁；
在所述第二过孔及所述凹槽内形成导电接触结构，所述导电接触结构与所述金属硅化物的表面及至少部分侧面连接。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，在提供基底的步骤中，所述有源柱的顶面低于所述绝缘层表面或者与所述绝缘层表面平齐。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述去除部分所述有源柱的步骤包括：回刻蚀所述有源柱，并保留所述绝缘层，形成所述第一过孔。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述第一过孔内形成金属硅化物的步骤包括：
在所述第一过孔内形成多晶硅；
对所述多晶硅进行金属化处理，形成所述金属硅化物。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成具有第二过孔的介质层的步骤包括：
形成介质材料层，所述介质材料层覆盖所述基底及所述金属硅化物；
图案化所述介质材料层，以形成所述第二过孔。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，自所述第二过孔底部侧壁刻蚀所述介质层及所述绝缘层的步骤之前还包括：
形成侧壁保护层，所述侧壁保护层覆盖所述第二过孔侧壁，且在所述第二过孔底部侧壁处具有缺口，所述缺口暴露出所述第二过孔底部侧壁；
自所述第二过孔底部侧壁刻蚀所述介质层及所述绝缘层的步骤中，沿所述缺口刻蚀所述介质层及所述绝缘层。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，形成所述侧壁保护层的方法包括：
在所述第一过孔内形成金属硅化物的步骤之后，形成介质材料层，所述介质材料层覆盖所述基底及所述金属硅化物；
在所述介质材料层中形成初始过孔，所述初始过孔的深度小于所述第二过孔的深度；
在所述初始过孔内壁形成保护材料层；
去除所述初始过孔底壁的保护材料层，并继续去除所述初始过孔底部的介质材料层至暴露所述金属硅化物，形成所述第二过孔，所述初始过孔侧壁保留的所述保护材料层作为所述侧壁保护层。
8.根据权利要求7所述的半导体结构的制备方法，其特征在于，自所述第二过孔底部侧壁刻蚀所述介质层及所述绝缘层的步骤中，刻蚀物质对所述介质层及所述绝缘层的刻蚀速率大于对所述侧壁保护层的刻蚀速率。
9.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述第二过孔及所述凹槽内形成导电接触结构的步骤之后还包括：形成电荷存储结构，所述电荷存储结构与所述导电接触结构连接。
10.一种半导体结构，其特征在于，包括：
基底，所述基底包括垂直晶体管阵列，所述垂直晶体管阵列包括阵列排布的有源柱、位于所述有源柱底面的位线结构及设置在所述有源柱侧面的字线结构；
金属硅化物，设置在所述有源柱顶面；
导电接触结构，设置在所述金属硅化物上，且与所述金属硅化物的表面及至少部分侧面连接。
11.根据权利要求10所述的半导体结构，其特征在于，所述基底还包括绝缘层，所述绝缘层设置在所述有源柱之间，且所述有源柱的顶面低于所述绝缘层的顶面，所述金属硅化物的顶面与所述绝缘层的顶面平齐或者低于所述绝缘层的顶面。
12.根据权利要求11所述的半导体结构，其特征在于，所述半导体结构还包括介质层，所述介质层覆盖所述绝缘层，所述导电接触结构贯穿所述介质层及所述绝缘层与所述金属硅化物链接。
13.根据权利要求12所述的半导体结构，其特征在于，所述导电接触结构包括与所述金属硅化物连接的第一部分及与所述第一部分连接的第二部分，其中，所述第一部分的直径大于所述第二部分的直径。
14.根据权利要求13所述的半导体结构，其特征在于，所述第一部分的直径是所述第二部分的直径的1.2～1.5倍。
15.根据权利要求13所述的半导体结构，其特征在于，所述导电接触结构的第一部分的一部分侧面与所述绝缘层接触，另一部分侧面与所述介质层接触，所述导电接触结构的第二部分的全部侧面均与所述介质层接触。
16.根据权利要求13所述的半导体结构，其特征在于，所述半导体结构还包括侧壁保护层，所述侧壁保护层设置在所述导电接触结构的第二部分与所述介质层之间。
17.根据权利要求10所述的半导体结构，其特征在于，还包括电荷存储结构，所述电荷存储结构设置在所述导电接触结构上，且与所述导电接触结构连接。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211415084.6A CN118076092A (zh) | 2022-11-11 | 2022-11-11 | 半导体结构及其制备方法 |
| PCT/CN2023/131109 WO2024099447A1 (zh) | 2022-11-11 | 2023-11-10 | 半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211415084.6A CN118076092A (zh) | 2022-11-11 | 2022-11-11 | 半导体结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118076092A true CN118076092A (zh) | 2024-05-24 |
Family
ID=91031993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211415084.6A Pending CN118076092A (zh) | 2022-11-11 | 2022-11-11 | 半导体结构及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN118076092A (zh) |
| WO (1) | WO2024099447A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660881B1 (ko) * | 2005-10-12 | 2006-12-26 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조방법 |
| KR101432619B1 (ko) * | 2008-07-07 | 2014-08-21 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR20160006466A (ko) * | 2014-07-09 | 2016-01-19 | 에스케이하이닉스 주식회사 | 수직 채널을 갖는 반도체 집적 회로 장치 및 그 제조방법 |
| KR20160018221A (ko) * | 2014-08-08 | 2016-02-17 | 에스케이하이닉스 주식회사 | 3차원 반도체 집적 회로 장치 및 그 제조방법 |
| CN115274832A (zh) * | 2022-06-24 | 2022-11-01 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
-
2022
- 2022-11-11 CN CN202211415084.6A patent/CN118076092A/zh active Pending
-
2023
- 2023-11-10 WO PCT/CN2023/131109 patent/WO2024099447A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024099447A1 (zh) | 2024-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297090B1 (en) | Method for fabricating a high-density semiconductor memory device | |
| CN108573926B (zh) | 半导体存储装置以及其制作方法 | |
| KR100579365B1 (ko) | 메모리 어레이 및 지지 트랜지스터의 형성 방법, 및 이중일함수 지지 트랜지스터 및 매립형 ｄｒａｍ 어레이를포함하는 반도체 장치 | |
| US7183164B2 (en) | Methods of reducing floating body effect | |
| KR100650468B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| US8871588B2 (en) | Reverse construction integrated circuit | |
| US7566620B2 (en) | DRAM including a vertical surround gate transistor | |
| US20220077153A1 (en) | Semiconductor device with capacitor contact surrounded by conductive ring and manufacturing method of the semiconductor device | |
| WO2021109595A1 (zh) | 存储器及其形成方法 | |
| CN111627910A (zh) | 半导体存储装置以及其制作方法 | |
| US11133248B2 (en) | Semiconductor structure and method for fabricating the same | |
| US20240321732A1 (en) | Integrated circuit device and method of manufacturing the same | |
| US10446556B2 (en) | Method for preparing a semiconductor memory structure | |
| TWI808811B (zh) | 半導體記憶體裝置 | |
| CN116133375A (zh) | 存储器件及其形成方法 | |
| US6238961B1 (en) | Semiconductor integrated circuit device and process for manufacturing the same | |
| US20190181222A1 (en) | Semiconductor memory structure and method for preparing the same | |
| US20110263089A1 (en) | Method for fabricating semiconductor device | |
| US11830567B2 (en) | Integrated circuit device | |
| WO2024099447A1 (zh) | 半导体结构及其制备方法 | |
| US20240130116A1 (en) | Semiconductor device | |
| US20230171953A1 (en) | Semiconductor device and method for fabricating the same | |
| US20240244824A1 (en) | Semiconductor Memory Device and Method of Fabricating the Same | |
| US20240155833A1 (en) | Semiconductor device | |
| US20230380147A1 (en) | Manufacturing method of semiconductor device and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |