CN118072646A - 显示面板和包括显示面板的显示装置 - Google Patents

显示面板和包括显示面板的显示装置 Download PDF

Info

Publication number
CN118072646A
CN118072646A CN202311338851.2A CN202311338851A CN118072646A CN 118072646 A CN118072646 A CN 118072646A CN 202311338851 A CN202311338851 A CN 202311338851A CN 118072646 A CN118072646 A CN 118072646A
Authority
CN
China
Prior art keywords
node
pixel
electrode connected
receive
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311338851.2A
Other languages
English (en)
Inventor
权奇泰
赵镕完
张钟昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN118072646A publication Critical patent/CN118072646A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开涉及显示面板和包括显示面板的显示装置。一种显示面板可以包括：多个第一像素电路，被配置为接收用于显示图像的像素驱动电压和参考电压；以及多个第二像素电路，包括提供像素驱动电压的电力线和提供参考电压的参考电压线，所述多个第二像素电路被配置为在垂直空白时间段内的至少部分时间量期间使所述电力线与所述参考电压线发生短路。而且，所述多个第二像素电路可以保持所述多个第一像素电路的均匀亮度。

Description

显示面板和包括显示面板的显示装置
相关申请的交叉引用
本申请要求2022年11月24日提交的韩国专利申请No.10-2022-0158835的优先权和权益，该申请的公开全文以引用的方式并入本文。
技术领域
本公开涉及显示面板和包括显示面板的显示装置。
背景技术
显示装置可以包括液晶显示(LCD)装置、电致发光显示装置、场致发射显示(FED)装置、等离子体显示面板(PDP)等。
一些类型的显示装置(例如，液晶显示装置或有机发光显示装置)可以包括具有多个子像素的显示面板、输出用于驱动显示面板的驱动信号的驱动器、生成要提供给显示面板或驱动器的电力的电源等。驱动器可以包括向显示面板提供扫描信号或栅极信号的栅极驱动器以及向显示面板提供数据信号的数据驱动器。
在这样的显示装置中，在诸如扫描信号、发光控制(EM)信号和数据信号之类的驱动信号被提供给形成于显示面板中的多个子像素时，选定子像素透射光或者直接发射光，由此显示图像。
然而，在包括预定子像素的显示装置中，由于在垂直有效时间段(verticalactive period)内，在被施加了参考电压的线与被施加了像素驱动电压的线之间可能发生短路，但是在垂直空白时间段(vertical blank period)内不发生短路，因而可能发生参考电压偏差。
此外，如果在发光控制(EM)信号的占空比驱动(duty ratio driving)期间发生了参考电压偏差，那么面板的特定区域可能发生亮度失真缺陷，这对于观看者而言是可觉察的并且损害图像质量。因而，需要在垂直有效时间段期间并且尤其在垂直空白时间段期间稳定地保持来自参考电压线的参考电压，从而保持显示面板中的所有像素行(pixel line)的均匀亮度。
发明内容
本公开意在解决或处理所有的上述需求和缺陷。
本公开意在提供防止参考电压偏差的显示面板以及包括显示面板的显示装置。
应当指出，本公开的目的不限于上述目的，并且通过以下描述，本公开的其他目的对于本领域的技术人员将是显而易见的。
根据一个方面，本公开的显示面板包括：多个第一像素电路，像素驱动电压和参考电压被提供给所述多个第一像素电路；以及多个第二像素电路，其中，在垂直空白时间段内的至少部分时间期间使被提供了像素驱动电压的线与被提供了参考电压的线发生短路。
根据另一方面，本公开的显示装置包括：显示面板，包括：多条数据线；与所述数据线交叉的多条栅极线；多条电力线，不同恒定电压被施加至所述多条电力线；多个第一像素电路，像素驱动电压和参考电压通过所述电力线提供至所述多个第一像素电路；以及多个第二像素电路，其中，在垂直空白时间段内的至少部分时间期间使被提供了像素驱动电压的线与被提供了参考电压的线发生短路；数据驱动器，被配置为向数据线提供数据电压；以及栅极驱动器，被配置为向栅极线提供栅极信号。
根据本公开，通过增加虚设像素行(dummy pixel line)来即使在垂直空白时间段中也在被施加了参考电压的线与被施加了像素驱动电压的线之间引起短路，可以防止参考电压的电压波动。
根据本公开，由于在垂直有效时间段中并且甚至在垂直空白时间段中按照相同方式发生短路，因而能够通过防止参考电压的电压波动而使整个面板的亮度保持相同。
本公开的效果不限于上文提及的效果，本领域技术人员将由下文的描述和所附权利要求清楚地理解其他未提及的效果。
附图说明
通过参考附图详细描述本公开的示例性实施例，本公开的以上和其他目的、特征和优点对于本领域的普通技术人员将变得更加显而易见，在附图中：
图1是根据本公开的实施例的显示装置的框图。
图2是示出了根据本公开的实施例的图1所示的像素阵列的布置结构的图示；
图3是示出了根据本公开的实施例的图1所示的显示面板的剖面结构的图示；
图4是示出了根据本公开的实施例的像素电路及其驱动定时(timing)的图示；
图5A到图5C是示出了根据本公开的实施例的像素电路的逐步操作的图示；
图6是用于示出在一个帧时间段(frame period)中的参考电压的波动原理的图示；
图7A到图7F是用于示出根据参考电压波动的亮度失真的图示；
图8是示出了根据本公开的实施例的显示面板的示意性结构的图示；
图9示出了根据本公开的实施例的图8所示的虚设像素电路及其驱动定时的图示；
图10A到图10D是用于示出根据本公开的实施例的图8所示的显示面板的操作原理的图示；
图11是示出了根据本公开的另一实施例的显示面板的示意性结构的图示；
图12示出了根据本公开的实施例的图11所示的虚设像素电路及其驱动定时的图示；
图13是详细示出了根据本公开的实施例的图11所示的信号传输单元的电路图；
图14是示出了根据本公开的实施例的图13所示的信号传输单元的输入/输出信号和控制节点电压的波形图；
图15是示出了根据本公开的另一实施例的显示面板的示意性结构的图示；
图16是示出了根据本公开的实施例的施加至图15所示的显示面板中的像素的信号的波形图；
图17是示出了根据本公开的另一实施例的显示面板的示意性结构的图示；
图18是示出了根据本公开的实施例的施加至图17所示的显示面板中的像素的信号的波形图；并且
图19A到图19C是示出了根据本公开的实施例的虚设信号的各种形式的图示
具体实施方式
通过下文参考附图描述的实施例，将更清晰地理解本公开的优点和特征以及用于实现这些优点和特征的方法。然而，本公开不限于以下实施例，而是可以通过各种不同形式进行实施。相反，这些当前实施例将使本公开的公开内容完整，并且允许本领域的技术人员完整地理解本公开的范围。
用于描绘本公开的实施例的附图中所示的形状、尺寸、比例、角度、数量等仅是示例，并且本公开不限于此。在本说明书通篇中，同样的附图标记一般表示同样的元件。此外，在描述本公开时，可以省略已知相关技术的详细描述，以避免不必要地使本公开的主题模糊不清。
本文使用的诸如“包括”、“包含”、“具有”等之类的词语一般意在允许添加其他部件，除非所述词语与“仅”一起使用。任何对单数的提及可以包括复数，除非做出另外的明确陈述。
将部件解释为包括普通误差范围，即使未做出明确陈述亦是如此。
当使用诸如“在……上”、“在……之上”、“在……之下”和“邻近”等词语描述两个部件之间的位置关系时，一个或多个部件可以位于这两个部件之间，除非所述词语与词语“紧挨着”或“直接”一起使用。
可以使用词语“第一”、“第二”等对部件彼此进行区分，但部件的功能或结构不受部件前面的序数词或部件名称的限制。
在整个本公开中，相同的附图标记可以指基本相同的元件。
以下实施例可以部分地或全部地彼此结合或组合，并且可以通过技术上的各种方式联系和操作。可以彼此独立或关联地执行这些实施例。
在下文中，将参考附图详细描述本公开的各种实施例。根据本公开的所有实施例的每一显示装置的所有部件可操作地被耦接和配置。
图1是根据本公开的实施例的显示装置的框图；图2是示出了根据本公开的实施例的图1所示的像素阵列的布置结构的图示；并且图3是示出了根据本公开的实施例的图1所示的显示面板的剖面结构的图示。
参考图1到图3，根据本公开的实施例的显示装置包括显示面板100、用于向显示面板100的像素写入像素数据的显示面板驱动电路、以及用于生成驱动像素和显示面板驱动电路所需的电力的电源140。
显示面板100包括显示输入图像的像素阵列AA。像素阵列AA包括多条数据线102、与数据线102相交的多条栅极线103和按照矩阵形式布置的像素。
像素阵列AA包括多个像素行L1到Ln。像素行L1到Ln中的每者包括在显示面板100的像素阵列AA中沿行方向X布置的一行像素。布置在一个像素行中的像素共享栅极线103。沿数据线方向布置在列方向Y中的子像素共享同一数据线102。一个水平时间段1H是通过将一个帧时间段除以像素行L1到Ln的总数所获得的时间。
虚设像素行包括在像素阵列AA的上端部分或下端部分处在X方向上设置的一行像素。设置在一个虚设像素行上的像素的数量与设置在一个像素行上的像素的数量相同。
这里，描述了包括一个虚设像素行的像素阵列作为示例，但未必局限于此，并且像素阵列可以包括多个虚设像素行。
触摸传感器可以设置在显示面板100上或内。可以使用单独的触摸传感器来感测触摸输入，或者可以通过像素来感测触摸输入。触摸传感器可以作为盒上型(on-celltype)或附加型(add-on type)设置在显示面板的屏幕上，或者可以被实施成嵌入在像素阵列AA中的盒内型(in-cell type)触摸传感器。
显示面板100可以被实施成柔性显示面板。柔性显示面板可以由塑料OLED面板制成。有机薄膜可以设置在塑料OLED面板的背板上，并且像素阵列AA可以形成于有机薄膜上。
塑料OLED面板的背板可以是聚对苯二甲酸乙二醇酯(polyethyleneterephthalate，PET)基板。有机薄膜形成于该背板上。像素阵列AA和触摸传感器阵列可以形成于有机薄膜上。背板阻止湿气渗透，从而使像素阵列AA不会暴露到潮湿之下。有机薄膜可以是薄聚酰亚胺(PI)膜基板。可以通过使绝缘材料位于有机薄膜上来形成多层缓冲膜。可以在有机薄膜上形成线，以提供被施加至像素阵列AA和触摸传感器阵列的电力或信号。
为了实施彩色，像素中的每者可以被划分成红色子像素(下文称为“R子像素”)、绿色子像素(下文称为“G子像素”)和蓝色子像素(下文称为“B子像素”)。像素中的每者可以进一步包括白色子像素。子像素101中的每者包括像素电路。像素电路连接至数据线102和栅极线103。
在下文中，像素可以被解释为与子像素具有相同的含义。
如图3中所示，在从剖面结构观察时，显示面板100可以包括在基板10上顺次堆叠设置的电路层12、发光元件层14和包封层16。
电路层12可以包括连接至诸如数据线、栅极线和电力线之类的布线的像素电路、连接至栅极线的栅极驱动器(GIP)、解复用器阵列112、用于自动探头检查的电路等。电路层12的布线和电路元件可以包括多个绝缘层、通过其间的绝缘层分隔开的两个或更多个金属层、以及包括半导体材料的有源层。形成于电路层12中的所有晶体管可以被实施成具有n沟道类型氧化物半导体的氧化物TFT。
发光元件层14可以包括由像素电路驱动的发光元件EL。发光元件EL可以包括红色(R)发光元件、绿色(G)发光元件和蓝色(B)发光元件。发光元件层14可以包括白色发光元件和滤色器。发光元件层14的发光元件EL可以被包括有机膜和钝化膜的保护层覆盖。
包封层16覆盖发光元件层14，从而密封电路层12和发光元件层14。包封层16可以具有多层绝缘结构，在该多层绝缘结构中，有机膜和无机膜交替堆叠设置。无机膜阻止湿气和氧气的渗透。有机膜使无机膜的表面平面化。在有机膜和无机膜按照多个层堆叠设置时，与单层相比，湿气或氧气的移动路径变得更长，因而能够有效地阻止影响发光元件层14的湿气和氧气的渗透。
触摸传感器层可以设置在包封层16上。触摸传感器层可以包括电容类型的触摸传感器，其基于触摸输入之前和之后的电容变化来感测触摸输入。触摸传感器层可以包括形成触摸传感器的电容的金属布线图案和绝缘层。触摸传感器的电容可以形成于金属布线图案之间。偏振板可以设置在触摸传感器层上。偏振板可以通过转换被触摸传感器层和电路层12的金属反射的外部光的偏振而提高可见度和对比度。该偏振板可以被实施成其中线性偏振板与相位延迟膜接合到一起的偏振板，或者可以被实施成圆偏振板。覆盖玻璃可以被粘合到偏振板。
显示面板100可以进一步包括堆叠设置在包封层16上的触摸传感器层和滤色器层。滤色器层可以包括红色滤色器、绿色滤色器和蓝色滤色器、以及黑矩阵图案。滤色器层可以替代偏振板，并且可以通过吸收从电路层和触摸传感器层反射的光的波长的一部分而提高颜色纯度。在这一实施例中，通过将具有比偏振板更高的光透射率的滤色器层应用于显示面板，能够提高显示面板的光透射率，并且可以改善显示面板的厚度和柔性度。覆盖玻璃可以粘合在滤色器层上。
电源140通过使用DC-DC转换器生成驱动显示面板100的像素阵列AA和显示面板驱动电路所需的DC电力。DC-DC转换器可以包括电荷泵、调节器(regulator)、降压转换器和升压转换器等。电源140可以调整来自主机系统的DC输入电压，并由此生成诸如伽马参考电压VGMA、栅极导通电压VGH和VEH、栅极关断电压VGL和VEL、像素驱动电压ELVDD、像素低电势电源电压ELVSS、参考电压Vref、初始化电压Vinit、以及阳极电压Vano之类的DC电压。伽马参考电压VGMA被提供给数据驱动器110。栅极导通电压VGH和VEH以及栅极关断电压VGL和VEL被提供给栅极驱动器120。像素驱动电压ELVDD和像素低电势电源电压ELVSS被共同提供给像素。
显示面板驱动电路在定时控制器(TCON)130的控制下将输入图像的像素数据(数字数据)写入到显示面板100的像素当中。
显示面板驱动电路包括数据驱动器110和栅极驱动器120。
解复用器(DEMUX)112可以设置在数据驱动器110和数据线102之间。解复用器112将数据驱动器110的一个通道顺次连接至多条数据线102，并且以时分方式将从数据驱动器110的一个通道输出的数据电压分配给各条数据线102，由此减少数据驱动器110的通道的数量。可以省略解复用器阵列112。在这种情况下，数据驱动器110的输出缓冲器AMP直接连接至数据线102。
显示面板驱动电路可以进一步包括用于驱动触摸传感器的触摸传感器驱动器。从图1中省略了触摸传感器驱动器。在移动装置中，定时控制器130、电源140、数据驱动器110等可以被集成到一个驱动集成电路(IC)当中。
数据驱动器110通过使用数模转换器(DAC)将每一帧时间段从定时控制器130接收的输入图像的像素数据转换成伽马补偿电压而生成数据电压。通过分压器电路针对相应的灰度级(gray scale)来划分伽马参考电压VGMA。从伽马参考电压VGMA划分的伽马补偿电压被提供给数据驱动器110的DAC。通过数据驱动器110的通道中的每者当中的输出缓冲器AMP输出数据电压。
在数据驱动器110中，包含在一个通道当中的输出缓冲器AMP可以通过解复用器阵列112连接至相邻数据线102。解复用器阵列112可以直接形成在显示面板100的基板上，或者可以与数据驱动器110一起集成在一个驱动IC当中。
数据驱动器110可以包括感测单元111。感测单元111可以包括第一感测单元111a和第二感测单元111b。第一感测单元111a可以测量在有效区域当中设置的像素中流过的电流，并且将测得的值提供给定时控制器130。第二感测单元111b可以测量在虚设区域当中设置的像素中流动的电流，并且将测得值提供给定时控制器130。
栅极驱动器120可以与像素阵列AA的TFT阵列一起被实施成直接形成于显示面板100的边框(BZ)区域上的面板中栅极(gate in panel，GIP)电路。栅极驱动器120在定时控制器130的控制下顺次向栅极线103输出栅极信号。栅极驱动器120可以通过使用移位寄存器使栅极信号移位而向栅极线103顺次提供栅极信号。
栅极信号可以包括扫描信号和EM信号，其中，扫描信号与数据电压同步，用于选择其中将写入数据的行中的像素，并且EM信号定义采用数据电压充电的像素的发光时间。
栅极驱动器120可以包括扫描驱动器121、EM驱动器122和初始化驱动器123。
扫描驱动器121响应于来自定时控制器130的启动脉冲和移位时钟输出扫描信号，并且根据移位时钟定时来使扫描信号移位。EM驱动器122响应于来自定时控制器130的启动脉冲和移位时钟输出EM信号，并且根据移位时钟来顺次使EM信号移位。初始化驱动器123响应于来自定时控制器130的启动脉冲和移位时钟输出初始化信号，并且根据移位时钟定时来使初始化信号移位。因此，扫描信号、EM信号和初始化信号被顺次提供给像素行L1到Ln的栅极线103。在无边框型号(model)中，构成栅极驱动器120的晶体管中的至少一些晶体管以及时钟布线可以以散布方式设置在像素阵列AA中。
定时控制器130从主机系统接收输入图像的数字视频数据和与之同步的定时信号。定时信号包括垂直同步信号、水平同步信号、主时钟和数据启用信号等。由于可以通过对数据启用信号计数而获知垂直时间段和水平时间段，因而可以省略垂直同步信号和水平同步信号。数据启用信号具有一个水平时间段(1H)的周期。
主机系统可以是电视(TV)系统、机顶盒、导航系统、个人计算机(PC)、家庭影院系统、车辆系统和移动装置系统中的任何一者，但是实施例不限于此。
定时控制器130将输入帧频率乘以i，并且采用输入帧频率×i(其中，i是大于0的正整数)的帧频率Hz来控制显示面板驱动电路的操作定时。输入帧频率在NTSC(国家电视标准委员会)方案中是60Hz，并且在PAL(逐行倒相)方案中是50Hz。
基于接收自主机系统的垂直同步信号、水平同步信号和数据启用信号，定时控制器130生成用于控制数据驱动器110的操作定时的数据定时控制信号、用于控制解复用器阵列112的操作定时的MUX信号、以及用于控制栅极驱动器120的操作定时的栅极定时控制信号。
从定时控制器130输出的栅极定时控制信号的电压电平可以通过电平移位器转换成栅极导通电压VGH和VEH以及栅极关断电压VGL和VEL，并且继而被提供给栅极驱动器120。也就是说，电平移位器将栅极定时控制信号的低电平电压转换成栅极关断电压VGL和VEL并且将栅极定时控制信号的高电平电压转换成栅极导通电压VGH和VEH。栅极定时信号包括启动脉冲和移位时钟。
定时控制器130可以基于感测单元111测得的值来输出虚设信号，或者可以对输出虚设信号的栅极驱动器120的控制信号进行输出。
图4是示出了根据本公开的实施例的像素电路及其驱动定时的图示；并且图5A到图5C是示出了像素电路的逐步操作的图示。
参考图4，根据本公开的实施例的像素电路包括发光元件EL、向发光元件EL提供电流的驱动元件DT、对连接至驱动元件DT的电流路径进行切换的多个开关元件M01、M02、M03、M04和M05、以及存储驱动元件DT的栅极-源极电压的电容器Cst。驱动元件DT以及开关元件M01、M02、M03、M04和M05可以被实施成P沟道氧化物薄膜晶体管(TFT)，但是未必局限于此，并且驱动元件DT以及开关元件M01、M02、M03、M04和M05可以被实施成N沟道氧化物TFT。
发光元件EL通过经由驱动元件DT的沟道而施加的电流发射光，该电流是根据驱动元件DT的栅极-源极电压(Vgs)施加的，并且栅极-源极电压(Vgs)根据数据电压VDATA而变化。
驱动元件DT通过根据栅极-源极电压(Vgs)向发光元件EL提供电流而驱动发光元件EL。驱动元件DT包括连接至第一节点n1的栅电极、连接至第一电力线41的第一电极(或漏电极)、以及连接至第二节点n2的第二电极(或源电极)。
第一开关元件M01根据发光控制(EM)信号EM N的栅极导通电压而被导通，从而将驱动元件DT的第二电极连接至发光元件EL的阳极。第一开关元件M01包括连接至被施加了EM信号的栅极线的栅电极、连接至第二节点n2的第一电极、以及连接至第三节点n3的第二电极。第一开关元件M01阻止通往发光元件的电流路径，使得发光元件根据EM信号的栅极关断电压不发射光。
第二开关元件M02根据第一扫描信号SCAN1的栅极导通电压而被导通，从而将第一节点(即驱动元件DT的栅电极)与第二节点进行连接，使得驱动元件DT作为二极管工作。第二开关元件M02包括连接至被施加了第一扫描信号的栅极线的栅电极、连接至第一节点的第一电极、以及连接至第二节点的第二电极。
第三开关元件M03根据第二扫描信号SCAN2的栅极导通电压而被导通，从而将数据电压线40连接至第四节点n4，并且施加数据电压VDATA。第三开关元件M03包括连接至被施加了第二扫描信号的栅极线的栅电极、连接至被施加了数据电压的数据电压线40的第一电极、以及连接至第四节点n4的第二电极。
第四开关元件M04根据第一扫描信号SCAN1的栅极导通电压而被导通，从而将参考电压线43连接至第三节点n3，并且施加参考电压Vref。第四开关元件M04包括连接至被施加了第一扫描信号的栅极线的栅电极、连接至第五节点n5的第一电极、以及连接至第三节点n3的第二电极。
第五开关元件M05根据EM信号EM N的栅极导通电压而被导通，从而将第四节点n4或者参考电压线43连接至第五节点n5，并且施加参考电压Vref。第五开关元件M05包括连接至被施加了EM信号的栅极线的栅电极、连接至第五节点n5的第一电极、以及连接至第四节点n4的第二电极。
电容器Cst连接在第一节点n1和第四节点n4之间。由驱动元件DT的阈值电压(Vth)补偿的数据电压被充注到电容器Cst当中。由于数据电压由驱动元件DT的阈值电压补偿，因而像素之间的驱动元件的特征偏差受到了补偿。
实施例的像素电路可以在被划分成第一时间段T1、第二时间段T2和第三时间段T3的时间段中工作。
如图5A中所示，像素电路在第一时间段T1中受到初始化。在第一时间段T1中，第一开关元件M01、第二开关元件M02、第四开关元件M04和第五开关元件M05被导通，并且第三开关元件M03被关断。
在这种情况下，在参考电压线43与第一电力线41之间可能发生短路。由于在第一时间段T1中发生短路，因而参考电压和像素驱动电压可能失真，这可能损害图像质量。
如图5B中所示，在第二时间段T2中，像素电路对驱动元件的阈值电压采样并且通过该阈值电压补偿像素数据的数据电压。在第二时间段T2中，第二开关元件M02、第三开关元件M03和第四开关元件M04被导通，并且第一开关元件M01和第五开关元件M05被关断。
如图5C中所示，像素电路在第三时间段T3中发射光。在第三时间段T3中，第一开关元件M01和第五开关元件M05被导通，并且第二开关元件M02、第三开关元件M03和第四开关元件M04被关断。
如上所述，由于根据实施例的像素电路使用像素驱动电压来感测阈值电压(Vth)，因而在发射光时，消除了与Vgs相关的像素驱动电压VDD，并且因而不存在由IR降落造成的影响。在下文的方程1中定义了这种情况下的Vgs。
[方程1]
Vgs＝Vref-VDATA+Vth
另一方面，由于在第一时间段T1中在被施加了参考电压的参考电压线43与被施加了像素驱动电压的第一电力线41之间发生了短路，因而参考电压Vref和像素驱动电压可能失真，这可能损害图像质量。
图6是用于示出在一个帧时间段中的参考电压的波动原理的图示。
参考图6，一个帧包括垂直有效时间段V_Active和垂直空白时间段V_Blank。在垂直有效时间段V_Active中，在至少一个像素行的参考电压线与第一电力线之间总是发生短路，但是在垂直空白时间段V_Blank中，由于没有执行初始化操作的像素行，因而在参考电压线与第一电力线之间不发生短路。
相应地，参考电压因垂直有效时间段V_Active中的短路而升高，但是由于在垂直空白时间段V_Blank中不发生短路，因而参考电压降低至初始电压。例如，在每一垂直空白时间段V_Blank期间，参考电压线经历电压降落，如图6中所示。
参考电压的失真影响整个面板，并因而在一般情况下不会引起大的问题，但是它可能在EM信号的占空比驱动期间使面板的特定区域的亮度失真。
图7A到图7F是用于示出根据参考电压波动的亮度失真的图示。
参考图7A和图7F，当显示面板中的像素被划分成四个块并且采用50％的占空比来驱动EM信号(例如，EM信号在周期的一半内开启或为高，并且在另一半内关闭或为低)时，示出了EM信号的占空比驱动与参考电压的失真之间的关系，但是实施例不限于此，并且可以使用其他占空比。
如图7A中所示，可以通过将EM信号顺次提供给各EM线来实现占空比驱动。像素根据EM信号反复导通和关断，以执行占空比驱动。
如图7B和图7C中所示，根据EM信号，在作为垂直有效时间段V_Active的第一四分之一帧时间段中，第一块和第三块中的像素被导通，并且第二块和第四块中的像素被关断。在这种情况下，由于在作为第一时间段的初始化时间段中在参考电压线与第一电力线之间发生了短路(例如，Vref和ELVDD变得相互电连接，参见图7C的第一时间段中的短水平线、等等)，因而第一块和第三块中的像素的参考电压升高，并且相应地亮度下降。例如，在参考电压线上的参考电压略微升高时，像素的亮度则略微下降。
如图7B和图7D中所示，根据EM信号，在第二四分之一帧时间段中，第二块和第四块中的像素被导通，并且第一块和第三块中的像素被关断。在这种情况下，由于在作为第一时间段的初始化时间段中在参考电压线与第一电力线之间发生了短路，因而第二块和第四块中的像素的参考电压升高，并且相应地亮度下降。
如图7B和图7E中所示，根据EM信号，在第三四分之一帧时间段中，第一块和第三块中的像素被导通，并且第二块和第四块中的像素被关断。在这种情况下，由于在作为第一时间段的初始化时间段中在参考电压线与第一电力线之间发生了短路，因而第一块和第三块中的像素的参考电压升高，并且相应地亮度下降。
如图7B和图7F中所示，由于在作为垂直空白时间段V_Blank的第四四分之一帧时间段中没有作为第一时间段的初始化时间段，因而不发生在初始化时间段中在参考电压线与第一电力线之间的短路，并由此参考电压保持在初始电压(例如，VREF不升高)，并且相应地亮度升高。
在基于此来合成一帧的亮度时，发生横向带状图像缺陷，其中，在垂直空白时间段中发射光的区域看起来比其他区域亮，这将降低用户的观看体验。
例如，第一块的亮度和第三块的亮度之和为126+0+126+0＝252，并由此其平均值变为252/4＝63，并且第二块的亮度和第四块的亮度之和为0+126+0+130＝256，并由此其平均值变为256/4＝64。相应地，第二块和第四块的平均值大于第一块和第三块的平均值，并由此第二块和第四块看起来更亮。
相应地，在实施例中，为了对这一缺陷进行改善，或者防止这样的缺陷发生，添加虚设像素行，使得即使在垂直空白区域中也引起参考电压线与第一电力线之间的短路。例如，即使虚设像素行不显示图像，它也可以受到与有效像素行类似的控制，从而执行初始化过程，该初始化过程可以使其余有效像素行同样经历与其他有效像素行相同类型的亮度下降，从而在整个屏幕上保持均匀图像。
图8是示出了根据本公开的第一实施例的显示面板的示意性结构的图示，图9是示出了图8所示的虚设像素电路及其驱动定时的图示，并且图10A到图10D是用于示出图8所示的显示面板的操作原理的图示。
参考图8，根据本公开的第一实施例的显示面板可以包括多个第一像素电路101-1(例如，用于显示图像的正常像素电路)、多个第二像素电路101-2(例如，不用于显示图像的虚设像素电路)、以及包括由多个信号传输单元ST(1)、……和ST(N)构成的移位寄存器的栅极驱动器120，其中，信号传输单元ST(1)被配置为接收启动脉冲VST。
所述多个第一像素电路101-1可以设置在其中显示输入图像的有效像素区域中。第一像素电路101-1可以被实施成图3中所示的像素电路。
所述多个第二像素电路101-2可以设置在与有效像素区域相邻的虚设像素区域中。虚设像素区域可以形成于有效像素区域的上端部分或下端部分处。第二像素电路101-2可以被实施成不同于第一像素电路101-1的像素电路，但不限于此，并且第二像素电路101-2也可以被实施成与第一像素电路101-1相同的像素电路，并且此外，第二像素电路101-2可以被实施成能够引起参考电压线与第一电力线之间的短路的电路。
所述多个第二像素电路101-2可以连接至一条虚设栅极线，以形成一个虚设像素行。在这种情况下，形成一个虚设像素行的多个第二像素电路101-2可以被实施成具有水平分辨率的像素电路。
在这种情况下，当所述多个第二像素电路101-2形成于有效像素区域的上端部分处时，它们在有效像素区域的第一像素行之前受到扫描，并且当所述多个第二像素电路101-2形成于有效像素区域的下端部分处时，它们在有效像素区域的最后像素行之后受到扫描。
信号传输单元ST(1)、……、以及ST(N)可以向连接至栅极线的多个第一像素电路101-1施加栅极信号。信号传输单元ST(1)、……、以及ST(N)可以设置在像素阵列的左侧部分或右侧部分处。
参考图9，根据实施例的第二像素电路101-2可以被实施成不同于第一像素电路101-1的像素电路，从而通过缩小虚设像素区域而降低边框区域的尺寸(例如，可以从虚设类型的像素电路中省略存在于有效类型的像素电路中的电路中的一些电路，从而节省空间并且节约资源)。
第二像素电路101-2可以包括驱动元件DT和开关元件M01。第二像素电路101-2不发射光，因为它是虚设像素电路，并因而不需要发光元件，并且它可以被实施成能够在垂直空白时间段中通过虚设信号SCAN DMY使被施加了参考电压的参考电压线与被施加了像素驱动电压的第一电力线发生短路的结构。例如，根据实施例，第二像素电路101-2(例如，虚设像素电路)可以仅被实施成响应于虚设信号SCAN DMY而将参考电压线连接至第一电力线的开关，但实施例不限于此。例如，根据实施例，可以将至少两个串联连接的晶体管用于虚设像素电路，其中，一个晶体管所具有的栅极被配置为接收虚设信号SCAN DMY，并且另一个晶体管所具有的栅极连接至该另一个晶体管的源电极或漏电极，但是实施例不限于此。
驱动元件DT可以控制当在参考电压线和第一电力线之间发生短路时流动的电流。驱动元件DT可以起着用于控制该电流的电阻器的作用，但是由于难以预测用于控制该电流的电阻值，因而驱动元件DT难以被电阻器元件所替代。然而，在能够预测电阻值时，可以采用电阻器或电阻元件替代驱动元件DT。
开关元件M01可以根据在垂直空白时间段V_Blank中施加的虚设信号SCAN DMY的栅极导通电压被导通，从而使参考电压线与第一电力线短路。
参考图10A，在垂直有效时间段V_Active的第一四分之一帧时间段内，在第一像素行中，参考电压线与第一电力线之间发生了短路(例如，在图中将短路表示为第一像素行中的将Vref连接至ELVDD的短水平线)。
参考图10B，在垂直有效时间段V_Active的第二四分之一帧时间段内，在第二像素行中，参考电压线与第一电力线之间发生了短路(例如，在图中将短路表示为第二像素行中的将Vref连接至ELVDD的短水平线)。
参考图10C，在垂直有效时间段V_Active的第三四分之一帧时间段内，在第三像素行中，参考电压线与第一电力线之间发生了短路(例如，在图中将短路表示为第三像素行中的将Vref连接至ELVDD的短水平线)。
参考图10D，在垂直空白时间段V_Blank的第四四分之一帧时间段内，在虚设像素行(而非第四像素行)中，参考电压线与第一电力线之间发生了短路(例如，在图中将短路表示为最后一个像素行(其是虚设像素101-2的行)中的将Vref连接至ELVDD的短水平线)。
如上所述，在实施例中，由于在垂直有效时间段和垂直空白时间段两者中都等同地发生了参考电压的失真，因而不发生电压波动，面板的亮度没有下降，并且能够在整个显示区域上呈现具有均匀亮度的图像。
图11是示出了根据本公开的第二实施例的显示面板的示意性结构的图示，图12是示出了图11中所示的虚设像素电路及其驱动定时的图示，图13是详细示出了图11中所示的信号传输单元的电路图，并且图14是示出了图13中所示的信号传输单元的输入/输出信号和控制节点电压的波形图。
参考图11，根据本公开的第二实施例的显示面板可以包括多个第一像素电路101-1、多个第二像素电路101-2、以及包括由多个信号传输单元ST(1)、……和ST(N)以及一个虚设信号传输单元DST构成的移位寄存器的栅极驱动器120，其中，信号传输单元ST(1)被配置为接收第一启动脉冲VST1，并且虚设信号传输单元DST被配置为接收第二启动脉冲VST2。
所述多个第一像素电路101-1可以设置在其中显示输入图像的有效像素区域中。第一像素电路101-1可以被实施成图3中所示的像素电路。
所述多个第二像素电路101-2(例如，虚设像素电路)可以设置在与有效像素区域相邻的虚设像素区域中。虚设像素区域可以形成于有效像素区域的上端部分或下端部分处。第二像素电路101-2可以被实施成不同于第一像素电路101-1的类型的像素电路，但不限于此，并且第二像素电路101-2也可以被实施成与第一像素电路101-1的类型相同的像素电路，并且此外，第二像素电路101-2可以被实施成能够引起参考电压线与第一电力线之间的短路的电路(例如，被配置为将参考电压线与第一电力线相互电连接的电路)。
所述多个第二像素电路101-2可以连接至一条虚设栅极线，以形成一个虚设像素行。在这种情况下，形成一个虚设像素行的多个第二像素电路101-2可以被实施成具有水平分辨率的像素电路。
信号传输单元ST(1)、……和ST(N)可以向连接至栅极线的多个第一像素电路101-1施加栅极信号。信号传输单元ST(1)、……和ST(N)可以设置在像素阵列的左侧部分或右侧部分处。
虚设信号传输单元DST独立于信号传输单元ST受到驱动，并且能够向连接至虚设栅极线的多个第二像素电路101-2施加虚设信号SCAN DMY。
参考图12，根据实施例的第二像素电路101-2(例如，不用于图像显示的虚设像素电路)被实施成与第一像素电路101-1的类型相同的像素电路(例如，用于显示图像的正常像素电路)，并且虚设区域中的信号传输单元可以是按照与有效区域中的信号传输单元相同的方式实施的。第二像素电路101-2被实施成与第一像素电路101-1的类型相同的像素电路，从而保持与第一像素电路101-1的情况中一样在短路期间生成相同量的电流，这能够更准确地提供均匀亮度。
第二像素电路101-2包括发光元件EL、向发光元件EL提供电流的驱动元件DT、对连接至驱动元件DT的电流路径进行切换的多个开关元件M01、M02、M03、M04和M05、以及存储驱动元件DT的栅极-源极电压的电容器Cst。驱动元件DT以及开关元件M01、M02、M03、M04和M05可以被实施成P沟道氧化物薄膜晶体管(TFT)，但是未必局限于此，并且它们可以被实施成N沟道氧化物TFT。
发光元件EL通过经由驱动元件DT的沟道施加的电流而发射光，该电流是根据驱动元件DT的栅极-源极电压(Vgs)施加的，并且栅极-源极电压(Vgs)根据数据电压VDATA而变化。
驱动元件DT通过根据栅极-源极电压(Vgs)向发光元件EL提供电流而驱动发光元件EL。驱动元件DT包括连接至第一节点n1的栅电极、连接至第一电力线41的第一电极(或漏电极)、以及连接至第二节点n2的第二电极(或源电极)。
第一开关元件M01根据虚设信号SCAN DMY的栅极导通电压而被导通，从而将驱动元件DT的第二电极连接至发光元件EL的阳极。第一开关元件M01包括连接至被施加了虚设信号SCAN DMY的栅极线的栅电极、连接至第二节点n2的第一电极、以及连接至第三节点n3的第二电极。第一开关元件M01阻止通往发光元件的电流路径，使得发光元件根据虚设信号的栅极关断电压不发射光。
第二开关元件M02根据虚设信号SCAN DMY的栅极导通电压而被导通，从而将第一节点(即驱动元件DT的栅电极)与第二节点进行连接，使得驱动元件DT作为二极管工作。第二开关元件M02包括连接至被施加了虚设信号SCAN DMY的栅极线的栅电极、连接至第一节点的第一电极、以及连接至第二节点的第二电极。
第三开关元件M03根据第二扫描信号SCAN2的栅极导通电压而被导通，从而将数据电压线40连接至第四节点n4，并且施加数据电压VDATA。第三开关元件M03包括连接至被施加了第二扫描信号的栅极线的栅电极、连接至被施加了数据电压的数据电压线40的第一电极、以及连接至第四节点n4的第二电极。
第四开关元件M04根据虚设信号SCAN DMY的栅极导通电压而被导通，从而将参考电压线43连接至第三节点n3，并且施加参考电压Vref。第四开关元件M04包括连接至被施加了虚设信号SCAN DMY的栅极线的栅电极、连接至第五节点n5的第一电极、以及连接至第三节点n3的第二电极。
第五开关元件M05根据虚设信号SCAN DMY的栅极导通电压而被导通，从而将第四节点n4或者参考电压线43连接至第五节点n5，并且施加参考电压Vref。第五开关元件M05包括连接至被施加了虚设信号SCAN DMY的栅极线的栅电极、连接至第五节点n5的第一电极、以及连接至第四节点n4的第二电极。
电容器Cst连接在第一节点n1和第四节点n4之间。
在实施例中，第一开关元件M01、第二开关元件M02、第四开关元件M04和第五开关元件M05可以根据虚设信号SCAN DMY的栅极高电压在垂直有效时间段中保持关断状态，并且可以根据虚设信号SCAN DMY的栅极低电压在垂直空白时间段中被导通，从而使参考电压线与第一电力线短路(例如，从而使参考电压线与第一电力线相互电连接)。
参考图13和图14，根据本公开的实施例的虚设信号传输单元可以输出虚设信号，并且可以被实施为与输出栅极信号的信号传输单元的类型相同的电路。
虚设信号传输单元可以包括第一电路单元71和第二电路单元72。
第一电路单元71可以对第一控制节点(下文称为“Q节点”)和第二控制节点(下文称为“QB节点”)充电或放电。第一电路单元71可以包括1A晶体管T1A、1B晶体管T1B、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第八晶体管T8。例如，第一电路单元71可以称为被配置为对Q节点和QB节点充电和放电的充电/放电电路。
1A晶体管T1A由第二时钟信号CLK2导通，并且与1B晶体管T1B一起向第一节点n1施加第二启动脉冲VST2的低电压。1A晶体管T1A包括被施加了第二时钟信号的栅电极、被施加了第二启动脉冲VST2的第一电极、以及连接至1B晶体管T1B的第一电极的第二电极。
1B晶体管T1B由第二时钟信号CLK2导通，并且与1A晶体管T1A一起向第一节点施加第二启动脉冲VST2的低电压。1B晶体管T1B包括被施加了第二时钟信号的栅电极、连接至1A晶体管T1A的第二电极的第一电极、以及连接至第一节点的第二电极。
第二晶体管T2由第一时钟信号CLK1导通并且与第三晶体管T3一起向第一节点施加栅极高电压VGH。第二晶体管T2包括被施加了第一时钟信号的栅电极、连接至第一节点的第一电极、以及连接至第三晶体管T3的第一电极的第二电极。
第三晶体管T3由QB节点的低电压导通，并且与第二晶体管T2一起向第一节点施加栅极高电压VGH。第三晶体管T3包括连接至QB节点的栅电极、连接至第二晶体管T2的第二电极的第一电极、以及被施加了栅极高电压VGH的第二电极。
第四晶体管T4由第二时钟信号CLK2导通，并且向QB节点施加栅极低电压VGL。第四晶体管T4包括被施加了第二时钟信号的栅电极、被施加了栅极低电压的第一电极、以及连接至QB节点的第二电极。
第五晶体管T5由第一节点的低电压导通，并且向QB节点施加第二时钟信号。第五晶体管T5包括连接至第一节点的栅电极、被施加了第二时钟信号的第一电极、以及连接至QB节点的第二电极。
第八晶体管T8由栅极低电压导通并且将第一节点连接至Q节点。第八晶体管T8包括被施加了栅极低电压的栅电极、连接至第一节点的第一电极、以及连接至Q节点的第二电极。第八晶体管T8被设置为将第一节点与Q节点分隔开，从而防止在Q节点由第一电容器CQ自举时防止第一节点的电压的急剧变化。
第二电路单元72可以基于Q节点和QB节点的电势向输出节点输出虚设信号。第二电路单元72可以包括上拉晶体管T6和下拉晶体管T7。第二电路单元72可以被称为输出缓冲器电路。
上拉晶体管T6和下拉晶体管T7根据Q节点Q和QB节点QB的电压对输出节点充电和放电，从而输出虚设信号SRO(SCAN DMY)。上拉晶体管T6包括连接至Q节点Q的栅电极、被施加了第一时钟信号CLK1的第一电极、以及连接至输出节点的第二电极。下拉晶体管T7连接至上拉晶体管T6，输出节点位于下拉晶体管T7和上拉晶体管T6之间。下拉晶体管T7包括连接至QB节点QB的栅电极、连接至输出节点的第一电极、以及被施加了栅极高电压VGH的第二电极。
第一电容器CQ的第一电极连接至Q节点Q，并且第一电容器CQ的第二电极连接至输出节点。第二电容器CQB的第一电极连接至QB节点QB，并且第二电容器CQB的第二电极连接至栅极高电压VGH所输入至的节点。
如图13中所示，虚设信号传输单元可以在垂直空白时间段中输出虚设信号。虚设信号传输单元可以在垂直空白时间段中输出虚设信号的栅极低电压。
图15是示出了根据本公开的第三实施例的显示面板的示意性结构的图示，并且图16是示出了施加至图15中所示的显示面板中的像素的信号的波形图。
参考图15，根据本公开的第三实施例的显示面板可以包括多个第一像素电路101-1、多个第二像素电路101-2、以及包括由多个信号传输单元ST(1)、……和ST(N)构成的移位寄存器的栅极驱动器120，其中，信号传输单元ST(1)被配置为接收启动脉冲VST。
所述多个第一像素电路101-1可以设置在其中显示输入图像的有效像素区域中。第一像素电路101-1可以被实施成图3中所示的像素电路。
所述多个第二像素电路101-2可以设置在与有效像素区域相邻的虚设像素区域中。虚设像素区域可以形成于有效像素区域的上端部分或下端部分处。第二像素电路101-2可以被实施成不同于第一像素电路101-1的像素电路或者可以被实施成与第一像素电路101-1的类型相同的像素电路，并且此外，第二像素电路101-2可以被实施成任何能够引起参考电压线与第一电力线之间的短路的电路。例如，根据另一实施例，第二像素电路可以被实施成将参考电压线与第一电力线相互连接的仅一个开关元件，但实施例不限于此。
所述多个第二像素电路101-2可以连接至多条虚设栅极线，以形成多个虚设像素行。在这种情况下，每者均形成虚设像素行的多个第二像素电路101-2可以被实施成具有水平分辨率的像素电路。
所述多个第二像素电路101-2可以包括位于虚设区域1中的像素电路101-2和位于虚设区域2中的像素电路101-2。虚设区域1中的像素电路101-2和虚设区域2中的像素电路101-2可以平行设置，以形成第一虚设像素行和第二虚设像素行。
这里，描述了将第二像素电路101-2形成为两个虚设像素行的示例，但是本公开未必局限于此，并且第二像素电路101-2可以被形成为三个或更多个虚设像素行。
按照这种方式形成两个或更多个虚设像素行，以通过交替地驱动两个或更多个虚设像素行而分散虚设像素行中的驱动元件的劣化，从而防止因劣化导致的显示质量缺陷，因为在垂直空白时间段过长时可能因驱动元件的劣化而发生对显示质量的限制。换言之，可以按照交替方式使用两个或更多个虚设像素行，从而缓解任何一个虚设像素行上所经受的应力，从而延长装置的寿命。
如图16中所示，第一虚设信号的栅极低电压可以在第一半垂直空白时间段中被施加至虚设区域1中的形成第一虚设像素行的像素电路101-2，并且第二虚设信号的栅极低电压可以在第二半垂直空白时间段中被施加至虚设区域2中的形成第二虚设像素行的像素电路101-2。
这两个垂直空白时间段(即，所述第一半垂直空白时间段和所述第二半垂直空白时间段)可以具有相同的长度，但是未必局限于此，并且可以按需具有不同长度。
信号传输单元ST(1)、……和ST(N)可以向连接至栅极线的多个第一像素电路101-1施加栅极信号。信号传输单元ST(1)、……和ST(N)可以设置在像素阵列的左侧部分或右侧部分处。
图17是示出了根据本公开的第四实施例的显示面板的示意性结构的图示，并且图18是示出了施加至图17中所示的显示面板中的像素的信号的波形图。
参考图17，根据本公开的第四实施例的显示面板可以包括多个第一像素电路101-1、多个第二像素电路101-2、以及包括由多个信号传输单元ST(1)、……和ST(N)以及多个虚设信号传输单元DST(1)和DST(2)构成的移位寄存器的栅极驱动器120，其中，信号传输单元ST(1)被配置为接收第一启动脉冲VST1，并且虚设信号传输单元DST(1)被配置为接收第二启动脉冲VST2。
所述多个第一像素电路101-1可以设置在其中显示输入图像的有效像素区域中。第一像素电路101-1可以被实施成图3中所示的像素电路。
所述多个第二像素电路101-2可以设置在与有效像素区域相邻的虚设像素区域中。虚设像素区域可以形成于有效像素区域的上端部分或下端部分处。第二像素电路101-2可以被实施成像素电路，其中，该像素电路是不同于第一像素电路101-1的类型的电路，但不限于此，并且第二像素电路101-2也可以被实施成与第一像素电路101-1的类型相同的像素电路，并且此外，第二像素电路101-2可以被实施成能够引起参考电压线与第一电力线之间的短路的电路。
所述多个第二像素电路101-2可以连接至一条虚设栅极线，以形成一个虚设像素行。在这种情况下，形成一个虚设像素行的多个第二像素电路101-2可以被实施成具有水平分辨率的像素电路。
所述多个信号传输单元ST(1)、……和ST(N)可以向连接至栅极线的多个第一像素电路101-1施加栅极信号。信号传输单元ST可以设置在像素阵列的左侧部分或右侧部分处。
所述多个虚设信号传输单元DST(1)和DST(2)独立于信号传输单元ST受到驱动，并且可以分别向连接至虚设栅极线的多个第二像素电路101-2施加第一虚设信号SCAN DMY1和第二虚设信号SCAN DMY2。
如图18中所示，第一虚设信号SCAN DMY1的栅极低电压可以在第一半垂直空白时间段中被施加至虚设区域1中的形成第一虚设像素行的像素电路101-2，并且第二虚设信号SCAN DMY2的栅极低电压可以在第二半垂直空白时间段中被施加至虚设区域2中的形成第二虚设像素行的像素电路101-2。
这两个垂直空白时间段(即，所述第一半垂直空白时间段和所述第二半垂直空白时间段)可以具有相同的长度，但是未必局限于此，并且可以按需具有不同长度。
信号传输单元ST可以向连接至栅极线的多个第一像素电路101-1施加栅极信号。信号传输单元ST可以设置在像素阵列的左侧部分或右侧部分处。
第一虚设信号传输单元DST(1)和第二虚设信号传输单元DST(2)独立于信号传输单元ST受到驱动，并且可以分别向连接至虚设栅极线的多个第二像素电路101-2施加第一虚设信号SCAN DMY1和第二虚设信号SCAN DMY2。
图19A到图19C是示出了根据实施例的虚设信号的各种形式的图示。
参考图19A，在实施例中，虚设信号的脉冲宽度可以根据在第二像素电路的参考电压线与第一电力线之间发生短路时流动的电流的量而改变。
例如，在流经第一像素电路的电流为1A并且流经第二像素电路的电流为1A时，虚设信号的脉冲宽度可以被设置为等于垂直空白时间段。
参考图19B，在流经第一像素电路的电流为1A并且流经第二像素电路的电流为2A时，由于流经第二像素电路的电流的幅值是流经第一像素电路的电流的幅值的二倍，因而虚设信号的占空比可以被设置为50％。在这种情况下，虚设信号的脉冲形式可以是任何形式，只要满足虚设信号的占空比即可。换言之，虚设信号的占空比可以动态变化，以便匹配在垂直有效时间段期间由第一像素电路中的参考电压线与第一电力线之间的短路汲取的电流量。
参考图19C，在两个虚设像素行中，施加至每一虚设像素行的虚设信号的脉冲宽度之和可以被设置为等于垂直空白时间段。
例如，第一虚设信号和第二虚设信号的占空比可以被设置为50％，并且第一虚设信号的脉冲宽度和第二虚设信号的脉冲宽度可以被设置为相同。此外，第一虚设信号的脉冲宽度还可以被设置为大于或小于第二虚设信号的脉冲宽度。
尽管已经参考附图更详细地描述了本公开的实施例，但本公开不限于此，并且可以体现于很多不同形式中，而不脱离本公开的技术构思。因此，提供本公开中披露的实施例仅仅出于例示性目的，而并非意在限制本公开的技术构思。本公开的技术构思的范围不限于此。因此，应当理解，上述实施例在所有方面中都是例示性的，并且不限制本公开。应当基于所附权利要求理解本公开的保护范围，并且其等同范围中的所有技术构思应当被理解为落在本公开的范围之内。

Claims (23)

1.一种显示面板，包括：
多个第一像素电路，被配置为接收用于显示图像的像素驱动电压和参考电压；以及
多个第二像素电路，包括提供所述像素驱动电压的电力线和提供所述参考电压的参考电压线，所述多个第二像素电路被配置为在垂直空白时间段内的至少部分时间量期间使所述电力线与所述参考电压线发生短路。
2.根据权利要求1所述的显示面板，其中，所述多个第二像素电路是不用于显示所述图像的虚设电路，并且
其中，所述多个第二像素电路被配置为保持所述多个第一像素电路的均匀亮度。
3.根据权利要求1所述的显示面板，其中，所述多个第一像素电路中的每者包括：
第(1-1)驱动元件，包括连接至提供所述像素驱动电压的所述电力线的第一电极、连接至第一节点的栅电极、以及连接至第二节点的第二电极；
第(1-1)开关元件，包括连接至所述第二节点的第一电极、被配置为接收发光控制(EM)信号的栅电极、以及连接至第三节点的第二电极；
第(1-2)开关元件，包括连接至所述第一节点的第一电极、被配置为接收第一扫描信号的栅电极、以及连接至所述第二节点的第二电极；
第(1-3)开关元件，包括被配置为接收数据电压的第一电极、被配置为接收第二扫描信号的栅电极、以及连接至第四节点的第二电极；
第(1-4)开关元件，包括被配置为接收所述参考电压的第一电极、被配置为接收所述第一扫描信号的栅电极、以及连接至所述第三节点的第二电极；
第(1-5)开关元件，包括连接至所述第四节点的第一电极、被配置为接收所述发光控制信号的栅电极、以及被配置为接收所述参考电压的第二电极；
第(1-1)发光元件，连接于所述第三节点和被配置为接收低电势电压的低电力电压线之间；以及
第(1-1)电容器，连接于所述第一节点和所述第二节点之间。
4.根据权利要求3所述的显示面板，其中，所述多个第二像素电路中的每者包括：
第(2-1)驱动元件，包括连接至提供所述像素驱动电压的所述电力线的第一电极、以及相互连接的栅电极和第二电极；以及
第(2-1)开关元件，包括连接至所述第(2-1)驱动元件的第一电极、被配置为接收虚设信号的栅电极、以及连接至所述参考电压线的第二电极。
5.根据权利要求4所述的显示面板，其中：
所述多个第二像素电路包括设置在第一虚设区域中的第(2-1)像素电路和设置在第二虚设区域中的第(2-2)像素电路；并且
所述第(2-1)像素电路和所述第(2-2)像素电路在所述垂直空白时间段期间被按照预定占空比交替驱动。
6.根据权利要求5所述的显示面板，其中，基于在垂直有效时间段期间流经所述多个第一像素电路中的至少一者当中的所述电力线和所述参考电压线之间的短路的电流的量来调整所述占空比。
7.根据权利要求4所述的显示面板，进一步包括被配置为向所述多个第一像素电路提供栅极信号的多个信号传输单元，
其中，所述栅极信号包括所述发光控制信号、所述第一扫描信号和所述第二扫描信号。
8.根据权利要求7所述的显示面板，进一步包括被配置为向所述多个第二像素电路提供所述虚设信号的虚设信号传输单元。
9.根据权利要求3所述的显示面板，其中，所述多个第二像素电路中的每者包括：
第(2-1)驱动元件，包括连接至所述电力线的第一电极、连接至第一节点的栅电极、以及连接至第二节点的第二电极；
第(2-1)开关元件，包括连接至所述第二节点的第一电极、被配置为接收虚设信号的栅电极、以及连接至第三节点的第二电极；
第(2-2)开关元件，包括连接至所述第一节点的第一电极、被配置为接收所述虚设信号的栅电极、以及连接至所述第二节点的第二电极；
第(2-3)开关元件，包括被配置为接收数据电压的第一电极、被配置为接收所述第二扫描信号的栅电极、以及连接至第四节点的第二电极；
第(2-4)开关元件，包括被配置为接收所述参考电压的第一电极、被配置为接收所述虚设信号的栅电极、以及连接至所述第三节点的第二电极；
第(2-5)开关元件，包括连接至所述第四节点的第一电极、被配置为接收所述虚设信号的栅电极、以及被配置为接收所述参考电压的第二电极；
第(2-1)发光元件，连接于所述第三节点和所述低电力电压线之间；以及
第(2-1)电容器，连接于所述第一节点和所述第二节点之间。
10.根据权利要求9所述的显示面板，其中，所述多个第二像素电路包括：
设置在第一虚设区域中的第(2-1)像素电路和设置在第二虚设区域中的第(2-2)像素电路，
其中，所述第(2-1)像素电路和所述第(2-2)像素电路在所述垂直空白时间段期间被按照预定占空比交替驱动。
11.根据权利要求10所述的显示面板，其中，基于在垂直有效时间段期间流经所述多个第一像素电路中的至少一者当中的所述电力线和所述参考电压线之间的短路的电流的量来调整所述占空比。
12.根据权利要求9所述的显示面板，进一步包括被配置为向所述多个第一像素电路施加栅极信号的多个信号传输单元，
其中，所述栅极信号包括所述发光控制信号、所述第一扫描信号和所述第二扫描信号。
13.根据权利要求12所述的显示面板，进一步包括被配置为向所述多个第二像素电路提供所述虚设信号的虚设信号传输单元。
14.一种显示装置，包括：
显示面板，包括：
多条数据线，
与所述数据线交叉的多条栅极线，
电力线，被配置为接收不同电压，
多个第一像素电路，被配置为接收来自所述电力线的像素驱动电压和参考电压，以及
多个第二像素电路，包括提供所述像素驱动电压的电力线和提供所述参考电压的参考电压线，其中，所述多个第二像素电路中的至少一者被配置为在垂直空白时间段内的至少部分时间量期间使所述电力线与所述参考电压线发生短路；
数据驱动器，被配置为向所述多条数据线提供数据电压；以及
栅极驱动器，被配置为向所述多条栅极线提供栅极信号。
15.根据权利要求14所述的显示装置，其中，所述多个第一像素电路中的每者包括：
第(1-1)驱动元件，包括连接至所述电力线的第一电极、连接至第一节点的栅电极、以及连接至第二节点的第二电极；
第(1-1)开关元件，包括连接至所述第二节点的第一电极、被配置为接收发光控制(EM)信号的栅电极、以及连接至第三节点的第二电极；
第(1-2)开关元件，包括连接至所述第一节点的第一电极、被配置为接收第一扫描信号的栅电极、以及连接至所述第二节点的第二电极；
第(1-3)开关元件，包括被配置为接收数据电压的第一电极、被配置为接收第二扫描信号的栅电极、以及连接至第四节点的第二电极；
第(1-4)开关元件，包括被配置为接收所述参考电压的第一电极、被配置为接收所述第一扫描信号的栅电极、以及连接至所述第三节点的第二电极；
第(1-5)开关元件，包括连接至所述第四节点的第一电极、被配置为接收所述发光控制信号的栅电极、以及被配置为接收所述参考电压的第二电极；
第(1-1)发光元件，连接于所述第三节点和被配置为接收低电势电压的低电力电压线之间；以及
第(1-1)电容器，连接于所述第一节点和所述第二节点之间。
16.根据权利要求15所述的显示装置，其中，所述多个第二像素电路中的每者包括：
第(2-1)驱动元件，包括连接至所述电力线的第一电极、以及相互连接的栅电极和第二电极；以及
第(2-1)开关元件，包括连接至第(2-1)驱动元件的第一电极、被配置为接收虚设信号的栅电极、以及连接至所述参考电压线的第二电极。
17.根据权利要求15所述的显示装置，进一步包括被配置为向所述多个第一像素电路施加栅极信号的多个信号传输单元，
其中，所述栅极信号包括所述发光控制信号、所述第一扫描信号和所述第二扫描信号。
18.根据权利要求17所述的显示装置，进一步包括被配置为向所述多个第二像素电路施加虚设信号的虚设信号传输单元。
19.根据权利要求15所述的显示装置，其中，所述多个第二像素电路中的每者包括：
第(2-1)驱动元件，包括连接至所述电力线的第一电极、连接至第一节点的栅电极、以及连接至第二节点的第二电极；
第(2-1)开关元件，包括连接至所述第二节点的第一电极、被配置为接收虚设信号的栅电极、以及连接至第三节点的第二电极；
第(2-2)开关元件，包括连接至所述第一节点的第一电极、被配置为接收所述虚设信号的栅电极、以及连接至所述第二节点的第二电极；
第(2-3)开关元件，包括被配置为接收数据电压的第一电极、被配置为接收所述第二扫描信号的栅电极、以及连接至第四节点的第二电极；
第(2-4)开关元件，包括被配置为接收所述参考电压的第一电极、被配置为接收所述虚设信号的栅电极、以及连接至所述第三节点的第二电极；
第(2-5)开关元件，包括连接至所述第四节点的第一电极、被配置为接收所述虚设信号的栅电极、以及被配置为接收所述参考电压的第二电极；
第(2-1)发光元件，连接于所述第三节点和所述低电力电压线之间；以及
第(2-1)电容器，连接于所述第一节点和所述第二节点之间。
20.根据权利要求19所述的显示装置，进一步包括被配置为向所述多个第一像素电路施加栅极信号的多个信号传输单元，
其中，所述栅极信号包括所述发光控制信号、所述第一扫描信号和所述第二扫描信号。
21.根据权利要求20所述的显示装置，进一步包括被配置为向所述多个第二像素电路施加所述虚设信号的虚设信号传输单元。
22.一种显示面板，包括：
连接至电力线和参考电压线的第一类型的像素电路，所述第一类型的像素电路被配置为显示图像；以及
连接至所述电力线和所述参考电压线的第二类型的像素电路，所述第二类型的像素电路被配置成不显示图像的虚设像素电路，
其中，所述第二类型的像素电路包括至少一个开关，所述至少一个开关被配置为在垂直空白时间段期间将所述参考电压线与所述电力线连接从而引起短路。
23.根据权利要求22所述的显示面板，进一步包括：
多个像素行，所述像素行包括多个像素，所述多个像素中的每者包括所述第一类型的像素电路；以及
至少一行虚设电路，所述虚设电路中的每者包括所述第二类型的像素电路，
其中，所述至少一行虚设电路被设置为与所述多个像素行当中的第一像素行相邻或者与所述多个像素行当中的最后一个像素行相邻。
CN202311338851.2A 2022-11-24 2023-10-16 显示面板和包括显示面板的显示装置 Pending CN118072646A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220158835A KR20240076914A (ko) 2022-11-24 2022-11-24 표시 패널 및 이를 포함하는 표시 장치
KR10-2022-0158835 2022-11-24

Publications (1)

Publication Number Publication Date
CN118072646A true CN118072646A (zh) 2024-05-24

Family

ID=91101306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311338851.2A Pending CN118072646A (zh) 2022-11-24 2023-10-16 显示面板和包括显示面板的显示装置

Country Status (3)

Country Link
US (1) US20240177651A1 (zh)
KR (1) KR20240076914A (zh)
CN (1) CN118072646A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6932542B2 (ja) * 2017-05-09 2021-09-08 キヤノン株式会社 撮像装置、撮像システム及び移動体
US10818208B2 (en) * 2018-09-14 2020-10-27 Novatek Microelectronics Corp. Source driver

Also Published As

Publication number Publication date
US20240177651A1 (en) 2024-05-30
KR20240076914A (ko) 2024-05-31

Similar Documents

Publication Publication Date Title
US11830441B2 (en) Gate driver and display device using the same
US11798489B2 (en) Gate driver and display device using the same
CN115966169B (zh) 栅极驱动器以及包括栅极驱动器的显示装置
US20230178033A1 (en) Data driving circuit and display device including the same
US11887548B2 (en) Gate driver and display device including the same
EP4116962A1 (en) Pixel circuit and display device including the same
US20230008552A1 (en) Pixel circuit and display panel including same
CN118072646A (zh) 显示面板和包括显示面板的显示装置
US11663971B2 (en) Pixel circuit and display device including the same
JP7383086B2 (ja) ゲート駆動部およびこれを含む表示パネル
US11862057B2 (en) Gate driver and display device using the same
KR102665082B1 (ko) 픽셀 회로와 이를 이용한 표시장치
US20240177674A1 (en) Sensing Circuit and Display Device Including the Same
KR20230009262A (ko) 픽셀 회로 및 이를 포함하는 표시 패널
KR20230009296A (ko) 픽셀 회로 및 이를 포함하는 표시 패널
KR20240100957A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20240100615A (ko) 표시 장치
CN118072679A (zh) 像素电路及包括其的显示装置
CN118430449A (zh) 像素电路和包括像素电路的显示装置
KR20240102166A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
JP2024084124A (ja) ゲート駆動部およびこれを利用した表示装置
CN118411939A (zh) 像素电路和包括该像素电路的显示装置
CN115862549A (zh) 栅极驱动电路以及包括栅极驱动电路的显示面板
CN118280292A (zh) 像素电路、显示面板和包括其的显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination