CN118057731A - 阻抗追踪电路及振荡电路 - Google Patents
阻抗追踪电路及振荡电路 Download PDFInfo
- Publication number
- CN118057731A CN118057731A CN202310328831.0A CN202310328831A CN118057731A CN 118057731 A CN118057731 A CN 118057731A CN 202310328831 A CN202310328831 A CN 202310328831A CN 118057731 A CN118057731 A CN 118057731A
- Authority
- CN
- China
- Prior art keywords
- circuit
- current
- control signal
- transistor
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 35
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 238000007493 shaping process Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0233—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
一种阻抗追踪电路及振荡电路,所述阻抗追踪电路耦接一比较电路。比较电路根据第一控制信号产生第一电流,并根据第二控制信号产生第二电流。比较电路具有可变电阻以及电容。可变电阻根据第一电流,产生第一参考电压。电容根据第二电流产生输出电压。阻抗追踪电路包括第一转换电路以及复制电路。第一转换电路根据第三控制信号产生第二控制信号。复制电路包括电流电路、第二转换电路以及比较器。电流电路根据第一控制信号产生第三电流。第三电流等于第一电流。第二转换电路根据第三电流提供第二参考电压。比较器比较第一及第二参考电压,用以产生第三控制信号。
Description
技术领域
本发明是关于一种追踪电路,特别是关于一种阻抗追踪电路及振荡电路。
背景技术
一般而言,比较电路提供一输出电压给负载,负载再根据该输出电压而动作。该输出电压通常维持于一固定值。然而,不同的负载可能需要不同的输出电压。因此,同一比较电路可能无法搭配不同的负载。
发明内容
本发明的一实施例提供一种阻抗追踪电路,耦接一比较电路。比较电路包括一第一电流电路、一第二电流电路、一可变电阻以及一电容。第一电流电路根据一第一控制信号,产生一第一电流。第二电流电路根据一第二控制信号,产生一第二电流。可变电阻根据第一电流,产生一第一参考电压。电容根据第二电流而充电,用以产生一输出电压。本发明的阻抗追踪电路包括一第一转换电路以及一复制电路。第一转换电路根据一第三控制信号,产生第二控制信号。复制电路复制第一电流,并产生第三控制信号。复制电路包括一第三电流电路、一第二转换电路以及一比较器。第三电流电路根据第一控制信号,产生一第三电流。第三电流等于第一电流。第二转换电路根据第三电流,提供一第二参考电压。比较器比较第一参考电压及第二参考电压,用以产生第三控制信号。
本发明另提供一种振荡电路,用以产生一时脉信号,并包括一调整电路、一整形电路、一比较电路以及一阻抗追踪电路。调整电路根据一第一参考电压,产生一调整信号,用以调整一输出电压。整形电路根据调整信号,产生时脉信号。比较电路提供第一参考电压及输出电压,并包括一第一电流电路、一第二电流电路、一可变电阻以及电容。第一电流电路根据一第一控制信号,产生一第一电流。第二电流电路根据一第二控制信号,产生一第二电流。可变电阻根据第一电流,产生第一参考电压。电容根据第二电流而充电,用以产生输出电压。阻抗追踪电路追踪可变电阻的阻抗,用以产生第二控制信号,并包括一复制电路以及一转换电路。复制电路复制第一电流,并产生一第三控制信号。转换电路根据第三控制信号,产生第二控制信号。
附图说明
图1为本发明的振荡电路的示意图。
图2为本发明的比较电路的示意图。
图3为本发明的阻抗追踪电路的示意图。
图4为本发明的转换电路的示意图。
符号说明
100:振荡电路
110:比较电路
120、313、320:转换电路
Vc:输出电压
Vref、dn3:参考电压
CLK:时脉信号
210、220、311:电流电路
R0:可变电阻
C0:电容
130:阻抗追踪电路
PM0~PM4、NM0~NM4、NM3a、NM10:晶体管
PN1、PN2:电压节点
RN1、RN2:参考节点
b1、b1a、gn3:控制信号
Ipm1、Ipm0、Ipm3:电流
OND:输出节点
312、Xcmp:比较器
310:复制电路
410:调整电路
420:整形电路
rst:调整信号
I50、I51:反相器
SI:反相信号
具体实施方式
为让本发明的目的、特征和优点能更明显易懂,下文特举出实施例,并配合所附图式,做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中,实施例中的各元件的配置为说明之用,并非用以限制本发明。另外,实施例中图式标号的部分重复,是为了简化说明,并非意指不同实施例之间的关联性。
图1为本发明的振荡电路的示意图。如图所示,振荡电路100包括一比较电路110、一转换电路120以及一阻抗追踪电路130。比较电路110比较控制信号b1及b1a,用以产生一输出电压Vc。在一些实施例中,比较电路110还产生一参考电压Vref。
转换电路120转换输出电压Vc,用以产生一时脉信号CLK。在一些实施例中,转换电路120还接收参考电压Vref。在此例中,转换电路120比较输出电压Vc与参考电压Vref。当输出电压Vc大于参考电压Vref时,转换电路120减少输出电压Vc。当输出电压Vc小于参考电压Vref时,转换电路120增加输出电压Vc。
阻抗追踪电路130追踪一可变电阻(未显示)的阻抗,用以产生控制信号b1a。本发明并不限定可变电阻的位置。在一可能实施例中,可变电阻位于比较电路110中,或是独立于比较电路110之外。在此例中,可变电阻的电压作为参考电压Vref。阻抗追踪电路130根据参考电压Vref,得知可变电阻的阻抗,并根据可变电阻的阻抗,调整控制信号b1a。
图2为本发明的比较电路的示意图。如图所示,比较电路110包括电流电路210、220、一可变电阻R0以及一电容C0。电流电路210根据控制信号b1,产生一电流Ipm0。在本实施例中,电流电路210包括晶体管PM0及NM0。在一可能实施例中,晶体管PM0为P型晶体管,晶体管NM0为N型晶体管。晶体管PM0串联晶体管NM0于电压节点PN1与参考节点RN1之间。晶体管PM0的栅极接收控制信号b1,其源极耦接电压节点PN1,其漏极耦接晶体管NM0的漏极。晶体管NM0的栅极与漏极耦接晶体管PM0的漏极,其源极耦接参考节点RN1。在一可能实施例中,晶体管PM0作为一电流源。
电流电路220根据控制信号b1a,产生一电流Ipm1。电流Ipm1与Ipm0之间具有一比例关系。在一可能实施例中,电流Ipm1如下式:
Ipm1=m*Ipm0………………………………(1)
其中m为一常数。
在本实施例中,电流电路220包括晶体管PM1及NM1。晶体管PM1串联晶体管NM1于电压节点PN1与输出节点OND之间。在一可能实施例中,晶体管PM1为P型晶体管,晶体管NM1为N型晶体管。晶体管PM1的栅极接收控制信号b1a,其源极耦接电压节点PN1,其漏极耦接晶体管NM1的漏极。晶体管NM1的栅极耦接晶体管NM0的栅极,其源极耦接输出节点OND。
在一可能实施例中,晶体管PM1的尺寸与晶体管PM0的尺寸之间的比例关系相似于电流Ipm1与Ipm0之间的比例关系。晶体管的尺寸指的是晶体管的通道(channel)的长宽比(W/L ratio)。在一些实施例中,电流电路210及220构成一电流镜(current mirror)。
可变电阻R0耦接于参考节点RN1与电压节点PN2之间。在本实施例中,可变电阻R0根据电流Ipm0,产生一参考电压Vref。参考电压Vref如下式所示:
Vref=Ipm0*R………………………………(2)
其中,R为可变电阻R0的阻抗。
电容C0耦接于输出节点OND与电压节点PN2之间。在本实施例中,电容C0根据电流Ipm1而充电,用以提供输出电压Vc。输出电压Vc(即电容C0所储存的电荷)如下式所示:
Vc=Ipm1*T=C*Vref………………………(3)
其中T为电容C0的充电时间,C为电容C0的容值。
将式(2)代入式(3)后,可得:
Ipm1*T=C*(Ipm0*R)……………………(4)
将式(1)代入式(4)后,可得:
T=R*C/m……………………………………(5)
由式(5)可知,电容C0的充电时间与可变电阻R0的阻值有关。另外,输出电压Vc与电容C0的充电时间有关。
在一些实施例中,比较电路110提供参考电压Vref及输出电压Vc给转换电路120。转换电路120根据参考电压Vref及输出电压Vc,产生时脉信号CLK。在本实施例中,时脉信号CLK的周期与输出电压Vc有关,并且输出电压Vc与电流Ipm1有关。如果电流Ipm1不符合式(1),则时脉信号CLK的周期很容易受到工艺(process)、电压(voltage)及温度(temperature)的影响。因此,阻抗追踪电路130追踪可变电阻R0的阻抗,用以产生控制信号b1a,使得电流Ipm1符合式(1)。
如图2所示,阻抗追踪电路130耦接于电压节点PN1与PN2之间。在本实施例中,阻抗追踪电路130追踪可变电阻R0的阻抗,用以产生控制信号b1a。本发明并不限定阻抗追踪电路130如何追踪可变电阻R0的阻抗。在一可能实施例中,阻抗追踪电路130利用参考电压Vref,得知可变电阻R0的阻抗。
在其它实施例中,当电压节点PN1接收一第一操作电压并且电压节点PN2接收一第二操作电压时,比较电路110开始动作。在此例中,第一操作电压大于第二操作电压。在一可能实施例中,第二操作电压为一接地电压。
在一些实施例中,可变电阻R0与电容C0独立于比较电路110之外。在此例中,可变电阻R0接收比较电路110所产生的电流Ipm0。可变电阻R0的电压作为参考电压Vref。电容C0接收比较电路110所产生的电流Ipm1,并根据电流Ipm1而充电。电容C0的电压作为输出电压Vc。在此例中,阻抗追踪电路130检测比较电路110外的可变电阻R0的电压,用以产生控制信号b1a。
图3为本发明的阻抗追踪电路的示意图。阻抗追踪电路130包括一复制电路310以及一转换电路320。复制电路310复制电流Ipm0,用以产生一电流Ipm3。在此例中,电流Ipm3约等于电流Ipm0。复制电路310根据电流Ipm3,产生一控制信号gn3。转换电路320根据控制信号gn3,产生控制信号b1a。
在本实施例中,复制电路310包括一电流电路311、一比较器312以及一转换电路313。电流电路311根据控制信号b1,产生电流Ipm3。本发明并不限定电流电路311的架构。在一可能实施例中,电流电路311包括晶体管PM3及NM3a。晶体管PM3的尺寸约等于晶体管PM0的尺寸。另外,晶体管NM3a的通道尺寸约等于晶体管NM0的尺寸。在一些实施例中,晶体管PM3为P型晶体管,晶体管NM3a为N型晶体管。
晶体管PM3串联晶体管NM3a于电压节点PN1与参考节点RN2之间。晶体管PM3的栅极接收控制信号b1,其源极耦接电压节点PN1,其漏极耦接晶体管NM3a的漏极。晶体管NM3a的栅极与漏极耦接晶体管PM3的漏极,其源极耦接参考节点RN2。
转换电路313耦接于参考节点RN2与电压节点PN2之间,并接收控制信号gn3。在本实施例中,转换电路313根据电流Ipm3,提供一参考电压dn3。本发明并不限定转换电路313的架构。任何可将电流转换成电压的电路,均可作为转换电路313。在一可能实施例中,转换电路313包括一晶体管NM3。在此例中,晶体管NM3为N型晶体管。晶体管NM3的栅极接收控制信号gn3,其漏极耦接参考节点RN2,其源极耦接电压节点PN2。
比较器312比较参考电压Vref与dn3,用以产生控制信号gn3。在本实施例中,比较器312的非反相输入端in+接收参考电压dn3,比较器312的反相输入端in-接收参考电压Vref,比较器312的输出端out提供控制信号gn3。
转换电路320根据控制信号gn3,产生控制信号b1a。在本实施例中,转换电路320包括晶体管PM4及NM4。晶体管PM4串联晶体管NM4于电压节点PN1与PN2之间。在一些实施例中,晶体管PM4为P型晶体管,晶体管NM4为N型晶体管。晶体管NM4的栅极接收控制信号gn3,其源极耦接电压节点PN2,其漏极耦接晶体管PM4的漏极。晶体管PM4的栅极与漏极耦接晶体管NM4的漏极,其源极耦接电压节点PN1。在一些实施例中,晶体管PM4的尺寸相同于晶体管PM3及PM0的尺寸。另外,晶体管NM4的尺寸相同于晶体管NM3a的尺寸。
图4为本发明的转换电路的示意图。如图所示,转换电路120包括一调整电路410以及一整形电路420。在本实施例中,转换电路120耦接参考节点RN1及输出节点OND,用以接收参考电压Vref及输出电压Vc。
调整电路410根据参考电压Vref,产生一调整信号rst,用以调整输出电压Vc。在本实施例中,调整电路410包括一比较器Xcmp以及一放电晶体管NM10。比较器Xcmp比较参考电压Vref与输出电压Vc,用以产生调整信号rst。放电晶体管NM10根据调整信号rst,减少输出电压Vc。举例而言,当调整信号rst为一第一位准(如高位准)时,放电晶体管NM10导通,用以释放电容C0的电荷。因此,输出电压Vc逐渐减少。当调整信号rst为一第二位准(如低位准)时,放电晶体管NM10不导通。此时,电容C0可能根据电流Ipm1而充电,使得输出电压Vc逐渐增加。在一些实施例中,放电晶体管NM10为N型晶体管。
整形电路420根据调整信号rst,产生时脉信号CLK。在一可能实施例中,调整信号rst为一三角波信号,时脉信号CLK为一方波信号。在本实施例中,整形电路420包括反相器I50及I51。反相器I50反相调整信号rst,用以产生一反相信号SI。反相器I51反相反相信号SI,用以产生时脉信号CLK。
必须了解的是,当一个元件或层被提及与另一元件或层“耦接”时,可直接耦接或连接至其它元件或层,或具有其它元件或层介于其中。反之,若一元件或层“连接”至其它元件或层时,将不具有其它元件或层介于其中。
除非另作定义,在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域中具有通常知识者的一般理解。此外,除非明白表示,词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致,而不应解释为理想状态或过分正式的语态。虽然“第一”、“第二”等术语可用于描述各种元件,但这些元件不应受这些术语的限制。这些术语只是用以区分一个元件和另一个元件。
虽然本发明已以较佳实施例公开如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰。举例来说,本发明实施例所述的系统、装置或是方法可以硬件、软件或硬件以及软件的组合的实体实施例加以实现。因此本发明的保护范围当视权利要求所界定的为准。
Claims (10)
1.一种阻抗追踪电路,其特征在于,耦接一比较电路,所述比较电路包括一第一电流电路、一第二电流电路、一可变电阻以及一电容,所述第一电流电路根据一第一控制信号,产生一第一电流,所述第二电流电路根据一第二控制信号,产生一第二电流,所述可变电阻根据所述第一电流,产生一第一参考电压,所述电容根据所述第二电流而充电,用以产生一输出电压,所述阻抗追踪电路包括:
一第一转换电路,根据一第三控制信号,产生所述第二控制信号;以及
一复制电路,复制所述第一电流,并产生所述第三控制信号,所述复制电路包括:
一第三电流电路,根据所述第一控制信号,产生一第三电流,所述第三电流等于所述第一电流;
一第二转换电路,根据所述第三电流,提供一第二参考电压;以及
一比较器,比较所述第一参考电压及所述第二参考电压,用以产生所述第三控制信号。
2.如权利要求1所述的阻抗追踪电路,其特征在于,所述第三电流电路包括:
一第一P型晶体管,接收所述第一控制信号;以及
一第一N型晶体管,串联所述第一P型晶体管于一第一电压节点与一第一参考节点之间。
3.如权利要求2所述的阻抗追踪电路,其特征在于,所述第一N型晶体管的栅极与漏极耦接所述第一P型晶体管的漏极。
4.如权利要求2所述的阻抗追踪电路,其特征在于,所述第一电流电路包括一第二P型晶体管、一第二N型晶体管,所述第二P型晶体管与所述第二N型晶体管串联于所述第一电压节点与所述可变电阻之间,所述第一P型晶体管的尺寸相同于所述第二P型晶体管的尺寸,所述第一N型晶体管的尺寸相同于所述第二N型晶体管的尺寸。
5.如权利要求1所述的阻抗追踪电路,其特征在于,所述第一转换电路包括:
一第三N型晶体管,根据所述第三控制信号产生所述第二控制信号;以及
一第三P型晶体管,串联所述第三N型晶体管。
6.一种振荡电路,其特征在于,用以产生一时脉信号,并包括:
一调整电路,根据一第一参考电压,产生一调整信号,用以调整一输出电压;
一整形电路,根据所述调整信号,产生所述时脉信号;以及
一比较电路,提供所述第一参考电压及所述输出电压,并包括:
一第一电流电路,根据一第一控制信号,产生一第一电流;
一第二电流电路,根据一第二控制信号,产生一第二电流;
一可变电阻,根据所述第一电流,产生所述第一参考电压;
一电容,根据所述第二电流而充电,用以产生所述输出电压;以及
一阻抗追踪电路,追踪所述可变电阻的阻抗,用以产生所述第二控制信号,并包括:
一复制电路,复制所述第一电流,并产生一第三控制信号;以及
一第一转换电路,根据所述第三控制信号,产生所述第二控制信号。
7.如权利要求6所述的振荡电路,其特征在于,所述调整电路包括:
一比较器,比较所述第一参考电压与所述输出电压,用以产生所述调整信号;以及
一放电晶体管,根据所述调整信号,减少所述输出电压。
8.如权利要求7所述的振荡电路,其特征在于,所述整形电路包括:
一第一反相器,反相所述调整信号,用以产生一反相信号;以及
一第二反相器,反相所述反相信号,用以产生所述时脉信号。
9.如权利要求6所述的振荡电路,其特征在于,所述第一电流电路包括:
一第一晶体管,接收所述第一控制信号;以及
一第二晶体管,与所述第一晶体管串联于一第一电压节点与一第一参考节点之间;
其中所述可变电阻耦接于所述第一参考节点与一第二电压节点之间。
10.如权利要求9所述的振荡电路,其特征在于,所述第二电流电路包括:
一第三晶体管,接收所述第二控制信号;以及
一第四晶体管,与所述第三晶体管串联于所述第一电压节点与一输出节点之间;
其中所述电容耦接于所述输出节点与所述第二电压节点之间,所述第四晶体管的栅极耦接所述第二晶体管的栅极与漏极。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111144115 | 2022-11-18 | ||
TW111144115A TWI846152B (zh) | 2022-11-18 | 2022-11-18 | 阻抗追蹤電路及振盪電路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118057731A true CN118057731A (zh) | 2024-05-21 |
Family
ID=91069657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310328831.0A Pending CN118057731A (zh) | 2022-11-18 | 2023-03-30 | 阻抗追踪电路及振荡电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240171158A1 (zh) |
CN (1) | CN118057731A (zh) |
TW (1) | TWI846152B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5585741B1 (en) * | 1994-04-22 | 2000-05-02 | Unitrode Corp | Impedance emulator |
US6147520A (en) * | 1997-12-18 | 2000-11-14 | Lucent Technologies, Inc. | Integrated circuit having controlled impedance |
US6828831B1 (en) * | 2003-05-30 | 2004-12-07 | Agere Systems Inc. | Circuit for controlling field effect device transconductance |
US8552797B2 (en) * | 2011-08-04 | 2013-10-08 | St-Ericsson Sa | High accuracy RC calibradion circuit |
TWI473425B (zh) * | 2012-02-13 | 2015-02-11 | Novatek Microelectronics Corp | 無電流誤差之電阻電容校正電路 |
-
2022
- 2022-11-18 TW TW111144115A patent/TWI846152B/zh active
-
2023
- 2023-03-30 CN CN202310328831.0A patent/CN118057731A/zh active Pending
- 2023-04-27 US US18/308,360 patent/US20240171158A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20240171158A1 (en) | 2024-05-23 |
TWI846152B (zh) | 2024-06-21 |
TW202423047A (zh) | 2024-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6384652B1 (en) | Clock duty cycle correction circuit | |
KR102040692B1 (ko) | 공급 전압을 안정화시키기 위한 디바이스 및 방법 | |
CN101562394B (zh) | 一种用于单片集成开关型调整器的软启动电路 | |
US20060193157A1 (en) | Thermal compensation method for CMOS digital-integrated circuits using temperature-adaptive digital DC/DC converter | |
CN112042117A (zh) | 具有多个独立输出级的d类放大器 | |
US20060290547A1 (en) | Voltage regulation using digital voltage control | |
US8970270B2 (en) | Duty cycle adjusting circuit and adjusting method | |
CN108270402B (zh) | 电压检测及控制电路 | |
US20060119422A1 (en) | Semiconductor device including current control circuit of reference current source | |
US7545128B2 (en) | Regulator circuit | |
US8482317B2 (en) | Comparator and method with adjustable speed and power consumption | |
CN118057731A (zh) | 阻抗追踪电路及振荡电路 | |
CN117214514A (zh) | 过零检测电路 | |
CN111245383A (zh) | 用于误差信号放大及处理的电路和方法 | |
US7136003B1 (en) | Clockless pulse shaping circuit for controlling a power amplified output | |
US20190199337A1 (en) | Comparator | |
CN106301299B (zh) | 与温度和电源电压弱相关的延迟电路 | |
KR101939147B1 (ko) | 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기 | |
CN112910424A (zh) | 运算放大电路及开关电路 | |
KR20080001614A (ko) | 전류전압변환기 및 전류전압변환방법 | |
JP5499431B2 (ja) | 三角波発生回路 | |
CN218273198U (zh) | Cmos温度传感器电路 | |
JP5361922B2 (ja) | 電流源回路のための電流補正回路 | |
CN115296522A (zh) | 软启动电路 | |
CN108664073B (zh) | 一种探测电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination |