CN118053754A - 一种InP基DHBT材料结构的制备方法 - Google Patents

一种InP基DHBT材料结构的制备方法 Download PDF

Info

Publication number
CN118053754A
CN118053754A CN202410057563.8A CN202410057563A CN118053754A CN 118053754 A CN118053754 A CN 118053754A CN 202410057563 A CN202410057563 A CN 202410057563A CN 118053754 A CN118053754 A CN 118053754A
Authority
CN
China
Prior art keywords
doped
layer
inp
low
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410057563.8A
Other languages
English (en)
Inventor
张宇
王义虎
陈宏泰
房玉龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN202410057563.8A priority Critical patent/CN118053754A/zh
Publication of CN118053754A publication Critical patent/CN118053754A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

本申请提供一种InP基DHBT材料结构的制备方法，包括：采用金属有机化学气相沉积MOCVD工艺在衬底上依次生长高掺N型InGaAs集电区接触层、低掺N型InP集电区层、低掺N型InGaAsP能带渐变层、高掺P型InGaAs基区层、低掺N型InP退火覆盖层；采用常压原位退火工艺对低掺N型InP退火覆盖层进行退火处理；在设定生长条件下，在低掺N型InP退火覆盖层上依次生长低掺N型InP发射区层和高掺N型InGaAs发射区接触层；其中，设定生长条件对应的温度小于或等于退火处理过程对应的温度；设定生长条件对应的生长速度大于其余各层的生长速度。本申请在基区和发射区之间设置退火覆盖层，进行常压原位退火处理，并优化退火覆盖层后续层生长条件，有效提高了基区掺C的激活率。

Description

一种InP基DHBT材料结构的制备方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种InP基DHBT材料结构的制备方法。
背景技术
磷化铟(Indium Phosphide，InP)基双异质结双极晶体管(DoubleHeterojunction Bipolar Transistor，DHBT)器件可制备成为功率放大器、振荡器、混频器等，广泛应用于数据通信、雷达探测、制导武器、航天卫星、安检及生物医学等领域。外延材料为InP基DHBT的核心组成部分，是决定器件性能的关键因素。外延生长方法主要包括金属有机化学气相沉积(Metal Organic Chemical Vapor Deposition，MOCVD)和分子束外延(Molecular Beam Epitaxy，MBE)，其中MOCVD具备温度稳定性好、控制精度高、生长周期短、产量高等优点，因此非常适合InP基DHBT材料的生长。
InP基DHBT材料结构由发射区接触层、发射区层、基区层、集电区层、集电区接触层等外延层组成。基区是InP基DHBT材料的核心层，采用P型高掺杂InGaAs材料，掺杂元素主要为Zn、Be和C。然而，Zn和Be的扩散系数较大，影响器件性能，不宜作为InP基DHBT的掺杂元素。C的扩散系数较小，几乎不扩散，因此通常选择C作为基区掺杂元素。但基区掺C受到两种效应制约，降低激活率(基区浓度与完全激活浓度的比值)。
首先，H钝化效应如图1所示，MOCVD生长过程中产生大量H，基区C原子容易与H原子形成化学键，降低基区载流子浓度。通常可通过退火工艺破坏C-H键来激活C原子，不同的退火工艺会影响激活效果。其次，C移位效应如图2所示，基区后续热过程导致C原子从替代位迁移到间隙位或形成双C键。优化后续热过程可改善并减弱C移位效应。
在实现本申请实施例过程中，发现相关技术中至少存在如下技术问题：
H钝化效应和C移位效应共同降低基区C原子的激活率，严重影响InP基DHBT的器件性能。
发明内容
本申请实施例提供了一种InP基DHBT材料结构的制备方法，以解决H钝化效应和C移位效应共同降低基区C原子的激活率，严重影响InP基DHBT的器件性能的问题。该方法包括：
采用MOCVD工艺在衬底上依次生长非掺InP缓冲层、非掺InGaAs腐蚀阻挡层、高掺N型InGaAs集电区接触层、低掺N型InP集电区层、低掺N型InGaAsP能带渐变层、高掺P型InGaAs基区层、低掺N型InP退火覆盖层；
采用常压原位退火工艺对所述低掺N型InP退火覆盖层进行退火处理；
在设定生长条件下，在所述低掺N型InP退火覆盖层上依次生长低掺N型InP发射区层和高掺N型InGaAs发射区接触层；其中，所述设定生长条件对应的温度小于或等于所述退火处理过程对应的温度；所述设定生长条件对应的生长速度大于所述低掺N型InP发射区层和所述高掺N型InGaAs发射区接触层之外各层的生长速度。
在一种可能的实现方式中，所述采用常压原位退火工艺对所述低掺N型InP退火覆盖层进行退火处理包括：
在载气为氮气、退火温度为500℃～570℃、压力为900mbar～1000mbar的条件下，持续退火处理过程3min～10min。
在一种可能的实现方式中，所述设定生长条件对应的温度为470℃～520℃，生长速率为1.5nm/s～2.5nm/s。
在一种可能的实现方式中，在所述生长高掺N型InGaAs集电区接触层之前，还包括：
采用MOCVD工艺在衬底上生长非掺InP缓冲层和非掺InGaAs腐蚀阻挡层，以在所述非掺InGaAs腐蚀阻挡层之上生长所述生长高掺N型InGaAs集电区接触层。
在一种可能的实现方式中，在所述低掺N型InP退火覆盖层上依次生长低掺N型InP发射区层和高掺N型InGaAs发射区接触层之后，还包括：
在载气为氮气的条件下降低至设定温度，并将InP基DHBT材料结构从生长设备中取出；其中，所述设定温度根据室内温度确定。
在一种可能的实现方式中，所述衬底为3英寸(100)晶面偏角为0度的半绝缘型InP材料；所述衬底的厚度为600μm～650μm；
所述非掺InP缓冲层的厚度为0.1μm～0.3μm；
所述非掺InGaAs腐蚀阻挡层的厚度为20nm～80nm。
在一种可能的实现方式中，所述高掺N型InGaAs集电区接触层的厚度为0.2μm～0.4μm；掺杂元素为Si；掺杂浓度为5e18cm-3～5e19cm-3；
所述低掺N型InP集电区层的厚度为0.2μm～0.3μm；掺杂元素为Si；掺杂浓度为5e15cm-3～5e16cm-3。
在一种可能的实现方式中，所述低掺N型InGaAsP能带渐变层的厚度为20nm～60nm；掺杂元素为Si；掺杂浓度为2e16cm-3～2e17cm-3。
在一种可能的实现方式中，所述高掺P型InGaAs基区层的厚度为20nm～80nm；掺杂元素为C；掺杂浓度为1e19cm-3～1e20cm-3。
在一种可能的实现方式中，所述低掺N型InP退火覆盖层的厚度为5nm～10nm；掺杂元素为Si；掺杂浓度为1e17cm-3～1e18cm-3。
在一种可能的实现方式中，所述低掺N型InP发射区层的厚度为30nm～100nm；掺杂元素为Si；掺杂浓度为1e17cm-3～1e18cm-3；
所述高掺N型InGaAs发射区接触层的厚度为50nm～100nm；掺杂元素为Te；掺杂浓度为5e18cm-3～5e19cm-3。
本申请实施例提供一种InP基DHBT材料结构的制备方法，通过MOCVD外延生长技术，依次在衬底上生长高掺N型InGaAs集电区接触层、低掺N型InP集电区层、低掺N型InGaAsP能带渐变层、高掺P型InGaAs基区层、低掺N型InP退火覆盖层、低掺N型InP发射区层和高掺N型InGaAs发射区接触层。其中，在基区和发射区之间设置低掺N型InP退火覆盖层，并在基区层上生长退火覆盖层后，采用常压原位退火工艺对低掺N型InP退火覆盖层进行处理，以断裂C-H键并激活C原子。同时，优化低掺N型InP发射区层和高掺N型InGaAs发射区接触层的生长条件，在低温高速条件下生长低掺N型InP发射区层和高掺N型InGaAs发射区，能够降低基区C移位效应，从而进一步提高基区的掺杂浓度和激活率。综上，在基区和发射区之间设置低掺N型InP退火覆盖层，对低掺N型InP退火覆盖层进行常压原位退火处理，并优化发射区层的生长条件，有效提高了基区掺C的激活率，从而在基于InP基DHBT材料结构制作成DHBT器件后，提升InP基DHBT器件性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是基区C原子H钝化效应的示意图；
图2是基区C原子移位示意图；
图3是本申请另一实施例提供的一种InP基DHBT材料结构的制备方法的实现流程图；
图4是本申请一实施例制备的InP基DHBT材料结构的结构示意图；
图5是基区掺C浓度的ECV测试图；
图6是InP基DHBT直流增益测试图；
图7是InP基DHBT频率特性测试图。
具体实施方式
本申请中使用的用词仅用于描述实施例并且不用于限制权利要求。如在实施例以及权利要求的描述中使用的，除非上下文清楚地表明，否则单数形式的“一个”(a)、“一个”(an)和“所述”(the)旨在同样包括复数形式。类似地，如在本申请中所使用的术语“和/或”是指包含一个或一个以上相关联的列出的任何以及所有可能的组合。另外，当用于本申请中时，术语“包括”(comprise)及其变型“包括”(comprises)和/或包括(comprising)等指陈述的特征、整体、步骤、操作、元素，和/或组件的存在，但不排除一个或一个以上其它特征、整体、步骤、操作、元素、组件和/或这些的分组的存在或添加。在没有更多限制的情况下，由语句“包括一个…”限定的要素，并不排除在包括所述要素的过程、方法或者设备中还存在另外的相同要素。
本申请中，每个实施例重点说明的可以是与其他实施例的不同之处，各个实施例之间相同相似部分可以互相参见。对于实施例公开的方法、产品等而言，如果其与实施例公开的方法部分相对应，那么相关之处可以参见方法部分的描述。
在通过MOCVD外延生长技术制作InP基DHBT材料过程中，发现基区的C掺杂原子会受到H钝化和C移位这两种效应的影响，降低基区掺C的激活率，严重影响了InP基DHBT的器件性能。本发明为了提高基区掺C的激活率，在基区和发射区之间插入薄覆盖层，采用常压原位退火技术来破坏C-H键激活C原子，并且优化后续热过程采用低温高速生长技术来减弱C移位效应，经过改进后大幅度提高了基区掺C的激活率到98％，最终获得了良好的器件性能。
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图通过具体实施例来进行说明。
图3是本申请一实施例提供的一种InP基DHBT材料结构的制备方法的实现流程图，如图1所示，该方法包括如下步骤：
S301，采用MOCVD工艺在衬底上依次生长高掺N型InGaAs集电区接触层、低掺N型InP集电区层、低掺N型InGaAsP能带渐变层、高掺P型InGaAs基区层、低掺N型InP退火覆盖层。
S302，采用常压原位退火工艺对低掺N型InP退火覆盖层进行退火处理。
S303，在设定生长条件下，在低掺N型InP退火覆盖层上依次生长低掺N型InP发射区层和高掺N型InGaAs发射区接触层；其中，设定生长条件对应的温度小于或等于退火处理过程对应的温度；设定生长条件对应的生长速度大于低掺N型InP发射区层和高掺N型InGaAs发射区接触层之外各层的生长速度。
本发明通过MOCVD外延生长技术，依次在衬底上生长高掺N型InGaAs集电区接触层、低掺N型InP集电区层、低掺N型InGaAsP能带渐变层、高掺P型InGaAs基区层、低掺N型InP退火覆盖层、低掺N型InP发射区层和高掺N型InGaAs发射区接触层。其中，在基区和发射区之间设置低掺N型InP退火覆盖层，并在基区层上生长退火覆盖层后，采用常压原位退火工艺对低掺N型InP退火覆盖层进行处理，以断裂C-H键并激活C原子。同时，优化低掺N型InP发射区层和高掺N型InGaAs发射区接触层的生长条件，在低温高速条件下生长低掺N型InP发射区层和高掺N型InGaAs发射区，能够降低基区C移位效应，从而进一步提高基区的掺杂浓度和激活率。综上，在基区和发射区之间设置低掺N型InP退火覆盖层，对低掺N型InP退火覆盖层进行常压原位退火处理，并优化发射区层的生长条件，有效提高了基区掺C的激活率，从而在基于InP基DHBT材料结构制作成DHBT器件后，提升InP基DHBT器件性能。
在一种可能的实现方式中，采用常压原位退火工艺对低掺N型InP退火覆盖层进行退火处理包括：
在载气为氮气、退火温度为500℃～570℃、压力为900mbar～1000mbar的条件下，持续退火处理过程3min～10min。
在本实施例中，选用氮气作为载气，其优点在于氮气具有较好的热稳定性，可以保持制备环境的纯净。退火温度范围为500℃至570℃，这一温度区间可以有效促进InP薄膜的晶体结构转变，提高其性能。
在具体实施过程中，在达到退火温度后，将炉内压力控制在900mbar至1000mbar范围内。这一压力区间可以保证氮气在炉内具有良好的流动性和热传导性能，有利于薄膜的退火处理。此时，开始进行持续的退火处理，维持时间为3分钟至10分钟，以保证该时间段内在相对稳定的条件下进行退火处理，以有效提高磷化铟薄膜的性能。
在一种可能的实现方式中，设定生长条件对应的温度为470℃～520℃，生长速率为1.5nm/s～2.5nm/s。
为了提高基区的掺杂浓度和激活率，要解决后续高温生长引起的C移位问题。在本实施例中，采用低温高速生长工艺，在低掺N型InP退火覆盖层上依次生长低掺N型InP发射区层和高掺N型InGaAs发射区接触层，避免高温生长引起C移位，从而保证基区的掺杂浓度和激活率不受低掺N型InP发射区层和高掺N型InGaAs发射区接触层生长的影响。
在一种可能的实现方式中，在生长高掺N型InGaAs集电区接触层之前，还包括：
采用MOCVD工艺在衬底上生长非掺InP缓冲层和非掺InGaAs腐蚀阻挡层，以在非掺InGaAs腐蚀阻挡层之上生长高掺N型InGaAs集电区接触层。
在一种可能的实现方式中，非掺InP缓冲层的厚度为0.1μm～0.3μm；非掺InGaAs腐蚀阻挡层的厚度为20nm～80nm。
其中，非掺InP缓冲层作用为阻挡衬底缺陷延伸到上方，非掺InGaAs腐蚀阻挡层则为了后续制作器件时起到腐蚀阻挡的作用。
图4是根据本申请实施例提供的InP基DHBT材料结构的制备方法制备的InP基DHBT材料结构的结构示意图，其中，在衬底上依次生长非掺InP缓冲层、非掺InGaAs腐蚀阻挡层、高掺N型InGaAs集电区接触层、低掺N型InP集电区层、低掺N型InGaAsP能带渐变层、高掺P型InGaAs基区层、低掺N型InP退火覆盖层、低掺N型InP发射区层和高掺N型InGaAs发射区接触层。
在一种可能的实现方式中，在低掺N型InP退火覆盖层上依次生长低掺N型InP发射区层和高掺N型InGaAs发射区接触层之后，还包括：
在载气为氮气的条件下降低至设定温度，并将InP基DHBT材料结构从生长设备中取出；其中，设定温度根据室内温度确定。
在具体实施过程中，低掺N型InP发射区层和高掺N型InGaAs发射区接触层在设定生长条件下生长，则降温过程从设定生长条件对应的温度降低至接近室内温度。可选地，在设定生长条件对应的温度为470℃～520℃，则降温过程中温度从470℃～520℃降低到接近室内温度。
在本实施例中，降温过程中将载气由氢气转成氮气，并控制降温至室温，是为了让降温过程中减少设备内部的H含量，进一步提高基区掺C浓度和激活率。
在温度控制过程中难免存在误差。可选地，设定温度与室内温度之间的差值在设定温度差范围内。设定温度差为-5℃～5℃。
在一种可能的实现方式中，衬底为3英寸(100)晶面偏角为0度的半绝缘型InP材料；衬底的厚度为600μm～650μm。其中，衬底用于隔离器件，防止器件之间发生短路效应。
其中，衬底选用3英寸(100)晶面偏角为0度的半绝缘型InP材料，旨在利用这种材料具有出色的物理性质和化学稳定性特点，为器件提供稳定的基础。衬底的厚度范围为600μm至650μm，既能保证衬底的强度和稳定性，又能有效隔离器件之间可能发生的短路效应。
在其他可行的实施例中，可以根据需要调整衬底的厚度和工作温度等参数，以满足不同器件的要求。例如，对于需要高导电性能的器件，我们可以增加衬底的厚度，以提高其导电性能；对于需要在低温下工作的器件，我们可以选择具有较低晶面偏角的衬底材料。
在一种可能的实现方式中，高掺N型InGaAs集电区接触层的厚度为0.2μm～0.4μm；掺杂元素为Si；掺杂浓度为5e18cm-3～5e19cm-3；
低掺N型InP集电区层的厚度为0.2μm～0.3μm；掺杂元素为Si；掺杂浓度为5e15cm-3～5e16cm-3。
其中，高掺N型InGaAs集电区接触层和低掺N型InP集电区层在半导体器件中扮演着不同的角色。高掺N型InGaAs集电区接触层旨在与集电区电极接触，高掺杂有利于实现良好的欧姆接触，从而确保电流顺畅地流动。此外，高掺杂还可以减小串联电阻，进一步减小能量损失，提高器件的性能。低掺N型InP集电区层作用是快速收集电子。与高掺N型InGaAs接触层相比，低掺N型InP接触层的掺杂浓度较低，有利于降低电容，提高击穿电压，从而使InP基DHBT材料结构在高压环境下保持稳定工作。
在一种可能的实现方式中，低掺N型InGaAsP能带渐变层的厚度为20nm～60nm；掺杂元素为Si；掺杂浓度为2e16cm-3～2e17cm-3。
在一种可能的实现方式中，高掺P型InGaAs基区层的厚度为20nm～80nm；掺杂元素为C；掺杂浓度为1e19cm-3～1e20cm-3。
其中，低掺N型InGaAsP能带渐变层作用是降低基区和集电区之间的导带势垒，使电子快速到达集电区，从而提高DHBT器件的电流传输效率。高掺P型InGaAs基区层作用是在基区和发射区之间形成异质结，提高电流增益，高掺杂有利于减小基区电阻，提高DHBT器件的运行频率。
在一种可能的实现方式中，低掺N型InP退火覆盖层的厚度为5nm～10nm；掺杂元素为Si；掺杂浓度为1e17cm-3～1e18cm-3。其中，低掺N型InP退火覆盖层作用是阻挡后续生长的H再次钝化基区C原子。
其中，退火覆盖层的厚度控制在5nm～10nm之间，能够有效地阻挡后续生长的H原子，从而确保基区C原子的钝化效果。选择Si作为掺杂元素，可以提高InP材料的导电性能，进一步优化其电学性质。掺杂硅的浓度控制在1e17cm-3～1e18cm-3的范围内，保证硅原子可以有效地修饰InP晶格，提高材料的载流子浓度，从而提升其导电性能。
在一种可能的实现方式中，低掺N型InP发射区层的厚度为30nm～100nm；掺杂元素为Si；掺杂浓度为1e17cm-3～1e18cm-3；
高掺N型InGaAs发射区接触层的厚度为50nm～100nm；掺杂元素为Te；掺杂浓度为5e18cm-3～5e19cm-3。
其中，低掺N型InP发射区层的作用是发射电子，提高电子注入效率。低掺N型InP发射区层选择掺杂元素为Si，其掺杂浓度在1e17cm-3～1e18cm-3之间，以满足发射区层的需要，同时避免过多的掺杂导致器件性能的下降。高掺N型InGaAs发射区接触层作用是发射区电极接触，选择掺杂Te元素为实现良好的欧姆接触，控制掺杂浓度在5e18cm-3～5e19cm-3之间，有利于减小串联电阻，从而提高器件的导电性能。
在一具体实施例中，为了验证本申请实施例提供的InP基DHBT材料结构的制备方法的效果，进行了相关测试，测试结果如下：
在InP基DHBT材料结构制备完后用电化学微分电容电压(Electrochemicalcapacitance-voltage profiler，ECV)测试方法测试InP基DHBT材料结构基区掺C激活率，如图5所示计算出基区掺C的激活率(即基区掺C浓度与完全激活浓度的比值)为98％。
然后，经过后续工艺制作成DHBT器件后进行测试性能，如图6所示测得DHBT器件的直流增益为92，如图7所示测得截止频率为180GHz，最大振荡频率为410GHz，器件结果达到国内先进水平。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种InP基DHBT材料结构的制备方法，其特征在于，包括：
采用金属有机化学气相沉积MOCVD工艺在衬底上依次生长高掺N型InGaAs集电区接触层、低掺N型InP集电区层、低掺N型InGaAsP能带渐变层、高掺P型InGaAs基区层、低掺N型InP退火覆盖层；
采用常压原位退火工艺对所述低掺N型InP退火覆盖层进行退火处理；
在设定生长条件下，在所述低掺N型InP退火覆盖层上依次生长低掺N型InP发射区层和高掺N型InGaAs发射区接触层；其中，所述设定生长条件对应的温度小于或等于所述退火处理过程对应的温度；所述设定生长条件对应的生长速度大于所述低掺N型InP发射区层和所述高掺N型InGaAs发射区接触层之外各层的生长速度。
2.根据权利要求1所述的InP基DHBT材料结构的制备方法，其特征在于，所述采用常压原位退火工艺对所述低掺N型InP退火覆盖层进行退火处理包括：
在载气为氮气、退火温度为500℃～570℃、压力为900mbar～1000mbar的条件下，持续退火处理过程3min～10min。
3.根据权利要求1所述的InP基DHBT材料结构的制备方法，其特征在于，所述设定生长条件对应的温度为470℃～520℃，生长速率为1.5nm/s～2.5nm/s。
4.根据权利要求1所述的InP基DHBT材料结构的制备方法，其特征在于，在所述生长高掺N型InGaAs集电区接触层之前，还包括：
采用MOCVD工艺在衬底上生长非掺InP缓冲层和非掺InGaAs腐蚀阻挡层，以在所述非掺InGaAs腐蚀阻挡层之上生长所述生长高掺N型InGaAs集电区接触层。
5.根据权利要求1至4任一项所述的InP基DHBT材料结构的制备方法，其特征在于，在所述低掺N型InP退火覆盖层上依次生长低掺N型InP发射区层和高掺N型InGaAs发射区接触层之后，还包括：
在载气为氮气的条件下降低至设定温度，并将InP基DHBT材料结构从生长设备中取出；其中，所述设定温度根据室内温度确定。
6.根据权利要求1所述的InP基DHBT材料结构的制备方法，其特征在于，所述衬底为3英寸(100)晶面偏角为0度的半绝缘型InP材料；所述衬底的厚度为600μm～650μm。
7.根据权利要求1所述的InP基DHBT材料结构的制备方法，其特征在于，所述高掺N型InGaAs集电区接触层的厚度为0.2μm～0.4μm；掺杂元素为Si；掺杂浓度为5e18cm-3～5e19cm-3；
所述低掺N型InP集电区层的厚度为0.2μm～0.3μm；掺杂元素为Si；掺杂浓度为5e15cm-3～5e16cm-3。
8.根据权利要求1所述的InP基DHBT材料结构的制备方法，其特征在于，所述低掺N型InGaAsP能带渐变层的厚度为20nm～60nm；掺杂元素为Si；掺杂浓度为2e16cm-3～2e17cm-3；
所述高掺P型InGaAs基区层的厚度为20nm～80nm；掺杂元素为C；掺杂浓度为1e19cm-3～1e20cm-3。
9.根据权利要求1所述的InP基DHBT材料结构的制备方法，其特征在于，所述低掺N型InP退火覆盖层的厚度为5nm～10nm；掺杂元素为Si；掺杂浓度为1e17cm-3～1e18cm-3。
10.根据权利要求1所述的InP基DHBT材料结构的制备方法，其特征在于，所述低掺N型InP发射区层的厚度为30nm～100nm；掺杂元素为Si；掺杂浓度为1e17cm-3～1e18cm-3；
所述高掺N型InGaAs发射区接触层的厚度为50nm～100nm；掺杂元素为Te；掺杂浓度为5e18cm-3～5e19cm-3。
CN202410057563.8A 2024-01-15 2024-01-15 一种InP基DHBT材料结构的制备方法 Pending CN118053754A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410057563.8A CN118053754A (zh) 2024-01-15 2024-01-15 一种InP基DHBT材料结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410057563.8A CN118053754A (zh) 2024-01-15 2024-01-15 一种InP基DHBT材料结构的制备方法

Publications (1)

Publication Number Publication Date
CN118053754A true CN118053754A (zh) 2024-05-17

Family

ID=91045917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410057563.8A Pending CN118053754A (zh) 2024-01-15 2024-01-15 一种InP基DHBT材料结构的制备方法

Country Status (1)

Country Link
CN (1) CN118053754A (zh)

Similar Documents

Publication Publication Date Title
Hudait et al. Electrical transport characteristics of Au/n-GaAs Schottky diodes on n-Ge at low temperatures
EP0541971B1 (en) A graded bandgap single-crystal emitter heterojunction bipolar transistor
JP3792390B2 (ja) 半導体装置及びその製造方法
Asbeck et al. Heterojunction bipolar transistors implemented with GaInNAs materials
JPH05347313A (ja) 高速半導体デバイスの極薄活性領域の製造方法
US6258685B1 (en) Method of manufacturing hetero-junction bipolar transistor
CN110581167B (zh) 一种台面型AlGaN/GaN异质结双极晶体管器件及其制备方法
RU2297690C1 (ru) Способ изготовления полупроводниковой гетероструктуры на основе соединений a3b5 методом жидкофазной эпитаксии
US6049099A (en) Cadmium sulfide layers for indium phosphide-based heterojunction bipolar transistors
CN117457710A (zh) 基于p型Ga2O3的肖特基二极管及制备方法
CN118053754A (zh) 一种InP基DHBT材料结构的制备方法
US5603765A (en) Method of growing high breakdown voltage allnas layers in InP devices by low temperature molecular beam epitaxy
CN111584626B (zh) 一种增强型hemt器件结构及其制备方法
CN209804658U (zh) 一种台面型AlGaN/GaN异质结双极晶体管器件
CN114171597A (zh) 一种低源极接触电阻的SiC MOSFET器件及其制备方法
CN117012814B (zh) InP基异质结双极性晶体管的外延结构及其制备方法
CN113054041B (zh) 用于光导开关的衬底及其制作方法、光导开关
CN118198149B (zh) 基于能带调控结终端的氮化镓肖特基二极管及其制备方法
JP2009094148A (ja) ヘテロ接合バイポーラトランジスタ
US7397062B2 (en) Heterojunction bipolar transistor with improved current gain
Brunner et al. Investigation of short-term current gain stability of GaInP/GaAs-HBTs grown by MOVPE
CN118016728A (zh) 一种氧化镓基混合pin-肖特基二极管及其制备方法
CN116153780A (zh) 一种肖特基二极管的制备方法及器件
Hartmann et al. Semi-insulating In 0.49 Ga 0.51 P grown at reduced substrate temperature by low-pressure metalorganic chemical vapor deposition
CN114005867A (zh) 高电子迁移率异质结结构及制备方法、二极管、晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination