CN118041262A - 线性Doherty功率放大器电路及其设计方法和功率放大器 - Google Patents

线性Doherty功率放大器电路及其设计方法和功率放大器 Download PDF

Info

Publication number
CN118041262A
CN118041262A CN202410057011.7A CN202410057011A CN118041262A CN 118041262 A CN118041262 A CN 118041262A CN 202410057011 A CN202410057011 A CN 202410057011A CN 118041262 A CN118041262 A CN 118041262A
Authority
CN
China
Prior art keywords
network
main
transistor
power amplifier
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410057011.7A
Other languages
English (en)
Inventor
方小虎
石杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southern University of Science and Technology
Original Assignee
Southern University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southern University of Science and Technology filed Critical Southern University of Science and Technology
Priority to CN202410057011.7A priority Critical patent/CN118041262A/zh
Publication of CN118041262A publication Critical patent/CN118041262A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种线性Doherty功率放大器电路及其设计方法和功率放大器，电路包括：功分器、主路输入匹配网络、辅路输入匹配网络、相移网络、主路晶体管、辅路晶体管与合路网络。本发明中的合路网络可以基于主路晶体管的幅度失真值产生非线性的幅度补偿值，基于相位失真值产生非线性的相位补偿值，从而能够补偿主路晶体管的失真特性，提高Doherty功放的线性度。另外，通过相移网络对主路晶体管与辅路晶体管的漏极电流信号在合路网络的合路点进行同相合成，可以避免相位适配造成的回退效率降低以及在饱和点电压过载造成的潜在非线性特性，使得Doherty功率放大器可在保持线性度的同时维持较高的输出功率与效率性能。

Description

线性Doherty功率放大器电路及其设计方法和功率放大器
技术领域
本发明涉及微波功率放大器技术领域，尤其涉及的是一种线性Doherty功率放大器电路及其设计方法和功率放大器。
背景技术
毫米波技术不断进步是推进新的通信系统和商用市场演进的内在驱动力，5G毫米波系统将大量部署于24.25－29.5GHz(N257和N258频段)，并应用相控阵技术实现Gbit/s高速无线数据传输。相控阵技术的广泛应用将带来射频功率放大器(简称为功放)芯片的需求不断增加。由于大规模相控阵的数量、复杂度和成本制约，应用在单入单出系统的数字预失真技术难以直接应用在相控阵中，这对功放的线性度提出了更高的要求。此外，为了实现高速率的无线数据传输，通常采用宽带的正交幅度调制信号，这导致信号呈现高峰均比特性，这要求功放保持线性度的同时具备较好的功率回退效率。现有的AB类功放线性化技术通常采用多个晶体管并联，使得晶体管跨导和电容的非线性特性能够相互抵消，从而提升功放的线性度。尽管以上技术能够较好提高AB类的功放线性度，然而在宽带高峰均比信号中，由于功率回退效率的不足导致AB类功放的应用场景有限，提高回退效率的需求也日益增加。
Doherty功放是现有的有效提高功率回退效率的重要技术，然而由于Doherty功放存在的阻抗调制，影响主晶体管的密勒电容，产生额外的相位失真，降低整个功放的线性度。现有的提升Doherty功放的线性度方式包括调控辅助功放的栅极偏置电压或者应用独立设计的驱动级，从而产生与主功放相反的非线性特性，然而，该方法仅能在有限的功率范围内实现恰当的非线性补偿，对于高峰均比的调制信号的提升效果有限。此外，基于输入输出相位失配的Doherty技术能够在一定程度上改善幅度失真与相位失真的问题，然而该技术导致回退电压过低以及饱和电压过载，这将降低功放的回退效率以及带来饱和点的潜在非线性失真。
因此，现有技术还有待于改进和发展。
发明内容
鉴于上述现有技术的不足，本发明的目的在于提供一种线性Doherty功率放大器电路及其设计方法和功率放大器，以解决现有Doherty功率放大器在改善非线性失真时会存在回退效率降低以及带来饱和点的潜在非线性失真的问题。
本发明的技术方案如下：
一种线性Doherty功率放大器电路，其包括：功分器、主路输入匹配网络、辅路输入匹配网络、相移网络、主路晶体管、辅路晶体管与合路网络；其中，
所述功分器分别与所述主路输入匹配网络以及所述相移网络连接，所述相移网络与所述辅路输入匹配网络连接；
所述功分器用于将射频输入信号分配至所述主路输入匹配网络与所述辅路输入匹配网络；
所述主路输入匹配网络与所述主路晶体管的栅极连接，用于将所述主路晶体管的输入阻抗匹配至源阻抗；
所述辅路输入匹配网络与所述辅路晶体管的栅极连接，用于将所述辅路晶体管的输入阻抗匹配至源阻抗；
所述相移网络用于将所述主路晶体管与所述辅路晶体管的漏极电流信号在所述合路网络的合路点处同相合成；
所述合路网络分别与所述主路晶体管的漏极、所述辅路晶体管的漏极以及射频输出端连接，用于基于所述主路晶体管的幅度失真值产生非线性的幅度补偿值，基于相位失真值产生非线性的相位补偿值。
本发明的进一步设置，所述合路网络包括：主路传输线与辅路传输线；其中，
所述主路传输线的一端与所述主路晶体管的漏极连接，所述主路传输线的另一端与射频输出端连接；
所述辅路传输线的一端与所述主路晶体管的漏极连接，所述辅路晶体管的另一端与射频输出端连接；
所述主路传输线与所述辅路传输线的共接端为合路点。
本发明的进一步设置，
所述主路传输线的电长度与所述辅路传输线的电长度可调节；所述主路传输线的电长度与所述辅路传输线的电长度的组合对应不同的所述合路网络的幅度扩张值与相位扩张值。
本发明的进一步设置，在所述主路晶体管从输出功率区域回退到饱和点时，所述合路网络将所述主路晶体管的输出回退复数阻抗调制到所述主路晶体管的实数阻抗。
本发明的进一步设置，所述主路传输线等效为低通网络或带通网络；所述辅路传输线等效为低通网络或带通网络。
本发明的进一步设置，所述功分器为等分功分器、非等分功分器、威尔金森功分器或耦合器。
本发明的进一步设置，所述主路输入匹配网络为带通网络或低通网络；所述辅路输入匹配网络为带通网络或低通网络。
本发明的进一步设置，所述相移网络为传输线、T型网络或π型网络。
一种功率放大器，其包括上述所述的Doherty功率放大器电路。
一种上述所述Doherty功率放大器电路的设计方法，其包括：
提取主路晶体管的幅度失真值与相位失真值，以得到合路网络需要预设的幅度补偿值与相位补偿值；
根据需要预设的幅度补偿值与相位补偿值对合路网络的传输线的电长度进行调节，以使合路网络产生非线性的幅度补偿值与相位补偿值对主路晶体管的非线性特性进行补偿；
对相移网络的相位进行调节，以使主路晶体管的漏极电流信号与辅路晶体管的漏极电流信号在合路网络的合路点处同相合成。
本发明所提供的一种Doherty功率放大器电路、Doherty功率放大器及其设计方法，Doherty功率放大器电路包括：功分器、主路输入匹配网络、辅路输入匹配网络、相移网络、主路晶体管、辅路晶体管与合路网络。本发明中的合路网络可以基于主路晶体管的幅度失真值产生非线性的幅度补偿值，并基于相位失真值产生非线性的相位补偿值，从而能够补偿主路晶体管的失真特性，提高Doherty功放的线性度。另外，通过相移网络对主路晶体管与辅路晶体管的漏极电流信号在合路网络的合路点进行同相合成，可以避免相位适配造成的回退效率降低以及在饱和点电压过载造成的潜在非线性特性，从而使得Doherty功率放大器可以在保持线性度的同时维持较高的输出功率与效率性能。
附图说明
为了更清楚的说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1是本发明中Doherty功率放大器电路的原理图。
图2是本发明一个实施例中低通网络的电路原理图。
图3是本发明一个实施例中带通网络的电路原理图。
图4是本发明一个实施例中Doherty功率放大器电路实现方法的流程示意图。
图5是本发明一个实施例中工作频率为26GHz下Doherty功放的幅度失真与相位失真图。
图6是本发明中一个实施例中主路晶体管、合路网络与整个Doherty功放的幅度失真图。
图7是本发明中一个实施例中主路晶体管、合路网络与整个Doherty功放的相位失真图。
图8是本发明一个实施例中Doherty功放制造的芯片测试中输出功率与峰值效率(PAE)的测试结果图。
图9是本发明一个实施例中Doherty功放制造的芯片测试中输出功率与幅度失真的测试结果图。
图10是本发明一个实施例中Doherty功放制造的芯片测试中输出功率与相位失真的测试结果图。
附图中各标记：100、功分器；200、主路输入匹配网络；300、辅路输入匹配网络；400、相移网络；500、合路网络。
具体实施方式
本发明提供一种Doherty功率放大器电路及其设计方法和功率放大器，为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在实施方式和申请专利范围中，除非文中对于冠词有特别限定，否则“一”、“一个”、“所述”和“该”也可包括复数形式。若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
请同时参阅图1至图3，本发明提供了一种线性Doherty功率放大器电路的较佳实施例。
在一些实施例中，本发明提供的一种Doherty功率放大器电路，如图1所示，其包括：功分器100、主路输入匹配网络200、辅路输入匹配网络300、相移网络400、主路晶体管T1、辅路晶体管T2与合路网络500。其中，所述功分器100分别与射频输入端(RF IN)、所述主路输入匹配网络200以及所述相移网络400连接，所述相移网络400与所述辅路输入匹配网络300连接；所述功分器100用于将射频输入信号分配至所述主路输入匹配网络200与所述辅路输入匹配网络300；所述主路输入匹配网络200与所述主路晶体管T1的栅极连接，用于将所述主路晶体管T1的输入阻抗匹配至源阻抗；所述辅路输入匹配网络300与所述辅路晶体管T2的栅极连接，用于将所述辅路晶体管T2的输入阻抗匹配至源阻抗；所述相移网络400用于将所述主路晶体管T1与所述辅路晶体管T2的漏极电流信号在所述合路网络500的合路点YL处同相合成；所述合路网络500分别与所述主路晶体管T1的漏极、所述辅路晶体管T2的漏极以及射频输出端(RF OUT)连接，用于基于所述主路晶体管T1的幅度失真值产生非线性的幅度补偿值，基于相位失真值产生非线性的相位补偿值。
需要理解的是，在Doherty(Doherty)功率放大器中，主路晶体管T1偏置在AB类模式，辅路晶体管T2偏置在C类模式，辅路晶体管T2对Doherty功率放大器的非线性失真贡献非常少，因此，可以认为主路晶体管T1的非线性失真(主路晶体管在大信号模式下将会产生非线性幅度失真与相位失真)为整个Doherty功率放大器的非线性失真。
所述合路网络500具有复数到实数的阻抗调制功能，那么在所述主路晶体管T1从输出功率回退区域到饱和点时，所述合路网络500可以将所述主路晶体管T1的输出回退复数阻抗调制到主路晶体管T1的实数阻抗，即主路晶体管T1的最优阻抗。在提取到所述主路晶体管T1的幅度失真值(幅度失真特性)与相位失真值(相位失真特性)之后，所述合路网络500可以基于所述主路晶体管T1的幅度失真值产生非线性的幅度补偿值，并基于相位失真值产生非线性的相位补偿值，以对所述主路晶体管T1的非线性失真进行补偿，从而可以提高整个Doherty功率放大器的线性度。另外，本发明通过对所述相移网络400的相位进行调整，可以使得所述主路晶体管T1的漏极电流信号与所述辅路晶体管T2的漏极电流信号在所述合路网络500的合路点YL进行相位叠加，可以保证电压摆幅在回退点处达到最高值，从而可以保持高回退效率，并避免在饱和点电压过载造成的潜在非线性特性。因此，本发明可以实现Doherty功率放大器在保持线性度的同时维持较高的输出功率与效率性能，从而可以提通信系统的可靠性与使用寿命。本发明可以适用于PCB的设计环境，还可以适用于单片微波集成电路(Monolithic Microwave Integrated Circuit，MMIC)的设计环境，能够为无线能量传输与5G基站建设提供设计思路。
在一些实施例中，请参阅图1，所述合路网络500包括：主路传输线TLM1与辅路传输线TLM2。其中，所述主路传输线TLM1的一端与所述主路晶体管T1的漏极连接，所述主路传输线TLM1的另一端与射频输出端(RF OUT)连接；所述辅路传输线TLM2的一端与所述主路晶体管T1的漏极连接，所述辅路晶体管T2的另一端与射频输出端(RF OUT)连接；所述主路传输线TLM1与所述辅路传输线TLM2的共接端为合路点YL。
具体地，所述合路网络500由一主路传输线TLM1与一辅路传输线TLM2构成。所述主路传输线TLM1的特征阻抗为ZM，电长度为θM，所述主路传输线TLM1的特征阻抗ZM等于所述主路晶体管T1的最优阻抗，其中所述主路晶体管T1的最优阻抗指的是在输出匹配时能够获得最佳输出功率与效率的负载阻抗。所述辅路传输线TLM2的特征阻抗为ZA，电长度为θA，其中所述辅路传输线TLM2的特征阻抗ZA等于所述辅路晶体管T2的最优阻抗，其中所述辅路晶体管T2的最优阻抗指的是在输出匹配时能够获得最佳输出功率与效率的负载阻抗。
在本实施例中，所述主路传输线TLM1的电长度与所述辅路传输线TLM2的电长度是可调节的，例如，所述主路传输线TLM1的电长度不恒等于90度，即不恒为四分之一波长传输线，而所述辅路传输线TLM2的电长度不恒等于0度，即辅路功放引入了额外的传输线，本发明通过调节所述主路传输线TLM1与所述辅路传输线TLM2的电长度可以调控所述合路网络500的幅度扩张值与相位扩张值，从而可以基于所述主路晶体管T1的非线性失真特性对所述主路传输线TLM1与所述辅路传输线TLM2的电长度进行调节，实现对主路晶体管T1的非线性补偿。其中，所述主路传输线TLM1的电长度与所述辅路传输线TLM2的电长度的组合对应不同的所述合路网络500的幅度扩张值与相位扩张值，也就是说，多种组合下的主路传输线TLM1的电长度与辅路传输线TLM2的电长度可以条调控合路网络500的幅度扩张值与相位扩张值。由此，所述主路传输线TLM1和辅路传输线TLM2的电长度可以灵活可调，依据主路晶体管T1的幅度与相位失真特性，从而得到与主路晶体管T1相反的非线性特性，设计的自由度灵活可控，方便在不同的工艺设计环境设计高线性度的Doherty功放。
在一些实施例中，所述主路传输线TLM1等效为低通网络或带通网络；所述辅路传输线TLM2等效为低通网络或带通网络。
具体地，为实现紧凑、低损耗的芯片布局，所述主路传输线TLM1与所述辅路传输线TLM2可以采用集总参数网络等效得到，例如，可以低通网络或带通网络，如图2与图3所示，其中低通网络或带通网络的等效阻抗与相位分别等于传输线的特征阻抗与相位。
在一些实施例中，所述主路输入匹配网络200等效为带通网络或低通网络；所述辅路输入匹配网络300等效为带通网络或低通网络。
具体地，所述主路输入匹配网络200可以是带通网络与低通网络，用以实现所述主路晶体管T1的最优输入阻抗的匹配，并产生相应的相移。所述辅路输入匹配网络300可以是带通网络与低通网络，用以实现所述辅路晶体管的最优输入阻抗的匹配，并产生相应的相移。
在一些实施例中，所述相移网络400可以是但不限于是传输线、T型网络或π型网络，通过对相移网络400的相位进行调整，可以调控主路晶体管T1与辅路晶体管T2的电流相位差，实现所述主路晶体管T1的漏极电流与所述辅路晶体管T2的漏极电流在合路网络500的合路点YL的同相合成，从而达到保持Doherty功率放大器的高效率特性。
在一些实施例中，所述功分器100可以是但不限于是等分功分器、非等分功分器、威尔金森功分器或耦合器，例如还可以是其他集总参数功分器，只要可以将主路功放与辅路功放按照一定比例进行功率分配即可。
在一些实施例中，本发明还提供了一种功率放大器，其包括上述所述的Doherty功率放大器电路。所述的功率放大器电路具体如上述的Doherty功率放大器电路的实施例所述，在此不再赘述。
在一些实施例中，如图4所示，本发明还提供了一种上述所述Doherty功率放大器电路的设计方法，其包括步骤：
S100、提取主路晶体管的幅度失真值与相位失真值，以得到合路网络需要预设的幅度补偿值与相位补偿值；
S200、根据需要预设的幅度补偿值与相位补偿值对合路网络的传输线的电长度进行调节，以使合路网络产生非线性的幅度补偿值与相位补偿值对主路晶体管的非线性特性进行补偿；
S300、对相移网络的相位进行调节，以使主路晶体管的漏极电流信号与辅路晶体管的漏极电流信号在合路网络的合路点处同相合成。
在本实施例中，首先需要提取主路晶体管的幅度失真(AM-AM)特性与相位失真(AM-PM)特性，以获得合路网络需要预设的幅度补偿值与相位补偿值，具体为通过对合路网络的主路传输线与辅路传输线的电长度进行调整，以产生非线性的幅度补偿值与相位补偿值对主路晶体管的非线性特性进行补偿。其后，通过对相移网络的相位进行调整，以使得主路晶体管与辅路晶体管的漏极电流可以在合路网络的合路点处同相合成，进而可以实现Doherty功率放大器在保持线性度的同时维持较高的输出功率与效率性能。
为了使得本发明更容易理解，如图5所示，以下对使用0.15μmGaN－on－SiC工艺，在工作频率为26GHz下对提取的传统Doherty功放的幅度失真与相位失真特性进行补偿的实施例对本发明进行说明。如图5所示，提取得到的传统Doherty功放的幅度失真为2dB，相位失真为12度。因此，合路网络要提供与传统Doherty功放相反的相位补偿特性以及扩张的幅度补偿特性，从而补偿传统Doherty功放的非线性特性，提高整体Doherty功放的线性特性。
如图6与图7所示，本发明通过调整主路传输线的电长度θM为74.6°，辅路传输线的电长度θA为158°，从而合路网络在回退点到饱和点的功率范围内产生扩张0.5dB的幅度特性与－12°的相位补偿特性，从而抵消主晶体管的非线性特性，最终整个Doherty功放的幅度失真约为2dB，相位失真约为3°，与传统的Doherty功放对比，大幅度提高了Doherty功放的线性度。
如图8至图10所示，本发明还给出进行流片与装配得到的Doherty功放测试结果。在工作频率25－26.5GHz，基于本发明得到的Doherty功放能够提供32.8－33.2dBm的输出功率，并保持饱和PAE(峰值效率)为33.7－37.4％，6dB回退效率为29.1－32.2％，并维持幅度失真特性小于1dB和相位失真特性小于3°的优异线性度性能。
需要说明的是，除上述举例外，本发明还可以应用到其他工作频率的Doherty功放设计以及基站设计中，例如逆F类功放。
综上所述，本发明所提供的一种Doherty功率放大器电路及其设计方法和功率放大器，具有以下有益效果：
合路网络可以基于所述主路晶体管的幅度失真值与相位失真值产生非线性的幅度补偿值与相位补偿值，以对主路晶体管的非线性失真进行补偿，从而可以提高整个Doherty功率放大器的线性度；
通过对相移网络的相位进行调整，可以使得主路晶体管的漏极电流信号与辅路晶体管的漏极电流信号在合路网络的合路点进行相位叠加，可以保证电压摆幅在回退点处达到最高值，从而可以保持高回退效率，并避免在饱和点电压过载造成的潜在非线性特性。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种线性Doherty功率放大器电路，其特征在于，包括：功分器、主路输入匹配网络、辅路输入匹配网络、相移网络、主路晶体管、辅路晶体管与合路网络；其中，
所述功分器分别与射频输入端、所述主路输入匹配网络以及所述相移网络连接，所述相移网络与所述辅路输入匹配网络连接；
所述功分器用于将射频输入信号分配至所述主路输入匹配网络与所述辅路输入匹配网络；
所述主路输入匹配网络与所述主路晶体管的栅极连接，用于将所述主路晶体管的输入阻抗匹配至源阻抗；
所述辅路输入匹配网络与所述辅路晶体管的栅极连接，用于将所述辅路晶体管的输入阻抗匹配至源阻抗；
所述相移网络用于将所述主路晶体管与所述辅路晶体管的漏极电流信号在所述合路网络的合路点处同相合成；
所述合路网络分别与所述主路晶体管的漏极、所述辅路晶体管的漏极以及射频输出端连接，用于基于所述主路晶体管的幅度失真值产生非线性的幅度补偿值，基于相位失真值产生非线性的相位补偿值。
2.根据权利要求1所述的线性Doherty功率放大器电路，其特征在于，所述合路网络包括：主路传输线与辅路传输线；其中，
所述主路传输线的一端与所述主路晶体管的漏极连接，所述主路传输线的另一端与射频输出端连接；
所述辅路传输线的一端与所述主路晶体管的漏极连接，所述辅路晶体管的另一端与射频输出端连接；
所述主路传输线与所述辅路传输线的共接端为合路点。
3.根据权利要求2所述的Doherty功率放大器电路，其特征在于，所述主路传输线的电长度与所述辅路传输线的电长度可调节；所述主路传输线的电长度与所述辅路传输线的电长度的组合对应不同的所述合路网络的幅度扩张值与相位扩张值。
4.根据权利要求3所述的Doherty功率放大器电路，其特征在于，在所述主路晶体管从输出功率区域回退到饱和点时，所述合路网络将所述主路晶体管的输出回退复数阻抗调制到所述主路晶体管的实数阻抗。
5.根据权利要求2所述的Doherty功率放大器电路，其特征在于，所述主路传输线等效为低通网络或带通网络；所述辅路传输线等效为低通网络或带通网络。
6.根据权利要求1所述的Doherty功率放大器电路，其特征在于，所述功分器为等分功分器、非等分功分器、威尔金森功分器或耦合器。
7.根据权利要求1所述的Doherty功率放大器电路，其特征在于，所述主路输入匹配网络为带通网络或低通网络；所述辅路输入匹配网络为带通网络或低通网络。
8.根据权利要求1所述的Doherty功率放大器电路，其特征在于，所述相移网络为传输线、T型网络或π型网络。
9.一种功率放大器，其特征在于，包括权利要求1－8任一项所述的Doherty功率放大器电路。
10.一种权利要求1－8任一项所述Doherty功率放大器电路的设计方法，其特征在于，包括：
提取主路晶体管的幅度失真值与相位失真值，以得到合路网络需要预设的幅度补偿值与相位补偿值；
根据需要预设的幅度补偿值与相位补偿值对合路网络的传输线的电长度进行调节，以使合路网络产生非线性的幅度补偿值与相位补偿值，从而对主路晶体管的非线性特性进行补偿；
对相移网络的相位进行调节，以使主路晶体管的漏极电流信号与辅路晶体管的漏极电流信号在合路网络的合路点处同相合成。
CN202410057011.7A 2024-01-15 2024-01-15 线性Doherty功率放大器电路及其设计方法和功率放大器 Pending CN118041262A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410057011.7A CN118041262A (zh) 2024-01-15 2024-01-15 线性Doherty功率放大器电路及其设计方法和功率放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410057011.7A CN118041262A (zh) 2024-01-15 2024-01-15 线性Doherty功率放大器电路及其设计方法和功率放大器

Publications (1)

Publication Number Publication Date
CN118041262A true CN118041262A (zh) 2024-05-14

Family

ID=91001373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410057011.7A Pending CN118041262A (zh) 2024-01-15 2024-01-15 线性Doherty功率放大器电路及其设计方法和功率放大器

Country Status (1)

Country Link
CN (1) CN118041262A (zh)

Similar Documents

Publication Publication Date Title
Pang et al. Broadband RF-input continuous-mode load-modulated balanced power amplifier with input phase adjustment
EP2145385B1 (en) N-way doherty distributed power amplifier
US8154339B2 (en) V-band high-power transmitter with integrated power combiner
JP2945833B2 (ja) マイクロ波ドハティ型増幅器
EP2388912B1 (en) Power control of reconfigurable outphasing Chireix amplifiers and methods
KR20050031663A (ko) 도허티 전력 증폭 장치
Saad et al. Symmetrical load modulated balanced power amplifier with asymmetrical output coupling for load modulation continuum
WO2010003865A1 (en) Doherty amplifier with input network optimized for mmic
JP2008541648A (ja) 高出力効率の集積ドハティ型増幅装置
CN102696172A (zh) 具有多合体扩展的高频功率放大器
US11949390B2 (en) Load modulated balanced power amplifier integrated circuits including transformer-based hybrid splitter/combiner circuits
Rawat et al. Double the band and optimize
CN110649896B (zh) 一种应用于无线通信的多带模拟预失真电路
Cho et al. Ka-band CMOS power amplifier based on transmission line transformers with single-ended Doherty network
Zhang et al. A broadband Doherty-like power amplifier with large power back-off range
JP4183941B2 (ja) 高効率増幅器
CN113630092B (zh) 一种反射式可调预失真器
CN107276541B (zh) 可变矢量混合叠加式预失真线性化方法
CN118041262A (zh) 线性Doherty功率放大器电路及其设计方法和功率放大器
Choi et al. Two-Stage Doherty Power Amplifier Using Broadband Interstage Matching Network
US20230055602A1 (en) Apparatus Comprising a Transmission Line for Radio Frequency Signals
CN116647199B (zh) 调谐变压器及包含该调谐变压器的Doherty功率放大器
Grebennikov High-efficiency Doherty power amplifiers
US20220060156A1 (en) Power amplifier
Li et al. A 38-GHz High Linearity and High Efficiency Power Amplifier for 5G Applications in 65-nm CMOS

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination