CN118039687A - 一种低接触电阻的GaN基器件及其制备方法 - Google Patents

Abstract

本申请公开了一种低接触电阻的GaN基器件及其制备方法。低接触电阻的GaN基器件包括：衬底、外延层、沟道层和含有Al组分氮化物的势垒层；外延层的两侧缘用以叠置源区部分、漏区部分，外延层的中间部用以叠置栅极，源区部分用以叠置源极，漏区部分用以叠置漏极；第一钝化层，含有Al组分，叠置在势垒层上。自终止刻蚀技术中，Cl基等离子体刻蚀n⁺GaN材料，刻蚀产物为易挥发的GaCl₃，当n⁺GaN材料完全刻蚀干净后，F基等离子体会与AlN非晶原位钝化层中的Al离子反应，生成AlF₃介质，阻碍Cl基等离子对氮化物材料的继续刻蚀，能够避免超薄AlN/GaN异质结的刻蚀损伤。

Description

一种低接触电阻的GaN基器件及其制备方法

技术领域

本申请涉及半导体材料的技术领域，尤其涉及一种低接触电阻的GaN基器件及其制备方法。

背景技术

随着5G技术的持续发展以及6G技术的提出，使得GaN基微波功率器件成为研究热点，展现出其巨大的应用潜力。主要归因于GaN基材料的优异特性，比如具有禁带宽度大、高电子饱和速度和高迁移率等特点。当GaN基器件工作频率进入到毫米波频段时，器件的寄生电阻就是一个不可忽视的问题，而降低寄生电阻最主要的方法之一是优化接触电阻。源漏再生长技术是优化接触电阻非常有效的一种方法。

由于GaN基材料禁带宽度大，势垒高度较高，因此常规合金欧姆接触很难获得很低的接触电阻，影响器件频率功率特性，同时由于高温退火合金欧姆金属边缘很粗糙，影响器件击穿电压特性。源漏再生长技术是刻蚀掉源漏区域的势垒层，通过MBE外延生长高掺杂的n⁺GaN材料，之后蒸发欧姆金属，使得二维电子气沟道与n⁺GaN材料直接接触。有效降低了欧姆接触电阻，同时还保证了金属边缘的整齐度。

常规的源漏再生长技术依靠SiO₂或SiN掩膜，当器件尺寸微缩到亚微米级时，湿法去除掩膜材料开始变得困难。无掩膜再生长技术依靠自终止刻蚀技术能够更好的定义源漏之间距离，降低寄生电阻。终止刻蚀技术是同时通入Cl基和F基刻蚀，Cl基完全刻蚀掉源漏区域外的n⁺GaN材料后，F基遇到势垒材料中的Al³⁺离子发生反应，生成AlF₃介质并阻碍Cl基对势垒材料的继续刻蚀。该相关技术，会降低强极化薄势垒异质结沟道二维电子气密度，减小输出电流，还会使势垒层表面缺陷增加，进而增大器件表面漏电。

发明内容

【本发明创造的创立过程】

在实施源漏再生长的工序时，在先技术人员作出了一些尝试。在先相关技术一的解决思路是：采用SiO₂掩膜，再生长n⁺GaN材料后，采用湿法处理去除掩膜及掩膜上的n⁺GaN材料，只留下源漏区域的n⁺GaN材料。该相关技术可能存在以下待改进之处，例如：(1)经过高温再生长工艺后，掩膜容易变性导致湿法处理难以去除。(2)随着器件尺寸的微缩，源漏间距越来越小，在小源漏间距时，掩膜更难去除。(3)SiO₂作为掩膜，由于SiO₂表面形成的OH键与光刻胶中树脂分子的亲合力较差，会在光刻显影后出现光刻胶脱落以及图形消失的情况，增大工艺风险。

在先相关技术二提出解决思路是：为无掩膜源漏再生长，再生长n⁺GaN材料后，采用自终止刻蚀技术去除access区域上方n⁺GaN材料以及GaN帽层，与势垒层接触后，反应生成AlF₃介质，阻止继续刻蚀，刻蚀终止。该相关技术可能存在以下待改进之处，例如：(1)采用自终止刻蚀工艺会把整个access区域上面的n⁺GaN材料以及GaN cap层全部刻蚀掉，整个势垒层全部暴露出来，增大势垒层被污染氧化的风险。(2)对于超薄势垒材料，自对准工艺采用F基等离子体与势垒层中的Al离子反应生成AlF₃介质，阻止Cl基等离子体继续刻蚀氮化物，这种方法会损耗含Al组分的势垒材料，会对超薄势垒材料造成很大的损伤，降低沟道二维电子气密度，减小输出电流，还会使势垒层表面缺陷增加，进而增大器件表面漏电。

本发明人经过仔细研究以外地发现，自终止刻蚀技术所采用Cl基和F基等离子体干法刻蚀工艺刻蚀掉多余的重掺杂n⁺GaN材料，Cl基等离子体刻蚀n⁺GaN材料，刻蚀产物为易挥发的GaCl₃，当n⁺GaN材料完全刻蚀干净后，F基等离子体会与AlN非晶原位钝化层中的Al离子反应，生成AlF₃介质，阻碍Cl基等离子对氮化物材料的继续刻蚀，能够很好的避免超薄AlN/GaN异质结的刻蚀损伤。基于此，本发明人采用含Al组分的原位钝化层(包括但不限于AlN)，在起到刻蚀终止层的同时保护势垒层免受刻蚀影响。基于此，创立了本发明创造。

【所要解决的技术问题】

有鉴于此，本申请提供低接触电阻的GaN基器件及其制备方法，能起到刻蚀终止层的同时保护势垒层免受刻蚀影响。

【技术方案】

第一方面，本申请提供一种低接触电阻的GaN基器件，包括：

衬底；

外延层，叠置在所述衬底上，至少具有沟道层和含有Al组分氮化物的势垒层；其中，所述外延层的两侧缘用以叠置源区部分、漏区部分，所述外延层的中间部用以叠置栅极，所述源区部分用以叠置源极，所述漏区部分用以叠置漏极；

第一钝化层，至少含有Al组分，叠置在所述势垒层背离衬底的一表面上。

可选地，所述源区部分背离所述栅极的一侧进行隔离。

可选地，所述漏区部分背离所述栅极的一侧进行隔离。

可选地，所述源区部分、漏区部分沿朝向衬底方向延伸至所述沟道层，所述源区部分、漏区部分的材质均为n⁺GaN材料。

可选地，所述n⁺GaN材料为Si掺杂，Si掺杂浓度为5×10¹⁹cm³-5×10²⁰cm³。

可选地，所述源区部分、漏区部分上方n⁺GaN材料在所述沟道层的延伸长度为30-100nm。

可选地，所述第一钝化层背离衬底的一表面沉积有第二钝化层，所述第二钝化层通过开孔刻蚀后叠置所述栅极。

可选地，所述第二钝化层的材质为SiN或SiO₂。

第二方面，本申请提供一种低接触电阻的GaN基器件的制备方法，包括：

提供衬底；

在所述衬底上外延生长出外延层，所述至少具有沟道层和含有Al组分氮化物的势垒层，其中所述势垒层背离衬底的一表面上生长有第一钝化层，所述第一钝化层至少含有Al组分；

对所述外延层的二侧缘刻蚀，并在所述刻蚀区生长出源区部分和漏区部分；

在源区部分的表面沉积源极，在漏区部分的表面沉积漏极，并在所述外延层的中间部沉积栅极。

可选地，“对所述外延层的二侧缘刻蚀，并在所述刻蚀区生长出源区部分和漏区部分”的具体过程如下：

沿朝向衬底方向刻蚀所述第一钝化层和外延层，形成源区生长区、漏区生长区；

沉积覆盖所述源区生长区、漏区生长区和第一钝化层的n⁺GaN材料层；

在所述n⁺GaN材料层对应于源区生长区、漏区生长区的位置光刻定义出源极金属沉积区、漏极金属沉积区。

【本申请的有益效果】

(1)高耐压：本低接触电阻的GaN基器件，对于SiN和GaN，AlN的禁带宽度为6.2eV，1.8MV/cm临界击穿电场，有效提升了器件的耐压特性；

(2)避免超薄势垒刻蚀损伤：本低接触电阻的GaN基器件，通过原位生长的低温非晶AlN钝化层，能够起到刻蚀停止层的作用，有效保护了超薄势垒材料的刻蚀损伤。

(3)低表面缺陷密度：本低接触电阻的GaN基器件，由于原位生长的AlN钝化层，所以避免了势垒材料暴漏在大气环境中被氧化污染，降低陷阱态密度，同时在刻蚀时充当刻蚀终止层，避免势垒材料由于刻蚀损伤带来的表面缺陷，。

(4)低欧姆接触电阻：本低接触电阻的GaN基器件，通过将源区部分、漏区部分配置成沿朝向衬底方向延伸至所述沟道层且采用n⁺GaN材料，并与二维电子气的直接接触，可以获得非常低的接触电阻。

(5)缩小源漏间距：本低接触电阻的GaN基器件，源漏间距通过n⁺GaN材料的距离进行定义，能够有效缩小源漏间距，进而减小了沟道的寄生电阻。

(6)优异的源漏金属形貌：本低接触电阻的GaN基器件制备方法，源漏再生长技术不需要欧姆金属高温退火，得到非常整齐的金属边缘，避免了金属高温退火出现的边缘毛刺，以及由此引起的击穿电压降低等问题，同时提高欧姆电极工艺的重复性。

(7)高导热性：本低接触电阻的GaN基器件，AlN具有良好的散热性能，能够明显减轻器件的自热效应。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为本申请实施例所公开的实施S1之后的结构图；

图2为本申请实施例所公开的实施S2之后的结构图。

图3为本申请实施例所公开的实施S3之后的结构图。

图4为本申请实施例所公开的实施S4之后的结构图。

图5为本申请实施例所公开的实施S5之后的结构图。

图6为本申请实施例所公开的实施S6之后的结构图。

图7为本申请实施例所公开的实施S7之后的结构图。

图8为本申请实施例所公开的实施S8之后的结构图。

图9为本申请实施例所公开的低接触电阻的GaN基器件的结构图。

其中，以上元件符号如下：

110-衬底；120-外延层；121-成核层；122-缓冲层；123-沟道层；124-势垒层；125-第一钝化层；130-源区部分；140-漏区部分；131-源极；132-漏电极；180-栅极；150-隔离；160-第二钝化层；170-n⁺GaN材料层。

具体实施方式

下面将结合本申请实施例，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

【低接触电阻的GaN基器件的构造】

本申请一种低接触电阻的GaN基器件，包括：

衬底110；

外延层120，叠置在所述衬底110上，至少具有沟道层123和含有Al组分氮化物的势垒层124；其中，所述外延层120的两侧缘用以叠置源区部分130、漏区部分140，所述外延层120的中间部用以叠置栅极180，所述源区部分130用以叠置源极131，所述漏区部分140用以叠置漏极132；

第一钝化层125，至少含有Al组分，叠置在所述势垒层124背离衬底110的一表面上。

【外延层120】

应当能理解的是，前文所涉及表述“外延层120至少具有沟道层123和含有Al组分氮化物的势垒层124”，表明外延层120还可以包括除了沟道层123、势垒层124之外的已为所属领域技术人员所熟知且广泛应用到低接触电阻的GaN基器件中的其他结构层，例如成核层121、缓冲层122。作为一种示范，外延层120沿背离衬底110方向依次包括成核层121、缓冲层122、沟道层123、势垒层124。

作为一种可示范形式地势垒层124的材质，包括但不限于AlN、AlGaN、InAlN、ScAlN等。

作为一种可示范形式第一钝化层125的材质，包括但不限于AlN钝化层等其他含Al组分可以作为钝化层的材料等。

【隔离150】

作为适宜但非限制性地实现方式，源区部分130背离所述栅极180的一侧进行器件隔离150。

作为适宜但非限制性地实现方式，漏区部分140背离所述栅极180的一侧进行器件隔离150。

本申请设置隔离150的目的是，阻断各个有源器件之间的电流通道，尤其是源区部分130、漏区部分140的材质采用诸如n⁺GaN材料等良好电子流体的材质的情形下。

隔离150可采用公知的离子注入隔离或者干法刻蚀所形成。

【n⁺GaN材料】

作为合适但非限制性地实现方式，源区部分130、漏区部分140沿朝向衬底110方向延伸至所述沟道层123，所述源区部分130、漏区部分140的材质均为n⁺GaN材料。

以此，通过将源区部分130、漏区部分140设置成n⁺GaN材料且将二者贯穿至沟道层123，这样可实现n⁺GaN材料与二维电子气的直接接触，可以获得非常低的接触电阻。

不仅如此，采用n⁺GaN材料的另一方面的技术优势是：源区部分130、漏区部分140之间的间距通过n⁺GaN材料的距离进行定义，能够有效缩小源漏间距，进而减小了沟道的寄生电阻。

此处，n⁺GaN材料为Si掺杂，Si掺杂浓度为5×10¹⁹cm³-5×10²⁰cm³ _。

作为源区部分130、漏区部分140沿朝向衬底110方向延伸至所述沟道层123的延伸程度的示范形式，源区部分130、漏区部分140的延伸长度为30-100nm。

【第二钝化层160】

作为合适但非限制性地实现方式，第一钝化层125背离衬底110的一表面沉积有第二钝化层160，所述第二钝化层160上通过开孔刻蚀叠置所述栅极180。

作为合适但非限制性地实现方式，所述第二钝化层160的材质为SiN或SiO₂。

【低接触电阻的GaN基器件的制备方法】

本低接触电阻的GaN基器件的制备方法，包括：

提供衬底110；

在所述衬底110上外延生长出外延层120，所述至少具有沟道层123和含有Al组分氮化物的势垒层124，其中所述势垒层124背离衬底110的一表面上生长有第一钝化层125，所述第一钝化层125至少含有Al组分；

对所述外延层120的二侧缘刻蚀，并在所述刻蚀区生长出源区部分130和漏区部分140；

在源区部分130的表面沉积源极131，在漏区部分140的表面沉积漏极132，并在所述外延层120的中间部沉积栅极180。

【源区部分130、漏区部分140的形成过程】

作为合适但非限制性地实现方式，“对所述外延层120的二侧缘刻蚀，并在所述刻蚀区生长出源区部分130和漏区部分140”的具体过程如下：

沿朝向衬底110方向刻蚀所述第一钝化层125和外延层120，形成源区生长区、漏区生长区；

沉积覆盖所述源区生长区、漏区生长区和第一钝化层125的n⁺GaN材料层170；

在所述n⁺GaN材料层170对应于源区生长区、漏区生长区的位置光刻定义出源极131金属沉积区、漏极132金属沉积区。

作为“刻蚀所述第一钝化层125和外延层120”的一种可示范的操作方式，可以通过光刻图形化定义出源漏再生长区域后，然后通过Cl基等离子体干法刻蚀工艺从上往下依次刻蚀。

作为“沉积n⁺GaN材料层170”的一种可示范的操作方式，可以采用MBE设备来实施。

应当能够理解的是，源极131金属沉积区用以沉积源极131，漏极132金属沉积区用以沉积漏极132。

【栅极180的形成过程】

作为在所述外延层120的中间部沉积栅极180的一种可示范的操作方式，包括：

在第一钝化层125背离衬底110的表面实施钝化形成第二钝化层160，第二钝化层160覆盖外延层120的中间部以及源极131部分、漏极132部分。

刻蚀去除源极131、漏极132附近的钝化层；

刻蚀去除第二钝化层160对应于外延层120的中间部的位置，形成栅极180凹槽；

在栅极180凹槽内沉积栅金属。

此处，栅金属可以为肖特基栅极180。

【实施例】

实施例1

S1、衬底110上外延层120的生长；

请参考图1，衬底110的材质包括但不限于蓝宝石随后在所选衬底110上，通过MBE(分子束外延)方式自下而上依次生长AlN成核层121、GaN缓冲层122、GaN沟道层123、AlN势垒层124以及AlN非晶原位的第一钝化层125。

所述AlN成核层121厚度在50nm；所述GaN缓冲层122厚度在1000nm；所述GaN沟道层123厚度在200nm；所述AlN势垒层124厚度在2nm；所述AlN非晶原位钝化层厚度在1.5nm。

S2、再生长区域刻蚀；

请参考图2，通过光刻图形化定义出源漏再生长区域后，然后通过Cl基等离子体干法刻蚀工艺从上往下依次刻蚀AlN非晶原位钝化层、AlN势垒层124以及部分GaN沟道层123，沟道层123刻蚀厚度在30nm。

S3、n⁺GaN材料层170沉积；

请参考图3，然后利用MBE设备整片外延生长重掺杂n⁺GaN材料，其中Si掺杂浓度在5×10¹⁹cm³。

S4、源极131、漏极132形成；

请参考图4，完成源漏再生长后，通过光刻定义出欧姆金属电极的图形区域，利用电子束蒸发沉积源漏金属电极，金属体系以常用Ti/Au叠层金属为例。不需要高温退火。

S5、器件隔离150的设置；

请参考图5，通过光刻定义有源区之外的区域，通过离子注入隔离或者干法刻蚀隔离。

S6、去除多余的n⁺GaN材料层170；

请参考图6，通过光刻定义源漏之间需要去掉多余重掺杂n⁺GaN材料的区域，然后通过Cl基和F基等离子体干法刻蚀工艺刻蚀掉多余的重掺杂n⁺GaN材料。

S7、第二钝化层160的形成

请参考图7，通过PECVD设备对整片进行SiN表面钝化，钝化材料不限于SiN、SiO₂等。然后通过光刻定义源漏区域后，干法刻蚀工艺去除源极131、漏极132附近所覆盖的钝化层。

S8、栅极180凹槽的形成；

请参考图8，通过光刻定义栅槽区域，然后通过F基等离子体干法刻蚀去除掉SiN钝化层，直到AlN非晶原位钝化层，形成栅极180凹槽。

S9、栅极180的形成；

请参考图9，通过光刻定义栅极180电极区域图形，在栅极180凹槽区域沉积栅金属，栅金属为肖特基金属，形成T型栅结构，栅电极180沉积完成后进行剥离，最终完成器件的制作。

实施例2

S1、衬底110上外延层120的生长；

请参考图1，衬底110的材质为GaN。随后在所选衬底110上，通过MBE(分子束外延)方式自下而上依次生长AlN成核层121、GaN缓冲层122、GaN沟道层123、AlN势垒层124以及原位生长的AlN非晶原位的第一钝化层125。

所述AlN成核层121厚度在250nm；所述GaN缓冲层122厚度在5000nm；所述GaN沟道层123厚度在500nm；所述AlN势垒层124厚度在5nm；所述AlN非晶原位钝化层厚度在3nm。

S2、再生长区域刻蚀；

请参考图2，通过光刻图形化定义出源漏再生长区域后，然后通过Cl基等离子体干法刻蚀工艺从上往下依次刻蚀AlN非晶原位钝化层、AlN势垒层124以及部分GaN沟道层123，沟道层123刻蚀厚度在100nm。

S3、n⁺GaN材料层170沉积；

请参考图3，然后利用MBE设备整片外延生长重掺杂n⁺GaN材料，其中Si掺杂浓度在5×10²⁰cm³。

S4、源极131、漏极132形成；

请参考图4，完成源漏再生长后，通过光刻定义出欧姆金属电极的图形区域，利用电子束蒸发沉积源漏金属电极，金属体系以常用Ti/Au叠层金属为例。不需要高温退火。

S5、器件隔离150的设置；

请参考图5，通过光刻定义有源区之外的区域，通过离子注入隔离或者干法刻蚀隔离。

S6、去除多余的n⁺GaN材料层170；

请参考图6，通过光刻定义源漏之间需要去掉多余重掺杂n⁺GaN材料的区域，然后通过Cl基和F基等离子体干法刻蚀工艺刻蚀掉多余的重掺杂n⁺GaN材料。

S7、第二钝化层160的形成

请参考图7，通过PECVD设备对整片进行SiN表面钝化，钝化材料不限于SiN、SiO₂等。然后通过光刻定义源漏区域后，干法刻蚀工艺去除源极131、漏极132附近所覆盖的钝化层。

S8、栅极180凹槽的形成；

请参考图8，通过光刻定义栅槽区域，然后通过F基等离子体干法刻蚀去除掉SiN钝化层，直到AlN非晶原位钝化层，形成栅极180凹槽。

S9、栅极180的形成；

请参考图9，通过光刻定义栅极180电极区域图形，在栅极180凹槽区域沉积栅金属，栅金属为肖特基金属，形成T型栅结构，栅电极180沉积完成后进行剥离，最终完成器件的制作。

实施例3

S1、衬底110上外延层120的生长；

请参考图1，衬底110的材质为SiC，本方案以SiC衬底110作为示例。通过MBE(分子束外延)方式自下而上依次生长AlN成核层121、GaN缓冲层122、GaN沟道层123、AlN势垒层124以及AlN非晶原位生长的AlN非晶原位的第一钝化层125。

所述AlN成核层121厚度在150nm；所述GaN缓冲层122厚度在3000nm；所述GaN沟道层123厚度在350nm；所述AlN势垒层124厚度在3.5nm；所述AlN非晶原位钝化层厚度在2.5nm。

S2、再生长区域刻蚀；

请参考图2，通过光刻图形化定义出源漏再生长区域后，然后通过Cl基等离子体干法刻蚀工艺从上往下依次刻蚀AlN非晶原位钝化层、AlN势垒层124以及部分GaN沟道层123，沟道层123刻蚀厚度在65nm。

S3、n⁺GaN材料层170沉积；

请参考图3，然后利用MBE设备整片外延生长重掺杂n⁺GaN材料，其中Si掺杂浓度在8×10¹⁹cm³。

S4、源极131、漏极132形成；

请参考图4，完成源漏再生长后，通过光刻定义出欧姆金属电极的图形区域，利用电子束蒸发沉积源漏金属电极，金属体系以常用Ti/Au叠层金属为例。不需要高温退火。

S5、器件隔离150的设置；

请参考图5，通过光刻定义有源区之外的区域，通过离子注入隔离或者干法刻蚀隔离。

S6、去除多余的n⁺GaN材料层170；

请参考图6，通过光刻定义源漏之间需要去掉多余重掺杂n⁺GaN材料的区域，然后通过Cl基和F基等离子体干法刻蚀工艺刻蚀掉多余的重掺杂n⁺GaN材料。

S7、第二钝化层160的形成

请参考图7，通过PECVD设备对整片进行SiN表面钝化，钝化材料不限于SiN、SiO₂等。然后通过光刻定义源漏区域后，干法刻蚀工艺去除源极131、漏极132附近所覆盖的钝化层。

S8、栅极180凹槽的形成；

请参考图8，通过光刻定义栅槽区域，然后通过F基等离子体干法刻蚀去除掉SiN钝化层，直到AlN非晶原位钝化层，形成栅极180凹槽。

S9、栅极180的形成；

请参考图9，通过光刻定义栅极180电极区域图形，在栅极180凹槽区域沉积栅金属，栅金属可为肖特金属，形成T型栅结构，栅电极180沉积完成后进行剥离，最终完成器件的制作。

【评价】

经过测试发现，比较例1的势垒层损伤程度明显低于实施例1

以上所述，仅为本申请较佳的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。

Claims (10)

1.一种低接触电阻的GaN基器件，其特征在于，包括：

衬底；

外延层，叠置在所述衬底上，至少具有沟道层和含有Al组分氮化物的势垒层；其中，所述外延层的两侧缘用以叠置源区部分、漏区部分，所述外延层的中间部用以叠置栅极，所述源区部分用以叠置源极，所述漏区部分用以叠置漏极；

第一钝化层，至少含有Al组分，叠置在所述势垒层背离衬底的一表面上。

2.根据权利要求1所述低接触电阻的GaN基器件，其特征在于，所述源区部分背离所述栅极的一侧做器件隔离。

3.根据权利要求1所述低接触电阻的GaN基器件，其特征在于，所述漏区部分背离所述栅极的一侧做器件隔离。

4.根据权利要求1所述低接触电阻的GaN基器件，其特征在于，所述源区部分、漏区部分沿朝向衬底方向延伸至所述沟道层，所述源区部分、漏区部分的材质均为n⁺GaN材料。

5.根据权利要求4所述低接触电阻的GaN基器件，其特征在于，所述n⁺GaN材料为Si掺杂，Si掺杂浓度为5×10¹⁹cm³-5×10²⁰cm³。

6.根据权利要求4所述低接触电阻的GaN基器件，其特征在于，所述源区部分、漏区部分在所述沟道层上方n⁺GaN材料的延伸长度为30-100nm。

7.根据权利要求1所述低接触电阻的GaN基器件，其特征在于，所述第一钝化层背离衬底的一表面沉积有第二钝化层，所述钝化层开孔刻蚀后上叠置所述栅极。

8.根据权利要求1所述低接触电阻的GaN基器件，其特征在于，所述第二钝化层的材质为SiN或SiO₂。

9.一种低接触电阻的GaN基器件及其制备方法，其特征在于，包括：

提供衬底；

在所述衬底上外延生长出外延层，所述至少具有沟道层和含有Al组分氮化物的势垒层，其中所述势垒层背离衬底的一表面上生长有第一钝化层，所述第一钝化层至少含有Al组分；

对所述外延层的二侧缘刻蚀，并在所述刻蚀区生长出源区部分和漏区部分；

在源区部分的表面沉积源极，在漏区部分的表面沉积漏极，并在所述外延层的中间部沉积栅极。

10.根据权利要求9所述制备方法，其特征在于，对所述外延层的二侧缘刻蚀，并在所述刻蚀区生长出源区部分和漏区部分，包括：

沿朝向衬底方向刻蚀所述第一钝化层和外延层，形成源区生长区、漏区生长区；

沉积覆盖所述源区生长区、漏区生长区和第一钝化层的n⁺GaN材料层；

在所述n⁺GaN材料层对应于源区生长区、漏区生长区的位置光刻定义出源极金属沉积区、漏极金属沉积区。