CN1180357C - 多总线系统中桥接的方法与多端口pci桥 - Google Patents

多总线系统中桥接的方法与多端口pci桥 Download PDF

Info

Publication number
CN1180357C
CN1180357C CNB01107423XA CN01107423A CN1180357C CN 1180357 C CN1180357 C CN 1180357C CN B01107423X A CNB01107423X A CN B01107423XA CN 01107423 A CN01107423 A CN 01107423A CN 1180357 C CN1180357 C CN 1180357C
Authority
CN
China
Prior art keywords
port
pci
bus
system bus
bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB01107423XA
Other languages
English (en)
Other versions
CN1365060A (zh
Inventor
刘华预
李美云
梁松海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nationz Technologies Inc
Original Assignee
ZHONGXING INTEGRATED CIRCUIT DESIGN CO Ltd SHENZHEN CITY
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZHONGXING INTEGRATED CIRCUIT DESIGN CO Ltd SHENZHEN CITY filed Critical ZHONGXING INTEGRATED CIRCUIT DESIGN CO Ltd SHENZHEN CITY
Priority to CNB01107423XA priority Critical patent/CN1180357C/zh
Publication of CN1365060A publication Critical patent/CN1365060A/zh
Application granted granted Critical
Publication of CN1180357C publication Critical patent/CN1180357C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Bus Control (AREA)

Abstract

一种多总线系统中桥接的方法与多端口PCI桥,在PCI总线与系统总线间建立PCI桥,其一个端口521连PCI总线,并设两通道端口复用,通道I连PCI主设备、数据缓冲和系统总线侧从设备;通道II连PCI从设备、数据缓冲和系统总线侧主设备;并跨接PCI桥内部寄存器和PCI桥内部DMA;并具有以下步骤:A.在所述系统总线侧主设备和系统总线侧从设备上分别建立端口I和端口II。将所述端口I和端口II分别与系统总线I和系统总线II相连,即形成三端口PCI桥结构,将PCI桥连接的总线条数增加50%。本多端口PCI桥结构简化,易于控制;可提高数据流量,减小阻塞可能性。

Description

多总线系统中桥接的方法与多端口PCI桥
技术领域
本发明涉及AHB(系统总线侧)总线间互连的桥结构,特别涉及CPU多条内部总线与PCI总线之间高效率桥接方法与结构。
背景技术
较早的计算机系统中一个中央CPU连接一条系统总线,该总线还连接内部存储器(Memory)等,CPU直接通过该总线与Memory通信。系统的高速外围部件与另外一条局部总线如PCI总线相连,这些高速外围部件通过PCI总线耦合到CPU上。起作用的就是在PCI总线和CPU系统总线之间承担互连任务的PCI桥即外围部件互连桥。不同的计算机系统制造商对PCI桥的位置有不同的处理,如英特尔的Pentium、PII、PIII系列,PCI桥在电路板上与CPU连接;而Motorola公司将Mpc8240的PCI桥集成到了CPU内部;无论设置在内部或外部,这些计算机系统的共同特点是PCI桥只连接两条总线,一条是系统总线,另一条是PCI总线,其中系统总线既作为桥的主设备(Master)工作,又作为桥的从设备(Slaver)工作,端口管理复杂。承担互连任务的PCI桥只有两个端口,因此只能桥接两条总线。CPU通过系统总线传送数据时不能同时监视桥的工作状态;系统总线一方的主控任务(Master)和目标任务(Target)也不能并行工作,容易引起数据交换的阻塞,限制了CPU与桥接效率的提高。
发明内容
本发明为克服上述现有技术的不足之处而提出一种多总线系统中提高桥接效率的方法和多端口PCI桥结构,增加PCI桥的端口,按照对PCI桥访问指令的方向将主、从设备任务分开,以简单而易于控制的结构减小总线上数据交换阻塞概率,提高系统总线一方的数据流量;同时不增加与外围电路的连线数量。
本发明的目的可以通过以下技术方案来达到:
提出一种多总线系统中桥接的方法,用以在PCI总线与系统总线之间建立桥接,所述PCI桥的一个端口连接PCI总线,并设立有两个通道的端口复用I,该端口复用I的通道I连接有PCI主设备、通道I数据缓冲和系统总线侧从设备端;其通道II连接有PCI从设备端、通道II数据缓冲和系统总线侧主设备端;并在所述系统总线侧从设备与PCI从设备之间跨接PCI桥内部寄存器,在所述系统总线侧主设备与PCI主设备之间跨接PCI桥内部DMA;尤其是所述方法适用于所有系统总线侧多系统总线与PCI总线间的桥接,并具有以下步骤:
在所述AHB(系统总线侧)主设备和AHB从设备上分别建立端口I和端口II。
设计、制造一种多总线系统中的多端口PCI桥,包括连接在PCI总线一侧的端口复用I,该端口复用I的通道I连接有PCI主设备、通道I数据缓冲和AHB从设备;其通道II连接有PCI从设备、通道II数据缓冲和ARB主设备;并在所述AHB从设备和PCI从设备之间跨接有PCI桥内部寄存器;在所述AHB主设备与PCI主设备之间跨接PCI桥内部DMA;尤其是所述AHB从设备和AHB主设备上还分别设立端口I和端口II。
附图说明
图1是包含一条系统总线和PCI总线的计算机系统模型;
图2是包含两条系统总线和一条PCI总线的计算机系统模型;
图3是现有技术双端口PCI桥结构示意图;
图4是本发明三端口PCI桥结构示意图;
图5是系统总线侧可半双工运行的三端口PCI桥结构示意图;
图6是系统总线侧可选择单工和半双工的五端口PCI桥结构示意图。
具体实施方式
以下结合附图所示之最佳实施例作进一步说明。
本发明一种多总线系统中桥接的方法,在PCI总线1与系统总线3之间建立桥接,所述总线间外围部件互连桥(指PCI桥)2的一个端口521连接PCI总线1,并设立有两个通道的端口复用I 200,该端口复用的通道I连接有PCI主设备211、通道I数据缓冲212和AHB从设备213;其通道II连接有PCI从设备221、通道II数据缓冲222和AHB主设备223;并在所述AHB从设备213与PCI从设备221之间跨接PCI桥内部寄存器2011,在所述AHB主设备223与PCI主设备211之间跨接PCI桥内部DMA 2012;并具有以下步骤:
A.在所述AHB主设备223和AHB从设备213上分别建立端口I 531和端口II 532。
此时,将所述端口I 531和端口II 532分别与系统总线I 31和系统总线II 32相连,即形成三端口PCI桥结构,将PCI桥连接的总线条数增加50%。
若在步骤A之后执行以下步骤:
B.在所述端口I 531和端口II 532上建立端口复用II 300,将系统总线I 31和系统总线II 32挂接在该端口复用II 300另一侧,则形成半双工的三端口PCI桥结构,使三端口PCI桥更加灵活。
为进一步提高桥接效率,可在所述端口I 531或端口II 532上分别并接系统总线III33或系统总线IV 34,以形成四端口、五端口的PCI桥结构,既提高效率,又使CPU的操作有更多的灵活性。
一种多总线系统中的多端口PCI桥,包括连接在PCI总线1一侧的端口复用I 200,该端口复用的通道I依次连接有PCI主设备211、通道I数据缓冲212和AHB从设备213;其通道II依次连接有PCI从设备221、通道II数据缓冲222和AHB主设备223;在所述AHB从设备213和PCI从设备221之间跨接有PCI桥内部寄存器2011;在所述AHB主设备223与PCI主设备211之间跨接有PCI桥内部DMA 2012,尤其是所述AHB从设备213和AHB主设备223上还分别设置有端口I 531和端口II 532。
此时,使所述端口I 531和端口II 532分别与系统总线I 31或系统总线II 32相连,即形成三端口PCI桥结构,将PCI桥连接的总线条数增加50%。
效率更高的PCI桥结构还包括系统总线侧的端口复用II 300;所述端口I 531和端口II 532与端口复用II 300相连接。所述端口复用II 300至少外挂一条系统总线;当外挂两条总线时,形成半双工的三端口PCI桥结构,使三端口PCI桥更加灵活。
所述端口I 531或端口II 532中,至少一个端口上并接有一条系统总线。这样,所述PCI桥可以形成四端口、五端口的PCI桥结构;可按照单工、半双工的不同需要,安排多条总线并行工作,既提高效率,又使CPU的操作有更多的灵活性。
实用中,PCI总线设计经历了从双端口到三端口、多端口的过程。
图1所示为包含一条系统总线和一条外围PCI总线的计算机系统模型,它也是双端口PCI桥的应用环境,虚线框内的部分是计算机系统的核心——CPU。
中央处理器可以通过双端口主桥对外部PCI设备上的数据进行读写,将数据通过系统总线取到存储器1或存储器2中,也可以将中央处理器的运算结果通过双端口主桥送到外部PCI设备中去。这些传送过程可以由中央处理器直接控制,并且中央处理器也可以通过系统总线来观察桥的工作状态。数据的传送也可以通过DMA来直接控制,中央处理器通过DMA设备来间接地控制穿过双端口主桥的数据传送。在这种双端口PCI桥中,DMA通过主桥访问外部PCI设备时,由于DMA占用着系统总线,中央处理器不能通过系统总线访问主桥,因而回出现等待状态。当中央处理器访问主桥或存储器时,DMA对主桥的访问也会进入等待状态。同样当内部系统总线被中央处理器或DMA占用时,外部PCI设备发起的对内部存储器资源的访问也会阻塞。现有的双端口PCI桥本身作为PCI总线上的一个设备,其MASTER和SLAVER功能是分时使用PCI总线的;桥作为系统总线上的一个设备,其MASTER和SLAVER功能也是分时使用AHB总线的。
图2所示为包含2条系统总线和一条外围PCI总线的计算机系统模型。三端口PCI桥连接两条系统总线和一条PCI总线,当数据在PCI总线和第二条系统总线之间正在传送时,中央处理器可以通过第一条系统总线访问PCI桥。当中央处理器通过第一条总线访问主桥或者存储器设备时,DMA也可以通过第二条总线访问外部PCI设备,或者外部PCI设备也可以通过第二条总线访问存储器1或者存储器2。
图3所示为双端口PCI桥的内部结构。PCI总线上连接有复用处理逻辑,其上连有PCI主设备和PCI从设备,分别是PCI总线Master和Slaver的接口逻辑;还分别接有桥上的数据缓冲和数据缓冲逻辑;然后有分别接有AHBMaster和Slaver的接口逻辑AHB从设备和AHB主设备,最后接AHB总线上的Master和Target的接口复用逻辑,再接系统总线;其间跨接有桥上的内部控制和状态寄存器及内部DMA。
图4所示为三端口PCI桥的内部结构。1是PCI总线,200是PCI Master和PCI Slaver功能在端口上的复用处理逻辑,211是PCI总线Master接口逻辑,212是桥上的数据缓冲,213是AHB总线上的Slaver接口,31是系统总线I,32是系统总线II,2011是桥上的内部控制和状态寄存器,2012是桥上的内部DMA,223是桥上的AHB Master接口逻辑,222是桥的数据缓冲逻辑,221是桥上的PCI Slaver接口逻辑。与图3相比较,结构上少了一个共用的端口,系统总线一方MASTER和SLAVER不需要分时使用总线,减小了内部总线发生阻塞的几率,提高了CPU的使用效率,同时系统与外部的接口引腿数目保持不变,芯片的封装成本没有任何增加。桥作为PCI总线的主设备使用时,桥从系统总线上取得数据,将数据放到数据缓冲内,同时通知PCI主设备有数据传送,PCI主设备申请PCI总线成功以后,将数据发送到PCI总线上去。桥作为PCI总线的从设备工作时,桥响应PCI总线上设备访问,从PCI总线上接收数据,将数据存放到数据缓冲中,通知系统总线上的AHB主设备,将数据放到系统总线上去。内部寄存器中的数据可以被PCI总线访问,也可以被系统总线访问,桥通过内部寄存器中的数据来控制桥的行为或反映桥的状态,也通过内部DMA提高数据传输的效率。
目前桥在系统总线一方作为主设备和从设备的端口是明确分开的,即桥的PCI总线端口在不同时刻既可以作为主设备,又可以作为从设备,系统总线一方的端口只作为主设备或只作为从设备。
本发明中桥的结构还可以进一部扩展,在系统总线一方的端口可以在不同时刻既作为主设备,又作为从设备,如图5所示。
本发明还可以进一步扩展到多端口的总线桥,桥的一方可以连接多条系统总线。其中连接到每个总线的端口逻辑可以只包含主设备接口逻辑或只包含从设备接口逻辑,也可以既包含主设备接口逻辑,又包含从设备接口逻辑,一个五端口总线的例子如图6所示。
本方面相对于现有技术的优点在于:增加了桥的端口数量,使桥的系统总线一方Master和Slave分开,简化了结构,易于控制;Master和Target可以同时工作,提高了系统总线一方的数据流量,减小了系统总线阻塞发生的可能性;三端口时CPU芯片与外部接口引腿数目保持不变,CPU芯片的封装成本与内置一个双端口的PCI总线成本相同;并且在一条系统总线与外部PCI总线之间传送数据的同时,CPU可以通过另外一条内部总线随时监控数据传送过程,给系统使用者提供了更大的灵活性;适用于数据交换领域,尤其是包含CPU或DSP的数据交换领域。

Claims (9)

1.一种多总线系统中桥接的方法,用以在PCI总线(1)与系统总线(3)之间建立PCI桥(2),所述PCI桥(2)的一个端口(521)连接PCI总线(1),并在连接该PCI总线一侧设立有两个通道的端口复用I(200),该端口复用I在通道I连接PCI主设备(211)、通道I数据缓冲(212)和系统总线侧从设备(213);在通道II连接PCI从设备(221)、通道II数据缓冲(222)和系统总线侧主设备(223);并在所述系统总线侧从设备(213)与PCI从设备(221)之间跨接PCI桥内部寄存器(2011),在所述系统总线侧主设备(223)与PCI主设备(211)之间跨接PCI桥内部DMA(2012);其特征在于:
所述方法适用于所有系统总线侧多系统总线与PCI总线间的桥接,并具有以下步骤:
A.在所述系统总线侧主设备(223)和系统总线侧从设备(213)上分别建立端口I(531)和端口II(532)。
2.按照权利要求1所述多总线系统中桥接的方法,其特征在于:
将所述端口I(531)和端口II(532)分别与系统总线I(31)和系统总线II(32)相连。
3.按照权利要求1所述多总线系统中桥接的方法,其特征在于:
还具有以下步骤:
B.设置端口复用II(300),将所述端口I(531)和端口II(532)上挂接在该端口复用II(300)的一侧,将系统总线I(31)和系统总线II(32)挂接在该端口复用II(300)的另一侧。
4.按照权利要求3所述多总线系统中桥接的方法,其特征在于:
所述端口I(531)还与系统总线III(33)连接,并且/或者端口II(532)还与系统总线IV(34)连接。
5.一种多总线系统中的多端口PCI桥,包括连接在该PCI总线(1)一侧的端口复用I(200),该端口复用I在通道I依次连接PCI主设备(211)、通道I数据缓冲(212)和系统总线侧从设备(213);又在通道II依次连接PCI从设备(221)、通道II数据缓冲(222)和系统总线侧主设备(223);在所述系统总线侧从设备(213)与PCI从设备(221)之间跨接有PCI桥内部寄存器(2011),在所述系统总线侧主设备(223)与PCI主设备(211)之间跨接有PCI桥内部DMA(2012);其特征在于:
所述系统总线侧从设备(213)和系统总线侧主设备(223)上还分别设置有端口I(531)和端口II(532)。
6.按照权利要求5所述的多总线系统中的多端口PCI桥,其特征在于:所述端口I(531)和端口II(532)分别与系统总线I(31)和系统总线II(32)相连。
7.按照权利要求5所述的多总线系统中的多端口PCI桥,其特征在于:
还包括连接在系统总线一侧的端口复用II(300);所述端口I(531)和端口II(532)与端口复用II(300)相连接。
8.按照权利要求7所述的多总线系统中的多端口PCI桥,其特征在于:
所述端口复用II(300)至少外挂一条系统总线。
9.按照权利要求8所述的多总线系统中的多端口PCI桥,其特征在于:
所述端口I(531)或端口II(532)中,至少一个端口上并接有另一条系统总线。
CNB01107423XA 2001-01-09 2001-01-09 多总线系统中桥接的方法与多端口pci桥 Expired - Fee Related CN1180357C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB01107423XA CN1180357C (zh) 2001-01-09 2001-01-09 多总线系统中桥接的方法与多端口pci桥

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB01107423XA CN1180357C (zh) 2001-01-09 2001-01-09 多总线系统中桥接的方法与多端口pci桥

Publications (2)

Publication Number Publication Date
CN1365060A CN1365060A (zh) 2002-08-21
CN1180357C true CN1180357C (zh) 2004-12-15

Family

ID=4656351

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01107423XA Expired - Fee Related CN1180357C (zh) 2001-01-09 2001-01-09 多总线系统中桥接的方法与多端口pci桥

Country Status (1)

Country Link
CN (1) CN1180357C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7167941B2 (en) * 2003-09-10 2007-01-23 Intel Corporation Multi-port device configuration
CN101118523B (zh) * 2006-08-01 2011-10-19 飞思卡尔半导体公司 存储器访问控制装置及其方法、存储器访问控制器及其方法
CN100514318C (zh) * 2007-07-30 2009-07-15 威盛电子股份有限公司 桥接器以及电子系统的数据清理方法
US7822906B2 (en) 2007-07-30 2010-10-26 Via Technologies, Inc. Data flush methods
CN104484298B (zh) * 2014-12-03 2017-10-24 中国航空工业集团公司第六三一研究所 基于pci接口的apb总线访问方法
CN105389275B (zh) * 2015-11-17 2018-02-06 无锡江南计算技术研究所 基于AMBA架构的虚拟PCIe‑PCI桥接系统

Also Published As

Publication number Publication date
CN1365060A (zh) 2002-08-21

Similar Documents

Publication Publication Date Title
US6658520B1 (en) Method and system for keeping two independent busses coherent following a direct memory access
CN1020815C (zh) 数据传送操作透明抢占的总线主接口电路
CN101303680B (zh) 一种终端扩展多串口的方法和装置
CN100386754C (zh) 对usb接口设备进行操作的装置及方法
WO2004042561A3 (en) Pipeline accelerator having multiple pipeline units and related computing machine and method
CN1818882A (zh) 容错系统、其中所用的控制装置、访问控制方法及控制程序
CN1180357C (zh) 多总线系统中桥接的方法与多端口pci桥
CN1561493A (zh) 多节点系统中硬件事件的聚集
US6683474B2 (en) Method and apparatus for communication using a distributed multiplexed bus
CN1373427A (zh) 一种实现双系统槽的装置和方法
EP1271323A3 (en) Redundant backplane interconnect for electronic devices
CN101281511A (zh) 一种片上总线系统
CN2845021Y (zh) 用于低速通信的多串行接口复用电路
WO2006137094A8 (en) Telematic network for managing devices and events in a domestic environment
CN107360088A (zh) 一种联通异种互联介质的网关结构及配置方法
CN115268339A (zh) 一种三余度综合控制系统和控制方法
CN1820233A (zh) 用于三个总线系统的耦合设备
CN1391178A (zh) 具有共享工作存储器的多处理器系统
CN1379337A (zh) 直接存储器存取至通用串行总线的转换电路及传输方法
CN100435125C (zh) 总线宽度自动调整系统
CN1265300C (zh) 一种紧凑型外围部件互连总线系统中控制平面的实现方法
Borrill Objective comparison of 32-bit buses
CN2420694Y (zh) 用于火灾报警控制器上的联动控制装置
CN2645134Y (zh) 集线式网络安全隔离切换器
CN216249230U (zh) 主板及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: GUOMING TECHNOLOGY CO., LTD.

Free format text: FORMER NAME: ZHONGXING INTEGRATED CIRCUIT DESIGN CO. LTD., SHENZHEN CITY

CP03 Change of name, title or address

Address after: Guangdong Shenzhen hi tech Zone, Nanshan District hi tech Zone Three, 2, three software park three

Patentee after: Nationz Technologies Inc.

Address before: Floor 1, technology innovation service center, nine Qilin Road, Shenzhen, Guangdong, Nanshan District

Patentee before: Zhongxing Integrated Circuit Design Co., Ltd., Shenzhen City

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041215

Termination date: 20140109