CN117995843A - 半导体装置及其制造方法 - Google Patents

Abstract

本发明公开了半导体装置及其制造方法，该半导体装置包括：一磊晶层；至少一闸极沟槽，包括一下闸极沟槽和一上闸极沟槽，下闸极沟槽的宽度小于上闸极沟槽的宽度；至少一沟槽闸极结构，设置在至少一闸极沟槽中，至少一沟槽闸极结构包括：一底闸极结构，设置在下闸极沟槽的下部，底闸极结构包括一第一闸极电极和一第一闸极介电层；一中闸极结构，设置在下闸极沟槽的上部，中闸极结构包括一第二闸极电极和一第二闸极介电层，第二闸极介电层的厚度小于第一闸极介电层的厚度；及设置在上闸极沟槽的顶闸极结构，顶闸极结构包括一第三闸极电极和一第三闸极介电层，第三闸极介电层的厚度小于第二闸极介电层的厚度；第一、第二和第三闸极电极彼此分离。

Description

半导体装置及其制造方法

技术领域

本发明涉及半导体技术，特别是包括沟槽闸极的半导体装置及其制造方法。

背景技术

金属氧化物半导体场效晶体管(MOSFET)可用作集成电路中的功率晶体管，通常在高电压和/或高电流条件下运行。通常，功率MOSFET可以大致分为两类：平面闸极MOSFET和沟槽闸极MOSFET。

对于沟槽闸极MOSFET，闸极通常容纳在沟槽中，具有较小占用面积(footprint)和较低寄生电容的优点。然而，在导通电阻(R_ON)、崩溃电压(BVD)和开关损耗方面，传统的沟槽闸极MOSFET仍然不能满足功率电子应用的所有要求。因此，仍然需要提供一种能够表现出低导通电阻(R_ON)和高崩溃电压(BVD)的功率MOSFET。

发明内容

有鉴于此，本发明提供半导体装置及其制造方法，以增强现有技术中传统半导体装置的电性表现。

根据本发明的一些实施例，提供一种半导体装置，包括：一磊晶层；至少一闸极沟槽，包括一下闸极沟槽和一上闸极沟槽，所述下闸极沟槽的宽度小于所述上闸极沟槽的宽度；至少一沟槽闸极结构，设置在所述至少一闸极沟槽中，其中，所述至少一沟槽闸极结构包括：一底闸极结构，设置在所述下闸极沟槽的下部，其中，所述底闸极结构包括一第一闸极电极和一第一闸极介电层；一中闸极结构，设置在所述下闸极沟槽的上部，其中，所述中闸极结构包括一第二闸极电极和一第二闸极介电层，所述第二闸极介电层的厚度小于所述第一闸极介电层的厚度；以及一顶闸极结构，设置在所述上闸极沟槽，其中，所述顶闸极结构包括一第三闸极电极和一第三闸极介电层，所述第三闸极介电层的厚度小于所述第二闸极介电层的厚度；其中，所述第一闸极电极、所述第二闸极电极和所述第三闸极电极彼此分离。

根据本发明的另一些实施例，提供一种半导体装置的制造方法，包括：提供一磊晶层；形成一上闸极沟槽在所述磊晶层中；形成一下闸极沟槽在所述磊晶层中，其中，所述下闸极沟槽的宽度小于所述上闸极沟槽的宽度；形成一底闸极结构在所述下闸极沟槽的下部，其中，所述底闸极结构包括一第一闸极电极和一第一闸极介电层；形成一中闸极结构在所述下闸极沟槽的上部，其中，所述中闸极结构包括一第二闸极电极和一第二闸极介电层，所述第二闸极介电层的厚度小于所述第一闸极介电层的厚度；以及形成一顶闸极结构在所述上闸极沟槽中，其中，所述顶闸极结构包括一第三闸极电极和一第三闸极介电层，所述第三闸极介电层的厚度小于所述第二闸极介电层的厚度；其中，所述第一闸极电极、所述第二闸极电极和所述第三闸极电极彼此分离。

根据本发明的一些实施例，第一闸极电极、第二闸极电极和第三闸极电极彼此分离，并可施加不同的偏压，以导通邻近沟槽闸极结构的通道。此外，由于可以适当地调整第一闸极电极、第二闸极电极和第三闸极电极的功函数，因此，可以相应地调整沟槽闸极结构周围(尤其是底部)的电场分布。因此，可以降低半导体装置的导通电阻(R_ON)，并且可以提高崩溃电压(BVD)。此外，由于靠近源极掺杂区的闸极介电层比远离源极掺杂区的闸极介电层薄，因此可以提高半导体装置的跨导(transconductance)。

附图说明

图1是本发明一些实施例的半导体装置的剖面示意图。

图2至图10是本发明一些实施例的半导体装置制造方法的中间阶段的剖面示意图。

附图标记说明：

10-1…第一区域

10-2…第二区域

100…半导体装置

101…基板

102…磊晶层

104…基体掺杂区

105…底面

106…源极掺杂区

108…盖介电层

110…源极接触孔

112…重掺杂区

114…源极接触

116…汲极接触

120…闸极沟槽

130…图案化屏蔽层

132…底层

134…顶层

140…上闸极沟槽

150…下闸极沟槽

200…沟槽闸极结构

201…最低面

210…底闸极结构

212…第一闸极介电层

214…第一闸极电极

215…最低面

220…中闸极结构

222…第二闸极介电层

224…第二闸极电极

230…顶闸极结构

232…第三闸极介电层

234…第三闸极电极

312…介电材料

314…导电材料

D1…深度

T12…厚度

T22…厚度

T32…厚度

W2…宽度

W4…宽度

W14…宽度

W24…宽度

W34…宽度。

具体实施方式

下面结合附图和具体的实施方式对本发明作进一步说明。本发明提供了数个不同的实施例，可用于实现本发明的不同特征。为简化说明起见，本发明也同时描述了特定构件与布置的范例。提供这些实施例的目的仅在于示意，而非予以任何限制。举例而言，下文中针对「第一特征形成在第二特征上或上方」的叙述，其可以是指「第一特征与第二特征直接接触」，也可以是指「第一特征与第二特征间另存在有其他特征」，致使第一特征与第二特征并不直接接触。此外，本发明中的各种实施例可能使用重复的参考符号和/或文字注记。使用这些重复的参考符号与注记是为了使叙述更简洁和明确，而非用以指示不同的实施例及/或配置之间的关联性。

另外，针对本发明中所提及的空间相关的叙述词汇，例如：「在...之下」，「低」，「下」，「上方」，「之上」，「上」，「顶」，「底」和类似词汇时，为便于叙述，其用法均在于描述图式中一个元件或特征与另一个(或多个)元件或特征的相对关系。除了图式中所显示的摆向外，这些空间相关词汇也用来描述半导体装置在使用中以及操作时的可能摆向。随着半导体装置的摆向的不同(旋转90度或其它方位)，用以描述其摆向的空间相关叙述亦应通过类似的方式予以解释。

虽然本发明使用第一、第二、第三等等用词，以叙述种种元件、部件、区域、层、及/或区块(section)，但应了解此等元件、部件、区域、层、及/或区块不应被此等用词所限制。此等用词仅是用以区分某一元件、部件、区域、层、及/或区块与另一个元件、部件、区域、层、及/或区块，其本身并不意含及代表该元件有任何之前的序数，也不代表某一元件与另一元件的排列顺序、或是制造方法上的顺序。因此，在不背离本发明具体实施例的范畴下，下列所讨论的第一元件、部件、区域、层、或区块亦可以第二元件、部件、区域、层、或区块等词称之。

本发明中所提及的「约」或「实质上」的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。应注意的是，说明书中所提供的数量为大约的数量，亦即在没有特定说明「约」或「实质上」的情况下，仍可隐含「约」或「实质上」的含义。

虽然下文是通过具体实施例来描述本发明的技术方案，然而本发明的发明原理亦可应用至其他的实施例。此外，为了不致使本发明的精神晦涩难懂，特定的细节会被予以省略，该些被省略的细节属于本领域技术人员的知识范围。

图1为根据本发明的一些实施例的半导体装置的剖面示意图。参考图1，提供了一种半导体装置100。在该实施例中，半导体装置100是能够在诸如100至500伏特的高工作电压和/或诸如0.1至100安培的高工作电流下工作的功率晶体管，但不限于此。半导体装置100包括诸如n型的第一导电类型的基板101。基板101由半导体材料制成，例如硅(Si)、碳化硅(SiC)、氮化铝(AlN)、氮化镓(GaN)或其他适合的半导体材料，并且基板101可以作为半导体装置100的汲极区。磊晶层102设置在基板101上。磊晶层102可以由硅、氮化镓、碳化硅或其他适合的材料制成。诸如p型的第二导电类型的基体掺杂区104可以形成在磊晶层102的上部。源极掺杂区106形成在磊晶层102中(或基体掺杂区104中)并且邻近磊晶层102的上表面。源极掺杂区106具有第二导电类型，例如p型，其不同于基体掺杂区104的第一导电类型。盖介电层108设置在源极掺杂区106上。在盖介电层108中形成源极接触孔110，并且源极接触孔110的底面低于源极掺杂区106的顶面。在源极接触孔110下方和两个相邻的沟槽闸极结构200之间形成第二导电类型，如p型的重掺杂区112，重掺杂区112的掺杂浓度大于基体掺杂区104的掺杂浓度。源极接触114形成在盖介电层108上，并填入源极接触孔110中。源极接触114通过设置在源极接触孔110中的源极接触114电连接到源极掺杂区106。半导体装置100还可以包括设置在基板101的背面上的汲极接触116，使得汲极接触116设置在沟槽闸极结构200下方。

参照图1，至少一个闸极沟槽120设置在磊晶层102中。在一些实施例中，有两个闸极沟槽120分别设置在半导体装置100的第一区域10-1和第二区域10-2中。每个闸极沟槽120的侧壁可以被基体掺杂区104或源极掺杂区106覆盖，并且闸极沟槽120的最低面201低于基体掺杂区104的底面105。每个闸极沟槽120可以沿着平行于基板101的主表面的第一方向(例如Y方向)延伸。每个闸极沟槽120包括至少两个子沟槽，例如上闸极沟槽140和下闸极沟槽150。下闸极沟槽150设置在上闸极沟槽140下方，并且下闸极沟槽150的宽度W2(例如沿着第二方向X)小于上闸极沟槽140的宽度W4(例如沿着第二方向X)。在一些实施例中，下闸极沟槽150可以包括垂直侧壁和弧形底面，下闸极沟槽150的整个垂直侧壁被基体掺杂区104完全覆盖，并且下闸极沟槽150的弧形底面的部分可以比基体掺杂区104的底面105更深。

上闸极沟槽140设置在下闸极沟槽150上方，且上闸极沟槽140包括连接下闸极沟槽150上边缘的垂直侧壁和弧形下角。上闸极沟槽140的垂直侧壁的上部可以被源极掺杂区106覆盖，上闸极沟槽140的垂直侧壁的下部可以被基体掺杂区104覆盖。

半导体装置100还包括至少一个沟槽闸极结构200，例如分别设置在闸极沟槽120中的两个沟槽闸极结构200。每个沟槽闸极结构200可以包括从下至上依序设置的底闸极结构210、中闸极结构220和顶闸极结构230。底闸极结构210设置在下闸极沟槽150的下部，并且底闸极结构210包括第一闸极介电层212和第一闸极电极214。第一闸极介电层212包括具有厚度T12的垂直部分，第一闸极电极214具有宽度W14。基于不同的需求，第一闸极介电层212的底部可以具有与第一闸极介电层212的垂直部分的厚度T12相同或更大的厚度。第一闸极介电层212可以由氧化硅或高介电系数(high-k,k>4)介电层制成，但不限于此。第一闸极电极214的最低面215低于基体掺杂区104的底面105。第一闸极电极214可以由诸如多晶硅或金属材料的导电材料制成，但不限于此。为了调整邻近底闸极结构210的基体掺杂区104中的通道的阈值电压(V_TH)，可以通过向第一闸极电极214离子布植适合的掺质或者使用适合的材料来建构第一闸极电极214，以调整第一闸极电极214的功函数。

中闸极结构220设置在下闸极沟槽150的上部，中闸极结构220包括第二闸极介电层222和第二闸极电极224。第二闸极介电层222可以设置在第二闸极电极224的侧壁和底面上。换句话说，第二闸极介电层222可以从第二闸极电极224下方延伸到下闸极沟槽150的侧壁。此外，第二闸极介电层222具有厚度T22的垂直部分。在本实施例中，第二闸极介电层222的厚度T22小于第一闸极介电层212的厚度T12。第二闸极介电层222可以由氧化硅或高介电系数(high-k,k>4)介电层制成，但不限于此。第二闸极电极224的底面高于基体掺杂区104的底面105。此外，第二闸极电极224的宽度W24大于第一闸极电极214的宽度W14。第二闸极电极224可以由诸如多晶硅或金属材料的导电材料制成，但不限于此。为了调整靠近中闸极结构220的基体掺杂区104中的通道的阈值电压(V_TH),可以通过向第二闸极电极224添加掺质或者使用适合的材料来建构第二闸极电极224以调整第二闸极电极224的功函数。

顶闸极结构230设置在上闸极沟槽140中，且顶闸极结构230包括延伸超过中闸极结构220上边缘的弧形下角。顶闸极结构230包括第三闸极介电层232和第三闸极电极234。第三闸极介电层232可以设置在第三闸极电极234的侧壁和底面上。换句话说，第三闸极介电层232可以从第三闸极电极234下方延伸到上闸极沟槽140的侧壁。此外，第三闸极介电层232包括具有厚度T32的垂直部分。在本实施例中，第三闸极介电层232的厚度T32小于第二闸极介电层222的厚度T22。第三闸极介电层232可以由氧化硅或高介电系数(high-k,k>4)介电层制成，但不限于此。第三闸极电极234的顶面高于源极掺杂区106的底面，并且第三闸极电极234包括低于源极掺杂区106的底面的弧形下角。第三闸极电极234的宽度W34大于第二闸极电极224的宽度W24。第三闸极电极234可以由诸如多晶硅或金属材料的导电材料制成，但不限于此。为了调整邻近顶闸极结构230的基体掺杂区104中的通道的阈值电压(V_TH)，可以通过向第三闸极电极234添加掺质或者使用适合的材料来建构第三闸极电极234，以调整第三闸极电极234的功函数。此外，由于靠近源极掺杂区的闸极介电层(例如第三闸极介电层232)比远离源极掺杂区的闸极介电层(例如第一闸极介电层212和第二闸极介电层222)薄，因此可以提高半导体装置100的跨导(transconductance)。

在本发明的一些实施例中，第一闸极电极214、第二闸极电极224和第三闸极电极234彼此分离。此外，第一闸极电极214、第二闸极电极224和第三闸极电极234中的一个的功函数不同于第一闸极电极214、第二闸极电极224和第三闸极电极234中的另外两个的功函数。

在本发明的一些实施例中，每个沟槽闸极结构200包括三个分立的闸极电极(例如第一闸极电极214、第二闸极电极224和第三闸极电极234)和三个具有不同厚度(例如厚度T12、T22、T32)的三个闸极介电层(例如第一闸极介电层212、第二闸极介电层222和第三闸极介电层232)。因此，在半导体装置100的操作期间，第一闸极电极214、第二闸极电极224和第三闸极电极234可以被施予不同的偏压，以导通邻近沟槽闸极结构200的通道，从而让电流从汲极接触116流向源极掺杂区106和源极接触114。此外，由于可以适当地调整第一闸极电极214、第二闸极电极224和第三闸极电极234的功函数，因此可以相应地调整沟槽闸极结构200周围(尤其是底部)的电场分布。例如，与在各个闸极沟槽中具有单个闸极电极的传统沟槽闸极MOSFET相比，半导体装置100的沟槽闸极结构200底部的峰值电场可以降低至少18.5％。因此，在一些实施例中，半导体装置100的导通电阻(R_ON)可以降低至少33.2％，并且崩溃电压(BVD)可以提高至少6％。

为了使本领域技术人员能够实施本发明，下文进一步描述了本发明半导体装置的制造方法。

图2至图10为根据本发明的一些实施例的半导体装置的制造方法的中间阶段的剖面示意图。参考图2，在图2所示的制造阶段，通过磊晶生长方法在基板上形成磊晶层102。磊晶层102可以由具有第一导电类型(例如n型)的半导体材料制成。包括底层132和顶层134的图案化屏蔽层130可以形成在磊晶层102的上表面上。图案化屏蔽层130暴露的磊晶层102的部分可以被蚀刻，从而在磊晶层102中形成至少一个沟槽。在一些实施例中，形成在磊晶层102中的至少一个沟槽包括分别形成在第一区域10-1和第二区域10-2中的两个上闸极沟槽140，每个上闸极沟槽140具有深度D1和宽度W4。

参考图3，在图3所示的制造阶段，进行光微影和蚀刻制程，以在相应的上闸极沟槽140下方形成下闸极沟槽150。下闸极沟槽150的宽度W2小于上闸极沟槽140的宽度W4。此外，上闸极沟槽140具有复数个弧形下角，分别连接下闸极沟槽150的上边缘。

参考图4，在图4所示的制造阶段，进行沉积制程，在上闸极沟槽140和下闸极沟槽150的侧壁上形成一层介电材料312。然后，用导电材料314填入上闸极沟槽140和下闸极沟槽150。根据实际需求，导电材料314可由半导体材料或金属材料制成。此外，通过使用适合的材料或离子布植适合的掺质，可以将导电材料314的功函数调整为预定数值。

参考图5，在图5所示的制造阶段，通过回蚀刻图4所示的上闸极沟槽140和下闸极沟槽150中的介电材料312和导电材料314，以形成底闸极结构210。例如，上闸极沟槽140和下闸极沟槽150中的介电材料312和导电材料314可以被回蚀刻，直到介电材料312和导电材料314的顶面位在下闸极沟槽150中。通过施行回蚀刻制程，可以获得包括第一闸极介电层212和第一闸极电极214的底闸极结构210。此外，第一闸极介电层212和第一闸极电极214可以分别具有最低面201、最低面215。

参考图6，在图6所示的制造阶段，进行沉积制程，在上闸极沟槽140和下闸极沟槽150的侧壁上以及底闸极结构210的顶面上形成一层介电材料312。该层介电材料312的厚度小于第一闸极介电层212的厚度。

在图6所示的制造阶段后，将导电材料(未显示)填入下闸极沟槽150的上部和上闸极沟槽140中。根据实际需求，导电材料可以由半导体材料或金属材料制成。此外，通过使用适合的材料或离子布植适合的掺质，可以将导电材料的功函数调整为预定数值。

参考图7，在图7所示的制造阶段，通过回蚀刻填充在上闸极沟槽140和下闸极沟槽150中的介电材料和导电材料，以在下闸极沟槽150的上部形成中闸极结构220。通过施行回蚀刻制程，可以暴露上闸极沟槽140的侧壁，并且中闸极结构220的顶面与上闸极沟槽140的底面实质上齐平。中闸极结构220包括第二闸极介电层222和第二闸极电极224。在一些实施例中，第一闸极介电层212的厚度T12大于第二闸极介电层222的厚度T22，并且第一闸极电极214的宽度W14小于第二闸极电极224的宽度W24。

参考图8，在图8所示的制造阶段，包括第三闸极介电层232和第三闸极电极234的顶闸极结构230被形成在上闸极沟槽140中。在一些实施例中，顶闸极结构230包括延伸超过中闸极结构220的上边缘的弧形下角。第三闸极介电层232的厚度T32小于第二闸极介电层222的厚度T22。第三闸极电极234包括弧形下角，并且第三闸极电极234的宽度W34大于第二闸极电极224的宽度W24。在一些实施例中，第一闸极电极214、第二闸极电极224和第三闸极电极234彼此分离。此外，第一闸极电极214、第二闸极电极224和第三闸极电极234中的一个的功函数不同于第一闸极电极214、第二闸极电极224和第三闸极电极234中的另外两个的功函数。

参考图9，在图9所示的制造阶段，通过施行离子布植制程，在磊晶层102中形成第二导电类型(如p型)的基体掺杂区104。基体掺杂区104覆盖每个下闸极沟槽150的两侧，并且第一闸极电极214的最低面215低于基体掺杂区104的底面。然后，通过施行另一离子布植制程，在磊晶层102中形成第一导电类型(例如n型)的源极掺杂区106。源极掺杂区106覆盖每个上闸极沟槽140的两侧，并且第三闸极结构230的底面低于源极掺杂区106的底面。

参照图10，在图10所示的制造阶段，进行光微影和蚀刻制程，以在两个相邻沟槽闸极结构200之间的源极掺杂区106中形成源极接触孔110。然后，通过施行离子布植制程，在源极接触孔110下方和两个相邻的沟槽闸极结构200之间形成第二导电类型(例如p型)的重掺杂区112。

在图10所示的制造阶段后，可进行其他制程，以制造所需的半导体装置，例如图1所示的半导体装置100。

根据本发明的一些实施例，第一闸极电极214、第二闸极电极224和第三闸极电极234彼此分离，并可施加不同的偏压，以导通邻近沟槽闸极结构200的通道。此外，由于可以适当地调整第一闸极电极214、第二闸极电极224和第三闸极电极234的功函数，因此可以相应地调整沟槽闸极结构200周围(尤其是底部)的电场分布。因此，可以降低半导体装置100的导通电阻(R_ON)，并且可以提高崩溃电压(BVD)。此外，由于靠近源极掺杂区的闸极介电层比远离源极掺杂区的闸极介电层薄，因此可以提高半导体装置的跨导。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说，在不脱离本发明构思的前提下，还可以做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明的保护范围。

Claims (20)

1.一种半导体装置，其特征在于，包括：

一磊晶层；

至少一闸极沟槽，包括一下闸极沟槽和一上闸极沟槽，所述下闸极沟槽的宽度小于所述上闸极沟槽的宽度；

至少一沟槽闸极结构，设置在所述至少一闸极沟槽中，其中，所述至少一沟槽闸极结构包括：

一底闸极结构，设置在所述下闸极沟槽的下部，其中，所述底闸极结构包括一第一闸极电极和一第一闸极介电层；

一中闸极结构，设置在所述下闸极沟槽的上部，其中，所述中闸极结构包括一第二闸极电极和一第二闸极介电层，所述第二闸极介电层的厚度小于所述第一闸极介电层的厚度；以及

一顶闸极结构，设置在所述上闸极沟槽，其中，所述顶闸极结构包括一第三闸极电极和一第三闸极介电层，所述第三闸极介电层的厚度小于所述第二闸极介电层的厚度；

其中，所述第一闸极电极、所述第二闸极电极和所述第三闸极电极彼此分离。

2.如权利要求1所述的半导体装置，其特征在于，所述第二闸极电极的宽度大于所述第一闸极电极的宽度，并且所述第二闸极电极的宽度小于所述第三闸极电极的宽度。

3.如权利要求1所述的半导体装置，其特征在于，所述第二闸极介电层从所述第二闸极电极下方延伸至所述下闸极沟槽的侧壁。

4.如权利要求1所述的半导体装置，其特征在于，所述顶闸极结构包括一弧形下角，所述弧形下角延伸超过所述中闸极结构的上边缘。

5.如权利要求1所述的半导体装置，其特征在于，所述第三闸极电极包括一弧形下角。

6.如权利要求1所述的半导体装置，其特征在于，所述第三闸极介电层从所述第三闸极电极下方延伸到所述上闸极沟槽的侧壁。

7.如权利要求1所述的半导体装置，其特征在于，所述第一闸极电极、所述第二闸极电极和所述第三闸极电极其中之一的功函数不同于所述第一闸极电极、所述第二闸极电极和所述第三闸极电极其中另外两个的功函数。

8.如权利要求1所述的半导体装置，其特征在于，还包括：一基体掺杂区，设置在所述磊晶层中；其中，所述第二闸极电极的底面高于所述基体掺杂区的底面。

9.如权利要求8所述的半导体装置，其特征在于，所述第一闸极电极的最低面低于所述基体掺杂区的所述底面。

10.如权利要求8所述的半导体装置，其特征在于，还包括：一源极掺杂区，设置在所述基体掺杂区中；所述源极掺杂区的导电类型不同于所述基体掺杂区的导电类型，其中，所述第三闸极电极的顶面高于所述源极掺杂区的底面。

11.如权利要求1所述的半导体装置，其特征在于，还包括：一汲极接触，设置在所述至少一沟槽闸极结构的下方。

12.如权利要求8所述的半导体装置，其特征在于，所述至少一沟槽闸极结构包括两个沟槽闸极结构；并且所述半导体装置还包括一重掺杂区，设置在所述基体掺杂区的顶面处并且在所述两个沟槽闸极结构之间；所述重掺杂区的导电类型与所述基体掺杂区的导电类型相同。

13.一种半导体装置的制造方法，其特征在于，包括：

提供一磊晶层；

形成一上闸极沟槽在所述磊晶层中；

形成一下闸极沟槽在所述磊晶层中，其中，所述下闸极沟槽的宽度小于所述上闸极沟槽的宽度；

形成一底闸极结构在所述下闸极沟槽的下部，其中，所述底闸极结构包括一第一闸极电极和一第一闸极介电层；

形成一中闸极结构在所述下闸极沟槽的上部，其中，所述中闸极结构包括一第二闸极电极和一第二闸极介电层，所述第二闸极介电层的厚度小于所述第一闸极介电层的厚度；以及

形成一顶闸极结构在所述上闸极沟槽中，其中，所述顶闸极结构包括一第三闸极电极和一第三闸极介电层，所述第三闸极介电层的厚度小于所述第二闸极介电层的厚度；

其中，所述第一闸极电极、所述第二闸极电极和所述第三闸极电极彼此分离。

14.如权利要求13所述的半导体装置的制造方法，其特征在于，形成所述底闸极结构在所述下闸极沟槽的所述下部包括：

形成一介电材料在所述上闸极沟槽和所述下闸极沟槽的侧壁；

填入一导电材料于所述上闸极沟槽和所述下闸极沟槽；以及

回蚀所述介电材料和所述导电材料，直到所述介电材料和所述导电材料的顶面位于所述下闸极沟槽中。

15.如权利要求13所述的半导体装置的制造方法，其特征在于，形成所述中闸极结构在所述下闸极沟槽的所述上部包括：

形成一介电材料在所述上闸极沟槽的侧壁和所述底闸极结构的顶面；以及

回蚀所述介电材料以暴露所述上闸极沟槽的所述侧壁。

16.如权利要求13所述的半导体装置的制造方法，其特征在于，所述第二闸极电极的宽度大于所述第一闸极电极的宽度，并且所述第二闸极电极的宽度小于所述第三闸极电极的宽度。

17.如权利要求13所述的半导体装置的制造方法，其特征在于，所述顶闸极结构包括一弧形下角，所述弧形下角延伸超过所述中闸极结构的上边缘。

18.如权利要求13所述的半导体装置的制造方法，其特征在于，所述第三闸极电极包括一弧形下角。

19.如权利要求13所述的半导体装置的制造方法，其特征在于，所述第一闸极电极、所述第二闸极电极和所述第三闸极电极其中之一的功函数不同于所述第一闸极电极、所述第二闸极电极和所述第三闸极电极其中另外两个的功函数。

20.如权利要求13所述的半导体装置的制造方法，其特征在于，还包括：形成一基体掺杂区在所述磊晶层中，所述基体掺杂区覆盖所述下闸极沟槽的两侧，其中，所述第一闸极电极的最低面低于所述基体掺杂区的底面。