CN117995103A - 一种led显示屏的显示控制系统及方法 - Google Patents
一种led显示屏的显示控制系统及方法 Download PDFInfo
- Publication number
- CN117995103A CN117995103A CN202410173656.7A CN202410173656A CN117995103A CN 117995103 A CN117995103 A CN 117995103A CN 202410173656 A CN202410173656 A CN 202410173656A CN 117995103 A CN117995103 A CN 117995103A
- Authority
- CN
- China
- Prior art keywords
- buffer
- main control
- display screen
- led display
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 230000003044 adaptive effect Effects 0.000 claims abstract description 8
- 230000002093 peripheral effect Effects 0.000 description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
本发明涉及LED显示控制技术领域，具体说是LED显示屏的显示控制系统及方法。它包括主控芯片、数据控制单元和至少二个缓冲模块。缓冲模块含有输入端口组和输出端口组，缓冲模块的输入端口组均与主控芯片的输出端口组适配连接，缓冲模块的输出端口组用于与LED显示屏适配连接。多个缓冲模块的输入端口组均复用主控芯片的输出端口组，主控芯片向每个缓冲模块发送的数据信号均不同。该系统实现小芯片带动大LED显示屏的功能，且结构简单，成本较低。
Description
技术领域
本发明涉及LED显示控制技术领域，具体说是LED显示屏的显示控制系统及方法。
背景技术
ARM级别的LED显示屏控制器因其IO口很有限，单纯用普通IO口来带载大屏并靠单纯的IO口翻转(受IO时钟限制)其所能带的点数很少。为了提高ARM级别的LED显示屏控制器的带载能力，现有技术的做法是采用ARM+FPGA的组合方案来实现高度更高、宽度更宽的LED显示屏。然而，增加FPGA的结构复杂，且成本较高。
发明内容
本发明要解决的技术问题是提供一种LED显示屏的显示控制系统及方法，该系统结构简单，成本较低。
为解决上述问题，提供以下技术方案：
本发明的LED显示屏的显示控制系统的特点是包括主控芯片和至少二个缓冲模块；所述主控芯片为ARM级芯片；所述缓冲模块含有输入端口组和输出端口组，缓冲模块的输入端口组均与主控芯片的输出端口组适配连接，缓冲模块的输出端口组用于与所述LED显示屏适配连接，主控芯片通过输出端口组发送数据信号，缓冲模块的输入端口组用于接收主控芯片发送的数据信号，缓冲模块对数据信号进行放大后、通过缓冲模块的输出端口组发送给LED显示屏；多个缓冲模块的输入端口组均复用主控芯片的输出端口组，所述主控芯片向每个缓冲模块发送的数据信号均不同；主控芯片向其中一个缓冲模块发送控制使能，收到控制使能的那个缓冲模块处于有效状态，其它缓冲模块处于无效状态。
其中，所述缓冲模块中有不少于二个缓冲单元，缓冲单元均有至少二个输入端口和二个输出端口；缓冲模块中，所有缓冲单元的输入端口形成所述输入端口组，所有缓冲单元的输出端口形成所述输出端口组；所述主控芯片的输出端口组中含有多个输出端口，主控芯片的输出端口数量与单个缓冲模块输入端口的数量适配，缓冲模块中所有缓冲单元的输入端口呈一一对应状与主控芯片的输出端口相连；缓冲模块间，缓冲模块的输入端口复用主控芯片的输出端口。
所述缓冲模块含有切换单元，切换单元接收主控芯片的控制使能产生切换信号传递给LED显示屏。
所述主控芯片采用型号为STM32F407的芯片US；所述缓冲模块有两个，所述缓冲单元采用型号为74HC245的芯片UH。
所述切换单元和缓冲单元采用型号相同的芯片。
还包括数据控制单元，数据控制单元适配连接在LED显示屏与主控芯片间，用于将主控芯片产生的控制数据波形信号放大后发送给LED显示屏。
所述数据控制单元与所述缓冲单元采用相同信号的芯片。
本发明的LED显示屏的显示控制方法的特点是采用上述方案，具体过程为：主控芯片根据控制信号向其中一个缓冲模块发送控制使能，收到控制使能的那个缓冲模块处于有效状态，其它缓冲模块处于无效状态，同时主控芯片向处于有效状态的缓冲模块发送对应的数据信号；处于有效状态的缓冲模块将数据信号放大后发送给LED显示屏，同时，处于有效状态的缓冲模块接收主控芯片的使能信号产生切换信号发送给LED显示屏。
采取以上方案，具有以下优点：
由于本发明的LED显示屏的显示控制系统的缓冲模块含有输入端口组和输出端口组，缓冲模块的输入端口组均与主控芯片的输出端口组适配连接，缓冲模块的输出端口组用于与所述LED显示屏适配连接，多个缓冲模块的输入端口组均复用主控芯片的输出端口组，主控芯片向每个缓冲模块发送的数据信号均不同，主控芯片向其中一个缓冲模块发送控制使能，收到控制使能的那个缓冲模块处于有效状态，其它缓冲模块处于无效状态。该系统采用多个缓冲模块备用的方式来提高ARM级别的LED显示屏控制器的带载能力，与背景技术中采用FPGA相比结构简单，成本较低。
附图说明
图1是本发明的LED显示屏的显示控制系统的结构拓扑图；
图2是本发明的LED显示屏的显示控制系统的电路示意图。
具体实施方式
以下结合附图对本发明作进一步详细描述。
如图1和图2所示本发明的LED显示屏的显示控制系统包括主控芯片、数据控制单元和至少二个缓冲模块。缓冲模块含有输入端口组和输出端口组，缓冲模块的输入端口组均与主控芯片的输出端口组适配连接，缓冲模块的输出端口组用于与LED显示屏适配连接，主控芯片通过输出端口组发送数据信号，缓冲模块的输入端口组用于接收主控芯片发送的数据信号，缓冲模块对数据信号进行放大后、通过缓冲模块的输出端口组发送给LED显示屏。多个缓冲模块的输入端口组均复用主控芯片的输出端口组，主控芯片向每个缓冲模块发送的数据信号均不同。主控芯片向其中一个缓冲模块发送控制使能，收到控制使能的那个缓冲模块处于有效状态，其它缓冲模块处于无效状态。缓冲模块中有不少于二个缓冲单元，缓冲单元均有至少二个输入端口和二个输出端口。缓冲模块中，所有缓冲单元的输入端口形成输入端口组，所有缓冲单元的输出端口形成输出端口组。主控芯片的输出端口组中含有多个输出端口，主控芯片的输出端口数量与单个缓冲模块输入端口的数量适配，缓冲模块中所有缓冲单元的输入端口呈一一对应状与主控芯片的输出端口相连。缓冲模块间，缓冲模块的输入端口复用主控芯片的输出端口。缓冲模块含有切换单元，切换单元接收缓冲模块的控制使能产生切换信号传递给LED显示屏。数据控制单元适配连接在LED显示屏与主控芯片间，用于将主控芯片产生的控制数据波形信号放大后发送给LED显示屏。
本发明的LED显示屏的显示控制方法，采用本实施例的LED显示屏的显示控制系统，具体过程为：主控芯片向其中一个缓冲模块发送控制使能，收到控制使能的那个缓冲模块处于有效状态，其它缓冲模块处于无效状态，同时主控芯片向处于有效状态的缓冲模块发送对应的数据信号。处于有效状态的缓冲模块将数据信号放大后发送给LED显示屏，同时，处于有效状态的缓冲模块接收主控芯片的使能信号产生切换信号发送给LED显示屏。
本实施例中，主控芯片为ARM级芯片，具体采用型号为STM32F407的芯片US，其具有16个输出端口，用于输出红绿信号，分别为芯片US的第58、59、60、63、64、65、66、67、68、77、78、79、85、86、114、115号引脚。芯片US的123引脚和124引脚为使能引脚，分别发送控制使能FSMC-NE1和FSMC-NE2。缓冲模块为二个，缓冲模块中有二个缓冲单元和一个切换单元，缓冲单元和切换单元均采用型号为74HC245的芯片UH。第一个缓冲模块中，两个缓冲单元分别为型号为74HC245的芯片UH1和芯片UH2，切换单元为型号为74HC245的芯片UH3。第二个缓冲模块中，两个缓冲单元分别为型号为74HC245的芯片UH4和芯片UH5，切换单元为型号为74HC245的芯片UH6。
如图2所示，芯片UH1的引脚2～引脚9为缓冲单元的输入端口，分别接芯片US的85引脚、86引脚、114引脚、115引脚、58引脚～63引脚，分别用于接收FSMC-D0～FSMC-D7信号。芯片UH1的引脚11～引脚18为缓冲单元的输出端口，分别用于向LED显示屏发送DATA-R8～DATA-R1信号。芯片UH1的引脚2～引脚9为缓冲单元的输入端口，分别接芯片US的64引脚～68引脚、77引脚～79引脚，分别用于接收FSMC-D8～FSMC-D15信号。芯片UH2的引脚11～引脚18为缓冲单元的输出端口，分别用于向LED显示屏发送DATA-G8～DATA-G1信号。芯片UH1、芯片UH2和芯片UH3的19引脚与芯片US的123引脚相连，用于接收控制使能FSMC-NE1。芯片UH3接收控制使能FSMC-NE1产生切换使能CLK1发送给LED显示屏。
如图2所示，芯片UH4的引脚2～引脚9与芯片UH1的引脚2～引脚9复用，芯片UH6的引脚2～引脚9与芯片UH2的引脚2～引脚9复用。芯片UH4的引脚11～引脚18为缓冲单元的输出端口，分别用于向LED显示屏发送DATA-R19～DATA-R9信号。芯片UH5的引脚11～引脚18为缓冲单元的输出端口，分别用于向LED显示屏发送DATA-G16～DATA-G9信号。芯片UH4、芯片UH5和芯片UH6的19引脚与芯片US的124引脚相连，用于接收控制使能FSMC-NE4。芯片UH6接收控制使能FSMC-NE2产生切换使能CLK2发送给LED显示屏。
本实施例中，芯片UH3和芯片UH6的引脚2复用，用于与芯片US的119引脚相连，用于接收芯片US的控制数据波形信号FSMC-NEW。
本实施例中，数据控制单元和缓冲单元采用型号相同的芯片，采用信号为74HC245的芯片U7。芯片U7与芯片US的接线如图2所示，属于现有技术，这里不再赘述，信号N-STB、IN-OE、IN-A、IN-B、IN-C、IN－D均为控制数据波形信号。
本实施例中，为了便于与LED显示屏相连，还包括插接件JP1，插接件JP1与主控芯片、缓冲模块和切换单元的接线图如图2所示，属于本领域技术人员的惯用技术手段，这里不再赘述。
芯片STM32F407的第58、59、60、63、64、65、66、67、68、77、78、79、85、86、114、115号引脚(即数据线FSMC-D0～FSMC-D15)输出RG数据信号，通过74HC245芯片进行信号放大到数据输出接口。微处理器STM32F407的第123号引脚(即FSMC-NE1)为芯片UH1、UH2、UH3(第一个缓冲模块)的使能控制信号，微处理器STM32F407的第124号引脚(即FSMC-NE2)为芯片UH4、UH5、UH6(第二个缓冲模块)的使能控制信号。FSMC-NE1和FSMC-NE2两路使能控制信号通过微处理器STM32F407内部程序进行快速切换，使两组芯片形成互斥关系，即第一组芯片组合和第二组芯片组合瞬间只有其中一组芯片组合处于有效状态，另一组芯片组合处于无效状态。第一组芯片组合使能有效时，新数据信号从第一组芯片正常输出，此时第二组芯片使能无效，所控制的数据信号处于静止不变状态，反则亦然。如此一来就把单片机的数据线特性和LED显示屏的使能特性进行了结合，利用单片机现有的16根数据线(FSMC-D0～FSMC-D15)达到带载更高、更宽的LED显示屏的目的(因受控制器的最高频率限制不能无限制增加)。
本实施例中，芯片STM32F407与芯片UH间还有保证正常运行的外围电路，外围电路的具体结构属于本领域技术人员的惯用技术手段，这里不再赘述。
本方案的优点为：采用处理器STM32F407系列芯片，利用控制信号快速切换的方式，复用现有的数据线，提高LED控制器的带载高度。同时，与现有的ARM+FPGA组合方案的LED控制器相比，降低成本，减少了代码的复杂度和硬件电路的设计难度。还有，实现了一种新的数据结合方式，用以实现小芯片带载大屏显示。
Claims (8)
1.一种LED显示屏的显示控制系统，其特征在于，包括主控芯片和至少二个缓冲模块；所述主控芯片为ARM级芯片；所述缓冲模块含有输入端口组和输出端口组，缓冲模块的输入端口组均与主控芯片的输出端口组适配连接，缓冲模块的输出端口组用于与所述LED显示屏适配连接，主控芯片通过输出端口组发送数据信号，缓冲模块的输入端口组用于接收主控芯片发送的数据信号，缓冲模块对数据信号进行放大后、通过缓冲模块的输出端口组发送给LED显示屏；多个缓冲模块的输入端口组均复用主控芯片的输出端口组，所述主控芯片向每个缓冲模块发送的数据信号均不同；主控芯片向其中一个缓冲模块发送控制使能，收到控制使能的那个缓冲模块处于有效状态，其它缓冲模块处于无效状态。
2.如权利要求1所述的LED显示屏的显示控制系统，其特征在于，所述缓冲模块中有不少于二个缓冲单元，缓冲单元均有至少二个输入端口和二个输出端口；缓冲模块中，所有缓冲单元的输入端口形成所述输入端口组，所有缓冲单元的输出端口形成所述输出端口组；所述主控芯片的输出端口组中含有多个输出端口，主控芯片的输出端口数量与单个缓冲模块输入端口的数量适配，缓冲模块中所有缓冲单元的输入端口呈一一对应状与主控芯片的输出端口相连；缓冲模块间，缓冲模块的输入端口复用主控芯片的输出端口。
3.如权利要求2所述的LED显示屏的显示控制系统，其特征在于，所述缓冲模块含有切换单元，切换单元接收主控芯片的控制使能产生切换信号传递给LED显示屏。
4.如权利要求3所述的LED显示屏的显示控制系统，其特征在于，所述主控芯片采用型号为STM32F407的芯片US；所述缓冲模块有两个，所述缓冲单元采用型号为74HC245的芯片UH。
5.如权利要求3所述的LED显示屏的显示控制系统，其特征在于，所述切换单元和缓冲单元采用型号相同的芯片。
6.如权利要求2所述的LED显示屏的显示控制系统，其特征在于，还包括数据控制单元，数据控制单元适配连接在LED显示屏与主控芯片间，用于将主控芯片产生的控制数据波形信号放大后发送给LED显示屏。
7.如权利要求2所述的LED显示屏的显示控制系统，其特征在于，所述数据控制单元与所述缓冲单元采用相同信号的芯片。
8.一种LED显示屏的显示控制方法，其特征在于，采用如权利要求3所述的LED显示屏的显示控制系统，具体过程为：主控芯片根据控制信号向其中一个缓冲模块发送控制使能，收到控制使能的那个缓冲模块处于有效状态，其它缓冲模块处于无效状态，同时主控芯片向处于有效状态的缓冲模块发送对应的数据信号；处于有效状态的缓冲模块将数据信号放大后发送给LED显示屏，同时，处于有效状态的缓冲模块接收主控芯片的使能信号产生切换信号发送给LED显示屏。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410173656.7A CN117995103B (zh) | 2024-02-07 | 2024-02-07 | 一种led显示屏的显示控制系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410173656.7A CN117995103B (zh) | 2024-02-07 | 2024-02-07 | 一种led显示屏的显示控制系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117995103A true CN117995103A (zh) | 2024-05-07 |
| CN117995103B CN117995103B (zh) | 2024-10-01 |
Family
ID=90902064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410173656.7A Active CN117995103B (zh) | 2024-02-07 | 2024-02-07 | 一种led显示屏的显示控制系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117995103B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN200953230Y (zh) * | 2006-05-19 | 2007-09-26 | 康佳集团股份有限公司 | 一种led显示模组的信号接口电路 |
| US20140267206A1 (en) * | 2013-03-14 | 2014-09-18 | Renesas Sp Drivers Inc. | Driver ic |
| CN209729471U (zh) * | 2019-05-14 | 2019-12-03 | 深圳市洲明科技股份有限公司 | 一种led显示屏驱动电路 |
| CN212934112U (zh) * | 2020-07-24 | 2021-04-09 | 西安钛铂锶电子科技有限公司 | 显示驱动芯片、显示灯板以及显示装置 |
| US20210349510A1 (en) * | 2020-05-11 | 2021-11-11 | Shenzhen Absen Optoelectronic Co., Ltd. | Led display driven by dual-negative-voltage power supply |
| CN114428753A (zh) * | 2020-10-29 | 2022-05-03 | 施耐德电器工业公司 | 显示数据传输装置和显示数据传输方法 |
| CN116416929A (zh) * | 2023-06-09 | 2023-07-11 | 中科(深圳)无线半导体有限公司 | 一种led显示系统数据回传控制方法 |
-
2024
- 2024-02-07 CN CN202410173656.7A patent/CN117995103B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN200953230Y (zh) * | 2006-05-19 | 2007-09-26 | 康佳集团股份有限公司 | 一种led显示模组的信号接口电路 |
| US20140267206A1 (en) * | 2013-03-14 | 2014-09-18 | Renesas Sp Drivers Inc. | Driver ic |
| CN209729471U (zh) * | 2019-05-14 | 2019-12-03 | 深圳市洲明科技股份有限公司 | 一种led显示屏驱动电路 |
| US20210349510A1 (en) * | 2020-05-11 | 2021-11-11 | Shenzhen Absen Optoelectronic Co., Ltd. | Led display driven by dual-negative-voltage power supply |
| CN212934112U (zh) * | 2020-07-24 | 2021-04-09 | 西安钛铂锶电子科技有限公司 | 显示驱动芯片、显示灯板以及显示装置 |
| CN114428753A (zh) * | 2020-10-29 | 2022-05-03 | 施耐德电器工业公司 | 显示数据传输装置和显示数据传输方法 |
| CN116416929A (zh) * | 2023-06-09 | 2023-07-11 | 中科(深圳)无线半导体有限公司 | 一种led显示系统数据回传控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117995103B (zh) | 2024-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102387084A (zh) | 基于RapidIO协议包交换的系统结构 | |
| CN111427824B (zh) | 串口通信电路 | |
| CN102103471B (zh) | 数据传输方法和系统 | |
| CN107294594B (zh) | 一种无源光网络设备、切换方法及系统 | |
| CN202771178U (zh) | Statcom控制系统冗余切换装置 | |
| CN1901530B (zh) | 一种服务器系统 | |
| CN117995103B (zh) | 一种led显示屏的显示控制系统及方法 | |
| CN215007461U (zh) | 一种握手式双向传输装置及led驱动装置和控制系统 | |
| CN103049410A (zh) | 服务器及其串口切换电路 | |
| CN100440845C (zh) | 全网互连单板的主备倒换系统及方法 | |
| CN112948316A (zh) | 一种基于网络互联的ai边缘计算一体机架构 | |
| CN201571142U (zh) | 多路信号选切电路以及电视机测试电路 | |
| US20130054730A1 (en) | Port circuit for hard disk backplane and server system | |
| CN205318374U (zh) | 一种rs-232串口的冗余电路 | |
| CN201378316Y (zh) | 通用输入/输出接口扩展电路和具有该电路的移动终端 | |
| CN101170780A (zh) | 双模终端中防止两个无线模块之间电流倒灌的方法和装置 | |
| CN210402328U (zh) | 一种基于usb接口的串口扩展电路 | |
| CN101296063A (zh) | 主备倒换装置及方法、单板 | |
| CN203120027U (zh) | 一种大容量的高清视频矩阵 | |
| CN201039365Y (zh) | 智能型嵌入式视频切换器 | |
| CN101488842B (zh) | 信号环回方法、串并/并串转化器、芯片及印制电路板 | |
| CN101183883A (zh) | 一种采用模拟开关实现备份的e1/t1接口 | |
| CN201563245U (zh) | 多3g运营商uim卡切换模块 | |
| CN113609044B (zh) | 一种双pcie接口的多路接口转接卡实现系统 | |
| CN214380831U (zh) | 一种射频交换矩阵装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |