CN209729471U - 一种led显示屏驱动电路 - Google Patents

Abstract

本实用新型公开了一种LED显示屏驱动电路，涉及LED技术领域，该电路包括：缓冲电路和恒流电路，所述缓冲电路包括若干个缓冲子电路，每个所述缓冲子电路与灯板上的一个显示区域的所有数据信号及控制信号连接，所述恒流电路通过所述控制信号与所述缓冲电路连接；通过将缓冲电路的信号与灯板上的显示区域一一对应，缩小了故障查找范围，可以通过异常显示现象直接确定故障元件，大大减少了维修时间。

Description

一种LED显示屏驱动电路

技术领域

本实用新型涉及LED技术领域，尤其涉及一种LED显示屏驱动电路。

背景技术

LED显示屏通常由于各种原因，造成显示不正常，例如元件引脚虚焊、连锡、内部损坏等，其中最为严重的就是显示屏不亮或某一部分不亮、花屏，控制系统发送指令无效。显示屏异常的原因有多种，从硬件上来说一般是一些关键信号或元件出了问题，从软件上来说是数据排布出现问题。尤其是硬件故障时，有一些关键信号都具有对显示屏全局控制的功能，当这些信号故障时，显示屏异常范围会扩充至整个模组，异常范围十分大。并且在实际操作中，诊断硬件故障需要很长的时间，因为单一的异常现象无法让人快速判断出到底是哪一个元件出现问题，需要通过示波器测量信号判定故障元件。

实用新型内容

本实用新型的主要目的在于提出一种LED显示屏驱动电路，旨在解决显示屏故障查找不便的问题。

为实现上述目的，本实用新型提供的一种LED显示屏驱动电路，包括：缓冲电路和恒流电路，所述缓冲电路包括若干个缓冲子电路，每个所述缓冲子电路与灯板上的一个显示区域的所有数据信号及控制信号连接，所述恒流电路通过所述控制信号与所述缓冲电路连接。

可选地，所述数据信号包括：红绿蓝三原色数据信号；所述控制信号包括：时钟信号、锁存信号和使能信号。

可选地，所述灯板包括四个显示区域：第一显示区域、第二显示区域、第三显示区域和第四显示区域，每个所述显示区域包括：红色带载区、绿色带载区和蓝色带载区；对应地，所述缓冲电路包括四个缓冲子电路：第一缓冲子电路、第二缓冲子电路、第三缓冲子电路和第四缓冲子电路。

可选地，所述第一缓冲子电路包括：缓冲芯片U9、缓冲芯片U10、电容C9和电容C10，所述缓冲芯片U9的方向控制管脚DIR接电源端VCC，缓冲芯片U9的使能管脚E接地，所述缓冲芯片U9的电源管脚20与电源端VCC及电容C9的一端连接，电容C9的另一端接地，所述芯片U9的接地管脚10接地，缓冲芯片U9的输入端A0与第一显示区域的红色数据信号IN-RD0连接，缓冲芯片U9的输入端A1与第一显示区域的绿色数据信号IN-GD0连接，缓冲芯片U9的输入端A2、A3短接后与时钟信号IN-CLK连接，缓冲芯片U9的输入端A4、A5短接后与锁存信号IN-LAT连接，缓冲芯片U9的输入端A6、A7短接后与使能信号IN-OE连接，所述缓冲芯片U9的输出端输出对应的信号至恒流电路；所述缓冲芯片U10的方向控制管脚DIR接电源端VCC，缓冲芯片U10的使能管脚E接地，所述缓冲芯片U10的电源管脚20与电源端VCC及电容C10的一端连接，电容C10的另一端接地，所述缓冲芯片U10的接地管脚10接地，缓冲芯片U10的输入端A0与第一显示区域的蓝色数据信号IN-BD0连接，缓冲芯片U10的输入端A1与时钟信号IN-CLK连接，缓冲芯片U10的输入端A2与锁存信号IN-LAT连接，缓冲芯片U10的输入端A3与使能信号IN-OE连接，所述缓冲芯片U10的输出端输出对应的信号至恒流电路。

可选地，所述第二缓冲子电路包括：缓冲芯片U10、缓冲芯片U11和电容C11，所述缓冲芯片U11的方向控制管脚DIR接电源端VCC，缓冲芯片U11的使能管脚E接地，所述缓冲芯片U11的电源管脚20与电源端VCC及电容C11的一端连接，电容C11的另一端接地，所述芯片U11的接地管脚10接地，缓冲芯片U11的输入端A0与第二显示区域的红色数据信号IN-RD1连接，缓冲芯片U11的输入端A1与第二显示区域的绿色数据信号IN-GD1连接，缓冲芯片U11的输入端A2、A3短接后与时钟信号IN-CLK连接，缓冲芯片U11的输入端A4、A5短接后与锁存信号IN-LAT连接，缓冲芯片U11的输入端A6、A7短接后与使能信号IN-OE连接，所述缓冲芯片U11的输出端输出对应的信号至恒流电路；所述缓冲芯片U10的输入端A4与第二显示区域的蓝色数据信号IN-BD1连接，缓冲芯片U10的输入端A5与时钟信号IN-CLK连接，缓冲芯片U10的输入端A6与锁存信号IN-LAT连接，缓冲芯片U10的输入端A7与使能信号IN-OE连接，所述缓冲芯片U10的输出端输出对应的信号至恒流电路。

可选地，所述第三缓冲子电路包括：缓冲芯片U12、缓冲芯片U13、电容C12和电容C13，所述缓冲芯片U12的方向控制管脚DIR接电源端VCC，缓冲芯片U12的使能管脚E接地，所述缓冲芯片U12的电源管脚20与电源端VCC及电容C12的一端连接，电容C12的另一端接地，所述芯片U12的接地管脚10接地，缓冲芯片U12的输入端A0与第三显示区域的红色数据信号IN-RD2连接，缓冲芯片U12的输入端A1与第三显示区域的绿色数据信号IN-GD2连接，缓冲芯片U12的输入端A2、A3短接后与时钟信号IN-CLK连接，缓冲芯片U12的输入端A4、A5短接后与锁存信号IN-LAT连接，缓冲芯片U12的输入端A6、A7短接后与使能信号IN-OE连接，所述缓冲芯片U12的输出端输出对应的信号至恒流电路；所述缓冲芯片U10的方向控制管脚DIR接电源端VCC，缓冲芯片U10的使能管脚E接地，所述缓冲芯片U10的电源管脚20与电源端VCC及电容C13的一端连接，电容C13的另一端接地，所述缓冲芯片U10的接地管脚10接地，缓冲芯片U10的输入端A0与第三显示区域的蓝色数据信号IN-BD2连接，缓冲芯片U10的输入端A1与时钟信号IN-CLK连接，缓冲芯片U10的输入端A2与锁存信号IN-LAT连接，缓冲芯片U10的输入端A3与使能信号IN-OE连接，所述缓冲芯片U10的输出端输出对应的信号至恒流电路。

可选地，所述第四缓冲子电路包括：缓冲芯片U13、缓冲芯片U14和电容C14，所述缓冲芯片U14的方向控制管脚DIR接电源端VCC，缓冲芯片U14的使能管脚E接地，所述缓冲芯片U14的电源管脚20与电源端VCC及电容C14的一端连接，电容C14的另一端接地，所述芯片U14的接地管脚10接地，缓冲芯片U14的输入端A0与第四显示区域的红色数据信号IN-RD3连接，缓冲芯片U14的输入端A1与第四显示区域的绿色数据信号IN-GD3连接，缓冲芯片U14的输入端A2、A3短接后与时钟信号IN-CLK连接，缓冲芯片U14的输入端A4、A5短接后与锁存信号IN-LAT连接，缓冲芯片U14的输入端A6、A7短接后与使能信号IN-OE连接，所述缓冲芯片U14的输出端输出对应的信号至恒流电路；所述缓冲芯片U13的输入端A4与第四显示区域的蓝色数据信号IN-BD3连接，缓冲芯片U13的输入端A5与时钟信号IN-CLK连接，缓冲芯片U13的输入端A6与锁存信号IN-LAT连接，缓冲芯片U13的输入端A7与使能信号IN-OE连接，所述缓冲芯片U13的输出端输出对应的信号至恒流电路。

可选地，所述缓冲芯片U9、缓冲芯片U10、缓冲芯片U11、缓冲芯片U12、缓冲芯片U13和缓冲芯片U14的型号皆为74HC245。

本实用新型提出的一种LED显示屏驱动电路，包括：缓冲电路和恒流电路，所述缓冲电路包括若干个缓冲子电路，每个所述缓冲子电路与灯板上的一个显示区域的所有数据信号及控制信号连接，所述恒流电路通过所述控制信号与所述缓冲电路连接；通过将缓冲电路的信号与灯板上的显示区域一一对应，缩小了故障查找范围，可以通过异常显示现象直接确定故障元件，大大减少了维修时间。

附图说明

图1为本实用新型实施例提供的一种LED显示屏驱动电路功能示意图；

图2为本实用新型实施例提供的第一缓冲子电路的电路图；

图3为本实用新型实施例提供的第二缓冲子电路的电路图；

图4为本实用新型实施例提供的第三缓冲子电路的电路图；

图5为本实用新型实施例提供的第四缓冲子电路的电路图；

图6为现有技术中一种缓冲电路的电路图。

本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本实用新型的说明，其本身没有特定的意义。因此，“模块”、“部件”或“单元”可以混合地使用。

实施例

如图1所示，在本实施例中，一种LED显示屏驱动电路，包括：缓冲电路和恒流电路，所述缓冲电路包括若干个缓冲子电路，每个所述缓冲子电路与灯板上的一个显示区域的所有数据信号及控制信号连接，所述恒流电路通过所述控制信号与所述缓冲电路连接。

在本实施例中，通过将缓冲电路的信号与灯板上的显示区域一一对应，缩小了故障查找范围，可以通过异常显示现象直接确定故障元件，大大减少了维修时间。

在本实施例中，所述数据信号包括：红绿蓝三原色数据信号；所述控制信号包括：时钟信号、锁存信号和使能信号。

在本实施例中，所述灯板包括四个显示区域：第一显示区域、第二显示区域、第三显示区域和第四显示区域，每个所述显示区域包括：红色带载区、绿色带载区和蓝色带载区；对应地，所述缓冲电路包括四个缓冲子电路：第一缓冲子电路、第二缓冲子电路、第三缓冲子电路和第四缓冲子电路。

如图2所示，在本实施例中，所述第一缓冲子电路包括：缓冲芯片U9、缓冲芯片U10、电容C9和电容C10，所述缓冲芯片U9的方向控制管脚DIR接电源端VCC，缓冲芯片U9的使能管脚E接地，所述缓冲芯片U9的电源管脚20与电源端VCC及电容C9的一端连接，电容C9的另一端接地，所述芯片U9的接地管脚10接地，缓冲芯片U9的输入端A0与第一显示区域的红色数据信号IN-RD0连接，缓冲芯片U9的输入端A1与第一显示区域的绿色数据信号IN-GD0连接，缓冲芯片U9的输入端A2、A3短接后与时钟信号IN-CLK连接，缓冲芯片U9的输入端A4、A5短接后与锁存信号IN-LAT连接，缓冲芯片U9的输入端A6、A7短接后与使能信号IN-OE连接，所述缓冲芯片U9的输出端输出对应的信号至恒流电路；所述缓冲芯片U10的方向控制管脚DIR接电源端VCC，缓冲芯片U10的使能管脚E接地，所述缓冲芯片U10的电源管脚20与电源端VCC及电容C10的一端连接，电容C10的另一端接地，所述缓冲芯片U10的接地管脚10接地，缓冲芯片U10的输入端A0与第一显示区域的蓝色数据信号IN-BD0连接，缓冲芯片U10的输入端A1与时钟信号IN-CLK连接，缓冲芯片U10的输入端A2与锁存信号IN-LAT连接，缓冲芯片U10的输入端A3与使能信号IN-OE连接，所述缓冲芯片U10的输出端输出对应的信号至恒流电路。

如图3所示，在本实施例中，所述第二缓冲子电路包括：缓冲芯片U10、缓冲芯片U11和电容C11，所述缓冲芯片U11的方向控制管脚DIR接电源端VCC，缓冲芯片U11的使能管脚E接地，所述缓冲芯片U11的电源管脚20与电源端VCC及电容C11的一端连接，电容C11的另一端接地，所述芯片U11的接地管脚10接地，缓冲芯片U11的输入端A0与第二显示区域的红色数据信号IN-RD1连接，缓冲芯片U11的输入端A1与第二显示区域的绿色数据信号IN-GD1连接，缓冲芯片U11的输入端A2、A3短接后与时钟信号IN-CLK连接，缓冲芯片U11的输入端A4、A5短接后与锁存信号IN-LAT连接，缓冲芯片U11的输入端A6、A7短接后与使能信号IN-OE连接，所述缓冲芯片U11的输出端输出对应的信号至恒流电路；所述缓冲芯片U10的输入端A4与第二显示区域的蓝色数据信号IN-BD1连接，缓冲芯片U10的输入端A5与时钟信号IN-CLK连接，缓冲芯片U10的输入端A6与锁存信号IN-LAT连接，缓冲芯片U10的输入端A7与使能信号IN-OE连接，所述缓冲芯片U10的输出端输出对应的信号至恒流电路。

如图4所示，在本实施例中，所述第三缓冲子电路包括：缓冲芯片U12、缓冲芯片U13、电容C12和电容C13，所述缓冲芯片U12的方向控制管脚DIR接电源端VCC，缓冲芯片U12的使能管脚E接地，所述缓冲芯片U12的电源管脚20与电源端VCC及电容C12的一端连接，电容C12的另一端接地，所述芯片U12的接地管脚10接地，缓冲芯片U12的输入端A0与第三显示区域的红色数据信号IN-RD2连接，缓冲芯片U12的输入端A1与第三显示区域的绿色数据信号IN-GD2连接，缓冲芯片U12的输入端A2、A3短接后与时钟信号IN-CLK连接，缓冲芯片U12的输入端A4、A5短接后与锁存信号IN-LAT连接，缓冲芯片U12的输入端A6、A7短接后与使能信号IN-OE连接，所述缓冲芯片U12的输出端输出对应的信号至恒流电路；所述缓冲芯片U10的方向控制管脚DIR接电源端VCC，缓冲芯片U10的使能管脚E接地，所述缓冲芯片U10的电源管脚20与电源端VCC及电容C13的一端连接，电容C13的另一端接地，所述缓冲芯片U10的接地管脚10接地，缓冲芯片U10的输入端A0与第三显示区域的蓝色数据信号IN-BD2连接，缓冲芯片U10的输入端A1与时钟信号IN-CLK连接，缓冲芯片U10的输入端A2与锁存信号IN-LAT连接，缓冲芯片U10的输入端A3与使能信号IN-OE连接，所述缓冲芯片U10的输出端输出对应的信号至恒流电路。

如图5所示，在本实施例中，所述第四缓冲子电路包括：缓冲芯片U13、缓冲芯片U14和电容C14，所述缓冲芯片U14的方向控制管脚DIR接电源端VCC，缓冲芯片U14的使能管脚E接地，所述缓冲芯片U14的电源管脚20与电源端VCC及电容C14的一端连接，电容C14的另一端接地，所述芯片U14的接地管脚10接地，缓冲芯片U14的输入端A0与第四显示区域的红色数据信号IN-RD3连接，缓冲芯片U14的输入端A1与第四显示区域的绿色数据信号IN-GD3连接，缓冲芯片U14的输入端A2、A3短接后与时钟信号IN-CLK连接，缓冲芯片U14的输入端A4、A5短接后与锁存信号IN-LAT连接，缓冲芯片U14的输入端A6、A7短接后与使能信号IN-OE连接，所述缓冲芯片U14的输出端输出对应的信号至恒流电路；所述缓冲芯片U13的输入端A4与第四显示区域的蓝色数据信号IN-BD3连接，缓冲芯片U13的输入端A5与时钟信号IN-CLK连接，缓冲芯片U13的输入端A6与锁存信号IN-LAT连接，缓冲芯片U13的输入端A7与使能信号IN-OE连接，所述缓冲芯片U13的输出端输出对应的信号至恒流电路。

在本实施例中，所述缓冲芯片U9、缓冲芯片U10、缓冲芯片U11、缓冲芯片U12、缓冲芯片U13和缓冲芯片U14的型号皆为74HC245。为典型的CMOS型三态缓冲门电路，其管脚DIR为输入输出端口转换用，DIR＝“1”高电平时，信号由“A”端输入，“B”端输出，DIR＝“0”低电平时，信号由“B”端输入，“A”端输出。其管脚E为使能端，若该管脚为“1”，A/B端的信号将不导通，只有该管脚为“0”时，A/B端才被启用，该管脚也就是起到开关的作用。

如图6所示，在现有技术中，所有同一类型的数据信号集中在一个缓冲电路内，当其中某个数据信号引发故障时，很难排查原因，故障元件不好确定，需要花费许多时间，而本实施例中，不再按照数据信号的类型集中，而是将灯板上某一块显示区域对应的所有信号集中在一个缓冲电路内，比如本实施例中，将灯板分为四个显示区域，将其对应的信号分别集中在四个缓冲电路内，这样当出现故障时，可以从灯板的显示状态来确定出故障的缓冲电路，大大缩小了故障查找范围。

以图2至图5所示的电路为例，假设缓冲芯片U9故障，则灯板第一显示区域的红色带载区和绿色带载区将出现问题，若缓冲芯片U10故障灯板第一显示区域和第二显示区域的蓝色带载区将出现问题；其他元件同理，反之亦然，若灯板第一显示区域出现问题，必然是U9或U10故障，再通过颜色来判断具体是哪个元件故障，也就是说，以上元件故障均只影响自己所对应区域，缩小了影响范围。并且每个元件故障对应模组某种不同的异常现象，通过灯板现象即可直接确定异常元件。

作为另一种实施例，所述灯板的显示区域也可以分为更多个，只需要保证每个显示区域对应的数据信号和控制信号皆设置在同一个缓冲电路中即可。

在本实施例中，结合图2-图5，图中的六个缓冲芯片的输出端输出对应的信号至恒流电路，该恒流电路由恒流驱动芯片组成，用于驱动LED灯珠发光，缓冲芯片上的使能信号OE为使恒流驱动芯片正常工作的控制信号。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上述本实用新型实施例序号仅仅为了描述，不代表实施例的优劣。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本实用新型的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本实用新型各个实施例所述的方法。

上面结合附图对本实用新型的实施例进行了描述，但是本实用新型并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本实用新型的启示下，在不脱离本实用新型宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本实用新型的保护之内。

Claims (8)

1.一种LED显示屏驱动电路，其特征在于，包括：缓冲电路和恒流电路，所述缓冲电路包括若干个缓冲子电路，每个所述缓冲子电路与灯板上的一个显示区域的所有数据信号及控制信号连接，所述恒流电路通过所述控制信号与所述缓冲电路连接。

2.根据权利要求1所述的一种LED显示屏驱动电路，其特征在于，所述数据信号包括：红绿蓝三原色数据信号；所述控制信号包括：时钟信号、锁存信号和使能信号。

3.根据权利要求2所述的一种LED显示屏驱动电路，其特征在于，所述灯板包括四个显示区域：第一显示区域、第二显示区域、第三显示区域和第四显示区域，每个所述显示区域包括：红色带载区、绿色带载区和蓝色带载区；对应地，所述缓冲电路包括四个缓冲子电路：第一缓冲子电路、第二缓冲子电路、第三缓冲子电路和第四缓冲子电路。

4.根据权利要求3所述的一种LED显示屏驱动电路，其特征在于，所述第一缓冲子电路包括：缓冲芯片U9、缓冲芯片U10、电容C9和电容C10，所述缓冲芯片U9的方向控制管脚DIR接电源端VCC，缓冲芯片U9的使能管脚E接地，所述缓冲芯片U9的电源管脚20与电源端VCC及电容C9的一端连接，电容C9的另一端接地，所述芯片U9的接地管脚10接地，缓冲芯片U9的输入端A0与第一显示区域的红色数据信号IN-RD0连接，缓冲芯片U9的输入端A1与第一显示区域的绿色数据信号IN-GD0连接，缓冲芯片U9的输入端A2、A3短接后与时钟信号IN-CLK连接，缓冲芯片U9的输入端A4、A5短接后与锁存信号IN-LAT连接，缓冲芯片U9的输入端A6、A7短接后与使能信号IN-OE连接，所述缓冲芯片U9的输出端输出对应的信号至恒流电路；所述缓冲芯片U10的方向控制管脚DIR接电源端VCC，缓冲芯片U10的使能管脚E接地，所述缓冲芯片U10的电源管脚20与电源端VCC及电容C10的一端连接，电容C10的另一端接地，所述缓冲芯片U10的接地管脚10接地，缓冲芯片U10的输入端A0与第一显示区域的蓝色数据信号IN-BD0连接，缓冲芯片U10的输入端A1与时钟信号IN-CLK连接，缓冲芯片U10的输入端A2与锁存信号IN-LAT连接，缓冲芯片U10的输入端A3与使能信号IN-OE连接，所述缓冲芯片U10的输出端输出对应的信号至恒流电路。

5.根据权利要求4所述的一种LED显示屏驱动电路，其特征在于，所述第二缓冲子电路包括：缓冲芯片U10、缓冲芯片U11和电容C11，所述缓冲芯片U11的方向控制管脚DIR接电源端VCC，缓冲芯片U11的使能管脚E接地，所述缓冲芯片U11的电源管脚20与电源端VCC及电容C11的一端连接，电容C11的另一端接地，所述芯片U11的接地管脚10接地，缓冲芯片U11的输入端A0与第二显示区域的红色数据信号IN-RD1连接，缓冲芯片U11的输入端A1与第二显示区域的绿色数据信号IN-GD1连接，缓冲芯片U11的输入端A2、A3短接后与时钟信号IN-CLK连接，缓冲芯片U11的输入端A4、A5短接后与锁存信号IN-LAT连接，缓冲芯片U11的输入端A6、A7短接后与使能信号IN-OE连接，所述缓冲芯片U11的输出端输出对应的信号至恒流电路；所述缓冲芯片U10的输入端A4与第二显示区域的蓝色数据信号IN-BD1连接，缓冲芯片U10的输入端A5与时钟信号IN-CLK连接，缓冲芯片U10的输入端A6与锁存信号IN-LAT连接，缓冲芯片U10的输入端A7与使能信号IN-OE连接，所述缓冲芯片U10的输出端输出对应的信号至恒流电路。

6.根据权利要求3所述的一种LED显示屏驱动电路，其特征在于，所述第三缓冲子电路包括：缓冲芯片U12、缓冲芯片U13、电容C12和电容C13，所述缓冲芯片U12的方向控制管脚DIR接电源端VCC，缓冲芯片U12的使能管脚E接地，所述缓冲芯片U12的电源管脚20与电源端VCC及电容C12的一端连接，电容C12的另一端接地，所述芯片U12的接地管脚10接地，缓冲芯片U12的输入端A0与第三显示区域的红色数据信号IN-RD2连接，缓冲芯片U12的输入端A1与第三显示区域的绿色数据信号IN-GD2连接，缓冲芯片U12的输入端A2、A3短接后与时钟信号IN-CLK连接，缓冲芯片U12的输入端A4、A5短接后与锁存信号IN-LAT连接，缓冲芯片U12的输入端A6、A7短接后与使能信号IN-OE连接，所述缓冲芯片U12的输出端输出对应的信号至恒流电路；所述缓冲芯片U10的方向控制管脚DIR接电源端VCC，缓冲芯片U10的使能管脚E接地，所述缓冲芯片U10的电源管脚20与电源端VCC及电容C13的一端连接，电容C13的另一端接地，所述缓冲芯片U10的接地管脚10接地，缓冲芯片U10的输入端A0与第三显示区域的蓝色数据信号IN-BD2连接，缓冲芯片U10的输入端A1与时钟信号IN-CLK连接，缓冲芯片U10的输入端A2与锁存信号IN-LAT连接，缓冲芯片U10的输入端A3与使能信号IN-OE连接，所述缓冲芯片U10的输出端输出对应的信号至恒流电路。

7.根据权利要求6所述的一种LED显示屏驱动电路，其特征在于，所述第四缓冲子电路包括：缓冲芯片U13、缓冲芯片U14和电容C14，所述缓冲芯片U14的方向控制管脚DIR接电源端VCC，缓冲芯片U14的使能管脚E接地，所述缓冲芯片U14的电源管脚20与电源端VCC及电容C14的一端连接，电容C14的另一端接地，所述芯片U14的接地管脚10接地，缓冲芯片U14的输入端A0与第四显示区域的红色数据信号IN-RD3连接，缓冲芯片U14的输入端A1与第四显示区域的绿色数据信号IN-GD3连接，缓冲芯片U14的输入端A2、A3短接后与时钟信号IN-CLK连接，缓冲芯片U14的输入端A4、A5短接后与锁存信号IN-LAT连接，缓冲芯片U14的输入端A6、A7短接后与使能信号IN-OE连接，所述缓冲芯片U14的输出端输出对应的信号至恒流电路；所述缓冲芯片U13的输入端A4与第四显示区域的蓝色数据信号IN-BD3连接，缓冲芯片U13的输入端A5与时钟信号IN-CLK连接，缓冲芯片U13的输入端A6与锁存信号IN-LAT连接，缓冲芯片U13的输入端A7与使能信号IN-OE连接，所述缓冲芯片U13的输出端输出对应的信号至恒流电路。

8.根据权利要求4-7任一项所述的一种LED显示屏驱动电路，其特征在于，所述缓冲芯片U9、缓冲芯片U10、缓冲芯片U11、缓冲芯片U12、缓冲芯片U13和缓冲芯片U14的型号皆为74HC245。