CN117976679A - 显示面板及其显示装置 - Google Patents

Abstract

本申请公开了一种显示面板及其显示装置，该显示面板包括显示区和至少部分围绕显示区的非显示区，其中：显示区包括多个传感器电路，至少两个传感器电路包括不同类型的晶体管；通过将显示面板内集成的传感器电路设置为包含不同类型的晶体管可以充分减少传感器电路在显示区中的占用空间，进而提升传感器的设置数量和设置密度，提升传感器的识别效率和识别精度。

Description

显示面板及其显示装置

技术领域

本申请涉及显示技术领域，具体而言，涉及一种显示面板及其显示装置。

背景技术

目前商用的流行的光学式或超声式识别技术大多是外挂式的，即显示屏与传感器通过物理贴合的方式结合到一起，因此，需要占用较大的模组空间，不利于显示装置轻薄化。业内对内嵌式识别技术的需求越来越强烈，现有内嵌的解决方案中，仅仅将传感器与显示面板简单集成在一起，分辨率比较低，不符合现在市场的需求。

发明内容

本申请提供一种显示面板及其显示装置，以解决相关技术中传感器的设计分辨率比较低的问题。

根据本申请的一个方面，提供了显示面板，包括显示区和至少部分围绕显示区的非显示区，其中：显示区包括多个传感器电路，至少两个传感器电路包括不同类型的晶体管。

根据本申请的另一个方面，还提供了一种显示装置，包括如上述的显示面板。

在本申请实施例提供的显示面板及显示装置中，包括显示区和至少部分围绕显示区的非显示区，其中显示区包括多个传感器电路，通过将传感器电路集成到显示面板内部，可以利用薄膜晶体管阵列层同步制作传感器电路，从而实现显示装置的轻薄化，提升了用户体验；并且，通过将显示面板内集成的传感器电路设置为包含不同类型的晶体管，可以充分减少传感器电路在显示区中的占用空间，进而提升传感器的设置数量和设置密度，提升了传感器的识别效率和识别精度。

附图说明

构成本申请的一部分的附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1是根据本申请实施例提供的一种显示面板的结构示意图；

图2示出了图1中区域Q1的部分传感器电路结构示意图；

图3为图2对应的工作时序图；

图4示出了本申请实施例提供的一种显示面板的显示区的局部剖面结构示意图；

图5示出了本申请实施例提供的另一种显示面板的显示区的部分传感器电路结构示意图；

图6示出了本申请实施例提供的一种显示面板的显示区的阵列排布的局部俯视结构示意图；

图7示出了本申请实施例提供的一种显示面板的显示区的第一类型传感电路结构示意图；

图8示出了本申请实施例提供的另一种显示面板的显示区的第一类型传感电路结构示意图；

图9示出了本申请实施例提供的一种显示面板的显示区的第二类型传感电路结构示意图；

图10示出了本申请实施例提供的另一种显示面板的显示区的第二类型传感电路结构示意图；

图11示出了本申请实施例提供的一种多个第一类型传感电路共用扫描线的局部结构示意图；

图12示出了本申请实施例提供的一种多个第二类型传感电路共用扫描线的局部结构示意图；

图13示出了本申请实施例提供的一种第一类型传感电路和第二类型传感电路共用扫描线的局部结构示意图；

图14示出了本申请实施例提供的一种多个第一类型传感电路共用输出信号线的局部结构示意图；

图15示出了本申请实施例提供的一种多个第二类型传感电路共用输出信号线的局部结构示意图；

图16示出了本申请实施例提供的一种第一类型传感电路和第二类型传感电路共用输出信号线的局部结构示意图；

图17示出了本申请实施例提供的一种显示装置示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本申请实施例中的显示面板中，图1中示出了一种显示面板的结构示意图，如图1至图2所示，本申请中的显示面板具有显示区20和非显示区10，其中至少部分非显示区10围绕显示区20，显示区20中包括多个传感器电路30，其中每个传感器电路30均包括至少一个晶体管，多个传感器电路30中的至少两个传感器电路30之间的晶体管的类型不同。

可以理解的是，图2中仅以每个传感器电路30包括3个晶体管为例进行说明，在实际产品中，可以根据需要选择包含其他数量晶体管的传感器电路。

本发明实施例中，为了提高显示面板的屏占比，将光学采集元件(如摄像机、指纹识别传感器等利用光学信号工作的器件)设置在与显示区交叠的位置，进一步的，将其对应的传感器电路集成到显示面板内部。显示面板通常包括衬底和位于衬底一侧的薄膜晶体管阵列层，因此，将传感器电路集成到显示面板的薄膜晶体管阵列层，利用薄膜晶体管阵列层同步制作传感器电路，可以实现显示装置的轻薄化，提升用户体验。相应的，传感器电路可以设置在显示面板的局部区域，也可以进行整面设置。本申请中的传感器电路，可以为指纹识别或屏下摄像所需的传感器，后续实施例仅以其为指纹识别传感器电路为例进行说明。

本申请中的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，本申请中仅以薄膜晶体管为例进行说明。根据有源层的材料，薄膜晶体管可以大致分为具有非晶硅的有源层的非晶硅薄膜晶体管、具有多晶硅的有源层的多晶硅薄膜晶体管以及具有氧化物半导体有源层的氧化物半导体薄膜晶体管。非晶硅薄膜晶体管(a-Si TFT)具有制造时间短和制造成本低的优点。多晶硅薄膜晶体管(poly-Si TFT)具有高电子迁移率和良好稳定性、实现薄型和高分辨率以及高功率效率等优点。多晶硅薄膜晶体管可包括低温多晶硅(Low Temperature Poly-silicon，LTPS)薄膜晶体管或多晶硅薄膜晶体管。多晶薄膜硅晶体管具有高电子迁移率，快速驱动等优点。氧化物半导体薄膜晶体管(氧化物半导体TFT)具有高迁移率并且根据氧含量具有大的电阻变化。因此，在氧化物半导体薄膜晶体管的截止状态下产生的漏电流的量比在多晶硅薄膜晶体管的截止状态下产生的漏电流的量小。示例性地，氧化物半导体可以包括铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)、铟镓锡氧化物(Indium Gallium Tin Oxide，IGTO)、铟锌锡氧化物(Indium Zinc Tin Oxide，IZTO)等金属氧化物中的至少一种。

此外，薄膜晶体管的沟道类型可为N型或P型。其中，当薄膜晶体管的沟道类型为N型时，其在高电平的控制信号的控制下导通、低电平的控制信号的控制下关闭；当薄膜晶体管的沟道类型为P型时，其在低电平的控制信号的控制下导通、高电平的控制信号的控制下关闭。

本申请中的晶体管的类型不同，指的是两个晶体管的有源层材料不同和/或沟道类型不同。也即是说，若两个晶体管的有源层材料不同，则可认为这两个晶体管的类型不同；若两个晶体管的沟道类型不同，则可认为这两个晶体管的类型不同；若两个晶体管的有源层材料不同，且沟道类型也不同，则也可认为这两个晶体管的类型不同。以晶体管的有源层为多晶硅材料或者金属氧化物材料为例，满足以下任一条件的，即可认为两个晶体管的类型不同：①一个晶体管的有源层为多晶硅材料形成，另一个晶体管的有源层为金属氧化物形成，两个晶体管的沟道类型可以相同也可以不同；②两个晶体管的有源层均为多晶硅材料形成，一个沟道类型为P型，另一个沟道类型为N型；③两个晶体管的有源层均为金属氧化物，一个沟道类型为P型，另一个沟道类型为N型。

图2为图1中的Q1区域的部分传感器电路，图2中以不同的颜色示意不同有源层材料的晶体管，即黑色示意的晶体管为一种类型的有源层材料，蓝色示意的晶体管为另一种类型的有源层材料。参考图1和图2，显示区20中包括多个传感器电路30，如第一传感器电路31和第二传感器电路32。其中，第一传感器电路31包含晶体管M1、晶体管M2和晶体管M3，第二传感器电路32包含晶体管M1’、晶体管M2’和晶体管M3’。图2中以晶体管M1、晶体管M2和晶体管M3均为同种类型(包括相同的有源层材料)，晶体管M1’、晶体管M2’和晶体管M3’均为另一种类型(包括相同的另一种有源层材料)为例进行说明。

通过将显示面板内集成的传感器电路设置为包含不同类型的晶体管，即两个传感器电路中的晶体管的有源层材料不同和/或沟道类型不同，可以充分减少传感器电路在显示区中的占用空间，进而提升传感器的设置数量和设置密度，提升传感器的识别效率和识别精度。

在一些可选的实施方式中，如图2所示，多个传感器电路30包括第一传感器电路31和第二传感器电路32，第一传感器电路31中的至少一个晶体管为第一类型薄膜晶体管，第二传感器电路32中的至少一个晶体管为第二类型薄膜晶体管，其中：第一类型薄膜晶体管包括的有源层位于氧化物半导体层；第二类型薄膜晶体管包括的有源层位于硅半导体层。

需要说明的是，本发明实施例以氧化物半导体为IGZO为例进行说明，后续不再赘述。硅半导体层可以包括非晶硅、多晶硅或低温多晶硅，本发明实施例仅以硅半导体层为低温多晶硅为例进行说明，但并不作为对本申请保护范围的限制。

本实施例中，图2中以黑色示意的晶体管为N型低温多晶硅薄膜晶体管(即LTPS-NTFT)、蓝色示意的晶体管为N型氧化物半导体薄膜晶体管(即IGZO-NTFT)作为两种不同类型的晶体管对传感器电路进行说明。

如图2所示，在多个传感器电路30中包括第一传感器电路31和第二传感器电路32，其中第一传感器电路31中的晶体管M1、晶体管M2和晶体管M3均为第一类型薄膜晶体管，即IGZO-NTFT。第二传感器电路32中的晶体管M1’、晶体管M2’和晶体管M3’均为第二类型薄膜晶体管，即LTPS-NTFT。可以理解的是，晶体管M1、晶体管M2和晶体管M3中的一个或者两个还可以为其他类型的晶体管，如LTPS-NTFT；晶体管M1’、晶体管M2’和晶体管M3’中的一个或者两个还可以为其他类型的晶体管，如IGZO-NTFT。

如图2所示，图2为第一传感器电路31和第二传感电路32的结构示意图。其中，显示面板包括多条扫描线Scan_L(如复位控制信号线Scan_rst和读取控制信号线Scan_read)、多条识别数据线Vdata_L(如识别数据线Vdata_(i)和识别数据线Vdata_(i+1))、第一电源电压信号线VDD和第二电源电压信号线Vcom。第一传感电路31中包括光敏二极管PD_(i)和多个晶体管(M1～M3)，其中光敏二极管PD_(i)的第一电极与第二电源电压信号线Vcom电连接，第二电极与晶体管M1的第一极和晶体管M2的栅极电连接，晶体管M1的第二极与晶体管M2的第一极和第一电源电压信号线VDD电连接，晶体管M1的栅极与复位控制信号线Scan_rst电连接，晶体管M2的第二极和晶体管M3的第一极电连接，晶体管M3的第二极与识别数据线Vdata_(i)电连接，晶体管M3的栅极与读取控制信号线Scan_read电连接。第二传感电路32中包括光敏二极管PD_(i+1)和多个晶体管(M1’～M3’)，其中，光敏二极管PD_(i+1)的第一电极与第二电源电压信号线Vcom电连接，第二电极与晶体管M1’的第一极和晶体管M2’的栅极电连接，晶体管M1’的第二极与晶体管M2’的第一极和第一电源信号线VDD电连接，晶体管M1’的栅极与复位控制信号线Scan_rst电连接，晶体管M2’的第二极和晶体管M3’的第一极电连接，晶体管M3’的第二极与识别数据线Vdata_(i+1)电连接，晶体管M3’的栅极和读取控制信号线Scan_read电连接。

参考图3，图3为图2对应的工作时序图，第一传感器电路31和第二传感器电路32的工作过程类似，以第一传感器电路31为例进行介绍。具体地，工作过程包括复位时段t1和曝光时段，其中，曝光时段包括第一读取时段t2和第二读取时段t3。

如图2和图3所示，在复位时段t1：复位控制信号线Scan_rst提供的高电平控制晶体管M1导通，第一电源电压信号线VDD上的电压通过晶体管M1传输至Q节点，使Q节点的电位复位。此时，Q节点的电位高于第二电源电压信号线Vcom提供的电压信号，若光敏二极管PD_(i)没有受到光照，则光敏二极管PD_(i)处于反偏截止状态。

在第一读取时段t2：复位控制信号线Scan_rst提供的低电平控制晶体管M1截止，读取控制信号线Scan_read提供的高电平控制晶体管M3导通。在光照下，光敏二极管PD_(i)产生从Q节点流向第二电源电压信号线Vcom的漏电流，使Q节点处的电位下降。晶体管M2在Q节点的控制下产生漏电流并通过晶体管M3传输至识别数据线Vdata_(i)，识别数据线Vdata_(i)输出电压值V1。

随着曝光时间的延长，Q节点处的电位一直下降。

在第二读取时段t3：复位控制信号线Scan_rst提供的低电平控制晶体管M1截止，读取控制信号线Scan_read提供的高电平控制晶体管M3导通。晶体管M2在Q节点的控制下产生漏电流并通过晶体管M3传输至识别数据线Vdata_(i)，识别数据线Vdata_(i)输出电压值V2。

在指纹检测时，不同的指纹区域，反射至光敏二极管PD_(i)的光照强度不同，而光照强度决定了光敏二极管PD_(i)的漏电流大小，光敏二极管PD_(i)的漏电流大小决定了Q节点的电位，Q节点的电位决定了识别数据线Vdata_(i)的输出电压值。因此，上述V1-V2的值可反映出光敏二极管PD_(i)的所接收到的光照强度。即，通过检测指纹识别区域中不同位置得到的相应的V1-V2的值，即可实现指纹识别。

参考图2本申请实施例中，第一类型薄膜晶体管和第二类型薄膜晶体管中均包括有源层，其中第一类型薄膜晶体管的有源层为氧化物半导体层，第二类型薄膜晶体管的有源层为硅半导体层，上述不同类型的晶体管为第一类型薄膜晶体管和第二类型薄膜晶体管，包含第一类型薄膜晶体管的第一传感器电路31和包含第二类型薄膜晶体管的第二传感器电路32可以在显示面板中排布于同一行，如此可以共用至少部分信号线(如，减少走线在显示面板上的占用空间，进而提升传感器的设置数量和设置密度，提升传感器的识别效率和识别精度。此外，还可以在整个显示面板均设置传感器电路30，从而实现全屏识别功能，如全屏指纹识别。

在一些可选的实施方式中，如图4所示，图4为本申请显示面板的显示区的部分剖面结构示意图，多个传感器电路30设置于基底40上，沿垂直于基底40所在平面的方向上，第一传感器电路31与第二传感器电路32至少部分重叠。

如图4所示，在基底40上设置多个传感器电路30，第一传感器电路31与第二传感器电路32沿垂直于基底40所在平面的方向上层叠设置，其中以沿垂直于基底40所在平面的方向的视角来看第一传感器电路31与第二传感器电路32，二者的结构至少有部分是重叠的。

应当理解的是，图2为示意出第一传感器电路31和第二传感器电路32的具体结构，图2中并未将第一传感器电路31与第二传感器电路32示意为至少部分交叠。

示例性的，如图2和图3所示，第一传感器电路31中的晶体管M1～M3与第二传感器电路32中的同样数量的晶体管M1’～M3’在沿垂直于基底40所在平面的方向上在基底40上的投影可以一一对应，其中，第一传感器电路31中的晶体管M1为第一类型薄膜晶体管，第二传感器电路32中的晶体管M1’为第二类型薄膜晶体管，图4中示出了图2中的晶体管M1和晶体管M1’，晶体管M1和晶体管M1’在基底40上的投影相互对应且至少有部分重叠在一起，晶体管M1的有源层51位于氧化物半导体层60，晶体管M1’的有源层51位于硅半导体层50；晶体管M1的第一栅极70位于第一栅极层70，晶体管M1’的第二栅极80位于第二栅极层80(图4中也以不同的颜色示意不同有源层材料的晶体管，且颜色与图2对应，即晶体管M1对应的氧化物半导体层60用蓝色图案填充，晶体管的晶体管M1’对应的硅半导体层50用黑色图案填充)。图4中未示出晶体管M2、M3、M2’和M3’，但可以以此类推，图2中的晶体管M2与晶体管M2’在基底上的投影相互对应且至少有部分重叠在一起，图2中的晶体管M3与晶体管M3’在基底上的投影相互对应且至少有部分重叠在一起。

需要说明的是，图4中仅示意出显示面板的部分膜层，实际制作过程中，还可以在相邻膜层之间设置至少一个膜层，本发明实施例不再详述。

将第一传感器电路31和第二传感器电路32在显示面板中排布于同一行，以使它们可以共用至少部分同一行的信号线(如复位控制信号线Scan_rst和读取控制信号线Scan_read)，减少走线在显示面板上的占用空间，且共用同一行信号线的传感器电路30的控制信号一致，提升传感器的设置数量和设置密度，进而提升了传感器的识别效率和识别精度。

在一些可选的实施方式中，如图4所示，沿垂直于基底40所在平面的方向上，第一类型薄膜晶体管中的氧化物半导体层60具有第一投影，第二类型薄膜晶体管中的硅半导体层50具有第二投影，第一投影和第二投影至少部分重叠。

示例性的，参考图4，第一传感器电路31中的晶体管M1为第一类型薄膜晶体管，第一类型薄膜晶体管的有源层为氧化物半导体层60，氧化物半导体层60在沿垂直于基底40所在平面的方向上具有第一投影，第二传感器电路32中的晶体管M1’为第二类型薄膜晶体管，第二类型薄膜晶体管的有源层为硅半导体层50，硅半导体层50在沿垂直于基底40所在平面的方向上具有第二投影，其中第一投影和第二投影至少有部分是重叠的，由于第一传感器电路31中的第一类型薄膜晶体管的有源层和第二传感器电路32中的第二类型薄膜晶体管的有源层基底40上的投影至少有部分是重叠的，缩小了不同类型的晶体管在显示区中的空间占比，提升了传感器的设置数量和设置密度。

在一些可选的实施方式中，如图4所示，沿垂直于基底40所在平面的方向上，第一类型薄膜晶体管的第一栅极71具有第三投影，第三投影与第一投影至少部分重叠。

在上述可选的实施方式中，如图4所示，第一传感器电路31中的晶体管M1为第一类型薄膜晶体管，第一类型薄膜晶体管的有源层61为氧化物半导体层60，氧化物半导体层60在沿垂直于基底40所在平面的方向上具有第一投影，第一类型薄膜晶体管具有第一栅极71，第一栅极71在沿垂直于基底40所在平面的方向上具有第三投影，第三投影与上述第一投影的至少部分是重叠的。具体地，第一栅极71的第三投影可以位于氧化物半导体层60的第一投影中，从而可以较大程度地减小第一类型薄膜晶体管在显示面板中占据的面积。

在一些可选的实施方式中，如图4所示，沿垂直于基底40所在平面的方向上，第二类型薄膜晶体管的第二栅极81具有第四投影，第四投影与第二投影至少部分重叠。

在上述可选的实施方式中，如图4所示，第二传感器电路32中的晶体管M1’为第二类型薄膜晶体管，第二类型薄膜晶体管的有源层51为硅半导体层50，硅半导体层50在沿垂直于基底40所在平面的方向上具有第二投影，第二类型薄膜晶体管中具有第二栅极81，第二栅极81在沿垂直于基底40所在平面的方向上具有第四投影，第四投影与上述第二投影的至少部分是重叠的。具体地，第二栅极81的第四投影可以位于硅半导体层50的二投影中，从而可以较大程度地减小第二类型薄膜晶体管在显示面板中占据的面积。

在一些可选的实施方式中，如图4所示，沿垂直于基底40所在平面的方向上，第一类型薄膜晶体管的第一栅极71具有第三投影，第二类型薄膜晶体管的第二栅极81具有第四投影，第三投影与第四投影至少部分重叠。

示例性的，如图4所示，在第一传感电路31和第二传感器电路32中具有两种不同类型的晶体管，即第一类型薄膜晶体管和第二类型薄膜晶体管，其中，第一传感器电路31中的晶体管M1为第一类型薄膜晶体管，第二传感器电路32中的晶体管M1’为第二类型薄膜晶体管，晶体管M1和晶体管M1’的栅极分别位于不同膜层，第一栅极71和第二栅极81在沿垂直于基底40所在平面的方向上的投影至少有部分是重叠的。具体地，第一栅极71的第三投影可以位于第二栅极81的第四投影中，从而也可以较大程度地减小了第一类型薄膜晶体管和第二类型薄膜晶体管在显示面板中的占据面积，提升传感器的设置数量和设置密度，进而提升传感器的识别效率和识别精度。

如图4所示，第一类型薄膜晶体管可以为顶底双栅结构，其中顶部栅极为第一栅极71，第一栅极71和第二栅极81分别组成了第一类型薄膜晶体管的顶部栅极和底部栅极，第二栅极81位于氧化物半导体层60远离第一栅极71的一侧，且第一栅极71与第二栅极81在沿垂直于基底40所在平面的方向上的投影至少有部分重叠，以使第一类型薄膜晶体管在显示面板中的占据面积减少，此时，第二类型薄膜晶体管中的第二栅极80与第三栅极是第一类型薄膜晶体管和第二类型薄膜晶体管是共用的。可以理解的是，图4中，第一栅极71和第二栅极81可以电连接从而接收相同的信号。

在一些可选的实施方式中，如图2所示，显示区20还包括多条扫描线Scan_L，非显示区10包括多个移位寄存器190，至少两个传感器电路30通过同一扫描线Scan_L与同一个移位寄存器190电连接。

在上述可选的实施方式中，如图2所示，在显示区20中有多条扫描线Scan_L，其中显示区20中的至少两个传感器电路30之间连接同一扫描线Scan_L，如，复位控制信号线Scan_rst或读取控制信号线Scan_read，非显示区10中有多个移位寄存器190，至少两个传感器电路30与同一个移位寄存器190电连接，当移位寄存器190发出控制指令时，会使至少两个传感器电路30同时被打开或关闭，实现至少两个传感器电路30的同栅驱动，减小了不同传感器之间的布线空间，进而传感器的识别效率和识别精度。

在一些可选的实施方式中，显示面板的显示区中还包括转接层90，如图4所示的转接层90至少包括第一转接结构91，其中，第一传感器电路31中的晶体管M1为第一类型薄膜晶体管，第二传感器电路32中的晶体管M1’为第二类型薄膜晶体管，晶体管M1的第一栅极71和晶体管M1’的第二栅极81不同层，转接层90位于第一栅极71和第二栅极81背离基底40的一侧，且转接层90包括第一转接结构91，第一转接结构91与扫描线、第一栅极71和第二栅极81电连接。可以理解的是，扫描线可以位于第一栅极层70、第二栅极层80中的至少一者。当然，也可以在第二栅极层80与氧化物半导体层60之间设置电容金属层，扫描线还可以至少部分位于电容金属层，其中第一栅极71位于第一栅极层70中，第二栅极81位于第二栅极层80中。

在上述可选的实施方式中，如图4所示，转接层90可用于实现与扫描线的连接，其中，转接层90中包括第一转接结构91，第一转接结构91将第一栅极70、第二栅极80和扫描线进行电连接。第一转接结构90还可以用于设置其他信号线，如数据线、第一电源电压信号线和第二电源电压信号线，本发明在此不再详述。

在上述可选的实施方式中，如图4所示，转接层90还包括第二转接结构92、第三转接结构93和第四转接结构94，第二转接结构92和第三转接结构93分别与第一光敏器件101连接，第四转接结构94与第二光敏器件102连接，其中，第一类型薄膜晶体管的第一极和第二类型薄膜晶体管的第一极分别与第二转接结构92连接，第一类型薄膜晶体管的第二极与第三转接结构93连接，第二类型薄膜晶体管的第二极与第四转接结构94连接。

在上述可选的实施方式中，如图4所示，第一类型薄膜晶体管的第一极可以为源极，第二极可以为漏极，第二类型薄膜晶体管的第一极可以为源极，第二极可以为漏极，可以理解的是，在某些情况下，源极和漏极可以互换。第二转接结构92与第一类型薄膜晶体管的源极和第二类型薄膜晶体管的源极连接，第三转接结构93分别与第一类型薄膜晶体管的漏极和第一光敏器件101连接，第四转接结构94分别与第二类型薄膜晶体管的漏极和第二光敏器件102连接，上述第二转接结构92、第三转接结构93和第四转接结构94也可用于做显示面板的垫层，可以为显示面板提供电热性能，帮助散热和保护电路元件，其中第三转接结构93作为垫层将第一光敏器件101和氧化物半导体层60进行连接，第四转接结构94作为垫层将第二光敏器件102和氧化物半导体层60进行连接。可以理解的是，第一光敏器件101和第二光敏器件102还包括位于第一电极层RE的电极。

在一些可选的实施方式中，如图4所示，显示面板包括位于基底40同一侧的多个光敏器件100、多个薄膜晶体管和多个发光器件140，显示区还包括显示像素电路33，显示像素电路33包括至少一个发光器件140和至少一个薄膜晶体管，第一传感器电路31和第二传感器电路32分别包括一个光敏器件100和多个薄膜晶体管。

在上述可选的实施方式中，如图4所示，在显示面板的结构中在基底40的同一侧具有多个光敏器件100、多个薄膜晶体管和多个发光器件140，在显示面板的显示区中的显示像素电路33可以包括一个发光器件140和至少一个晶体管，显示区中的第一传感器电路31包括光敏器件101和晶体管M1，显示区中的第二传感器电路32包括光敏器件102和晶体管M1’。

在一些可选的实施方式中，如图4所示，显示像素电路33包括第五晶体管150，第一传感器电路31中的晶体管均为第一类型薄膜晶体管；第五晶体管150的栅极与第一类型薄膜晶体管的栅极位于同一层，第五晶体管150的有源层与第一类型薄膜晶体管的有源层均位于氧化物半导体层60。

在上述可选的实施方式中，如图4所示，显示像素电路33中的第五晶体管150和第一传感器电路31中的晶体管均为第一类型薄膜晶体管，即第五晶体管150的有源层62与晶体管M1的有源层61均位于氧化物半导体层60。进一步地，第五晶体管150的栅极和晶体管M1的栅极71可以位于同一层。

在一些可选的实施方式中，如图4所示，显示像素电路33包括第六晶体管160，第二传感器电路32中的晶体管均为第二类型薄膜晶体管；第六晶体管160的栅极与第二类型薄膜晶体管中的栅极位于同一层，第六晶体管160的有源层与第二类型薄膜晶体管的有源层均位于硅半导体层50。

在上述可选的实施方式中，如图4所示，显示像素电路33中的第六晶体管160和第二传感器电路32中的晶体管均为第二类型薄膜晶体管，即第六晶体管160的有源层52与晶体管M1’的有源层51均位于硅半导体层50。进一步地，第六晶体管160的栅极和晶体管M1’的栅极81可以位于同一层。

在一些可选的实施方式中，如图5所示，显示区包括多个驱动电路单元，至少一个驱动电路单元包括至少一个显示像素电路33和两个传感器电路30，该至少一个驱动电路单元中的传感器电路30通过同一扫描线与同一个移位寄存器190电连接。

在上述可选的实施方式中，如图5所示，图5为显示区20中的两个驱动电路单元180和非显示区10中的两个移位寄存器190的局部示意图，其中一个驱动电路单元180中包括至少一个显示像素电路33和两个传感器电路30，其中显示像素电路33包括第一发光控制晶体管T1、数据写入晶体管T2、驱动晶体管T3、阈值补偿晶体管T4、初始化晶体管T5、第二发光控制晶体管T6、复位晶体管T7、存储电容Cst和发光器件140，扫描信号线SN1可以控制初始化晶体管T5的导通或关断，并在初始化晶体管T5导通时对驱动晶体管T3的栅极电位进行重置，即将初始化信号线VL1的初始化信号Vref1传输至初始化晶体管T5并且对驱动晶体管T3、初始化晶体管T5、阈值补偿晶体管T4和存储电容Cst的连接节点(第一节点N1)进行复位，其中第一发光控制晶体管T1和驱动晶体管T3的连接点为第二节点N2，驱动晶体管T3和第二发光控制晶体管T6的连接点为第三节点N3，第二发光控制晶体管T6、复位晶体管T7和发光器件140的连接点为第四节点N4。扫描信号线SP控制数据写入晶体管T2的导通和关断，并在数据写入晶体管T2的导通时，将数据信号线VL上的数据信号Vdata写到驱动晶体管T3的栅极。扫描信号线SN2控制阈值补偿晶体管T4的导通和关断，并且在阈值补偿晶体管T4导通时对驱动晶体管T3的阈值电压进行补偿。同时，扫描信号线SP控制复位晶体管T7的导通和关断，并且在复位晶体管T7导通时对发光器件140的阳极进行复位，即将复位信号线VL2的复位信号Vref2传输至发光器件140的阳极。发光控制信号线EMIT控制第一发光控制晶体管T1和第二发光控制晶体管T6的导通和关断，并且在控制第一发光控制晶体管T1和第二发光控制晶体管T6导通时电源信号线PL传输的电源信号PVDD传输至发光器件140，发光器件140同时接收公共电源信号PVEE，从而实现发光器件140的显示和发光。可以理解的是，初始化信号线VL1和复位信号线VL2可以电连接从而传输相同的电压信号。传感器电路30中的第一传感器电路31中的晶体管M1和第二传感器电路32中的晶体管M1’通过复位控制信号线Scan_rst与同一个移位寄存器190相连，第一传感器电路31中的晶体管M3和第二传感器电路32中的晶体管M3’通过读取控制信号线Scan_read与同一个移位寄存器190相连，当移位寄存器190发出控制指令时，会使至少两个传感器电路30同时被打开或关闭，实现至少两个传感器电路30的同栅驱动，由于共用复位控制信号线Scan_rst和读取控制信号线Scan_read，减少了走线在显示面板上的占用空间，减小了布线空间，进而提升指纹识别图像的设计分辨率；晶体管M2、晶体管M2’、第二电源电压信号线Vcom和Q节点等的介绍请参见图2和图3的相关描述。

可以理解的是，初始化晶体管T5和阈值补偿晶体管T4可以为第一类型薄膜晶体管，如IGZO-NTFT；其余晶体管可以均为第三类型薄膜晶体管，即P型低温多晶硅薄膜晶体管，如LTPS-PTFT。

在一些可选的实施方式中，结合图2、图5，如图6所示，多个驱动电路单元180呈阵列排布，同一行的驱动电路单元180中的各传感器电路与同一扫描线电连接。

如图6所示，发光器件140包括发射不同颜色的第一发光器件141、第二发光器件142和第三发光器件143，第一发光器件141、第二发光器件142和第三发光器件143沿第一方向X和第二方向Y呈行列排布。光敏二极管PD沿第一方向X和第二方向Y呈行列排布。图6中以一个驱动电路单元180包括两个显示像素电路33和两个传感器电路30为例进行说明。以光敏二极管PD_(i)和光敏二极管PD_(i+1)为例进行介绍，光敏二极管PD_(i)与第一传感器电路31电连接，光敏二极管PD_(i+1)与第二传感器电路32电连接，第一传感器电路31和第二传感器电路32位于同一个驱动电路单元180，且与同一条扫描线Scan_L电连接。位于同一行内的多个驱动电路单元180的多个第一传感器电路31和第二传感器电路32与同一条扫描线Scan_L电连接。如此设计，可以实现同一行的传感器电路30共用同一条扫描线，从而减少显示面板上的布线数量，减少走线在显示面板上的占用空间，进而提升传感器的设置数量和设置密度，提升传感器的识别效率和识别精度。

需要说明的是，图6中仅示意出与传感器电路30电连接的一个移位寄存器190和一条扫描线Scan_L，当传感器电路需要在多条扫描线的控制下才能工作时，相应的，移位寄存器190可以包括多个子移位寄存器，多个传感器中起相同作用的晶体管通过同一条扫描线与同一个子移位寄存器电连接，从而实现传感器的正常工作。

可以理解的是，图6中仅示意出2行2列驱动电路单元180，显示面板实际可以包括M行N列驱动电路单元180，其中，M≥2、N≥2。一个驱动电路单元180可以包括其他数量的显示像素电路33和传感器电路30。而且，在某些情况下，可以有至少一个驱动电路单元180不配置传感器电路30，或者配置3个以上的传感器电路30。此外，第一发光器件141、第二发光器件142和第三发光器件143的排布方式可以根据实际需要进行选择。可选的，第一发光器件141为蓝色发光器件、第二发光器件142为红色发光器件、第三发光器件143为绿色发光器件。同时，以第一传感器电路31和第二传感器电路32至少部分交叠为例进行说明，两者还可以完全交叠。

可以理解的是，参考图5，显示像素电路33在正常工作时，需要至少三个扫描移位寄存器来分别给扫描信号线SN1、扫描信号线SN2和扫描信号线SP提供不同的信号，同时需要至少一个发光控制移位寄存器给发光控制信号线EMIT提供信号。而为了简化细节，图6中仅示意一行显示像素电路对应一个显示移位寄存器200，在实际产品中，显示移位寄存器200可以包括多个扫描移位寄存器和发光控制移位寄存器，从而实现显示像素电路的正常工作。

在另一些可选的实施方式中，如图6所示，多个驱动电路单元180呈阵列排布，同一列的多个驱动电路单元180中的各传感器电路与同一输出信号线XL电连接。

如图6所示，位于同一列内的多个驱动电路单元180中，多个第一传感器电路31与同一条信号线XL(如识别数据线Vdata_(i))电连接，多个第二传感器电路32与同一条信号线XL(如识别数据线Vdata_(i+1))电连接。如此设计，可以实现同一列的传感器电路30共用同一条信号线XL，从而减少显示面板上的布线数量，减少走线在显示面板上的占用空间，进而提升传感器的设置数量和设置密度，提升传感器的识别效率和识别精度。可以理解的是，信号线XL还可以包括第一电源电压信号线和第二电源电压信号线。

在一些可选的实施方式中，参考图2、图4和图6，第一传感器电路31中的至少一个晶体管与第二传感器电路32中的同样数量的晶体管在沿垂直于基底40所在平面的方向上在基底40上的投影一一对应，且至少有部分重叠在一起。

上述第一传感器电路31中的晶体管和上述第二传感器电路32中的晶体管分别为第一类型薄膜晶体管和第二类型薄膜晶体管，其中：第一传感器电路31可以包括晶体管M1～M3，第二传感器电路32可以包括晶体管M1’～M3’。在垂直于基底40所在平面的方向上，第一传感器电路31中的至少一个晶体管与第二传感器电路32中的同样数量的晶体管在基底40上的投影一一对应，且至少有部分重叠在一起，可以理解为具有以下几种情况：(1)第一传感器电路31中的一个晶体管(如晶体管M1)中的至少一层与第二传感器电路32中的一个晶体管(如晶体管M1’)中的至少一层在基底40上的投影至少部分重叠；(2)第一传感器电路31中的两个晶体管(如晶体管M1和M2)与第二传感器电路32中的两个晶体管(如晶体管M1’和M2’)在基底40上的投影一一对应且至少部分重叠，其中，第一传感器电路31中每个晶体管中的至少一层与第二传感器电路32中对应的晶体管中的至少一层在基底40上的投影至少部分重叠；(3)第一传感器电路31中的三个晶体管(M1～M3)与第二传感器电路32中的三个晶体管(M1’～M3’)在基底40上的投影一一对应且至少部分重叠，其中，第一传感器电路31中每个晶体管中的至少一层与第二传感器电路32中对应的晶体管中的至少一层在基底40上的投影至少部分重叠。

示例性的，图4中示出了图2中的晶体管M1和晶体管M1’，晶体管M1和晶体管M1’的有源层分别为位于不同层的氧化物半导体层60和硅半导体层50，氧化物半导体层60在沿垂直于基底40所在平面的方向上具有第一投影，硅半导体层50在沿垂直于基底40所在平面的方向上具有第二投影，第一投影和第二投影至少有部分是重叠的。

除了上述晶体管M1和晶体管M1’中有源层的投影至少部分重叠的方式，在另一示例中，晶体管M1和晶体管M1’的栅极分别为位于不同层的第一栅极70和第二栅极80，第一栅极70沿垂直于基底40所在平面的方向上具有第三投影，第二栅极80沿垂直于基底40所在平面的方向具有第四投影，其中第三投影与第四投影至少部分是重叠。

在一些可选的实施方式中，如图4所示，在垂直于基底40所在平面的方向上，上述第一传感器电路31中的晶体管中的至少两层在基底40上的投影至少部分重叠。

示例性的，如图4所示，第一传感器电路31中的晶体管M1为第一类型薄膜晶体管，第一类型薄膜晶体管的有源层为氧化物半导体层60，晶体管M1中具有第一栅极70，沿垂直于基底40所在平面的方向上，氧化物半导体层60在基底40中具有第一投影，第一栅极70在基底40中具有第三投影，第一投影与第三投影的至少部分是重叠的。

在一些可选的实施方式中，如图4所示，在垂直于基底40所在平面的方向上，上述第二传感器电路32中的晶体管中的至少两层在基底40上的投影至少部分重叠。

示例性的，如图4所示，第二传感器电路32中的晶体管M1’为第二类型薄膜晶体管，第二类型薄膜晶体管的有源层为硅半导体层50，晶体管M1’中具有第二栅极80，沿垂直于基底40所在平面的方向上，硅半导体层50在基底40中具有第二投影，第一栅极71在基底40中具有第四投影，第二投影与第四投影的至少部分是重叠的。

进一步地，如图4所示，在第一传感电路31和第二传感器电路32中的晶体管分别为第一类型薄膜晶体管和第二类型薄膜晶体管，其中，第一传感电路31中的晶体管M1具有第一栅极71，第二传感器电路32中的晶体管M1’具有第二栅极81，在沿垂直于基底40所在平面的方向上，第一栅极71与第二栅极81在基底40中的投影至少有部分是重叠的，同时晶体管M1和晶体管M1’的有源层分别为位于不同层的氧化物半导体层60和硅半导体层50，在沿垂直于基底40所在平面的方向上，氧化物半导体层60和硅半导体层50在基底40中的投影至少有部分是重叠的。

通过上述电路结构之间具有重叠，以减少传感器电路在显示区中的占用空间，进而提升传感器的设置数量和设置密度，且第一类型薄膜晶体管所在的第一传感电路31和第二类型薄膜晶体管所在的第二传感器电路32为同一行驱动的设置，控制信号一致，使不同类型的晶体管之间的布线占用空间会大大减小，进而提升内嵌式指纹识别图像的设计分辨率，提升传感器的识别效率和识别精度。

示例性的，如图1和图2所示，在显示区20中有多条扫描线，其中显示区20中的至少两个传感器电路30之间连接同一扫描线Scan_L，如，复位控制信号线Scan_rst或读取控制信号线Scan_read，非显示区10中有多个移位寄存器190，至少两个传感器电路30与同一个移位寄存器190电连接，一个驱动电路单元中包括至少一个显示像素电路33和两个传感器电路30，其中传感器电路30中的第一传感器电路31中的晶体管M1和第二传感器电路32中的晶体管M1’通过复位控制信号线Scan_rst与同一个移位寄存器190相连，第一传感器电路31中的晶体管M3和第二传感器电路32中的晶体管M3’通过读取控制信号线Scan_read与同一个移位寄存器190相连，显示区20是由多个驱动电路单元组成的阵列，第一传感器电路31中具有一个光敏二极管PD_(i～i+1)，第二传感器电路32中具有一个光敏二极管PD_(i+1)，每个传感器电路与同一条扫描线Scan_L电连接，每个驱动电路单元中至少具有两个传感器电路30，位于同一列的驱动电路单元中的每个传感器电路30与同一条输出信号线电连接；通过上述电路共用扫描线Scan_L和识别数据线Vdata_(i)的结构，减小了布线占用空间，进而提升传感器的设置数量和设置密度。

在一些可选的实施方式中，如图7和图10所示，各传感器电路独立地选自第一类型传感电路和第二类型传感电路中的任意一种，其中：如图7所示，第一类型传感电路包括第一光敏器件PD1、第一晶体管M1、第二晶体管M2、第三晶体管M3和第一电压信号线Vrst，复位控制信号线Scan_rst与第一晶体管M1的控制极电连接，读取控制信号线Scan_read与第三晶体管M3的控制极电连接，第一电压信号线Vrst与第一晶体管M1的第一极电连接，第二电压信号线VDD与第二晶体管M2的第一极电连接，识别数据线Vdata与第三晶体管M3的第二极电连接；第二晶体管M2的第二极和第三晶体管M3的第一极电连接，第一晶体管M1的第二极和第二晶体管M2的控制极均与第一光敏器件PD1电连接；如图10所示，第二类型传感电路包括第二光敏器件PD2和第四晶体管M4，第四晶体管M4的控制极与复位/读取控制线Scan_rst/Scan_read电连接，第四晶体管M4的第一极与第二光敏器件PD2电连接，第四晶体管M4的第二极与输入/输出信号电连接，在与输入信号线连接时输入信号线与第一电压信号线Vrst电连接，在与输出信号线连接时输入信号线与复位线Vref电连接。

在上述可选的实施方式中，如图7和图8所示，第一类传感电路中的第一晶体管的控制极，第一极和第二极分别与复位控制信号线Scan_rst，第一电压信号线Vrst和第一光敏器件PD1电连接，第二晶体管M2的控制极，第一极和第二极分别与第一光敏器件PD1，第二电压信号线VDD和第三晶体管M3的第一极电连接，第三晶体管M3的控制极，第一极和第二极分别与读取控制信号线Scan_read，第二晶体管M2的第二极和识别数据线Vdata电连接，其中，如图7所示，当第一电压信号线Vrst和第二电压信号线VDD与不同电源电压电连接时，二者传输不同的信号，如图8所示，当第一电压信号线Vrst和第二电压信号线VDD与同一电源电压电连接时，二者传输相同的信号。

在上述可选的实施方式中，如图9和图10所示，第二类型传感电路中的第四晶体管M4的控制极，第一极和第二极分别与复位/读取控制线Scan_rst/Scan_read，第二光敏器件PD2和输入/输出信号线电连接，如图9所示，第四晶体管M4的第二极与输出信号线OUT电连接，如图10所示，第四晶体管M4的第二极与复位控制信号线Scan_rst电连接时，第二极作为输入信号线，向电路中输入信号。

在上述可选的实施方式中，如图11至图13所示，显示区包括呈阵列排布的多个传感器电路，多个传感器电路包括位于同一行的多个第一类型传感电路，其中，如图11所示，各第一晶体管M1的控制极与同一复位控制信号线Scan_rst1电连接；或多个传感器电路包括位于同一行的多个第二类型传感电路，其中，如图11所示，各第四晶体管M4的控制极与同一复位控制信号线Scan_rst2电连接；如图13所示，多个传感器电路包括位于同一行的至少一个第一类型传感电路和至少一个第二类型传感电路，其中各第一晶体管M1的控制极和各第四晶体管M4的控制极均与同一复位控制信号线Scan_rst3电连接，将至少一个第一晶体管M1和/或至少一个第四晶体管M4设置为同一行驱动的设置，控制信号一致，以使第一晶体管M1和第四晶体管M4之间的布线占用空间会大大减小。

在上述可选的实施方式中，显示区包括呈阵列排布的多个传感器电路，多个传感器电路包括位于同一列的多个第一类型传感电路，如图14所示，其中各第三晶体管M3的第二极与相同的识别数据线Vdata1电连接；或多个传感器电路包括位于同一列的多个第二类型传感电路，如图15所示，其中各第四晶体管M4的第二极与相同的识别数据线Vdata2电连接；或多个传感器电路包括位于同一列的至少一个第一类型传感电路和至少一个第二类型传感电路，如图16所示，其中各第三晶体管M3的第二极和各第四晶体管M4的第二极均与同一识别数据线Vdata3电连接，将至少一个第三晶体管M3和/或至少一个第四晶体管M4设置为同一行驱动的设置，控制信号一致，以使第三晶体管M3和第四晶体管M4之间的布线占用空间会大大减小。

根据本申请的实施例，如图17所示，还提供了一种显示装置1，包括上述显示面板，其中显示面板中包括上述的显示区20。

在该装置采用上述的显示面板，该显示面板内集成的传感器电路设置为包含不同类型的晶体管，将其中的至少两个传感器电路在显示面板中排布于同一行，可以共用同一行驱动，以使显示装置中不同类型的晶体管之间的布线占用空间会大大减小，可以充分减少传感器电路在显示区中的占用空间，进而提升显示装置中的传感器的设置数量和设置密度，提升该显示装置传感器的识别效率和识别精度。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (19)

1.一种显示面板，其特征在于，包括显示区和至少部分围绕所述显示区的非显示区，其中：

所述显示区包括多个传感器电路，至少两个所述传感器电路包括不同类型的晶体管。

2.根据权利要求1所述的显示面板，其特征在于，所述多个传感器电路包括第一传感器电路和第二传感器电路，所述第一传感器电路中的至少一个晶体管为第一类型薄膜晶体管，所述第二传感器电路中的至少一个晶体管为第二类型薄膜晶体管，其中：

所述第一类型薄膜晶体管包括的有源层位于氧化物半导体层；

所述第二类型薄膜晶体管包括的有源层位于硅半导体层。

3.根据权利要求2所述的显示面板，其特征在于，所述多个传感器电路设置于基底上，沿垂直于所述基底所在平面的方向上，所述第一传感器电路与所述第二传感器电路至少部分重叠。

4.根据权利要求3所述的显示面板，其特征在于，沿垂直于所述基底所在平面的方向上，所述第一类型薄膜晶体管中的所述氧化物半导体层具有第一投影，所述第二类型薄膜晶体管中的所述硅半导体层具有第二投影，所述第一投影和所述第二投影至少部分重叠。

5.根据权利要求4所述的显示面板，其特征在于，沿垂直于所述基底所在平面的方向上，所述第一类型薄膜晶体管的第一栅极具有第三投影，所述第三投影与所述第一投影至少部分重叠。

6.根据权利要求4所述的显示面板，其特征在于，沿垂直于所述基底所在平面的方向上，所述第二类型薄膜晶体管的第二栅极具有第四投影，所述第四投影与所述第二投影至少部分重叠。

7.根据权利要求4所述的显示面板，其特征在于，沿垂直于所述基底所在平面的方向上，所述第一类型薄膜晶体管的第一栅极具有第三投影，所述第二类型薄膜晶体管的第二栅极具有第四投影，所述第三投影与所述第四投影至少部分重叠。

8.根据权利要求2所述的显示面板，其特征在于，所述显示区还包括多条扫描线，所述非显示区包括多个移位寄存器，至少两个所述传感器电路通过同一所述扫描线与同一个所述移位寄存器电连接。

9.根据权利要求8所述的显示面板，其特征在于，所述显示区包括多个驱动电路单元，至少一个所述驱动电路单元包括至少一个显示像素电路和两个传感器电路，该至少一个所述驱动电路单元中的所述传感器电路通过同一所述扫描线与同一个所述移位寄存器电连接。

10.根据权利要求9所述的显示面板，其特征在于，多个所述驱动电路单元呈阵列排布，同一行的所述驱动电路单元中的各所述传感器电路与同一所述扫描线电连接。

11.根据权利要求9所述的显示面板，其特征在于，多个所述驱动电路单元呈阵列排布，同一列的多个所述驱动电路单元中的各所述传感器电路与同一输出信号线电连接。

12.根据权利要求8所述的显示面板，其特征在于，各所述传感器电路独立地选自第一类型传感电路和第二类型传感电路中的任意一种，其中：

所述第一类型传感电路包括第一光敏器件、第一晶体管、第二晶体管、第三晶体管和第一电压信号线，复位控制信号线与所述第一晶体管的控制极电连接，读取控制信号线与所述第三晶体管的控制极电连接，所述第一电压信号线与所述第一晶体管的第一极电连接，第二电压信号线与所述第二晶体管的第一极电连接，输出信号线与所述第三晶体管的第二极电连接；所述第二晶体管的第二极和所述第三晶体管的第一极电连接，所述第一晶体管的第二极和所述第二晶体管的控制极均与所述第一光敏器件电连接；

所述第二类型传感电路包括第二光敏器件和第四晶体管，所述第四晶体管的控制极与复位/读取控制线电连接，所述第四晶体管的第一极与所述第二光敏器件电连接，所述第四晶体管的第二极与输入/输出信号线电连接。

13.根据权利要求12所述的显示面板，其特征在于，所述显示区还包括转接层，所述第一类型薄膜晶体管包括第一栅极，所述第二类型晶体管包括第二栅极，所述转接层位于所述第一栅极和所述第二栅极背离基底的一侧，且所述转接层包括第一转接结构，所述第一转接结构与所述扫描线、所述第一栅极和所述第二栅极电连接。

14.根据权利要求13所述的显示面板，其特征在于，所述转接层还包括第二转接结构、第三转接结构和第四转接结构，所述第二转接结构，所述第三转接结构与所述第一光敏器件连接，所述第四转接结构与所述第二光敏器件连接，其中：

所述第一类型薄膜晶体管的第一极和所述第二类型薄膜晶体管的第一极分别与所述第二转接结构连接，所述第一类型薄膜晶体管的第二极与所述第三转接结构连接，所述第二类型薄膜晶体管的第二极与所述第四转接结构连接。

15.根据权利要求3所述的显示面板，其特征在于，包括位于所述基底同一侧的多个光敏器件、多个薄膜晶体管和多个发光器件，其中：

所述显示区还包括显示像素电路，所述显示像素电路包括至少一个所述发光器件和至少一个所述薄膜晶体管；

所述第一传感器电路和所述第二传感器电路分别包括一个所述光敏器件和多个所述薄膜晶体管。

16.根据权利要求15所述的显示面板，其特征在于，所述显示像素电路包括第五晶体管，所述第一传感器电路中的晶体管均为所述第一类型薄膜晶体管；所述第五晶体管的栅极与所述第一类型薄膜晶体管的栅极位于同一层，所述第五晶体管的有源层与所述第一类型薄膜晶体管的有源层均位于所述氧化物半导体层。

17.根据权利要求16所述的显示面板，其特征在于，所述显示像素电路包括第六晶体管，所述第二传感器电路中的晶体管均为所述第二类型薄膜晶体管；所述第六晶体管的栅极与所述第二类型薄膜晶体管中的栅极位于同一层，所述第六晶体管的有源层与所述第二类型薄膜晶体管的有源层均位于所述硅半导体层。

18.根据权利要求1所述的显示面板，其特征在于，所述传感器电路为指纹识别传感器电路。

19.一种显示装置，其特征在于，包括权利要求1至18中任一项所述的显示面板。