CN117976556A - 封装结构及其形成方法 - Google Patents
封装结构及其形成方法 Download PDFInfo
- Publication number
- CN117976556A CN117976556A CN202410040715.3A CN202410040715A CN117976556A CN 117976556 A CN117976556 A CN 117976556A CN 202410040715 A CN202410040715 A CN 202410040715A CN 117976556 A CN117976556 A CN 117976556A
- Authority
- CN
- China
- Prior art keywords
- layer
- passivation layer
- semiconductor chip
- metal
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000002161 passivation Methods 0.000 claims abstract description 141
- 229910052751 metal Inorganic materials 0.000 claims abstract description 115
- 239000002184 metal Substances 0.000 claims abstract description 115
- 239000004065 semiconductor Substances 0.000 claims abstract description 89
- 229920003023 plastic Polymers 0.000 claims abstract description 30
- 239000004033 plastic Substances 0.000 claims abstract description 30
- 238000004806 packaging method and process Methods 0.000 claims abstract description 12
- 229910000679 solder Inorganic materials 0.000 claims description 14
- 238000000465 moulding Methods 0.000 claims description 13
- 238000009713 electroplating Methods 0.000 claims description 8
- 238000007789 sealing Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 239000011347 resin Substances 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 239000000945 filler Substances 0.000 description 5
- 238000001746 injection moulding Methods 0.000 description 5
- 229920002577 polybenzoxazole Polymers 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000009719 polyimide resin Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000011135 tin Substances 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- 238000001721 transfer moulding Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- -1 polybutylene terephthalate Polymers 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NTSDHVIXFWZYSM-UHFFFAOYSA-N [Ag].[Sb].[Sn] Chemical compound [Ag].[Sb].[Sn] NTSDHVIXFWZYSM-UHFFFAOYSA-N 0.000 description 2
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 2
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 description 2
- PSMFTUMUGZHOOU-UHFFFAOYSA-N [In].[Sn].[Bi] Chemical compound [In].[Sn].[Bi] PSMFTUMUGZHOOU-UHFFFAOYSA-N 0.000 description 2
- HRPKYGWRFPOASX-UHFFFAOYSA-N [Zn].[Ag].[Sn] Chemical compound [Zn].[Ag].[Sn] HRPKYGWRFPOASX-UHFFFAOYSA-N 0.000 description 2
- WGCXSIWGFOQDEG-UHFFFAOYSA-N [Zn].[Sn].[In] Chemical compound [Zn].[Sn].[In] WGCXSIWGFOQDEG-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000010329 laser etching Methods 0.000 description 2
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000098 polyolefin Polymers 0.000 description 2
- 229920002635 polyurethane Polymers 0.000 description 2
- 239000004814 polyurethane Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910000969 tin-silver-copper Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000005038 ethylene vinyl acetate Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012766 organic filler Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001707 polybutylene terephthalate Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- HOWHQWFXSLOJEF-MGZLOUMQSA-N systemin Chemical compound NCCCC[C@H](N)C(=O)N[C@@H](CCSC)C(=O)N[C@@H](CCC(N)=O)C(=O)N[C@@H]([C@@H](C)O)C(=O)N[C@@H](CC(O)=O)C(=O)OC(=O)[C@@H]1CCCN1C(=O)[C@H]1N(C(=O)[C@H](CC(O)=O)NC(=O)[C@H](CCCN=C(N)N)NC(=O)[C@H](CCCCN)NC(=O)[C@H](CO)NC(=O)[C@H]2N(CCC2)C(=O)[C@H]2N(CCC2)C(=O)[C@H](CCCCN)NC(=O)[C@H](CO)NC(=O)[C@H](CCC(N)=O)NC(=O)[C@@H](NC(=O)[C@H](C)N)C(C)C)CCC1 HOWHQWFXSLOJEF-MGZLOUMQSA-N 0.000 description 1
- 108010050014 systemin Proteins 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种封装结构及其形成方法，其中封装结构，包括：多层堆叠的芯片封装体，每一层芯片封装体包括：钝化层，位于钝化层中的再布线层和与再布线层的上表面电连接的若干焊盘，钝化层中具有暴露出再布线层部分上表面的第一开口；凸起于钝化层上表面上并填充满第一开口的金属柱；半导体芯片，包括相对的功能面和背面，功能面上具有连接凸起，其倒装在金属柱之间的钝化层的上表面，连接凸起与焊盘电连接；包覆钝化层的侧面和上表面、金属柱和半导体芯片的塑封层；上层的芯片封装体中的再布线层的下表面与相邻的下层的芯片封装体中的金属柱的顶部表面接触电连接。本申请的封装结构使得芯片尺寸、互连长度和形状不会受到限制，封装难度降低，成本也降低。
Description
技术领域
本申请涉及半导体领域，尤其涉及一种封装结构及其形成方法。
背景技术
随着智能手机、智能穿戴、智能制造、汽车与机动车辆辅助驾驶、AIoT等应用需求的增长，终端产品需要更高性能的同时，还要保持小体积、低功耗。除芯片制造端专注于先进硅技术节点的系统集成(SoC,System on Chip)外，封测制造端专注于先进封装技术的系统集成(SiP，Systemin Package)也以低成本、灵活性、高良率而具备旗鼓相当的竞争力。随着集成密度的提高，SiP也由早期的2D封装形式(如MCM，Multi-Chip Module)朝着2.5D、3D的方向发展。
作为3D立体封装中一种封装形式，PoP(Package on Package)堆叠封装通常会存在上下堆叠的上基板和下基板，在上基板和下基板上分别贴装有对应的半导体芯片。现有上基板和下基板之间常见的连接方式包括硅中介基板(包括TSV结构)，这种连接方式使得芯片尺寸、互连长度和形状受到限制，难度很高，成本也较高。
发明内容
本申请一些实施例提供了一种封装结构的形成方法，包括：
步骤101，在钝化层中形成再布线层和与再布线层的上表面电连接的若干焊盘，所述钝化层的上表面暴露出所述焊盘的上表面，所述钝化层的下表面暴露出再布线层的部分下表面，所述钝化层中还具有暴露出所述再布线层部分上表面的若干第一开口，所述若干第一开口分布在所述若干焊盘的周围；
步骤102，形成凸起于所述钝化层上表面上并填充满所述第一开口的金属柱；
步骤103，提供半导体芯片，所述半导体芯片包括相对的功能面和背面，所述功能面上具有连接凸起，将所述半导体芯片倒装在所述金属柱之间的钝化层的上表面，所述连接凸起与所述焊盘电连接；
步骤104，形成包覆所述钝化层的侧面和上表面、所述金属柱和所述半导体芯片的塑封层，所述塑封层的上表面暴露出所述金属柱的顶部表面，形成一层芯片封装体；
步骤105，在所述塑封层上重复依次进行步骤101、步骤102、步骤103和步骤104，形成多层堆叠的芯片封装体，上层所述芯片封装体中的再布线层的下表面与下层所述芯片封装体中的金属柱顶部表面接触连接。
在一些实施例中，所述钝化层包括第一钝化层和位于所述第一钝化层上的第二钝化层，在所述钝化层中形成再布线层和与再布线层的上表面电连接的若干焊盘的过程包括：提供载板，所述载板上表面形成有释放层；在所述释放层上表面形成第一钝化层；在所述第一钝化层中形成暴露出所述释放层部分上表面的若干开孔；在所述开孔中以及所述第一钝化层的部分上表面形成再布线层；在所述第一钝化层上形成覆盖所述再布线层的第二钝化层；在所述第二钝化层中形成暴露出所述再布线层表的若干第一开口和若干第二开口，所述若干第一开口位于所述第二开口周围；在所述第二开口中形成所述焊盘。
在一些实施例中，进行步骤105后，去除所述载板和释放层，暴露出最底层的所述塑封层下表面以及所述开孔中的再布线层的下表面；在所述再布线层的下表面形成外接凸起。
在一些实施例中，所述半导体芯片上的连接凸起包括金属凸块和位于金属凸块顶部表面的焊料层，所述塑封层还填充满所述半导体芯片功能面与所述钝化层上表面之间的空间。
在一些实施例中，所述半导体芯片上的连接凸起包括金属凸块和位于金属凸块顶部表面的焊料层，所述半导体芯片的功能面上还具有覆盖所述连接凸起的非导电膜，所述塑封层还覆盖所述非导电膜的侧面。
在一些实施例中，所述金属柱顶部表面高于所述半导体芯片的背面，所述金属柱的形成工艺包括电镀，将所述金属柱作为将所述半导体芯片倒装在所述金属柱之间的钝化层表面时的对准标记；所述步骤101、步骤102、步骤103和步骤104重复进行的步骤至少为一次，多层堆叠的芯片封装体的层数至少为两层。
本申请一些实施例还提供了一种封装结构，包括：
多层堆叠的芯片封装体，每一层所述芯片封装体包括：钝化层，位于所述钝化层中的再布线层和与再布线层的上表面电连接的若干焊盘，所述钝化层的上表面暴露出所述焊盘的上表面，所述钝化层的下表面暴露出再布线层的部分下表面，所述钝化层中还具有暴露出所述再布线层部分上表面的若干第一开口，所述若干第一开口分布在所述若干焊盘的周围；凸起于所述钝化层上表面上并填充满所述第一开口的金属柱；半导体芯片，所述半导体芯片包括相对的功能面和背面，所述功能面上具有连接凸起，所述半导体芯片倒装在所述金属柱之间的钝化层的上表面，所述连接凸起与所述焊盘电连接；包覆所述钝化层的侧面和上表面、所述金属柱和所述半导体芯片的塑封层，所述塑封层的上表面暴露出所述金属柱的顶部表面；
上层的芯片封装体中的再布线层的下表面与相邻的下层的芯片封装体中的金属柱的顶部表面接触电连接。
在一些实施例中，所述半导体芯片上的连接凸起包括金属凸块和位于金属凸块顶部表面的焊料层，所述塑封层还填充满所述半导体芯片功能面与所述钝化层上表面之间的空间。
在一些实施例中，所述半导体芯片上的连接凸起包括金属凸块和位于金属凸块顶部表面的焊料层，所述半导体芯片的功能面上还具有覆盖所述连接凸起的非导电膜，所述塑封层还覆盖所述非导电膜的侧面。
在一些实施例中，所述金属柱顶部表面高于所述半导体芯片的背面，所述金属柱的形成工艺包括电镀，所述金属柱作为将所述半导体芯片倒装在所述金属柱之间的钝化层表面时的对准标记；多层堆叠的芯片封装体的层数至少为两层。
本申请前述一些实施例中的封装结构及其形成方法，所述封装结构，包括：多层堆叠的芯片封装体，每一层所述芯片封装体包括：钝化层，位于所述钝化层中的再布线层和与再布线层的上表面电连接的若干焊盘，所述钝化层的上表面暴露出所述焊盘的上表面，所述钝化层的下表面暴露出再布线层的部分下表面，所述钝化层中还具有暴露出所述再布线层部分上表面的若干第一开口，所述若干第一开口分布在所述若干焊盘的周围；凸起于所述钝化层上表面上并填充满所述第一开口的金属柱；半导体芯片，所述半导体芯片包括相对的功能面和背面，所述功能面上具有连接凸起，所述半导体芯片倒装在所述金属柱之间的钝化层的上表面，所述连接凸起与所述焊盘电连接；包覆所述钝化层的侧面和上表面、所述金属柱和所述半导体芯片的塑封层，所述塑封层的上表面暴露出所述金属柱的顶部表面；上层的芯片封装体中的再布线层的下表面与相邻的下层的芯片封装体中的金属柱的顶部表面接触电连接。本申请的多层堆叠的芯片封装体之间通过再布线层和金属柱实现电连接，即不同层的芯片封装体之间的电连接无需采用硅中介基板(包括TSV结构)，这种连接方式使得芯片尺寸、互连长度和形状不会受到限制，封装难度降低，成本也降低。
附图说明
图1-图13为本申请一些实施例中半导体结构的形成过程的结构示意图；
图14-图15为本申请另一些实施例中半导体结构的形成过程的结构示意图。
具体实施方式
下面结合附图对本申请的具体实施方式做详细的说明。在详述本申请实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本申请一些实施例首先提供了一种封装结构的形成方法，参考图1，包括步骤：
步骤101，在钝化层中形成再布线层和与再布线层的上表面电连接的若干焊盘，所述钝化层的上表面暴露出所述焊盘的上表面，所述钝化层的下表面暴露出再布线层的部分下表面，所述钝化层中还具有暴露出所述再布线层部分上表面的若干第一开口，所述若干第一开口分布在所述若干焊盘的周围；
步骤102，形成凸起于所述钝化层上表面上并填充满所述第一开口的金属柱；
步骤103，提供半导体芯片，所述半导体芯片包括相对的功能面和背面，所述功能面上具有连接凸起，将所述半导体芯片倒装在所述金属柱之间的钝化层的上表面，所述连接凸起与所述焊盘电连接；
步骤104，形成包覆所述钝化层的侧面和上表面、所述金属柱和所述半导体芯片的塑封层，所述塑封层的上表面暴露出所述金属柱的顶部表面，形成一层芯片封装体；
步骤105，在所述塑封层上重复依次进行步骤101、步骤102、步骤103和步骤104，形成多层堆叠的芯片封装体，上层所述芯片封装体中的再布线层的下表面与下层所述芯片封装体中的金属柱顶部表面接触连接。
下面结合附图对前述封装结构的形成方法进行详细描述。
首先，结合参考图1和图5，进行步骤101，在钝化层110中形成再布线层105和与再布线层105的上表面电连接的若干焊盘109，所述钝化层110的上表面暴露出所述焊盘109的上表面，所述钝化层110的下表面暴露出再布线层105的部分下表面，所述钝化层110中还具有暴露出所述再布线层105部分上表面的若干第一开口108，所述若干第一开口108分布在所述若干焊盘109的周围。
所述钝化层110用于相邻的再布线层105和相邻的焊盘109之间的电学隔离，并用于确定形成的再布线层105和焊盘109的位置。在一实施例中，所述钝化层110的材料可以为无机物，比如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅中的一种或几种。在其他实施例中，所述钝化层110的材料可以为高分子聚合物，比如含填料的环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂。
所述焊盘109用于连接再布线层105和后续倒装的半导体芯片。所述再布线层105用于连接焊盘109和后续形成的金属柱，实现后续倒装的半导体芯片上电连接点的在分布，并通过与金属柱配合实现后续形成的多层堆叠的芯片封装体之间的互连，所述再布线层105的部分上表面与所述焊盘电连接，部分上表面与后续形成的金属柱电连接，当后续形成的封装结构包括多层堆叠的芯片封装体时，最底层的芯片封装体中的再布线层105的下表面上后续形成外接凸起(用于与其他封装结构、芯片或基板连接)，上层芯片封装体中的再布线层105的下表面与下层芯片封装体中金属柱的顶部表面电连接。在一些实施例中，所述焊盘109与所述再布线层105的材料可以相同或不同。在一具体的实施例中，所述焊盘109的材料或所述再布线层105的材料可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中一种或几种。
所述钝化层110的上表面暴露出所述焊盘109的上表面，所述钝化层110的下表面暴露出再布线层105的部分下表面，所述钝化层110中还具有暴露出所述再布线层105部分上表面的若干第一开口108，所述若干第一开口108分布在所述若干焊盘109的周围，所述第一开口108中用于形成与所述再布线层105电连接的金属柱。
所述钝化层110包括第一钝化层103和位于所述第一钝化层103上的第二钝化层106，下面在一些实施例中结合附图2-图5，对在所述钝化层110中形成再布线层105和与再布线层105的上表面电连接的若干焊盘109的过程进行详细的描述。
首先参考图2，提供载板101，所述载板101上表面形成有释放层102；在所述释放层102上表面形成第一钝化层103；在所述第一钝化层103中形成暴露出所述释放层102部分上表面的若干开孔104。
所述载板101作为后续工艺的载体，在一些实施例中，所述载板101可以为树脂载板、陶瓷载板、玻璃载板、硅载板或金属载板。
所述释放层102作为牺牲层，在后续封装结构形成后，便于释放所述载板。所述释放层102的材料与所述第一钝化层103和后续形成的第二钝化层的材料不相同。所述释放层102的材料可以为有机材料或无机材料。
所述第一钝化层103中形成暴露出所述释放层102部分上表面的若干开孔104，后续在所述开孔中以及部分第一钝化层103的上表面上形成再布线层。在一实施例中，所述第一钝化层103的材料可以为无机物，比如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅中的一种或几种，形成所述第一钝化层103的工艺包括化学气相沉积，在所述第一钝化层103中形成若干开孔104的工艺包括刻蚀，比如各向异性的等离子刻蚀工艺。在其他实施例中，所述第一钝化层103的材料可以为高分子聚合物，比如含填料的环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂，形成所述第一钝化层103的工艺包括注塑或转塑工艺，在所述第一钝化层103中形成若干开孔104的工艺包括激光刻蚀，或者直接在进行注塑或转塑工艺的过程中通过模具上对应的凸起形成。
参考图3，在所述开孔104(参考图2)中以及所述第一钝化层103的部分上表面形成再布线层105。
在一些实施例中，形成所述再布线层105包括溅射和刻蚀工艺。在其他实施例中，形成所述再布线层105包括电镀。
在一些实施例中，所述再布线层105包括多个，相邻再布线层105之间是分立的。
参考图4，在所述第一钝化层103上形成覆盖所述再布线层105的第二钝化层106；在所述第二钝化层106中形成暴露出所述再布线层105表的若干第一开口108和若干第二开口107，所述若干第一开口108位于所述第二开口107周围。
所述第一开口108中后续形成金属柱111(参考图6)的一部分，所述第二开口107中后续形成焊盘109(参考图5或图6)，所述金属柱111和焊盘109均与再布线层105电连接，且后续形成的金属柱111环绕在所述焊盘109周围，且位于金属柱111中间的焊盘109上后续倒装与之相连的半导体芯片201(参考图7)。因而本申请中，一方面，通过再布线层105和金属柱111实现不同层的芯片封装体之间的电连接，即不同层的芯片封装体之间的电连接无需采用硅中介基板(包括TSV结构)，这种连接方式使得芯片尺寸、互连长度和形状不会受到限制，封装难度降低，成本也降低；另一方面，这种连接方式优化了半导体芯片201和金属柱111的布局，有利于减少封装结构占据的面积；再一方面，金属柱111位于焊盘109四周时，金属柱111可以更好的支撑后续在上层形成的封装体，保证封装结构良好的机械稳定性；再一方面，由于金属柱111与焊盘109的位置是固定的，因而可以将所述凸起的金属柱111作为后续将半导体芯片201倒装在所述焊盘109上的对准标记(对准标记用于定位半导体芯片201与焊盘109的相对位置关系)，以将半导体芯片201精确的倒装在焊盘109上，且由于金属柱111不仅环绕所述焊盘109周围，所述金属柱111还凸起于所述第二钝化层106的上表面，在倒装所述半导体芯片201的过程中，所述金属柱111作为对准标记时可以更容易和更精确的被检测(金属柱111环绕在焊盘的四周，倒装时金属柱111作为对准标记不会被半导体芯片阻挡，更容易检测，且由于金属柱111凸起于所述第二钝化层106的上表面，两者材料不同，当进行倒装，通过光电检测作为对转标记的金属柱111时，检测信号的梯度变化较为明显，便于对准标记被精确的识别)，进一步提高倒装工艺的精度。
所述第二钝化层106的材料与所述第一钝化层103的材料相同。在一实施例中，所述第二钝化层106的材料可以为无机物，比如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅中的一种或几种，形成所述第二钝化层106的工艺包括化学气相沉积，在所述第二钝化层106中形成若干第一开口108和若干第二开口107的工艺包括刻蚀，比如各向异性的等离子刻蚀工艺。在其他实施例中，所述第二钝化层106的材料可以为高分子聚合物，比如含填料的环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂，形成所述第二钝化层106的工艺包括注塑或转塑工艺，在所述第二钝化层106中形成若干第一开口108和若干第二开口107的工艺包括激光刻蚀，或者直接在进行注塑或转塑工艺的过程中通过模具上对应的凸起形成。
参考图5，在所述第二开口107(参考图4)中形成焊盘109。
在一些实施例中，所述焊盘109填充满所述第二开口107并覆盖所述第二开口107周围的部分第二钝化层106的表面。在一些实施例中，所述焊盘109的顶部表面与所述第二钝化层106的上表面齐平。
在一些实施例中，形成所述焊盘109的工艺包括溅射和刻蚀工艺。在另一实施例中，形成所述焊盘109的工艺包括电镀。
形成所述焊盘109后，结合参考图1和图6，进行步骤102，形成凸起于所述钝化层110上表面上并填充满所述第一开口108(参考图5)的金属柱111。
所述金属柱111的凸起于所述钝化层110(第二钝化层106)上表面，且所述金属柱111的顶部表面高于后续倒装在焊盘109上的半导体芯片201背面的表面。
在一些实施例中，形成所述金属柱111的工艺包括电镀。
结合参考图1和图7，步骤103，提供半导体芯片201，所述半导体芯片201包括相对的功能面和背面，所述功能面上具有连接凸起(202和203)，将所述半导体芯片201倒装在所述金属柱111之间的钝化层110的上表面，所述连接凸起(202和203)与所述焊盘109电连接。
所述半导体芯片201的功能面上具有连接凸起(202和203)，所述半导体芯片201中形成有具有特定功能的集成电路，所述连接凸起与所述半导体芯片201中的集成电路电连接。在一实施例中，所述连接凸起包括金属凸块202和位于金属凸块202顶部表面的焊料层203。在另一些实施例中，所诉金属凸块202和所述焊料层203之间还具有粘附金属层。在一具体的实施例中，所述金属柱的材料为铝、锡、钨、铂、铜、钛、铬中的一种或几种，所述焊料层的材料为锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑中的一种或几种，所述粘附金属层为镍、钽中的一种或几种。
在另一些实施例中，所述半导体芯片201包括相对的背面和功能面，所述半导体芯片201的功能面上具有焊盘，所述焊盘表面上不具有焊接凸起，所述焊盘的材料为铝、镍、锡、钨、铂、铜、钛、铬、钽中的一种或几种。
所述半导体芯片201倒装在所述钝化层110上表面时，所述半导体芯片201的功能面面向所述钝化层110上表面，所述半导体芯片201功能面上的连接凸起与所述钝化层110上表面暴露的焊盘109焊接在一起。在一些实施例中，所述半导体芯片201包括但不限于传感器芯片、电源芯片、信号处理芯片、逻辑控制芯片、存储芯片、射频芯片等。
结合参考图1和图8，进行步骤104，形成包覆所述钝化层110的侧面和上表面、所述金属柱111和所述半导体芯片201的塑封层112，所述塑封层112的上表面暴露出所述金属柱111的顶部表面，形成一层芯片封装体。
所述塑封层112采用MUF(Molded underfill)材料，具体可以为含填料的环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂；或者也可以为含填料的聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇。所述填料可以为无机填料或有机填料。形成所述塑封层112的工艺包括注塑工艺或转塑工艺。
在一些实施例中，所述半导体芯片201的功能面与所述钝化层110上表面之间的空间也由塑封层112填充，无需进行UF点胶填充，简化了工艺步骤，并且塑封层112采用流动性高、浸入性强的MUF材料，即采用全MUF材料进行塑封，材料单一，結合性好，无分层异常。
在一些实施例中，形成塑封层112时，可以采用研磨工艺对所述塑封层进行平坦化，以使得形成的塑封层112暴露出所述金属柱111的顶部表面。
在形成塑封层112后，至此形成了一层芯片封装体。
结合参考图1和图9-图11，进行步骤105，在所述塑封层112上重复依次进行步骤101、步骤102、步骤103和步骤104，形成多层堆叠的芯片封装体，上层所述芯片封装体中的再布线层105的下表面与下层所述芯片封装体中的金属柱111顶部表面接触连接。
图11所示为重复进行一次步骤101、步骤102、步骤103和步骤104后形成的封装结构，该封装结构包括两层堆叠的芯片封装体，具体进行步骤101、步骤102、步骤103和步骤104的过程在此不再赘述，请参考前述相应部分的描述。
在其他实施例中，所述步骤101、步骤102、步骤103和步骤104重复进行的次数大于一次，可以为两次，三次，四次或更多次，多层堆叠的芯片封装体的层数大于两层，可以大于三层，四层，五层或更多层。参考图12，图12中多层堆叠的芯片封装体的层数为4层，相应的所述步骤101、步骤102、步骤103和步骤104重复进行的次数为三次。
在一些实施例中，参考图13，还包括：去除所述载板101和释放层102(参考图12)，暴露出最底层的所述塑封层112下表面以及所述开孔中的再布线层105的下表面；在所述再布线层105的下表面形成外接凸起114。
所述外接凸起114为焊球，在一些实施例中，所述外接凸起114的材料为锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑中的一种或几种。
在一些实施例中，在形成所述外接凸起114之前，在所述再布线层105的下表面先形成下焊盘113；在所述下焊盘113的表面形成所述外接凸起114。
本申请另一实施例还提供了一种封装结构的形成方法，参考图14和图15，本实施例与前述实施例的主要区别在于：所述半导体芯片201的功能面上还具有覆盖所述连接凸起(202和203)的非导电膜204，所述塑封层112还覆盖所述非导电膜204的侧面。
所述非导电膜(non-conductive Film，NCF)204的材料为加热时会变成熔融状态(流动)，并且通过热固化的树脂材料。在一些实施例中，所述非导电膜204的材料包括热固化的环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂。所述非导电膜204为干膜，通过贴膜工艺形成在所述半导体芯片201的功能面上。非导电膜204作为半导体芯片201与钝化层110之间的底部填充物，能完整保护半导体芯片201不受静电、杂质和外物的影响，并省去了传统封装工艺中的回流工序，并结合了传统UF底填工艺中填不满以及存在缝隙的问题。
通过热压键合工艺(TCB)将具有非导电膜204的半导体芯片201倒装在所述钝化层110表面，使得半导体芯片201上连接凸起(202和203)与所述焊盘109键合焊接在一起，同时使得非导电膜204熔融后覆盖所述焊盘109和连接凸起(202和203)。
本申请一些实施例还提供了一种封装结构，参考图13，包括：
多层堆叠的芯片封装体，每一层所述芯片封装体包括：钝化层110，位于所述钝化层110中的再布线层105和与再布线层105的上表面电连接的若干焊盘109，所述钝化层110的上表面暴露出所述焊盘109的上表面，所述钝化层110的下表面暴露出再布线层105的部分下表面，所述钝化层110中还具有暴露出所述再布线层105部分上表面的若干第一开口108(参考图5)，所述若干第一开口分布在所述若干焊盘109的周围；凸起于所述钝化层110上表面上并填充满所述第一开口的金属柱111；半导体芯片201，所述半导体芯片201包括相对的功能面和背面，所述功能面上具有连接凸起(202和203)，所述半导体芯片201倒装在所述金属柱111之间的钝化层111的上表面，所述连接凸起与所述焊盘109电连接；包覆所述钝化层110的侧面和上表面、所述金属柱111和所述半导体芯片201的塑封层112，所述塑封层112的上表面暴露出所述金属柱111的顶部表面；
上层的芯片封装体中的再布线层105的下表面与相邻的下层的芯片封装体中的金属柱111的顶部表面接触电连接。
在一些实施例中，继续参考图13，所述半导体芯片201上的连接凸起包括金属凸块202和位于金属凸块202顶部表面的焊料层203，所述塑封层112还填充满所述半导体芯片201功能面与所述钝化层110上表面之间的空间。
在另一些实施例中，参考图15，所述半导体芯片201上的连接凸起包括金属凸块202和位于金属凸块202顶部表面的焊料层203，所述半导体芯片201的功能面上还具有覆盖所述连接凸起(202和203)的非导电膜204，所述塑封层112还覆盖所述非导电膜204的侧面。
在一些实施例中，所述金属柱111顶部表面高于所述半导体芯片201的背面，所述金属柱111的形成工艺包括电镀；多层堆叠的芯片封装体的层数至少为两层。
需要说明的是，本公开中涉及的术语“包括”和“具有”以及它们的变形，意图在于覆盖不排他的包含。术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序，除非上下文有明确指示，应该理解这样使用的数据在适当情况下可以互换。另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。此外，在以上说明中，省略了对公知组件和技术的描述，以避免不必要地混淆本公开的概念。上述各个实施例中，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同/相似的部分互相参见(或参考)即可。
本申请虽然已以较佳实施例公开如上，但其并不是用来限定本申请，任何本领域技术人员在不脱离本申请的精神和范围内，都可以利用上述揭示的方法和技术内容对本申请技术方案做出可能的变动和修改，因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本申请技术方案的保护范围。
Claims (10)
1.一种封装结构的形成方法，其特征在于，包括：
步骤101，在钝化层中形成再布线层和与再布线层的上表面电连接的若干焊盘，所述钝化层的上表面暴露出所述焊盘的上表面，所述钝化层的下表面暴露出再布线层的部分下表面，所述钝化层中还具有暴露出所述再布线层部分上表面的若干第一开口，所述若干第一开口分布在所述若干焊盘的周围；
步骤102，形成凸起于所述钝化层上表面上并填充满所述第一开口的金属柱；步骤103，提供半导体芯片，所述半导体芯片包括相对的功能面和背面，所述功能面上具有连接凸起，将所述半导体芯片倒装在所述金属柱之间的钝化层的上表面，所述连接凸起与所述焊盘电连接；
步骤104，形成包覆所述钝化层的侧面和上表面、所述金属柱和所述半导体芯片的塑封层，所述塑封层的上表面暴露出所述金属柱的顶部表面，形成一层芯片封装体；
步骤105，在所述塑封层上重复依次进行步骤101、步骤102、步骤103和步骤104，形成多层堆叠的芯片封装体，上层所述芯片封装体中的再布线层的下表面与下层所述芯片封装体中的金属柱顶部表面接触连接。
2.如权利要求1所述的封装结构的形成方法，其特征在于，所述钝化层包括第一钝化层和位于所述第一钝化层上的第二钝化层，在所述钝化层中形成再布线层和与再布线层的上表面电连接的若干焊盘的过程包括：提供载板，所述载板上表面形成有释放层；在所述释放层上表面形成第一钝化层；在所述第一钝化层中形成暴露出所述释放层部分上表面的若干开孔；在所述开孔中以及所述第一钝化层的部分上表面形成再布线层；在所述第一钝化层上形成覆盖所述再布线层的第二钝化层；在所述第二钝化层中形成暴露出所述再布线层表的若干第一开口和若干第二开口，所述若干第一开口位于所述第二开口周围；在所述第二开口中形成所述焊盘。
3.如权利要求2所述的封装结构的形成方法，其特征在于，进行步骤105后，去除所述载板和释放层，暴露出最底层的所述塑封层下表面以及所述开孔中的再布线层的下表面；在所述再布线层的下表面形成外接凸起。
4.如权利要求1所述的封装结构的形成方法，其特征在于，所述半导体芯片上的连接凸起包括金属凸块和位于金属凸块顶部表面的焊料层，所述塑封层还填充满所述半导体芯片功能面与所述钝化层上表面之间的空间。
5.如权利要求1所述的封装结构的形成方法，其特征在于，所述半导体芯片上的连接凸起包括金属凸块和位于金属凸块顶部表面的焊料层，所述半导体芯片的功能面上还具有覆盖所述连接凸起的非导电膜，所述塑封层还覆盖所述非导电膜的侧面。
6.如权利要求2所述的封装结构的形成方法，其特征在于，所述金属柱顶部表面高于所述半导体芯片的背面，所述金属柱的形成工艺包括电镀，将所述金属柱作为将所述半导体芯片倒装在所述金属柱之间的钝化层表面时的对准标记；所述步骤101、步骤102、步骤103和步骤104重复进行的步骤至少为一次，多层堆叠的芯片封装体的层数至少为两层。
7.一种封装结构，其特征在于，包括：
多层堆叠的芯片封装体，每一层所述芯片封装体包括：钝化层，位于所述钝化层中的再布线层和与再布线层的上表面电连接的若干焊盘，所述钝化层的上表面暴露出所述焊盘的上表面，所述钝化层的下表面暴露出再布线层的部分下表面，所述钝化层中还具有暴露出所述再布线层部分上表面的若干第一开口，所述若干第一开口分布在所述若干焊盘的周围；凸起于所述钝化层上表面上并填充满所述第一开口的金属柱；半导体芯片，所述半导体芯片包括相对的功能面和背面，所述功能面上具有连接凸起，所述半导体芯片倒装在所述金属柱之间的钝化层的上表面，所述连接凸起与所述焊盘电连接；包覆所述钝化层的侧面和上表面、所述金属柱和所述半导体芯片的塑封层，所述塑封层的上表面暴露出所述金属柱的顶部表面；
上层的芯片封装体中的再布线层的下表面与相邻的下层的芯片封装体中的金属柱的顶部表面接触电连接。
8.如权利要求7所述的封装结构，其特征在于，所述半导体芯片上的连接凸起包括金属凸块和位于金属凸块顶部表面的焊料层，所述塑封层还填充满所述半导体芯片功能面与所述钝化层上表面之间的空间。
9.如权利要求7所述的封装结构，所述半导体芯片上的连接凸起包括金属凸块和位于金属凸块顶部表面的焊料层，所述半导体芯片的功能面上还具有覆盖所述连接凸起的非导电膜，所述塑封层还覆盖所述非导电膜的侧面。
10.如权利要求7所述的封装结构，其特征在于，所述金属柱顶部表面高于所述半导体芯片的背面，所述金属柱的形成工艺包括电镀，所述金属柱作为将所述半导体芯片倒装在所述金属柱之间的钝化层表面时的对准标记；多层堆叠的芯片封装体的层数至少为两层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410040715.3A CN117976556A (zh) | 2024-01-10 | 2024-01-10 | 封装结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410040715.3A CN117976556A (zh) | 2024-01-10 | 2024-01-10 | 封装结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117976556A true CN117976556A (zh) | 2024-05-03 |
Family
ID=90865408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410040715.3A Pending CN117976556A (zh) | 2024-01-10 | 2024-01-10 | 封装结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117976556A (zh) |
-
2024
- 2024-01-10 CN CN202410040715.3A patent/CN117976556A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11094639B2 (en) | Semiconductor package | |
| US10515922B2 (en) | Multi-chip integrated fan-out package | |
| KR102582422B1 (ko) | 재배선층을 갖는 반도체 패키지 | |
| TWI531044B (zh) | 半導體封裝及其製造方法 | |
| EP2351077B1 (en) | Through-substrate via and redistribution layer with metal paste | |
| CN113782455A (zh) | 芯片封装及其形成方法 | |
| US20160086930A1 (en) | Fan-out wafer level package containing back-to-back embedded microelectronic components and assembly method therefor | |
| CN105990291A (zh) | 用于管芯探测的结构 | |
| US11217552B2 (en) | Multi-chip integrated fan-out package | |
| US11855067B2 (en) | Integrated circuit package and method | |
| US20230014913A1 (en) | Heat Dissipation Structures for Integrated Circuit Packages and Methods of Forming the Same | |
| US20240038626A1 (en) | Semiconductor package and manufacturing method thereof | |
| US20220310519A1 (en) | Integrated fan-out (info) package structure | |
| CN117976556A (zh) | 封装结构及其形成方法 | |
| TWI743983B (zh) | 用於形成半導體裝置封裝的技術及相關封裝，中間產品和方法 | |
| CN111710672A (zh) | 一种半导体封装件及其制备方法 | |
| CN114975326A (zh) | 半导体封装 | |
| US20240234269A9 (en) | Semiconductor package and method for fabricating the same | |
| CN112420530B (zh) | 封装件及其形成方法 | |
| US20240136262A1 (en) | Semiconductor package and method for fabricating the same | |
| US20240063167A1 (en) | Semiconductor package manufactured through a thermocompression process using a non-conductive film (ncf) | |
| CN113130411A (zh) | 半导体芯片封装结构及其制备方法 | |
| CN116798993A (zh) | 封装结构及其形成方法 | |
| CN113725086A (zh) | 芯片封装结构的制作方法 | |
| KR20240050919A (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |