CN117953803A - 像素电路、像素驱动方法和显示装置 - Google Patents
像素电路、像素驱动方法和显示装置 Download PDFInfo
- Publication number
- CN117953803A CN117953803A CN202211280751.4A CN202211280751A CN117953803A CN 117953803 A CN117953803 A CN 117953803A CN 202211280751 A CN202211280751 A CN 202211280751A CN 117953803 A CN117953803 A CN 117953803A
- Authority
- CN
- China
- Prior art keywords
- control
- circuit
- electrically connected
- transistor
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims description 84
- 238000004146 energy storage Methods 0.000 claims description 55
- 238000004891 communication Methods 0.000 claims description 45
- 238000005070 sampling Methods 0.000 claims description 25
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 24
- 230000007704 transition Effects 0.000 description 5
- 230000006978 adaptation Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000003190 augmentative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Abstract
本发明提供一种像素电路、像素驱动方法和显示装置。所述像素电路,包括驱动电路、驱动控制电路、串联式发光元件和电位控制电路;电位控制电路与第二发光二极管的阳极电连接,用于发光控制数据电压的控制下,控制第二发光二极管的阳极的电位;驱动控制电路控制驱动电路的控制端的电位;驱动电路用于在其控制端的电位的控制下,产生驱动电流。本发明能实现灵活的显示亮度控制,并能实现多灰阶高亮度显示。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种像素电路、像素驱动方法和显示装置。
背景技术
相关的显示面板在工作时,不能实现灵活的显示亮度控制,并不能实现多灰阶高亮度显示。
发明内容
本发明的主要目的在于提供一种像素电路、像素驱动方法和显示装置,解决相关的显示面板在工作时,不能实现灵活的显示亮度控制,并不能实现多灰阶高亮度显示的问题。
在一个方面中,本发明实施例提供一种像素电路,包括驱动电路、驱动控制电路、串联式发光元件和电位控制电路;所述串联式发光元件包括相互串联的第一发光二极管和第二发光二极管;所述第一发光二极管的阴极与所述第二发光二极管的阳极电连接;
所述电位控制电路与所述第二发光二极管的阳极电连接,用于在发光控制数据电压端提供的发光控制数据电压的控制下,控制所述第二发光二极管的阳极的电位;
所述驱动控制电路与所述驱动电路的控制端电连接,用于控制所述驱动电路的控制端的电位;
所述驱动电路与所述第一发光二极管的阳极电连接;所述驱动电路用于在其控制端的电位的控制下,产生驱动电流;
所述第二发光二极管的阴极与第一电压端电连接。
可选的,所述电位控制电路还分别与发光控制数据电压端、第一电压端和第二电压端电连接,用于在所述发光控制数据电压的控制下,控制所述第二发光二极管的阳极与所述第一电压端或所述第二电压端之间连通。
可选的,所述电位控制电路包括第一写入控制子电路、第二写入控制子电路、第一电位控制子电路、第二电位控制子电路、第一储能电路和第二储能电路;
所述第一写入控制子电路分别与第一扫描线、所述发光控制数据电压端和所述第一电位控制子电路的控制端电连接,用于在所述第一扫描线提供的第一扫描信号的控制下,控制将所述发光控制数据电压端提供的发光控制数据电压写入所述第一电位控制子电路的控制端;
所述第二写入控制子电路分别与第一扫描线、所述发光控制数据电压端和所述第二电位控制子电路的控制端电连接,用于在所述第一扫描线提供的第一扫描信号的控制下,控制将所述发光控制数据电压端提供的发光控制数据电压写入所述第二电位控制子电路的控制端;
所述第一电位控制子电路分别与第一电压端和所述第二发光二极管的阳极电连接,用于在所述第一电位控制子电路的控制端的电位的控制下,控制所述第一电压端与所述第二发光二极管的阳极之间连通;
所述第二电位控制子电路分别与第二电压端和所述第二发光二极管的阳极电连接,用于在所述第二电位控制子电路的控制端的电位的控制下,控制所述第二电压端与所述第二发光二极管的阳极之间连通;
所述第一储能电路的第一端与所述第一电位控制子电路的控制端电连接,所述第一储能电路的第二端与所述第一电压端电连接,所述第一储能电路用于储存电能;
所述第二储能电路的第一端与所述第二电位控制子电路的控制端电连接,所述第二储能电路的第二端与所述第二电压端电连接,所述第二储能电路用于储存电能。
可选的,所述第一写入控制子电路包括第一晶体管,所述第二写入控制子电路包括第二晶体管,所述第一电位控制子电路包括第三晶体管、所述第二电位控制子电路包括第四晶体管,所述第一储能电路包括第一电容,所述第二储能电路包括第二电容;
所述第一晶体管的控制极与所述第一扫描线电连接,所述第一晶体管的第一极与所述发光控制数据电压端电连接,所述第一晶体管的第二极与所述第三晶体管的控制极电连接;
所述第二晶体管的控制极与所述第一扫描线电连接,所述第二晶体管的第一极与所述发光控制数据电压端电连接,所述第二晶体管的第二极与所述第四晶体管的控制极电连接;
所述第三晶体管的第一极与所述第一电压端电连接,所述第三晶体管的第二极与所述第二发光二极管的阳极电连接;
所述第四晶体管的第一极与所述第二电压端电连接,所述第四晶体管的第二极与所述第二发光二极管的阳极电连接;
所述第一电容的第一端与所述第一电位控制子电路的控制端电连接,所述第一电容的第二端与所述第一电压端电连接;
所述第二电容的第一端与所述第二电位控制子电路的控制端电连接,所述第二电容的第二端与所述第二电压端电连接。
可选的,所述第三晶体管为p型晶体管,所述第四晶体管为n型晶体管;或者,所述第三晶体管为n型晶体管,所述第四晶体管为p型晶体管。
可选的,本发明至少一实施例所述的像素电路包括第一发光控制数据电压端和第二发光控制电压端;
所述电位控制电路还分别与所述第一发光控制数据电压端、第二发光控制数据电压端、第一电压端和第二电压端电连接,用于在所述第一发光控制数据电压端提供的第一发光控制数据电压的控制下,控制所述第二发光二极管的阳极与所述第一电压端之间连通,在所述第二发光控制数据电压端提供的第二发光控制数据电压的控制下,控制所述第二发光二极管的阳极与所述第二电压端之间连通。
可选的,所述电位控制电路包括第一写入控制子电路、第二写入控制子电路、第一电位控制子电路、第二电位控制子电路、第一储能电路和第二储能电路;
所述第一写入控制子电路分别与第一扫描线、所述第一发光控制数据电压端和所述第一电位控制子电路的控制端电连接,用于在所述第一扫描线提供的第一扫描信号的控制下,控制将所述第一发光控制数据电压写入所述第一电位控制子电路的控制端;
所述第二写入控制子电路分别与第一扫描线、所述第二发光控制数据电压端和所述第二电位控制子电路的控制端电连接,用于在所述第一扫描线提供的第一扫描信号的控制下,控制将所述第二发光控制数据电压写入所述第二电位控制子电路的控制端;
所述第一电位控制子电路分别与第一电压端和所述第二发光二极管的阳极电连接,用于在所述第一电位控制子电路的控制端的电位的控制下,控制所述第一电压端与所述第二发光二极管的阳极之间连通;
所述第二电位控制子电路分别与第二电压端和所述第二发光二极管的阳极电连接,用于在所述第二电位控制子电路的控制端的电位的控制下,控制所述第二电压端与所述第二发光二极管的阳极之间连通;
所述第一储能电路的第一端与所述第一电位控制子电路的控制端电连接,所述第一储能电路的第二端与所述第一电压端电连接,所述第一储能电路用于储存电能;
所述第二储能电路的第一端与所述第二电位控制子电路的控制端电连接,所述第二储能电路的第二端与所述第二电压端电连接,所述第二储能电路用于储存电能。
可选的,所述第一写入控制子电路包括第一晶体管,所述第二写入控制子电路包括第二晶体管,所述第一电位控制子电路包括第三晶体管、所述第二电位控制子电路包括第四晶体管,所述第一储能电路包括第一电容,所述第二储能电路包括第二电容;
所述第一晶体管的控制极与所述第一扫描线电连接,所述第一晶体管的第一极与所述第一发光控制数据电压端电连接,所述第一晶体管的第二极与所述第三晶体管的控制极电连接;
所述第二晶体管的控制极与所述第一扫描线电连接,所述第二晶体管的第一极与所述第二发光控制数据电压端电连接,所述第二晶体管的第二极与所述第四晶体管的控制极电连接;
所述第三晶体管的第一极与所述第一电压端电连接,所述第三晶体管的第二极与所述第二发光二极管的阳极电连接;
所述第四晶体管的第一极与所述第二电压端电连接,所述第四晶体管的第二极与所述第二发光二极管的阳极电连接;
所述第一电容的第一端与所述第一电位控制子电路的控制端电连接,所述第一电容的第二端与所述第一电压端电连接;
所述第二电容的第一端与所述第二电位控制子电路的控制端电连接,所述第二电容的第二端与所述第二电压端电连接。
可选的,所述第三晶体管和所述第四晶体管都为p型晶体管;或者,所述第三晶体管和所述第四晶体管都为n型晶体管。
可选的,所述驱动控制电路包括发光控制子电路、数据写入子电路、复位子电路、第三储能电路和第四储能电路;
所述发光控制子电路分别与第二扫描线、第三电压端和所述驱动电路的第一端电连接,用于在所述第二扫描线提供的第二扫描信号的控制下,控制所述第三电压端与所述驱动电路的第一端之间连通;
所述数据写入子电路分别与所述第一扫描线、数据线和所述驱动电路的控制端电连接,用于在所述第一扫描线提供的第一扫描信号的控制下,将所述数据线提供的数据电压写入所述驱动电路的控制端;
所述驱动电路的第二端与所述第一发光二极管的阳极电连接;
所述复位子电路分别与第三扫描线、所述第一发光二极管的阳极和所述第二发光二极管的阴极电连接,用于在所述第三扫描线提供的第三扫描信号的控制下,控制所述第一发光二极管的阳极与所述第二发光二极管的阴极之间连通;
所述第三储能电路分别与所述第三电压端和所述驱动电路的第一端电连接,用于储存电能;
所述第四储能电路分别与所述驱动电路的第一端和所述驱动电路的控制端电连接,用于储存电能。
可选的,所述发光控制子电路包括第五晶体管,所述数据写入子电路包括第六晶体管,所述复位子电路包括第七晶体管,所述第三储能电路包括第三电容,所述第四储能电路包括第四电容;所述驱动电路包括驱动晶体管;
所述第五晶体管的控制极与所述第二扫描线电连接,所述第五晶体管的第一极与所述第三电压端电连接,所述第五晶体管的第二极与所述驱动晶体管的第一极电连接;
所述第六晶体管的控制极与所述第一扫描线电连接,所述第六晶体管的第一极与所述数据线电连接,所述第六晶体管的第二极与所述驱动晶体管的控制极电连接;
所述第七晶体管的控制极与所述第三扫描线电连接,所述第七晶体管的第一极与所述第一发光二极管的阳极电连接,所述第七晶体管的第二极与所述第二发光二极管的阴极电连接;
所述第三电容的第一端与所述第三电压端电连接,所述第三电容的第二端与所述驱动晶体管的第一极电连接;
所述第四电容的第一端与所述驱动晶体管的第一极电连接,所述第四电容的第二端与所述驱动晶体管的控制极电连接;
所述驱动晶体管的第二极与所述第一发光二极管的阳极电连接。
可选的,所述驱动控制电路包括数据写入子电路、第三储能电路、补偿控制子电路、第一开关子电路、第二开关子电路和采样子电路;
所述数据写入子电路分别与所述第一扫描线、数据线和所述驱动电路的控制端电连接,用于在所述第一扫描线提供的第一扫描信号的控制下,将所述数据线提供的数据电压写入所述驱动电路的控制端;
所述第三储能电路分别与所述驱动电路的控制端和第三电压端电连接,用于储存电能;
所述驱动电路的第一端与所述第三电压端电连接,所述驱动电路的第二端与所述第一发光二极管的阳极电连接;
所述补偿控制子电路分别与第四扫描线、所述驱动电路的第二端和外部补偿线电连接,用于在所述第四扫描线提供的第四扫描信号的控制下,控制所述驱动电路的第二端与所述外部补偿线之间连通;
所述第一开关子电路分别与第一开关控制端、参考电压端和所述外部补偿线电连接,用于在所述第一开关控制端提供的第一开关控制信号的控制下,将所述参考电压端提供的参考电压写入所述外部补偿线;
所述第二开关子电路分别与第二开关控制端、所述采样子电路和所述外部补偿线电连接,用于在所述第二开关控制端提供的第二开关控制信号的控制下,控制所述采样子电路与所述外部补偿线之间连通;
所述采样子电路用于当其与所述外部补偿线之间连通时,采样来自所述外部补偿线上的信号。
可选的,所述数据写入子电路包括第六晶体管,所述补偿控制子电路包括第八晶体管、第三储能电路包括第三电容,所述第一开关子电路包括第一开关,所述第二开关子电路包括第二开关,所述采样子电路包括模数转换器;所述驱动电路包括驱动晶体管;
所述驱动晶体管的第一极与所述第三电压端电连接,所述驱动晶体管的第二极与所述第一发光二极管的阳极电连接;
所述第六晶体管的控制极与所述第一扫描线电连接,所述第六晶体管的第一极与所述数据线电连接,所述第六晶体管的第二极与所述驱动晶体管的控制极电连接;
所述第八晶体管的控制极与所述第四扫描线电连接,所述第八晶体管的第一极与所述外部补偿线电连接,所述第八晶体管的第二极与所述驱动晶体管的第二极电连接;
所述第一开关的控制端与第一开关控制端电连接,所述第一开关的第一端与参考电压端电连接,所述第一开关的第二端与所述外部补偿线电连接;
所述第二开关的控制端与第二开关控制端电连接,所述第二开关的第一端与所述模数转换器电连接,所述第二开关的第二端与所述外部补偿线电连接;
所述模数转换器用于当其与所述外部补偿线之间连通时,接收来自所述外部补偿线上的信号,并对该信号进行模数转换。
在第二个方面中,本发明实施例提供一种像素驱动方法,应用于上述的像素电路,所述像素驱动方法包括:
电位控制电路在发光控制数据电压端提供的发光控制数据电压的控制下,控制第二发光二极管的阳极的电位;
驱动控制电路控制驱动电路的控制端的电位;
所述驱动电路在其控制端的电位的控制下,产生驱动电流。
可选的,所述电位控制电路还分别与发光控制数据电压端、第一电压端和第二电压端电连接,所述电位控制电路在发光控制数据电压端提供的发光控制数据电压的控制下,控制第二发光二极管的阳极的电位步骤包括:
所述电位控制电路在所述发光控制数据电压的控制下,控制所述第二发光二极管的阳极与所述第一电压端或所述第二电压端之间连通。
可选的,所述电位控制电路还分别与第一发光控制数据电压端、第二发光控制数据电压端、第一电压端和第二电压端电连接,所述电位控制电路在发光控制数据电压端提供的发光控制数据电压的控制下,控制第二发光二极管的阳极的电位步骤包括:
所述电位控制电路在所述第一发光控制数据电压端提供的第一发光控制数据电压的控制下,控制所述第二发光二极管的阳极与所述第一电压端之间连通,所述电位控制电路在所述第二发光控制数据电压端提供的第二发光控制数据电压的控制下,控制所述第二发光二极管的阳极与所述第二电压端之间连通。
在第三个方面中,本发明实施例提供一种显示装置,包括上述的像素电路。
本发明实施例所述的像素电路、像素驱动方法和显示装置能够通过电位控制电路在所述发光控制数据电压的控制下,控制第二发光二极管的阳极的电位,能够实现灵活的显示亮度控制,实现多灰阶高亮度显示。
附图说明
图1A是本发明实施例所述的像素电路的结构图;
图1B是叠层LED(发光二极管)的结构图;
图2是本发明至少一实施例所述的像素电路的结构图;
图3是本发明至少一实施例所述的像素电路的结构图;
图4是本发明至少一实施例所述的像素电路的结构图;
图5是本发明至少一实施例所述的像素电路的结构图;
图6是本发明至少一实施例所述的像素电路的结构图;
图7是本发明至少一实施例所述的像素电路的结构图;
图8是本发明至少一实施例所述的像素电路的结构图;
图9是本发明至少一实施例所述的像素电路的电路图;
图10是图9所示的像素电路的至少一实施例的工作时序图;
图11A是图9所示的像素电路的至少一实施例在第一阶段的工作状态示意图;
图11B是图9所示的像素电路的至少一实施例在第二阶段的工作状态示意图;
图11C是图9所示的像素电路的至少一实施例在第三阶段的工作状态示意图;
图11D是图9所示的像素电路的至少一实施例在第四阶段的工作状态示意图;
图12是本发明至少一实施例所述的像素电路的电路图;
图13是图12所示的像素电路的至少一实施例的工作时序图;
图14A是图12所示的像素电路的至少一实施例在第一阶段的工作状态示意图;
图14B是图12所示的像素电路的至少一实施例在第二阶段的工作状态示意图;
图14C是图12所示的像素电路的至少一实施例在第三阶段的工作状态示意图;
图14D是图12所示的像素电路的至少一实施例在第四阶段的工作状态示意图;
图15是本发明至少一实施例所述的像素电路的电路图;
图16是图15所示的像素电路的至少一实施例在正常显示时的工作时序图;
图17是图15所示的像素电路的至少一实施例在补偿的工作时序图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中,为区分晶体管除栅极之外的两极,将其中一极称为第一极,另一极称为第二极。
在实际操作时,当所述晶体管为薄膜晶体管或场效应管时,所述第一极可以为漏极,所述第二极可以为源极;或者,所述第一极可以为源极,所述第二极可以为漏极。
如图1A所示,本发明实施例所述的像素电路包括驱动电路11、驱动控制电路12、串联式发光元件和电位控制电路13;所述串联式发光元件包括相互串联的第一发光二极管D1和第二发光二极管D2;所述第一发光二极管D1的阴极与所述第二发光二极管D2的阳极电连接;
所述电位控制电路13分别与所述第二发光二极管D2的阳极和发光控制数据电压端DE电连接,用于在发光控制数据电压端DE提供的发光控制数据电压的控制下,控制所述第二发光二极管D2的阳极的电位;
所述驱动控制电路12与所述驱动电路11的控制端电连接,用于控制所述驱动电路11的控制端的电位;
所述驱动电路11与所述第一发光二极管D1的阳极电连接;所述驱动电路11用于在其控制端的电位的控制下,产生驱动电流;
所述第二发光二极管D2的阴极与第一电压端V1电连接。
在本发明至少一实施例中,所述第一电压端V1可以为第一低电压端,但不以此为限。
本发明实施例所述的像素电路能够通过电位控制电路13在所述发光控制数据电压的控制下,控制第二发光二极管D2的阳极的电位,能够实现灵活的显示亮度控制,实现多灰阶高亮度显示。
在本发明实施例中,所述串联式发光元件包括相互串联的第一发光二极管D1和第二发光二极管D2,所述串联式发光元件为叠层LED(发光二极管),相较单层LED显示可实现1.2-2倍亮度,并且本发明实施例通过控制第二发光二极管D2的阳极的电位,可以实现更加灵活的亮度控制。
在本发明至少一实施例中,所述叠层LED可以用于AR(增强现实)/VR(虚拟现实)显示产品中,并可以将两个LED的连接处电极引出,实现更加灵活的显示亮度控制。
图1B是叠层LED的结构图。
在图1B中,标号为D1的为第一发光二极管,标号为D2的为第二发光二极管,标号为A1的为D1的阳极,标号为A2的为D2的阳极,标号为A0的为D1与D2之间的连接处电极。
在具体实施时,在一行像素电路中,第一个像素电路包括的D1可以为红色像素电路,第一个像素电路包括的D2可以为绿色像素电路,第二个像素电路包括的D1可以为绿色像素电路,第二个像素电路包括的D2可以为蓝色像素电路,第三个像素电路包括的D1可以为蓝色像素电路,第三个像素电路包括的D2可以为红色像素电路,第四个像素电路包括的D1可以为红色像素电路,第四个像素电路包括的D2可以为绿色像素电路,第五个像素电路包括的D1可以为绿色像素电路,第五个像素电路包括的D2可以为蓝色像素电路,第六个像素电路包括的D1可以为蓝色像素电路,第六个像素电路包括的D2可以为红色电路;则一个像素电路可以显示两个颜色的光,一定程度上提高了显示分辨率。在具体实施时,各个像素电路包括的两个不同颜色的像素电路可以根据以上规律排布。
在本发明至少一实施例中,所述电位控制电路还分别与发光控制数据电压端、第一电压端和第二电压端电连接,用于在所述发光控制数据电压的控制下,控制所述第二发光二极管的阳极与所述第一电压端或所述第二电压端之间连通;
所述第一电压端用于提供第一电压信号,所述第二电压端用于提供第二电压信号。
在具体实施时,所述电位控制电路能够在发光控制数据电压的控制下,控制所述第二发光二极管的阳极接入第一电压信号或第二电压信号。
可选的,所述第一电压端可以为第一低电压端,所述第二电压端可以为第二低电压端,但不以此为限。
如图2所示,在图1A所示的像素电路的实施例的基础上,所述电位控制电路13还分别与第一电压端V1和第二电压端V2电连接,用于在所述发光控制数据电压的控制下,控制所述第二发光二极管D2的阳极与所述第一电压端V1或所述第二电压端V2之间连通;
所述第一电压端V1用于提供第一电压信号,所述第二电压端V2用于提供第二电压信号。
在本发明至少一实施例中,所述电位控制电路包括第一写入控制子电路、第二写入控制子电路、第一电位控制子电路、第二电位控制子电路、第一储能电路和第二储能电路;
所述第一写入控制子电路分别与第一扫描线、所述发光控制数据电压端和所述第一电位控制子电路的控制端电连接,用于在所述第一扫描线提供的第一扫描信号的控制下,控制将所述发光控制数据电压端提供的发光控制数据电压写入所述第一电位控制子电路的控制端;
所述第二写入控制子电路分别与第一扫描线、所述发光控制数据电压端和所述第二电位控制子电路的控制端电连接,用于在所述第一扫描线提供的第一扫描信号的控制下,控制将所述发光控制数据电压端提供的发光控制数据电压写入所述第二电位控制子电路的控制端;
所述第一电位控制子电路分别与第一电压端和所述第二发光二极管的阳极电连接,用于在所述第一电位控制子电路的控制端的电位的控制下,控制所述第一电压端与所述第二发光二极管的阳极之间连通;
所述第二电位控制子电路分别与第二电压端和所述第二发光二极管的阳极电连接,用于在所述第二电位控制子电路的控制端的电位的控制下,控制所述第二电压端与所述第二发光二极管的阳极之间连通;
所述第一储能电路的第一端与所述第一电位控制子电路的控制端电连接,所述第一储能电路的第二端与所述第一电压端电连接,所述第一储能电路用于储存电能;
所述第二储能电路的第一端与所述第二电位控制子电路的控制端电连接,所述第二储能电路的第二端与所述第二电压端电连接,所述第二储能电路用于储存电能。
在具体实施时,所述电位控制电路可以包括第一写入控制子电路、第二写入控制子电路、第一电位控制子电路、第二电位控制子电路、第一储能电路和第二储能电路,所述第一写入控制子电路在第一扫描信号的控制下,控制将发光控制数据电压写入第一电位控制子电路的控制端;所述第二写入控制子电路在第一扫描信号的控制下,控制将发光控制数据电压写入第二电位控制子电路的控制端;所述第一电位控制子电路在其控制端的电位的控制下,控制所述第一电压端与所述第二发光二极管的阳极之间连通;所述第二电位控制子电路在其控制端的电位的控制下,控制所述第二电压端与所述第二发光二极管的阳极之间连通。
如图3所示,在图2所示的像素电路的至少一实施例的基础上,所述电位控制电路包括第一写入控制子电路31、第二写入控制子电路32、第一电位控制子电路33、第二电位控制子电路34、第一储能电路35和第二储能电路36;
所述第一写入控制子电路31分别与第一扫描线S1、所述发光控制数据电压端DE和所述第一电位控制子电路33的控制端电连接,用于在所述第一扫描线S1提供的第一扫描信号的控制下,控制将所述发光控制数据电压端DE提供的发光控制数据电压写入所述第一电位控制子电路33的控制端;
所述第二写入控制子电路32分别与第一扫描线S1、所述发光控制数据电压端DE和所述第二电位控制子电路34的控制端电连接,用于在所述第一扫描线S1提供的第一扫描信号的控制下,控制将所述发光控制数据电压端DE提供的发光控制数据电压写入所述第二电位控制子电路34的控制端;
所述第一电位控制子电路33分别与第一电压端V1和所述第二发光二极管D2的阳极电连接,用于在所述第一电位控制子电路33的控制端的电位的控制下,控制所述第一电压端V1与所述第二发光二极管D2的阳极之间连通;
所述第二电位控制子电路34分别与第二电压端V2和所述第二发光二极管D2的阳极电连接,用于在所述第二电位控制子电路34的控制端的电位的控制下,控制所述第二电压端V2与所述第二发光二极管D2的阳极之间连通;
所述第一储能电路35的第一端与所述第一电位控制子电路33的控制端电连接,所述第一储能电路35的第二端与所述第一电压端V1电连接,所述第一储能电路35用于储存电能;
所述第二储能电路36的第一端与所述第二电位控制子电路34的控制端电连接,所述第二储能电路36的第二端与所述第二电压端V2电连接,所述第二储能电路36用于储存电能。
可选的,所述第一写入控制子电路包括第一晶体管,所述第二写入控制子电路包括第二晶体管,所述第一电位控制子电路包括第三晶体管、所述第二电位控制子电路包括第四晶体管,所述第一储能电路包括第一电容,所述第二储能电路包括第二电容;
所述第一晶体管的控制极与所述第一扫描线电连接,所述第一晶体管的第一极与所述发光控制数据电压端电连接,所述第一晶体管的第二极与所述第三晶体管的控制极电连接;
所述第二晶体管的控制极与所述第一扫描线电连接,所述第二晶体管的第一极与所述发光控制数据电压端电连接,所述第二晶体管的第二极与所述第四晶体管的控制极电连接;
所述第三晶体管的第一极与所述第一电压端电连接,所述第三晶体管的第二极与所述第二发光二极管的阳极电连接;
所述第四晶体管的第一极与所述第二电压端电连接,所述第四晶体管的第二极与所述第二发光二极管的阳极电连接;
所述第一电容的第一端与所述第一电位控制子电路的控制端电连接,所述第一电容的第二端与所述第一电压端电连接;
所述第二电容的第一端与所述第二电位控制子电路的控制端电连接,所述第二电容的第二端与所述第二电压端电连接。
可选的,所述第三晶体管为p型晶体管,所述第四晶体管为n型晶体管;或者,所述第三晶体管为n型晶体管,所述第四晶体管为p型晶体管。
在本发明至少一实施例中,所述的像素电路包括第一发光控制数据电压端和第二发光控制电压端;
所述电位控制电路还分别与所述第一发光控制数据电压端、第二发光控制数据电压端、第一电压端和第二电压端电连接,用于在所述第一发光控制数据电压端提供的第一发光控制数据电压的控制下,控制所述第二发光二极管的阳极与所述第一电压端之间连通,在所述第二发光控制数据电压端提供的第二发光控制数据电压的控制下,控制所述第二发光二极管的阳极与所述第二电压端之间连通。
在具体实施时,所述像素电路可以包括第一发光控制数据电压端和第二发光控制数据电压端,电位控制电路在第一发光控制数据电压和第二发光控制数据电压的控制下,控制第二发光二极管的阳极的电位。
如图4所示,在图1A所示的像素电路的实施例的基础上,所述像素电路包括第一发光控制数据电压端DE1和第二发光控制电压端DE2;
所述电位控制电路13还分别与所述第一发光控制数据电压端DE1、第二发光控制数据电压端DE2、第一电压端V1和第二电压端V2电连接,用于在所述第一发光控制数据电压端DE1提供的第一发光控制数据电压的控制下,控制所述第二发光二极管D2的阳极与所述第一电压端V1之间连通,在所述第二发光控制数据电压端DE2提供的第二发光控制数据电压的控制下,控制所述第二发光二极管D2的阳极与所述第二电压端V2之间连通。
在本发明至少一实施例中,所述电位控制电路包括第一写入控制子电路、第二写入控制子电路、第一电位控制子电路、第二电位控制子电路、第一储能电路和第二储能电路;
所述第一写入控制子电路分别与第一扫描线、所述第一发光控制数据电压端和所述第一电位控制子电路的控制端电连接,用于在所述第一扫描线提供的第一扫描信号的控制下,控制将所述第一发光控制数据电压写入所述第一电位控制子电路的控制端;
所述第二写入控制子电路分别与第一扫描线、所述第二发光控制数据电压端和所述第二电位控制子电路的控制端电连接,用于在所述第一扫描线提供的第一扫描信号的控制下,控制将所述第二发光控制数据电压写入所述第二电位控制子电路的控制端;
所述第一电位控制子电路分别与第一电压端和所述第二发光二极管的阳极电连接,用于在所述第一电位控制子电路的控制端的电位的控制下,控制所述第一电压端与所述第二发光二极管的阳极之间连通;
所述第二电位控制子电路分别与第二电压端和所述第二发光二极管的阳极电连接,用于在所述第二电位控制子电路的控制端的电位的控制下,控制所述第二电压端与所述第二发光二极管的阳极之间连通;
所述第一储能电路的第一端与所述第一电位控制子电路的控制端电连接,所述第一储能电路的第二端与所述第一电压端电连接,所述第一储能电路用于储存电能;
所述第二储能电路的第一端与所述第二电位控制子电路的控制端电连接,所述第二储能电路的第二端与所述第二电压端电连接,所述第二储能电路用于储存电能。
在具体实施时,所述电位控制电路可以包括第一写入控制子电路、第二写入控制子电路、第一电位控制子电路、第二电位控制子电路、第一储能电路和第二储能电路,所述第一写入控制子电路在第一扫描信号的控制下,控制将第一发光控制数据电压写入第一电位控制子电路的控制端;第二写入控制子电路在第一扫描信号的控制下,控制将第二发光控制数据电压写入所述第二电位控制子电路的控制端;所述第一电位控制子电路在其控制端的电位的控制下,控制所述第一电压端与所述第二发光二极管的阳极之间连通;所述第二电位控制子电路在其控制端的电位的控制下,控制所述第二电压端与所述第二发光二极管的阳极之间连通。
如图5所示,在图4所示的像素电路的至少一实施例的基础上,所述电位控制电路可以包括第一写入控制子电路31、第二写入控制子电路32、第一电位控制子电路33、第二电位控制子电路34、第一储能电路35和第二储能电路36;
所述第一写入控制子电路31分别与第一扫描线S1、所述第一发光控制数据电压端DE1和所述第一电位控制子电路33的控制端电连接,用于在所述第一扫描线S1提供的第一扫描信号的控制下,控制将所述第一发光控制数据电压写入所述第一电位控制子电路33的控制端;
所述第二写入控制子电路32分别与第一扫描线S1、所述第二发光控制数据电压端DE2和所述第二电位控制子电路34的控制端电连接,用于在所述第一扫描线S1提供的第一扫描信号的控制下,控制将所述第二发光控制数据电压写入所述第二电位控制子电路34的控制端;
所述第一电位控制子电路33分别与第一电压端V1和所述第二发光二极管D2的阳极电连接,用于在所述第一电位控制子电路33的控制端的电位的控制下,控制所述第一电压端V1与所述第二发光二极管D2的阳极之间连通;
所述第二电位控制子电路34分别与第二电压端V2和所述第二发光二极管D2的阳极电连接,用于在所述第二电位控制子电路34的控制端的电位的控制下,控制所述第二电压端V2与所述第二发光二极管D2的阳极之间连通;
所述第一储能电路35的第一端与所述第一电位控制子电路33的控制端电连接,所述第一储能电路35的第二端与所述第一电压端V1电连接,所述第一储能电路35用于储存电能;
所述第二储能电路36的第一端与所述第二电位控制子电路34的控制端电连接,所述第二储能电路36的第二端与所述第二电压端V2电连接,所述第二储能电路36用于储存电能。
可选的,所述第一写入控制子电路包括第一晶体管,所述第二写入控制子电路包括第二晶体管,所述第一电位控制子电路包括第三晶体管、所述第二电位控制子电路包括第四晶体管,所述第一储能电路包括第一电容,所述第二储能电路包括第二电容;
所述第一晶体管的控制极与所述第一扫描线电连接,所述第一晶体管的第一极与所述第一发光控制数据电压端电连接,所述第一晶体管的第二极与所述第三晶体管的控制极电连接;
所述第二晶体管的控制极与所述第一扫描线电连接,所述第二晶体管的第一极与所述第二发光控制数据电压端电连接,所述第二晶体管的第二极与所述第四晶体管的控制极电连接;
所述第三晶体管的第一极与所述第一电压端电连接,所述第三晶体管的第二极与所述第二发光二极管的阳极电连接;
所述第四晶体管的第一极与所述第二电压端电连接,所述第四晶体管的第二极与所述第二发光二极管的阳极电连接;
所述第一电容的第一端与所述第一电位控制子电路的控制端电连接,所述第一电容的第二端与所述第一电压端电连接;
所述第二电容的第一端与所述第二电位控制子电路的控制端电连接,所述第二电容的第二端与所述第二电压端电连接。
可选的,所述第三晶体管和所述第四晶体管都为p型晶体管;或者,所述第三晶体管和所述第四晶体管都为n型晶体管。
在本发明至少一实施例中,所述驱动控制电路包括发光控制子电路、数据写入子电路、复位子电路、第三储能电路和第四储能电路;
所述发光控制子电路分别与第二扫描线、第三电压端和所述驱动电路的第一端电连接,用于在所述第二扫描线提供的第二扫描信号的控制下,控制所述第三电压端与所述驱动电路的第一端之间连通;
所述数据写入子电路分别与所述第一扫描线、数据线和所述驱动电路的控制端电连接,用于在所述第一扫描线提供的第一扫描信号的控制下,将所述数据线提供的数据电压写入所述驱动电路的控制端;
所述驱动电路的第二端与所述第一发光二极管的阳极电连接;
所述复位子电路分别与第三扫描线、所述第一发光二极管的阳极和所述第二发光二极管的阴极电连接,用于在所述第三扫描线提供的第三扫描信号的控制下,控制所述第一发光二极管的阳极与所述第二发光二极管的阴极之间连通;
所述第三储能电路分别与所述第三电压端和所述驱动电路的第一端电连接,用于储存电能;
所述第四储能电路分别与所述驱动电路的第一端和所述驱动电路的控制端电连接,用于储存电能。
在具体实施时,所述驱动控制电路可以包括发光控制子电路、数据写入子电路、复位子电路、第三储能电路和第四储能电路;所述发光控制子电路在第二扫描信号的控制下,控制所述第三电压端与所述驱动电路的第一端之间连通;所述数据写入子电路在第一扫描信号的控制下,将数据电压写入所述驱动电路的控制端;所述复位子电路第三扫描信号的控制下,控制所述第一发光二极管的阳极与所述第二发光二极管的阴极之间连通,以控制所述第一发光二极管和所述的第二发光二极管不发光。
在本发明至少一实施例中,所述第三电压端可以为高电压端,但不以此为限。
如图6所示,在图3所示的像素电路的至少一实施例的基础上,所述驱动控制电路包括发光控制子电路61、数据写入子电路62、复位子电路60、第三储能电路63和第四储能电路64;
所述发光控制子电路61分别与第二扫描线S2、第三电压端V3和所述驱动电路11的第一端电连接,用于在所述第二扫描线S2提供的第二扫描信号的控制下,控制所述第三电压端V3与所述驱动电路11的第一端之间连通;
所述数据写入子电路62分别与所述第一扫描线S1、数据线Data和所述驱动电路11的控制端电连接,用于在所述第一扫描线S1提供的第一扫描信号的控制下,将所述数据线Data提供的数据电压Vdata1写入所述驱动电路11的控制端;
所述驱动电路11的第二端与所述第一发光二极管D1的阳极电连接;
所述复位子电路60分别与第三扫描线S3、所述第一发光二极管D1的阳极和所述第二发光二极管D2的阴极电连接,用于在所述第三扫描线S3提供的第三扫描信号的控制下,控制所述第一发光二极管D1的阳极与所述第二发光二极管D2的阴极之间连通;
所述第三储能电路63分别与所述第三电压端V3和所述驱动电路11的第一端电连接,用于储存电能;
所述第四储能电路64分别与所述驱动电路11的第一端和所述驱动电路11的控制端电连接,用于储存电能。
如图7所示,在图5所示的像素电路的至少一实施例的基础上,所述驱动控制电路包括发光控制子电路61、数据写入子电路62、复位子电路60、第三储能电路63和第四储能电路64;
所述发光控制子电路61分别与第二扫描线S2、第三电压端V3和所述驱动电路11的第一端电连接,用于在所述第二扫描线S2提供的第二扫描信号的控制下,控制所述第三电压端V3与所述驱动电路11的第一端之间连通;
所述数据写入子电路62分别与所述第一扫描线S1、数据线Data和所述驱动电路11的控制端电连接,用于在所述第一扫描线S1提供的第一扫描信号的控制下,将所述数据线Data提供的数据电压Vdata1写入所述驱动电路11的控制端;
所述驱动电路11的第二端与所述第一发光二极管D1的阳极电连接;
所述复位子电路60分别与第三扫描线S3、所述第一发光二极管D1的阳极和所述第二发光二极管D2的阴极电连接,用于在所述第三扫描线S3提供的第三扫描信号的控制下,控制所述第一发光二极管D1的阳极与所述第二发光二极管D2的阴极之间连通;
所述第三储能电路63分别与所述第三电压端V3和所述驱动电路11的第一端电连接,用于储存电能;
所述第四储能电路64分别与所述驱动电路11的第一端和所述驱动电路11的控制端电连接,用于储存电能。
可选的,所述发光控制子电路包括第五晶体管,所述数据写入子电路包括第六晶体管,所述复位子电路包括第七晶体管,所述第三储能电路包括第三电容,所述第四储能电路包括第四电容;所述驱动电路包括驱动晶体管;
所述第五晶体管的控制极与所述第二扫描线电连接,所述第五晶体管的第一极与所述第三电压端电连接,所述第五晶体管的第二极与所述驱动晶体管的第一极电连接;
所述第六晶体管的控制极与所述第一扫描线电连接,所述第六晶体管的第一极与所述数据线电连接,所述第六晶体管的第二极与所述驱动晶体管的控制极电连接;
所述第七晶体管的控制极与所述第三扫描线电连接,所述第七晶体管的第一极与所述第一发光二极管的阳极电连接,所述第七晶体管的第二极与所述第二发光二极管的阴极电连接;
所述第三电容的第一端与所述第三电压端电连接,所述第三电容的第二端与所述驱动晶体管的第一极电连接;
所述第四电容的第一端与所述驱动晶体管的第一极电连接,所述第四电容的第二端与所述驱动晶体管的控制极电连接;
所述驱动晶体管的第二极与所述第一发光二极管的阳极电连接。
在本发明至少一实施例中,所述驱动控制电路包括数据写入子电路、第三储能电路、补偿控制子电路、第一开关子电路、第二开关子电路和采样子电路;
所述数据写入子电路分别与所述第一扫描线、数据线和所述驱动电路的控制端电连接,用于在所述第一扫描线提供的第一扫描信号的控制下,将所述数据线提供的数据电压写入所述驱动电路的控制端;
所述第三储能电路分别与所述驱动电路的控制端和第三电压端电连接,用于储存电能;
所述驱动电路的第一端与所述第三电压端电连接,所述驱动电路的第二端与所述第一发光二极管的阳极电连接;
所述补偿控制子电路分别与第四扫描线、所述驱动电路的第二端和外部补偿线电连接,用于在所述第四扫描线提供的第四扫描信号的控制下,控制所述驱动电路的第二端与所述外部补偿线之间连通;
所述第一开关子电路分别与第一开关控制端、参考电压端和所述外部补偿线电连接,用于在所述第一开关控制端提供的第一开关控制信号的控制下,将所述参考电压端提供的参考电压写入所述外部补偿线;
所述第二开关子电路分别与第二开关控制端、所述采样子电路和所述外部补偿线电连接,用于在所述第二开关控制端提供的第二开关控制信号的控制下,控制所述采样子电路与所述外部补偿线之间连通;
所述采样子电路用于当其与所述外部补偿线之间连通时,采样来自所述外部补偿线上的信号。
在具体实施时,所述驱动控制电路可以包括数据写入子电路、第三储能电路、补偿控制子电路、第一开关子电路、第二开关子电路和采样子电路,所述数据写入子电路在第一扫描信号的控制下,将数据电压写入所述驱动电路的控制端;所述补偿控制子电路在第四扫描信号的控制下,控制所述驱动电路的第二端与所述外部补偿线之间连通;所述第一开关子电路在第一开关控制信号的控制下,将所述参考电压端提供的参考电压写入所述外部补偿线;所述第二开关子电路在第二开关控制信号的控制下,控制所述采样子电路与所述外部补偿线之间连通;所述采样子电路用于当其与所述外部补偿线之间连通时,采样来自所述外部补偿线上的信号,根据所述外部补偿线上的信号能够进行显示补偿。
可选的,所述第三电压端可以为高电压端,但不以此为限。
如图8所示,在图5所示的像素电路的至少一实施例的基础上,所述驱动控制电路包括数据写入子电路62、第三储能电路63、补偿控制子电路65、第一开关子电路66、第二开关子电路67和采样子电路68;
所述数据写入子电路62分别与所述第一扫描线S1、数据线Data和所述驱动电路11的控制端电连接,用于在所述第一扫描线S1提供的第一扫描信号的控制下,将所述数据线Data提供的数据电压Vdata1写入所述驱动电路11的控制端;
所述第三储能电路63分别与所述驱动电路11的控制端和第三电压端V3电连接,用于储存电能;
所述驱动电路11的第一端与所述第三电压端V3电连接,所述驱动电路11的第二端与所述第一发光二极管D1的阳极电连接;
所述补偿控制子电路65分别与第四扫描线S4、所述驱动电路11的第二端和外部补偿线SL电连接,用于在所述第四扫描线S4提供的第四扫描信号的控制下,控制所述驱动电路11的第二端与所述外部补偿线SL之间连通;
所述第一开关子电路66分别与第一开关控制端SW1、参考电压端VR和所述外部补偿线SL电连接,用于在所述第一开关控制端SW1提供的第一开关控制信号的控制下,将所述参考电压端VR提供的参考电压Vref写入所述外部补偿线SL;
所述第二开关子电路67分别与第二开关控制端SW2、所述采样子电路68和所述外部补偿线SL电连接,用于在所述第二开关控制端SW2提供的第二开关控制信号的控制下,控制所述采样子电路68与所述外部补偿线SL之间连通;
所述采样子电路68用于当其与所述外部补偿线SL之间连通时,采样来自所述外部补偿线SL上的信号。·
可选的,所述采样子电路68可以包括ADC(模数转换器),但不以此为限。
可选的,所述数据写入子电路包括第六晶体管,所述补偿控制子电路包括第八晶体管、第三储能电路包括第三电容,所述第一开关子电路包括第一开关,所述第二开关子电路包括第二开关,所述采样子电路包括模数转换器;所述驱动电路包括驱动晶体管;
所述驱动晶体管的第一极与所述第三电压端电连接,所述驱动晶体管的第二极与所述第一发光二极管的阳极电连接;
所述第六晶体管的控制极与所述第一扫描线电连接,所述第六晶体管的第一极与所述数据线电连接,所述第六晶体管的第二极与所述驱动晶体管的控制极电连接;
所述第八晶体管的控制极与所述第四扫描线电连接,所述第八晶体管的第一极与所述外部补偿线电连接,所述第八晶体管的第二极与所述驱动晶体管的第二极电连接;
所述第一开关的控制端与第一开关控制端电连接,所述第一开关的第一端与参考电压端电连接,所述第一开关的第二端与所述外部补偿线电连接;
所述第二开关的控制端与第二开关控制端电连接,所述第二开关的第一端与所述模数转换器电连接,所述第二开关的第二端与所述外部补偿线电连接;
所述模数转换器用于当其与所述外部补偿线之间连通时,接收来自所述外部补偿线上的信号,并对该信号进行模数转换。
如图9所示,在图6所示的像素电路的至少一实施例的基础上,所述第一写入控制子电路31包括第一晶体管T1,所述第二写入控制子电路32包括第二晶体管T2,所述第一电位控制子电路33包括第三晶体管T3、所述第二电位控制子电路34包括第四晶体管T4,所述第一储能电路包括第一电容C1,所述第二储能电路包括第二电容C2;
所述第一晶体管T1的栅极与所述第一扫描线S1电连接,所述第一晶体管T1的源极与所述发光控制数据电压端DE电连接,所述第一晶体管T1的漏极与所述第三晶体管T3的栅极电连接;
所述第二晶体管T2的栅极与所述第一扫描线S1电连接,所述第二晶体管T2的源极与所述发光控制数据电压端DE电连接,所述第二晶体管T2的漏极与所述第四晶体管T4的栅极电连接;
所述第三晶体管T3的源极与第一低电压端VSS电连接,所述第三晶体管T3的漏极与所述第二发光二极管D2的阳极电连接;
所述第四晶体管T4的源极与所述第二低电压端VSS2电连接,所述第四晶体管T4的漏极与所述第二发光二极管D2的阳极电连接;
所述第一电容C1的第一端与T3的栅极电连接,所述第一电容C1的第二端与所述第一低电压端VSS电连接;
所述第二电容C2的第一端与T4的栅极电连接,所述第二电容C2的第二端与所述第二低电压端VSS2电连接;
所述发光控制子电路61包括第五晶体管T5,所述数据写入子电路62包括第六晶体管T6,所述复位子电路60包括第七晶体管T7,所述第三储能电路包括第三电容C3,所述第四储能电路包括第四电容C4;所述驱动电路11包括驱动晶体管T0;
所述第五晶体管T5的栅极与所述第二扫描线S2电连接,所述第五晶体管T5的源极与高电压端VDD电连接,所述第五晶体管T5的漏极与所述驱动晶体管T0的源极电连接;
所述第六晶体管T6的栅极与所述第一扫描线S1电连接,所述第六晶体管T6的源极与所述数据线Data电连接,所述第六晶体管T6的漏极与所述驱动晶体管T0的栅极电连接;
所述第七晶体管T7的栅极与所述第三扫描线S3电连接,所述第七晶体管T7的源极与所述第一发光二极管D1的阳极电连接,所述第七晶体管T7的漏极与所述第二发光二极管D2的阴极电连接;
所述第三电容C3的第一端与所述高电压端VDD电连接,所述第三电容C3的第二端与所述驱动晶体管T0的源极电连接;
所述第四电容C4的第一端与所述驱动晶体管T0的源极电连接,所述第四电容C4的第二端与所述驱动晶体管T0的栅极电连接;
所述驱动晶体管T0的漏极与所述第一发光二极管D1的阳极电连接。
在图9所示的像素电路的至少一实施例中,T1、T2、T3、T5、T6、T7和T0都为PMOS(P型金属-氧化物-半导体)晶体管,T4为NMOS(N型金属-氧化物-半导体)晶体管,但不以此为限。
在图9中,第一节点a为与T0的栅极电连接的节点,第二节点b为与T0的源极电连接的节点。
在图9所示的像素电路的至少一实施例中,VSS提供的第一低电压信号的电压值Vss小于VSS2提供的第二低电压信号的电压值Vss2,VSS2提供的第二低电压信号的电压值Vss2小于VDD提供的高电压信号的电压值Vdd。
在图9所示的像素电路的至少一实施例中,第一发光二极管D1可以为第一颜色发光二极管,第二发光二极管D2可以为第二颜色发光二极管,例如,D1可以为绿色发光二极管,D2可以为红色发光二极管;但不以此为限。
可选的,所述第一颜色可以为红色、绿色、蓝色中的一个,所述第二颜色可以为红色、绿色、蓝色中的一个,但不以此为限。
本发明图9所示的像素电路的至少一实施例在工作时,当D2发光时,DE写入高电平,当D2不发光时,DE写入低电平。当D2发光时,D2的发光亮度由于Vss2与Vss之间的压差决定;
在具体实施时,当D2的发光亮度为300nit,总的发光亮度为430nit时,则D1可以打开;而当总的发光亮度小于300nit时,D2可以关闭,D1可以打开。
如图10所示,本发明如图9所示的像素电路的至少一实施例在工作时,显示周期包括先后设置的第一阶段t1、第二阶段t2、第三阶段t3和第四阶段t4;
在第一阶段t1,S1提供低电压信号,T1和T2都打开,DE提供低电压信号,T3打开,以控制VSS与D2的阳极之间连通,D2不发光;
在第二阶段t2,S1提供高电压信号,C2维持T4的栅极的电位为低电压,T3打开,以控制VSS与D2的阳极之间连通,D2不发光;
第三阶段t3,S1提供低电压信号,T1和T2都打开,当DE提供高电压信号时,T4打开,以控制VSS2与D2的阳极之间连通;当DE提供低电压信号时,T3打开,以控制VSS与D2的阳极之间连通,D2不发光;
第四阶段t4,S1提供高电压信号,C2维持T4的栅极的电位,当在第三阶段t3,DE提供高电压信号时,D2发光;当在第三阶段t3,DE提供低电压信号时,D2不发光。
如图10所示,本发明如图9所示的像素电路的至少一实施例在工作时,显示周期包括先后设置的第一阶段t1、第二阶段t2、第三阶段t3和第四阶段t4;
在第一阶段t1,S1、S2和S3都提供低电压信号,Data提供参考电压Vref,如图11A所示,T5和T6打开,第一节点a的电压为Vref,第二节点b的电压为Vdd,以使得第二阶段t2开始时,T0能够导通;T7导通,D1的阳极与D2的阴极之间电连接,D1和D2都不发光;所述第一阶段t1可以为复位阶段;
在第二阶段t2,S1和S2都提供高电压信号,S3提供高电压信号,如图11B所示,在第二阶段t2开始时,T0导通,第二节点b的电压通过T0放电而降低,直到T0的栅源电压为Vth时,T0关闭;Vth为T0的阈值电压;所述第二阶段t2为补偿阶段;
在第三阶段t3,S1提供低电压信号,S2提供高电压信号,S3提供低电压信号,Data提供数据电压Vdata1,如图11C所示,第一节点a的电位为Vdata1,第二节点b的电位跳变为(Vdata1-Vref)×C3z/(C3z+C4z)+Vref-Vth;第二节点b的跳变电压与C3的电容值C3z和C4的电容值C4z相关(基于电荷守恒定律);所述第三阶段t3为数据写入阶段;
在第四阶段t4,S1提供高电压信号,S2提供低电压信号,S3提供高电压信号,T5导通,T6和T7关断,第二节点b的电位跳变为Vdd,第一节点a的电位跳变为Vdata1+(Vdd-(Vdata1-Vref)×C3z/(C3z+C4z)+Vref-Vth)),也即第一节点a的电位跳变为Vdd+(Vdata1-Vref)×C4z/(C3z+C4z)+Vth,因此流过D1的电流I1如下:
I1=K(Vgs-Vth)2
=K(Vdd+(Vdata1-Vref)×C4z/(C3z+C4z)+Vth-Vdd-Vth)2
=K((Vdata1-Vref)×C4z/(C3z+C4z))2;
其中,K为T0的电流系数,可见I1与Vth无关,实现了阈值电压的补偿。
如图12所示,在图7所示的像素电路的至少一实施例的基础上,所述第一写入控制子电路31包括第一晶体管T1,所述第二写入控制子电路32包括第二晶体管T2,所述第一电位控制子电路33包括第三晶体管T3、所述第二电位控制子电路34包括第四晶体管T4,所述第一储能电路包括第一电容C1,所述第二储能电路包括第二电容C2;
所述第一晶体管T1的栅极与所述第一扫描线S1电连接,所述第一晶体管T1的源极与第一发光控制数据电压端DE1电连接,所述第一晶体管T1的漏极与所述第三晶体管T3的栅极电连接;
所述第二晶体管T2的栅极与所述第一扫描线S1电连接,所述第二晶体管T2的源极与第二发光控制数据电压端DE2电连接,所述第二晶体管T2的漏极与所述第四晶体管T4的栅极电连接;
所述第三晶体管T3的源极与第一低电压端VSS电连接,所述第三晶体管T3的漏极与所述第二发光二极管D2的阳极电连接;
所述第四晶体管T4的源极与所述第二低电压端VSS2电连接,所述第四晶体管T4的漏极与所述第二发光二极管D2的阳极电连接;
所述第一电容C1的第一端与T3的栅极电连接,所述第一电容C1的第二端与所述第一低电压端VSS电连接;
所述第二电容C2的第一端与T4的栅极电连接,所述第二电容C2的第二端与所述第二低电压端VSS2电连接;
所述发光控制子电路61包括第五晶体管T5,所述数据写入子电路62包括第六晶体管T6,所述复位子电路60包括第七晶体管T7,所述第三储能电路包括第三电容C3,所述第四储能电路包括第四电容C4;所述驱动电路11包括驱动晶体管T0;
所述第五晶体管T5的栅极与所述第二扫描线S2电连接,所述第五晶体管T5的源极与高电压端VDD电连接,所述第五晶体管T5的漏极与所述驱动晶体管T0的源极电连接;
所述第六晶体管T6的栅极与所述第一扫描线S1电连接,所述第六晶体管T6的源极与所述数据线Data电连接,所述第六晶体管T6的漏极与所述驱动晶体管T0的栅极电连接;
所述第七晶体管T7的栅极与所述第三扫描线S3电连接,所述第七晶体管T7的源极与所述第一发光二极管D1的阳极电连接,所述第七晶体管T7的漏极与所述第二发光二极管D2的阴极电连接;
所述第三电容C3的第一端与所述高电压端VDD电连接,所述第三电容C3的第二端与所述驱动晶体管T0的源极电连接;
所述第四电容C4的第一端与所述驱动晶体管T0的源极电连接,所述第四电容C4的第二端与所述驱动晶体管T0的栅极电连接;
所述驱动晶体管T0的漏极与所述第一发光二极管D1的阳极电连接。
在图12中,第一节点a与T0的栅极电连接,第二节点b与T0的源极电连接。
在图12所示的像素电路的至少一实施例中,所有晶体管都为p型晶体管,但不以此为限。
本发明图12所示的像素电路的至少一实施例在工作时,通过控制DE1提供的第一发光控制数据电压、DE2提供的第二发光控制数据电压,以及,Data提供的数据电压Vdata1,可以控制所述像素电路的显示亮度。
在图12所示的像素电路的至少一实施例中,VSS提供的第一低电压信号的电压值Vss小于VSS2提供的第二低电压信号的电压值Vss2,VSS2提供的第二低电压信号的电压值Vss2小于VDD提供的高电压信号的电压值Vdd。
在图12所示的像素电路的至少一实施例中,第一发光二极管D1可以为第一颜色发光二极管,第二发光二极管D2可以为第二颜色发光二极管,例如,D1可以为绿色发光二极管,D2可以为红色发光二极管;但不以此为限。
可选的,所述第一颜色可以为红色、绿色、蓝色中的一个,所述第二颜色可以为红色、绿色、蓝色中的一个,但不以此为限。
本发明图12所示的像素电路的至少一实施例在工作时,可以实现三种亮度模式如下:
在第一种亮度模式下,DE1提供低电压信号,DE2提供高电压信号,在发光阶段,T3打开,T4关断,D2的阳极与VSS之间连通,D2不发光,D1发光;
在第二种亮度模式下,DE1提供高电压信号,DE2提供低电压信号,在发光阶段,T3关断,T4打开,D2的阳极与VSS2之间连通,D1发光,D2发光,D1的发光电流与D2的发光电流不同;
在第三种亮度模式下,DE1提供高电压信号,DE2提供高电压信号,在发光阶段,T3关断,T4关断,D1发光,D2发光,D1的发光亮度与D2的发光亮度一致。
如图13所示,本发明图12所示的像素电路的至少一实施例在工作时,显示周期可以包括先后设置的第一阶段t1、第二阶段t2、第三阶段t3和第四阶段t4;
在第一阶段t1,S1、S2和S3都提供低电压信号,如图14A所示,T5、T6和T7都打开,Data写入参考电压Vref,以对T0的栅极电位进行复位;第一节点a的电压为Vref,第二节点b的电位为Vdd,以使得在第二阶段t2开始时,T0导通;所述第一阶段t1为复位阶段;
在第二阶段t2,S1和S2都提供高电压信号,S3提供低电压信号,如图14B所示,在第二阶段t2开始时,T0导通,第二节点b的电压通过T0放电而降低,直到T0的栅源电压为Vth时,T0关闭,Vth为T0的阈值电压;第二阶段t2为补偿阶段;
在第三阶段t3,S1提供低电压信号,S2提供高电压信号,S3提供低电压信号,如图14C所示,T6导通,Data写入数据电压Vdata1至第一节点a,第一节点a的电位为Vdata1,第二节点b的电位跳变为(Vdata1-Vref)×C3z/(C3z+C4z)+Vref-Vth,其中,C3z为C3的电容值,C4z为C4的电容值;第二节点b的跳变电压与C3z和C4z相关(基于电荷守恒定律);所述第三阶段t3为数据写入阶段;
在第四阶段t4,S1提供高电压信号,S2提供低电压信号,S3提供高电压信号,如图14D所示,T6和T7关断,T5导通,第二节点b的电压跳变为Vdd,第一节点a的电位跳变为Vdd+(Vdata1-Vref)×C4z/(C3z+C4z)+Vth;T0驱动D1发光;流过D1的电流I1如下:
I1=K(Vgs-Vth)2
=K(Vdd+(Vdata1-Vref)×C4z/(C3z+C4z)+Vth-Vdd-Vth)2
=K((Vdata1-Vref)×C4z/(C3z+C4z))2;
其中,K为T0的电流系数,可见I1与Vth无关,实现了阈值电压的补偿。
本发明图12所示的像素电路的至少一实施例在工作时,显示周期可以包括先后设置的第一阶段t1、第二阶段t2、第三阶段t3和第四阶段t4;
在第一阶段t1,S1提供低电压信号,T1和T2都导通,DE1提供低电压信号,DE2提供高电压信号,T3导通,T4关断,VSS与D2的阳极之间连通,D2不发光;
在第二阶段t2,S1提供高电压信号,T1和T2都关断,C3维持T3的栅极的电位,T3导通,C4维持T4的栅极的电位,T4关断,VSS与D2的阳极之间连通,D2不发光;
第三阶段t3,S1提供低电压信号,T1和T2都打开,
当DE1提供高电压信号,DE2提供低电压信号时,T3关断,T4打开,以控制VSS2与D2的阳极之间连通;
当DE1提供低电压信号,DE2提供高电压信号时,T3打开,T4关断,以控制VSS与D2的阳极之间连通;
当DE1提供高电压信号,DE2提供高电压信号时,T3和T4都关断;
在第四阶段t4,S1提供高电压信号,C1维持T3的栅极的电位,C2维持T4的栅极的电位,
当在第三阶段t3,DE1提供高电压信号,DE2提供低电压信号时,在第四阶段t4,D2发光;D1的发光电流与D2的发光电流不同;
当在第三阶段t3,DE1提供低电压信号,DE2提供高电压信号时,在第四阶段t4,D2不发光;
当在第三阶段t3,DE1提供高电压信号,DE2提供高电压信号时,在第四阶段t4,D2发光,D1的发光电流与D2的发光电流相同。
如图15所示,在图8所示的像素电路的至少一实施例的基础上,所述第一写入控制子电路31包括第一晶体管T1,所述第二写入控制子电路32包括第二晶体管T2,所述第一电位控制子电路33包括第三晶体管T3、所述第二电位控制子电路34包括第四晶体管T4,所述第一储能电路包括第一电容C1,所述第二储能电路包括第二电容C2;
所述驱动晶体管T0的漏极与高电压端VDD电连接,所述驱动晶体管T0的源极与第一发光二极管D1的阳极电连接;
所述第一晶体管T1的栅极与所述第一扫描线S1电连接,所述第一晶体管T1的漏极与第一发光控制数据电压端DE1电连接,所述第一晶体管T1的源极与所述第三晶体管T3的栅极电连接;
所述第二晶体管T2的栅极与所述第一扫描线S1电连接,所述第二晶体管T2的漏极与第二发光控制数据电压端DE2电连接,所述第二晶体管T2的源极与所述第四晶体管T4的栅极电连接;
所述第三晶体管T3的漏极与第一低电压端VSS电连接,所述第三晶体管T3的源极与所述第二发光二极管D2的阳极电连接;
所述第四晶体管T4的漏极与所述第二低电压端VSS2电连接,所述第四晶体管T4的源极与所述第二发光二极管D2的阳极电连接;
所述第一电容C1的第一端与T3的栅极电连接,所述第一电容C1的第二端与所述第一低电压端VSS电连接;
所述第二电容C2的第一端与T4的栅极电连接,所述第二电容C2的第二端与所述第二低电压端VSS2电连接;
所述数据写入子电路62包括第六晶体管T6,所述补偿控制子电路65包括第八晶体管T8、第三储能电路包括第三电容C3,所述第一开关子电路包括第一开关K1,所述第二开关子电路包括第二开关K2,所述采样子电路包括模数转换器Z1;所述驱动电路11包括驱动晶体管T0;
所述第六晶体管T6的栅极与所述第一扫描线S1电连接,所述第六晶体管T6的漏极与所述数据线Data电连接,所述第六晶体管T6的源极与所述驱动晶体管T0的栅极电连接;
所述第八晶体管T8的栅极与所述第四扫描线S4电连接,所述第八晶体管T8的漏极与所述外部补偿线SL电连接,所述第八晶体管T8的源极与所述驱动晶体管T0的源极电连接;
所述第一开关K1的控制端与第一开关控制端SW1电连接,所述第一开关K1的第一端与参考电压端VR电连接,所述第一开关K1的第二端与所述外部补偿线SL电连接;
所述第二开关K2的控制端与第二开关控制端SW2电连接,所述第二开关K2的第一端与所述模数转换器Z1电连接,所述第二开关K2的第二端与所述外部补偿线SL电连接;
所述模数转换器Z1用于当其与所述外部补偿线SL之间连通时,接收来自所述外部补偿线SL上的信号,并对该信号进行模数转换。
在图15所示的像素电路的至少一实施例中,K1、K2和Z1可以集成于外部源极驱动器中,但不以此为限。
在图15所示的像素电路的至少一实施例中,所有晶体管都为n型晶体管,但不以此为限。
在图15中,第三节点B为与T0的源极电连接的节点。
本发明图15所示的像素电路的至少一实施例在工作时,通过控制DE1提供的第一发光控制数据电压、DE2提供的第二发光控制数据电压,以及,Data提供的数据电压Vdata1,可以控制所述像素电路的显示亮度。
在图15所示的像素电路的至少一实施例中,VSS提供的第一低电压信号的电压值Vss小于VSS2提供的第二低电压信号的电压值Vss2,VSS2提供的第二低电压信号的电压值Vss2小于VDD提供的高电压信号的电压值Vdd。
在图15所示的像素电路的至少一实施例中,第一发光二极管D1可以为第一颜色发光二极管,第二发光二极管D2可以为第二颜色发光二极管,例如,D1可以为绿色发光二极管,D2可以为红色发光二极管;但不以此为限。
可选的,所述第一颜色可以为红色、绿色、蓝色中的一个,所述第二颜色可以为红色、绿色、蓝色中的一个,但不以此为限。
本发明图15所示的像素电路的至少一实施例在工作时,可以实现三种亮度模式如下:
在第一种亮度模式下,DE1提供低电压信号,DE2提供高电压信号,在发光阶段,T3打开,T4关断,D2的阳极与VSS之间连通,D2不发光,D1发光;
在第二种亮度模式下,DE1提供高电压信号,DE2提供低电压信号,在发光阶段,T3关断,T4打开,D2的阳极与VSS2之间连通,D1发光,D2发光,D1的发光电流与D2的发光电流不同;
在第三种亮度模式下,DE1提供高电压信号,DE2提供高电压信号,在发光阶段,T3关断,T4关断,D1发光,D2发光,D1的发光亮度与D2的发光亮度一致。
如图16所示,本发明如图15所示的像素电路的至少一实施例在正常发光时,SW1提供低电压信号,SW2提供低电压信号,K1和K2都关断,S4提供低电压信号,T8关断;显示周期包括先后设置的数据写入阶段t01和发光阶段t02;
在数据写入阶段t01,S1提供高电压信号,Data提供数据电压Vdata1,T6打开,以将Vdata写入T0的栅极;
在发光阶段t02,S1提供低电压信号,T6关断,C3维持T0的栅极的电位,T0驱动D1发光。
如图17所示,本发明如图15所示的像素电路的至少一实施例在进行阈值电压补偿时,补偿周期可以包括先后设置的第一补偿阶段t11和第二补偿阶段t12;
在第一补偿阶段t11,S1提供高电压信号,S4提供高电压信号,SW1提供高电压信号,SW2提供低电压信号,T6和T8都导通,Data提供数据电压Vdata1,K2关断,K1导通,VR提供参考电压Vref至SL,由于T8打开,则T0的漏极电压为Vref,Vref为负电压,以使得在第二补偿阶段t12开始时,T0能够导通,并能够保证在此阶段,D1和D2不发光(由于Vref小于或等于Vss,因此D1和D2不发光),流经T0的Ids(漏源电流)流入VR;
在第二补偿阶段t12,S1和S4都提供高电压信号,SW1提供低电压信号,SW2提供高电压信号,K1关断,K2导通,Data提供数据电压Vdata1,T0的栅极电位为Vdata1,在第二补偿阶段t12开始时,T0导通,Vdd通过T0为第三节点B充电,以提升第三节点B的电压,直至第三节点B的电压为Vdata1-Vth,T0关断,停止充电,Vth为T0的阈值电压;Z1读取第三节点B的电压,以得到阈值电压Vth,进而能够根据得到的阈值电压Vth,从而能够在正常发光阶段,通过对数据电压根据阈值电压Vth进行补偿。
本发明实施例所述的像素驱动方法,应用于上述的像素电路,所述像素驱动方法包括:
电位控制电路在发光控制数据电压端提供的发光控制数据电压的控制下,控制第二发光二极管的阳极的电位;
驱动控制电路控制驱动电路的控制端的电位;
所述驱动电路在其控制端的电位的控制下,产生驱动电流。
在本发明至少一实施例中,所述电位控制电路还分别与发光控制数据电压端、第一电压端和第二电压端电连接,所述电位控制电路在发光控制数据电压端提供的发光控制数据电压的控制下,控制第二发光二极管的阳极的电位步骤包括:
所述电位控制电路在所述发光控制数据电压的控制下,控制所述第二发光二极管的阳极与所述第一电压端或所述第二电压端之间连通。
在本发明至少一实施例中,所述电位控制电路还分别与第一发光控制数据电压端、第二发光控制数据电压端、第一电压端和第二电压端电连接,所述电位控制电路在发光控制数据电压端提供的发光控制数据电压的控制下,控制第二发光二极管的阳极的电位步骤包括:
所述电位控制电路在所述第一发光控制数据电压端提供的第一发光控制数据电压的控制下,控制所述第二发光二极管的阳极与所述第一电压端之间连通,所述电位控制电路在所述第二发光控制数据电压端提供的第二发光控制数据电压的控制下,控制所述第二发光二极管的阳极与所述第二电压端之间连通。
本发明实施例所述的显示装置包括上述的像素电路。
本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (17)
1.一种像素电路,其特征在于,包括驱动电路、驱动控制电路、串联式发光元件和电位控制电路;所述串联式发光元件包括相互串联的第一发光二极管和第二发光二极管;所述第一发光二极管的阴极与所述第二发光二极管的阳极电连接;
所述电位控制电路与所述第二发光二极管的阳极电连接,用于在发光控制数据电压端提供的发光控制数据电压的控制下,控制所述第二发光二极管的阳极的电位;
所述驱动控制电路与所述驱动电路的控制端电连接,用于控制所述驱动电路的控制端的电位;
所述驱动电路与所述第一发光二极管的阳极电连接;所述驱动电路用于在其控制端的电位的控制下,产生驱动电流;
所述第二发光二极管的阴极与第一电压端电连接。
2.如权利要求1所述的像素电路,其特征在于,所述电位控制电路还分别与发光控制数据电压端、第一电压端和第二电压端电连接,用于在所述发光控制数据电压的控制下,控制所述第二发光二极管的阳极与所述第一电压端或所述第二电压端之间连通。
3.如权利要求2所述的像素电路,其特征在于,所述电位控制电路包括第一写入控制子电路、第二写入控制子电路、第一电位控制子电路、第二电位控制子电路、第一储能电路和第二储能电路;
所述第一写入控制子电路分别与第一扫描线、所述发光控制数据电压端和所述第一电位控制子电路的控制端电连接,用于在所述第一扫描线提供的第一扫描信号的控制下,控制将所述发光控制数据电压端提供的发光控制数据电压写入所述第一电位控制子电路的控制端;
所述第二写入控制子电路分别与第一扫描线、所述发光控制数据电压端和所述第二电位控制子电路的控制端电连接,用于在所述第一扫描线提供的第一扫描信号的控制下,控制将所述发光控制数据电压端提供的发光控制数据电压写入所述第二电位控制子电路的控制端;
所述第一电位控制子电路分别与第一电压端和所述第二发光二极管的阳极电连接,用于在所述第一电位控制子电路的控制端的电位的控制下,控制所述第一电压端与所述第二发光二极管的阳极之间连通;
所述第二电位控制子电路分别与第二电压端和所述第二发光二极管的阳极电连接,用于在所述第二电位控制子电路的控制端的电位的控制下,控制所述第二电压端与所述第二发光二极管的阳极之间连通;
所述第一储能电路的第一端与所述第一电位控制子电路的控制端电连接,所述第一储能电路的第二端与所述第一电压端电连接,所述第一储能电路用于储存电能;
所述第二储能电路的第一端与所述第二电位控制子电路的控制端电连接,所述第二储能电路的第二端与所述第二电压端电连接,所述第二储能电路用于储存电能。
4.如权利要求3所述的像素电路,其特征在于,所述第一写入控制子电路包括第一晶体管,所述第二写入控制子电路包括第二晶体管,所述第一电位控制子电路包括第三晶体管、所述第二电位控制子电路包括第四晶体管,所述第一储能电路包括第一电容,所述第二储能电路包括第二电容;
所述第一晶体管的控制极与所述第一扫描线电连接,所述第一晶体管的第一极与所述发光控制数据电压端电连接,所述第一晶体管的第二极与所述第三晶体管的控制极电连接;
所述第二晶体管的控制极与所述第一扫描线电连接,所述第二晶体管的第一极与所述发光控制数据电压端电连接,所述第二晶体管的第二极与所述第四晶体管的控制极电连接;
所述第三晶体管的第一极与所述第一电压端电连接,所述第三晶体管的第二极与所述第二发光二极管的阳极电连接;
所述第四晶体管的第一极与所述第二电压端电连接,所述第四晶体管的第二极与所述第二发光二极管的阳极电连接;
所述第一电容的第一端与所述第一电位控制子电路的控制端电连接,所述第一电容的第二端与所述第一电压端电连接;
所述第二电容的第一端与所述第二电位控制子电路的控制端电连接,所述第二电容的第二端与所述第二电压端电连接。
5.如权利要求4所述的像素电路,其特征在于,所述第三晶体管为p型晶体管,所述第四晶体管为n型晶体管;或者,所述第三晶体管为n型晶体管,所述第四晶体管为p型晶体管。
6.如权利要求1所述的像素电路,其特征在于,包括第一发光控制数据电压端和第二发光控制电压端;
所述电位控制电路还分别与所述第一发光控制数据电压端、第二发光控制数据电压端、第一电压端和第二电压端电连接,用于在所述第一发光控制数据电压端提供的第一发光控制数据电压的控制下,控制所述第二发光二极管的阳极与所述第一电压端之间连通,在所述第二发光控制数据电压端提供的第二发光控制数据电压的控制下,控制所述第二发光二极管的阳极与所述第二电压端之间连通。
7.如权利要求6所述的像素电路,其特征在于,所述电位控制电路包括第一写入控制子电路、第二写入控制子电路、第一电位控制子电路、第二电位控制子电路、第一储能电路和第二储能电路;
所述第一写入控制子电路分别与第一扫描线、所述第一发光控制数据电压端和所述第一电位控制子电路的控制端电连接,用于在所述第一扫描线提供的第一扫描信号的控制下,控制将所述第一发光控制数据电压写入所述第一电位控制子电路的控制端;
所述第二写入控制子电路分别与第一扫描线、所述第二发光控制数据电压端和所述第二电位控制子电路的控制端电连接,用于在所述第一扫描线提供的第一扫描信号的控制下,控制将所述第二发光控制数据电压写入所述第二电位控制子电路的控制端;
所述第一电位控制子电路分别与第一电压端和所述第二发光二极管的阳极电连接,用于在所述第一电位控制子电路的控制端的电位的控制下,控制所述第一电压端与所述第二发光二极管的阳极之间连通;
所述第二电位控制子电路分别与第二电压端和所述第二发光二极管的阳极电连接,用于在所述第二电位控制子电路的控制端的电位的控制下,控制所述第二电压端与所述第二发光二极管的阳极之间连通;
所述第一储能电路的第一端与所述第一电位控制子电路的控制端电连接,所述第一储能电路的第二端与所述第一电压端电连接,所述第一储能电路用于储存电能;
所述第二储能电路的第一端与所述第二电位控制子电路的控制端电连接,所述第二储能电路的第二端与所述第二电压端电连接,所述第二储能电路用于储存电能。
8.如权利要求7所述的像素电路,其特征在于,所述第一写入控制子电路包括第一晶体管,所述第二写入控制子电路包括第二晶体管,所述第一电位控制子电路包括第三晶体管、所述第二电位控制子电路包括第四晶体管,所述第一储能电路包括第一电容,所述第二储能电路包括第二电容;
所述第一晶体管的控制极与所述第一扫描线电连接,所述第一晶体管的第一极与所述第一发光控制数据电压端电连接,所述第一晶体管的第二极与所述第三晶体管的控制极电连接;
所述第二晶体管的控制极与所述第一扫描线电连接,所述第二晶体管的第一极与所述第二发光控制数据电压端电连接,所述第二晶体管的第二极与所述第四晶体管的控制极电连接;
所述第三晶体管的第一极与所述第一电压端电连接,所述第三晶体管的第二极与所述第二发光二极管的阳极电连接;
所述第四晶体管的第一极与所述第二电压端电连接,所述第四晶体管的第二极与所述第二发光二极管的阳极电连接;
所述第一电容的第一端与所述第一电位控制子电路的控制端电连接,所述第一电容的第二端与所述第一电压端电连接;
所述第二电容的第一端与所述第二电位控制子电路的控制端电连接,所述第二电容的第二端与所述第二电压端电连接。
9.如权利要求8所述的像素电路,其特征在于,所述第三晶体管和所述第四晶体管都为p型晶体管;或者,所述第三晶体管和所述第四晶体管都为n型晶体管。
10.如权利要求1至9中任一权利要求所述的像素电路,其特征在于,所述驱动控制电路包括发光控制子电路、数据写入子电路、复位子电路、第三储能电路和第四储能电路;
所述发光控制子电路分别与第二扫描线、第三电压端和所述驱动电路的第一端电连接,用于在所述第二扫描线提供的第二扫描信号的控制下,控制所述第三电压端与所述驱动电路的第一端之间连通;
所述数据写入子电路分别与第一扫描线、数据线和所述驱动电路的控制端电连接,用于在所述第一扫描线提供的第一扫描信号的控制下,将所述数据线提供的数据电压写入所述驱动电路的控制端;
所述驱动电路的第二端与所述第一发光二极管的阳极电连接;
所述复位子电路分别与第三扫描线、所述第一发光二极管的阳极和所述第二发光二极管的阴极电连接,用于在所述第三扫描线提供的第三扫描信号的控制下,控制所述第一发光二极管的阳极与所述第二发光二极管的阴极之间连通;
所述第三储能电路分别与所述第三电压端和所述驱动电路的第一端电连接,用于储存电能;
所述第四储能电路分别与所述驱动电路的第一端和所述驱动电路的控制端电连接,用于储存电能。
11.如权利要求10所述的像素电路,其特征在于,所述发光控制子电路包括第五晶体管,所述数据写入子电路包括第六晶体管,所述复位子电路包括第七晶体管,所述第三储能电路包括第三电容,所述第四储能电路包括第四电容;所述驱动电路包括驱动晶体管;
所述第五晶体管的控制极与所述第二扫描线电连接,所述第五晶体管的第一极与所述第三电压端电连接,所述第五晶体管的第二极与所述驱动晶体管的第一极电连接;
所述第六晶体管的控制极与所述第一扫描线电连接,所述第六晶体管的第一极与所述数据线电连接,所述第六晶体管的第二极与所述驱动晶体管的控制极电连接;
所述第七晶体管的控制极与所述第三扫描线电连接,所述第七晶体管的第一极与所述第一发光二极管的阳极电连接,所述第七晶体管的第二极与所述第二发光二极管的阴极电连接;
所述第三电容的第一端与所述第三电压端电连接,所述第三电容的第二端与所述驱动晶体管的第一极电连接;
所述第四电容的第一端与所述驱动晶体管的第一极电连接,所述第四电容的第二端与所述驱动晶体管的控制极电连接;
所述驱动晶体管的第二极与所述第一发光二极管的阳极电连接。
12.如权利要求1至9中任一权利要求所述的像素电路,其特征在于,所述驱动控制电路包括数据写入子电路、第三储能电路、补偿控制子电路、第一开关子电路、第二开关子电路和采样子电路;
所述数据写入子电路分别与第一扫描线、数据线和所述驱动电路的控制端电连接,用于在所述第一扫描线提供的第一扫描信号的控制下,将所述数据线提供的数据电压写入所述驱动电路的控制端;
所述第三储能电路分别与所述驱动电路的控制端和第三电压端电连接,用于储存电能;
所述驱动电路的第一端与所述第三电压端电连接,所述驱动电路的第二端与所述第一发光二极管的阳极电连接;
所述补偿控制子电路分别与第四扫描线、所述驱动电路的第二端和外部补偿线电连接,用于在所述第四扫描线提供的第四扫描信号的控制下,控制所述驱动电路的第二端与所述外部补偿线之间连通;
所述第一开关子电路分别与第一开关控制端、参考电压端和所述外部补偿线电连接,用于在所述第一开关控制端提供的第一开关控制信号的控制下,将所述参考电压端提供的参考电压写入所述外部补偿线;
所述第二开关子电路分别与第二开关控制端、所述采样子电路和所述外部补偿线电连接,用于在所述第二开关控制端提供的第二开关控制信号的控制下,控制所述采样子电路与所述外部补偿线之间连通;
所述采样子电路用于当其与所述外部补偿线之间连通时,采样来自所述外部补偿线上的信号。
13.如权利要求12所述的像素电路,其特征在于,所述数据写入子电路包括第六晶体管,所述补偿控制子电路包括第八晶体管、第三储能电路包括第三电容,所述第一开关子电路包括第一开关,所述第二开关子电路包括第二开关,所述采样子电路包括模数转换器;所述驱动电路包括驱动晶体管;
所述驱动晶体管的第一极与所述第三电压端电连接,所述驱动晶体管的第二极与所述第一发光二极管的阳极电连接;
所述第六晶体管的控制极与所述第一扫描线电连接,所述第六晶体管的第一极与所述数据线电连接,所述第六晶体管的第二极与所述驱动晶体管的控制极电连接;
所述第八晶体管的控制极与所述第四扫描线电连接,所述第八晶体管的第一极与所述外部补偿线电连接,所述第八晶体管的第二极与所述驱动晶体管的第二极电连接;
所述第一开关的控制端与第一开关控制端电连接,所述第一开关的第一端与参考电压端电连接,所述第一开关的第二端与所述外部补偿线电连接;
所述第二开关的控制端与第二开关控制端电连接,所述第二开关的第一端与所述模数转换器电连接,所述第二开关的第二端与所述外部补偿线电连接;
所述模数转换器用于当其与所述外部补偿线之间连通时,接收来自所述外部补偿线上的信号,并对该信号进行模数转换。
14.一种像素驱动方法,应用于如权利要求1至13中任一权利要求所述的像素电路,其特征在于,所述像素驱动方法包括:
电位控制电路在发光控制数据电压端提供的发光控制数据电压的控制下,控制第二发光二极管的阳极的电位;
驱动控制电路控制驱动电路的控制端的电位;
所述驱动电路在其控制端的电位的控制下,产生驱动电流。
15.如权利要求14所述的像素驱动方法,其特征在于,所述电位控制电路还分别与发光控制数据电压端、第一电压端和第二电压端电连接,所述电位控制电路在发光控制数据电压端提供的发光控制数据电压的控制下,控制第二发光二极管的阳极的电位步骤包括:
所述电位控制电路在所述发光控制数据电压的控制下,控制所述第二发光二极管的阳极与所述第一电压端或所述第二电压端之间连通。
16.如权利要求14所述的像素驱动方法,其特征在于,所述电位控制电路还分别与第一发光控制数据电压端、第二发光控制数据电压端、第一电压端和第二电压端电连接,所述电位控制电路在发光控制数据电压端提供的发光控制数据电压的控制下,控制第二发光二极管的阳极的电位步骤包括:
所述电位控制电路在所述第一发光控制数据电压端提供的第一发光控制数据电压的控制下,控制所述第二发光二极管的阳极与所述第一电压端之间连通,所述电位控制电路在所述第二发光控制数据电压端提供的第二发光控制数据电压的控制下,控制所述第二发光二极管的阳极与所述第二电压端之间连通。
17.一种显示装置,其特征在于,包括如权利要求1至13中任一权利要求所述的像素电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211280751.4A CN117953803A (zh) | 2022-10-19 | 2022-10-19 | 像素电路、像素驱动方法和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211280751.4A CN117953803A (zh) | 2022-10-19 | 2022-10-19 | 像素电路、像素驱动方法和显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117953803A true CN117953803A (zh) | 2024-04-30 |
Family
ID=90802227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211280751.4A Pending CN117953803A (zh) | 2022-10-19 | 2022-10-19 | 像素电路、像素驱动方法和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117953803A (zh) |
-
2022
- 2022-10-19 CN CN202211280751.4A patent/CN117953803A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11688319B2 (en) | Driving method of a pixel circuit, display panel, and display device | |
CN109509433B (zh) | 像素电路、显示装置和像素驱动方法 | |
EP3690871A1 (en) | Pixel circuit and driving method thereof, and display device | |
CN110136642B (zh) | 一种像素电路及其驱动方法和显示面板 | |
WO2018018879A1 (zh) | 像素电路、显示面板及驱动方法 | |
CN102360538B (zh) | 半导体装置及其驱动方法 | |
US8648848B2 (en) | Display device and displaying method thereof, and driving circuit for current-driven device | |
CN111243498B (zh) | 像素电路及其驱动方法、显示装置 | |
CN111477162B (zh) | 像素电路及其驱动方法、显示装置 | |
CN210039591U (zh) | 像素电路及显示器 | |
CN113112964B (zh) | 像素电路、像素驱动方法和显示装置 | |
CN112634818B (zh) | 像素驱动电路、驱动方法及显示装置 | |
CN108682387B (zh) | 一种像素电路、像素电路的衰退补偿方法及显示屏 | |
US11348519B2 (en) | Display device displaying frames at different driving frequencies utilizing first and second gamma voltage generators and a gap controller | |
TW201405520A (zh) | 顯示面板、畫素驅動電路、驅動畫素方法與電子裝置 | |
CN113707079A (zh) | 像素电路及显示面板 | |
CN107945740B (zh) | 像素电路的驱动方法 | |
CN114783353A (zh) | 一种μLED单元发光电路、其发光控制方法和显示装置 | |
CN114999400A (zh) | 像素驱动电路和显示面板 | |
CN111383598A (zh) | 像素补偿电路及其控制方法、显示驱动装置、显示设备 | |
CN111951715A (zh) | 像素电路、驱动方法及显示器 | |
CN114093301B (zh) | 显示装置、像素驱动电路及其驱动方法 | |
CN210039590U (zh) | 像素电路及显示器 | |
WO2017104280A1 (ja) | サンプルホールド回路、および表示装置 | |
CN109256088B (zh) | 像素电路、显示面板、显示装置和像素驱动方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication |