CN112634818B - 像素驱动电路、驱动方法及显示装置 - Google Patents

Abstract

本文公开一种像素驱动电路、驱动方法及显示装置。像素驱动电路包括：依次串联在第一电源信号端和第二电源信号端之间的发光总控模块、驱动模块和发光组模块；发光总控模块，分别连接第一电源信号端和驱动模块，配置为控制发光组模块发光；驱动模块，分别连接发光总控模块和发光组模块，配置为控制流经发光组模块的电流的大小；发光组模块，包括多个发光器件及对应的控制电路，分别连接驱动模块和第二电源信号端，配置为在第一模式下控制多个发光器件串联连接且同时发光，或者在第二模式下控制多个发光器件并联连接且分时发光。本文的像素驱动电路能够实现像素密度可调，像素驱动电路工作在较低像素密度时能够节省功耗。

Description

像素驱动电路、驱动方法及显示装置

技术领域

本文涉及但不限于显示技术领域，尤其涉及一种像素驱动电路、驱动方法及显示装置。

背景技术

LED(Light Emitting Diode，发光二极管)作为发光元件，已经被广泛应用于大尺寸无边框显示面板。由于发光器件和驱动电路需要形成在显示区域，因此驱动电路中开关管(比如薄膜晶体管)的数量和面积会影响像素密度，也即PPI(Pixel Per Inch，每英寸像素数目)。

随着对更高PPI的追求，显示面板的功耗越来越大。

发明内容

本公开实施例提供了一种像素驱动电路、驱动方法及显示装置。

第一方面，本公开提供了一种像素驱动电路，包括：依次串联在第一电源信号端和第二电源信号端之间的发光总控模块、驱动模块和发光组模块；

发光总控模块，分别连接第一电源信号端和驱动模块，配置为控制发光组模块发光；

驱动模块，分别连接发光总控模块和发光组模块，配置为控制流经发光组模块的电流的大小；

发光组模块，包括多个发光器件及对应的控制电路，分别连接驱动模块和第二电源信号端，配置为在第一模式下控制多个发光器件串联连接且同时发光，或者在第二模式下控制多个发光器件并联连接且分时发光。

第二方面，本公开提供了一种像素驱动电路的驱动方法，包括：

在第一模式下，通过第一开关信号、第二开关信号和发光总控信号控制发光组模块中的n个发光器件串联，通过发光总控信号和n组发光控制信号控制n个发光器件同时发光；n大于1；

在第二模式下，通过第一开关信号、第二开关信号和发光总控信号控制发光组模块中的n个发光器件并联，通过发光总控信号和n组发光控制信号控制n个发光器件分时发光。

第三方面，本公开提供了一种显示装置，包括上述像素驱动电路。

本公开实施例提供了一种像素驱动电路、像素驱动电路的驱动方法及显示装置。像素驱动电路包括发光组模块，发光组模块包括多个发光器件及对应的控制电路。第一模式下，多个同时发光的发光器件可以被视为一个像素，由于多个发光器件同时发光的亮度要高于一个发光器件发光的亮度，因此可以通过减小流经发光器件的电流进一步降低像素的总功耗，该模式可以实现较低的像素密度和较低的功耗。第二模式下，多个发光器件分时发光，因此每一个发光器件可以被视为一个像素，由于多个发光器件共享部分驱动电路，相对于为每一个发光器件配置完整的驱动电路，整体电路面积占用降低，从而可以在显示区域内排布更多的发光器件，提高了像素密度。上述像素驱动电路能够通过第一模式和第二模式的切换实现像素密度可调，工作在较低像素密度时能够节省功耗。

附图说明

附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。

图1为现有技术中的像素驱动电路的功耗分布示意图；

图2为本公开实施例提供的一种像素驱动电路的结构示意图；

图3为本公开实施例提供的一种发光组模块的结构示意图；

图4为本公开实施例提供的另一种发光组模块的结构示意图；

图5为图3提供的发光组模块的一种实施例的详细结构示意图；

图6为图4提供的发光组模块的一种实施例的详细结构示意图；

图7为图6提供的发光组模块的一种实施例的等效电路示意图；

图8为本公开实施例提供的一种像素驱动电路的结构示意图；

图9为图8提供的像素驱动电路的一种实施例的详细结构示意图；

图10为图9提供的像素驱动电路的一种实施例的等效电路示意图；

图11为图10提供的像素驱动电路在第一模式下的信号时序图；

图12为图10所示的像素驱动电路在第一模式下的发光器件串联状态示意图；

图13为图10提供的像素驱动电路在第二模式下的信号时序图；

图14为图10所示的像素驱动电路在第二模式下的发光器件并联状态示意图；

图15为本公开实施例提供的一种像素驱动电路的驱动方法流程图。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。

在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。

本公开实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。由于这里采用的薄膜晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本公开实施例中，将源极和漏极中的一个称为第一极，将源极和漏极中的另一个称为第二极。有效电平信号是指能够使得晶体管导通的栅电极控制信号，无效电平信号是指不能够使晶体管导通的栅电极控制信号。

在以下示例中以驱动晶体管为P型薄膜晶体管的情况进行描述，其他晶体管根据电路设计与驱动晶体管具有相同或不同的类型。类似地，在其他实施例中，驱动晶体管也可以被示为N型薄膜晶体管。本领域技术人员能够理解的是，通过将其他晶体管的类型相应地改变并将各驱动信号和电平信号进行反相(和/或进行其他附加的适应性修改)，同样能够实现本公开的技术方案。

图1示出了一种像素驱动电路的功耗分布示意图。如图1所示，LED像素驱动电路功耗主要包括第一电源信号VDD和第二电源信号VSS之间电流通路上多个部分的功耗。多个部分包括：电阻R1、电阻R2、多个发光控制开关晶体管、驱动晶体管和LED。其中，电阻R1表示的是第一电源信号VDD线的导线电阻，电阻R2表示的是第二电源信号VSS线的导线电阻，R1上的压降可以表示为：VDD IR drop，R2上的压降可以表示为：VSS IR drop。IR drop现象产生的原因主要是电源网络的金属连线的分压。多个发光控制开关晶体管的控制极连接发光控制信号(EM)端，这些发光控制开关晶体管的源漏极之间产生压降，可以表示为：STFT Vds。驱动晶体管的源漏极之间产生压降，可以表示为：DTFT Vds。LED的阳极和阴极之间产生压降，可以表示为：LED Vf。

传统的LED显示面板一般是一个像素对应一颗LED芯片，因此一个像素对应的功耗大约是：P＝I*(V₁+V₂+V₃+V₄)。其中，V₁是第一电源信号VDD线的导线电阻和第二电源信号VSS线的导线电阻，也即电源线的IR drop。V₂是驱动晶体管的源漏极之间的压降。V₃是多个发光控制开关晶体管的源漏极之间的压降。V₄是LED的阳极和阴极之间的压降。

本公开实施例提供了一种像素驱动电路，图2为本公开实施例提供的一种像素驱动电路的结构示意图，如图2所示，本公开实施例提供的像素驱动电路，包括：依次串联在第一电源信号端VDD和第二电源信号端VSS之间的发光总控模块、驱动模块和发光组模块；

发光总控模块，分别连接第一电源信号端和驱动模块，配置为控制发光组模块发光；

驱动模块，分别连接发光总控模块和发光组模块，配置为控制流经发光组模块的电流的大小；

发光组模块，包括多个发光器件及对应的控制电路，分别连接驱动模块和第二电源信号端，配置为在第一模式下控制多个发光器件串联连接且同时发光，或者在第二模式下控制多个发光器件并联连接且分时发光。

上述实施例提供的像素驱动电路，发光组模块包括多个发光器件及对应的控制电路。第一模式下，多个同时发光的发光器件可以被视为一个像素，由于多个发光器件同时发光的亮度要高于一个发光器件发光的亮度，因此可以通过减小流经发光器件的电流进一步降低像素的总功耗，该模式可以实现较低的像素密度和较低的功耗。第二模式下，多个发光器件分时发光，因此每一个发光器件可以被视为一个像素，由于多个发光器件共享部分驱动电路，相对于为每一个发光器件配置完整的驱动电路，整体电路面积占用降低，从而可以在显示区域内排布更多的发光器件，提高了像素密度。上述像素驱动电路能够通过第一模式和第二模式的切换实现像素密度可调，工作在较低像素密度时能够节省功耗。

图3为本公开实施例提供的一种发光组模块的结构示意图。在一些示例性的实施方式中，所述发光组模块包括n个发光模块；n＞1；

前n-1个发光模块中的任意一个发光模块i包括发光器件i和对应的控制电路，分别连接驱动模块、发光控制信号端EM(i)、第一开关信号端SW1、第二开关信号端SW2和第二电源信号端VSS；配置为在第一模式下根据第一开关信号端提供的信号导通发光器件i与发光模块i+1所包含的发光器件i+1之间的连接，在第二模式下根据第二开关信号端提供的信号导通发光器件i与第二电源信号端之间的连接；1≤i≤n-1；

最后一个发光模块n包括发光器件n和对应的控制电路，分别连接驱动模块、发光控制信号端EM(n)、发光总控信号端EM和第二电源信号端VSS；配置为根据发光总控信号端提供的信号导通发光器件n与第二电源信号端之间的连接；

n个发光模块根据n个发光控制信号端提供的n组信号以及发光总控信号端提供的信号在第一模式下同时发光，在第二模式下分时发光。

上述实施例提供的发光组模块在第一模式下通过第一开关信号使得n个发光器件串联，根据n组发光控制信号以及发光总控信号同时发光，可以实现较低的像素密度和较低的功耗。上述发光组模块在第二模式下通过第二开关信号和发光总控信号使得n个发光器件并联，根据n组发光控制信号以及发光总控信号分时发光，可以实现较高的像素密度。

在一些示例性的实施方式中，所述第一模式对应于第一像素密度，所述第二模式对应于第二像素密度；所述第一像素密度低于所述第二像素密度。

在一些示例性的实施方式中，所述第一模式对应于第一功耗，所述第二模式对应于第二功耗；所述第一功耗低于所述第二功耗。

第一模式可以应用于显示装置检测到观看者距离屏幕较远的场景，因此可以降低PPI。第二模式可以应用于显示装置检测到观看者距离屏幕较近的场景，因此可以提高PPI。

图4为本公开实施例提供的一种发光组模块的结构示意图。在一些示例性的实施方式中，任意一个发光模块j还连接复位控制信号端RE和初始化参考信号端VINI，还配置为在复位控制信号的控制下将初始化参考信号提供给发光器件j；1≤j≤n；其中，复位控制信号是复位控制信号端提供的信号，初始化参考信号是初始化参考信号端提供的信号。

上述发光组模块中的每一个发光模块通过连接复位控制信号端和初始化参考信号端，能够在发光器件发光前对发光器件的端电压进行复位，保障像素灰阶的精确性。

图5为图3所示的发光组模块的详细结构示意图。在一些示例性的实施方式中，所述发光组模块包括n个发光模块；n＞1；

前n-1个发光模块中的任意一个发光模块i包括：发光控制模块i、发光器件i、串联开关i和并联开关i；1≤i≤n-1；最后一个发光模块n包括：发光控制模块n、发光器件n和并联开关n；

所述发光控制模块j的第一端连接驱动模块，所述发光控制模块j的第二端连接对应的发光控制信号端EM(j)，所述发光控制模块j的第三端连接发光器件j的第一端；1≤j≤n；

所述发光器件i的第一端连接所述发光控制模块i，所述发光器件i的第二端连接并联开关i的第一端和串联开关i的第一端；所述发光器件n的第一端连接所述发光控制模块n，所述发光器件n的第二端连接并联开关n的第一端；

所述串联开关i的第一端连接发光器件i，串联开关i的第二端连接第一开关信号端SW1，串联开关i的第三端连接发光模块i+1所包含的发光器件i+1的第一端；

所述并联开关i的第一端连接发光器件i，并联开关i的第二端连接第二开关信号端SW2，并联开关i的第三端连接第二电源信号端VSS；所述并联开关n的第一端连接发光器件n，并联开关n的第二端连接发光总控信号端EM，并联开关n的第三端连接第二电源信号端VSS。

上述实施例提供的发光组模块包括n个发光模块，前n-1个发光模块包括发光控制模块、发光器件、串联开关和并联开关，最后一个发光模块包括发光控制模块、发光器件和并联开关。n个发光模块通过n-1个串联开关实现串联，通过n个并联开关实现并联。每一个发光模块都包含发光控制模块，因此在n个发光元件并联时可以实现对每一个发光元件的独立控制。

图6为图4所示的发光组模块的详细结构示意图。在一些示例性的实施方式中，任意一个发光模块j还包括：复位模块j；1≤j≤n；

所述复位模块j的第一端连接发光器件j的第一端，所述复位模块j的第二端连接复位控制信号端RE，所述复位模块j的第三端连接初始化参考信号端VINI。

上述实施例提供的像素驱动电路，通过为每一个发光模块设置复位模块，可以在发光器件发光前对发光器件的端电压进行复位，使得像素灰阶更加精确。

图7为图6提供的发光组模块的一种实施例的等效电路示意图。在一些示例性的实施方式中，所述发光组模块，包括：n个发光模块；n＞1；

前n-1个发光模块中的任意一个发光模块i包括：发光控制模块i、复位模块i、发光器件Di、串联开关i和并联开关i；1≤i≤n-1；最后一个发光模块n包括：发光控制模块n、复位模块n、发光器件Dn和并联开关n；

所述发光控制模块j包括晶体管Tj1，晶体管Tj1的控制极连接发光控制信号端EM(j)，Tj1的第一极连接驱动模块，Tj1的第二极连接发光器件Dj的第一端；1≤j≤n；

所述复位模块j包括晶体管Tj2，晶体管Tj2的控制极连接复位控制信号端RE，Tj2的第一极连接发光器件Dj的第一端，Tj2的第二极连接初始化参考信号端VINI；

发光器件Di的第一端连接发光控制模块i和复位模块i，Di的第二端连接串联开关i的第一端和并联开关i的第一端；发光器件Dn的第一端连接发光控制模块n和复位模块n，Dn的第二端连接并联开关n的第一端；

串联开关i包括晶体管Ti3，晶体管Ti3的控制极连接第一开关信号端SW1，Ti3的第一极连接发光器件Di，Ti3的第二极连接发光模块i+1所包含的发光器件i+1的第一端；

并联开关i包括晶体管Ti4，晶体管Ti4的控制极连接第二开关信号端SW2，Ti4的第一极连接发光器件Di，Ti4的第二极连接第二电源信号端VSS；并联开关n包括晶体管Tn4，晶体管Tn4的控制极连接发光总控信号端EM，Tn4的第一极连接发光器件Dn，Tn4的第二极连接第二电源信号端VSS。

图8为本公开实施例提供的一种像素驱动电路的结构示意图。在一些示例性的实施方式中，所述像素驱动电路，包括：依次串联在第一电源信号端VDD和第二电源信号端VSS之间的发光总控模块、驱动模块和发光组模块；还包括：初始化模块、节点控制模块、数据写入模块和储能模块；

所述发光总控模块，分别连接第一电源信号端、发光总控信号端EM和第二节点N2，配置为根据发光总控信号端提供的信号控制发光组模块发光；

所述驱动模块，分别连接第一节点N1、第二节点N2和第三节点N3，配置为控制流经发光组模块的电流的大小；

所述发光组模块，包括多个发光器件及对应的控制电路，分别连接第三节点和第二电源信号端，配置为在第一模式下控制多个发光器件串联连接且同时发光，或者在第二模式下控制多个发光器件并联连接且分时发光；

初始化模块，分别连接第一节点、复位控制信号端RE和初始化参考信号端VINI，配置为在复位控制信号的控制下将初始化参考信号提供给第一节点；其中，复位控制信号是复位控制信号端提供的信号，初始化参考信号是初始化参考信号端提供的信号；

节点控制模块，分别连接第一节点、第一门控信号端G1和第三节点，配置为根据第一门控信号端G1提供的信号导通或断开第一节点和第三节点之间的连接；

数据写入模块，分别连接第二节点、第一门控信号端G1和数据信号端DATA，配置为在第一门控信号的控制下将数据信号提供给第二节点；其中，第一门控信号是第一门控信号端提供的信号，数据信号是数据信号端提供的信号；

储能模块，分别连接第一电源信号端VDD和第一节点，配置为存储第一电源信号端与第一节点之间的电压差信息。

上述实施例提供的像素驱动电路，通过初始化模块对第一节点的电位进行复位，通过数据写入模块、节点控制模块和储能模块的配合，实现数据写入以及驱动晶体管阈值电压的补偿。上述像素驱动电路能够避免不同驱动晶体管的阈值电压差异造成的显示亮度不均。

图9为图8提供的像素驱动电路的一种实施例的详细结构示意图。在一些示例性的实施方式中，所述发光组模块包括n个发光模块；n＞1；

前n-1个发光模块中的任意一个发光模块i包括：发光控制模块i、复位模块i、发光器件i、串联开关i和并联开关i；1≤i≤n-1；最后一个发光模块n包括：发光控制模块n、复位模块n、发光器件n和并联开关n；

所述发光控制模块j的第一端连接驱动模块，所述发光控制模块j的第二端连接对应的发光控制信号端EM(j)，所述发光控制模块j的第三端连接发光器件j的第一端；1≤j≤n；

所述复位模块j的第一端连接发光器件j的第一端，所述复位模块j的第二端连接复位控制信号端RE，所述复位模块j的第三端连接初始化参考信号端VINI；

所述发光器件i的第一端连接所述发光控制模块i，所述发光器件i的第二端连接并联开关i的第一端和串联开关i的第一端；所述发光器件n的第一端连接所述发光控制模块n，所述发光器件n的第二端连接并联开关n的第一端；

所述串联开关i的第一端连接发光器件i，串联开关i的第二端连接第一开关信号端SW1，串联开关i的第三端连接发光模块i+1所包含的发光器件i+1的第一端；

所述并联开关i的第一端连接发光器件i，并联开关i的第二端连接第二开关信号端SW2，并联开关i的第三端连接第二电源信号端VSS；所述并联开关n的第一端连接发光器件n，并联开关n的第二端连接发光总控信号端EM，并联开关n的第三端连接第二电源信号端VSS。

上述实施例提供的发光组模块包括n个发光模块，前n-1个发光模块包括发光控制模块、复位模块、发光器件、串联开关和并联开关，最后一个发光模块包括发光控制模块、复位模块、发光器件和并联开关。n个发光模块通过n-1个串联开关实现串联，通过n个并联开关实现并联。每一个发光模块都包含发光控制模块，因此在n个发光元件并联时可以实现对每一个发光元件的独立控制。每一个发光模块都包含复位模块，可以在发光器件发光前对发光器件的端电压进行复位，使得像素灰阶更加精确。

图10为图9提供的像素驱动电路的一种实施例的等效电路示意图。在一些示例性的实施方式中，所述初始化模块，包括第一晶体管T1，所述第一晶体管T1的控制极连接复位控制信号端RE，T1的第一极连接第二节点N2，T1的第二极连接初始化参考信号端VINI；

所述数据写入模块，包括第二晶体管T2，所述第二晶体管T2的控制极连接第一门控信号端G1，T2的第一极连接第二节点N2，T2的第二极连接数据信号端DATA；

所述驱动模块，包括驱动晶体管T3，所述驱动晶体管T3的控制极连接第一节点N1，T3的第一极连接第二节点N2，T3的第二极连接第三节点N3；

所述节点控制模块，包括第四晶体管T4，所述第四晶体管T4的控制极连接第一门控信号端G1，T4的第一极连接第一节点N1，T4的第二极连接第三节点N3；

所述储能模块，包括电容C1，所述电容C1的第一端连接第一电源信号端VDD，C1的第二端连接第一节点N1；

所述发光总控模块，包括第五晶体管T5，所述第五晶体管T5的控制极连接发光总控信号端EM，T5的第一极连接第一电源信号端VDD，T5的第二极连接第二节点N2；

所述发光控制模块j包括晶体管Tj1，晶体管Tj1的控制极连接发光控制信号端EM(j)，Tj1的第一极连接驱动模块，Tj1的第二极连接发光器件Dj的第一端；1≤j≤n；

所述复位模块j包括晶体管Tj2，晶体管Tj2的控制极连接复位控制信号端RE，Tj2的第一极连接发光器件Dj的第一端，Tj2的第二极连接初始化参考信号端VINI；

发光器件Di的第一端连接发光控制模块i和复位模块i，Di的第二端连接串联开关i的第一端和并联开关i的第一端；发光器件Dn的第一端连接发光控制模块n和复位模块n，Dn的第二端连接并联开关n的第一端；

串联开关i包括晶体管Ti3，晶体管Ti3的控制极连接第一开关信号端SW1，Ti3的第一极连接发光器件Di，Ti3的第二极连接发光模块i+1所包含的发光器件i+1的第一端；

并联开关i包括晶体管Ti4，晶体管Ti4的控制极连接第二开关信号端SW2，Ti4的第一极连接发光器件Di，Ti4的第二极连接第二电源信号端VSS；并联开关n包括晶体管Tn4，晶体管Tn4的控制极连接发光总控信号端EM，Tn4的第一极连接发光器件Dn，Tn4的第二极连接第二电源信号端VSS。

在一些示例性的实时方式中，所述发光器件包括：发光二极管LED；

其中，发光二极管包括：OLED(Organic Light-Emitting Diode，有机发光二极管)或者Mini LED。

下面结合信号时序图对图10提供的像素驱动电路的工作过程进行说明。

在一些实施方式中，第一电源信号端VDD提供第一电源信号，第二电源信号端VSS提供第二电源信号，初始化参考信号端VINI提供初始化参考信号，复位信号端RE提供复位信号，第一门控信号端G1提供第一门控信号，发光总控信号端EM提供发光总控信号，第j路发光控制信号端EM(j)提供第j路发光控制信号，1≤j≤n，第一开关信号端SW1提供第一开关信号，第二开关信号端SW2提供第二开关信号，数据信号端DATA提供数据信号。上述信号中，第一电源信号、第二电源信号、初始化参考信号可以为固定电压信号。复位信号、第一门控信号、发光总控信号、至少一路发光控制信号、和数据信号为脉冲信号。有效电平信号是指能够使得晶体管导通的栅电极控制信号，无效电平信号是指不能够使晶体管导通的栅电极控制信号。

以发光模块的数量n＝4，所有晶体管为P型薄膜晶体管为例，图11为图10提供的像素驱动电路在第一模式下的信号时序图。像素驱动电路在发光组模块的一个发光周期(比如一帧)内的工作过程可以分为三个阶段。图11中，时序信号线右侧标注“H”表示该信号为高电平信号，时序信号线右侧标注“L”表示该信号为低电平信号。

(1)第一阶段(t1阶段)

复位控制信号为有效电平信号(低电平信号)，晶体管T1导通，将初始化参考信号提供给第一节点N1以对第一节点N1的电位进行复位。第一节点的电压值U_N1和初始化参考信号的电压值U_VINI相等，U_N1＝U_VINI。晶体管T12、T22、T32和T42导通，将初始化参考信号提供给发光器件1、2、3和4的第一端，以对发光器件1、2、3和4的第一端电位进行复位。

第一门控信号为无效电平信号(高电平信号)，晶体管T2和T4截止。

发光总控信号为无效电平信号(高电平信号)，晶体管T5、T44截止。晶体管T44截止，使得发光器件4断开与第二电源信号端的连接。

发光控制信号1、2、3和4为无效电平信号(高电平信号)，晶体管T11、T21、T31和T41截止。

第一开关信号为有效电平信号(低电平信号)，晶体管T13、T23、T33导通，使得发光器件1、2、3和4处于首尾相连的串联状态。由于发光器件1、2、3和4所在的电路支路是断路状态，因此4个发光器件均不发光。

第二开关信号为无效电平信号(高电平信号)，晶体管T14、T24、T34截止，使得发光器件1、2和3断开与第二电源信号端的连接。

第一阶段，驱动晶体管T3的栅电极的电位被复位，4个发光器件的第一端的电位被复位。

(2)第二阶段(t2阶段)

复位控制信号为无效电平信号(高电平信号)，晶体管T1、T12、T22、T32和T42截止。

第一门控信号为有效电平信号(低电平信号)，晶体管T2和T4导通。晶体管T2导通，数据信号提供给第二节点，第二节点的电压值U_N2与数据信号的电压值U_DATA相等，U_N2＝U_DATA。晶体管T4导通，第一节点的电压值U_N1与第三节点的电压值U_N3相等，U_N1＝U_N3＝U_DATA-Vth，Vth是驱动晶体管T3的阈值电压。电容C1可以保持第一节点的电位U_N1＝U_DATA-Vth。

其他驱动信号的电平与第一阶段相同，因此，其他晶体管的开关状态不变。

第二阶段是数据写入阶段，实现数据写入以及驱动晶体管阈值电压的补偿。

(3)第二阶段(t3阶段)

复位控制信号为无效电平信号(高电平信号)，晶体管T1、T12、T22、T32和T42截止。第一门控信号为无效电平信号(高电平信号)，晶体管T2和T4截止。

发光总控信号为有效电平信号(低电平信号)，晶体管T5、T44导通。晶体管T44导通，使得发光器件4导通与第二电源信号端的连接。晶体管T5导通，第二节点的电压值U_N2与第一电源信号的电压值U_VDD相等，U_N2＝U_VDD。

发光控制信号1为有效电平信号(低电平信号)，晶体管T11导通。发光控制信号2、3和4为无效电平信号(高电平信号)，晶体管T21、T31和T41截止。

第一开关信号为有效电平信号(低电平信号)，晶体管T13、T23、T33导通，使得发光器件1、2、3和4处于首尾相连的串联状态。由于发光器件1、2、3和4所在的电路支路是通路状态，因此4个发光器件同时发光。

第二开关信号为无效电平信号(高电平信号)，晶体管T14、T24、T34截止，使得发光器件1、2和3断开与第二电源信号端的连接。

第三阶段，4个发光器件首尾相连呈串联状态并且同时发光。驱动晶体管T3导通，流过驱动晶体管的电流I(也同时流过四个发光器件)可以通过式(1)表示如下：

I＝k(V_gs-V_th)² (1)

其中，V_gs为驱动晶体管的栅极与源极之间的电压差，k是与驱动晶体管的工艺参数和特征尺寸有关的参数，V_th为驱动晶体管的阈值电压。

V_gs＝U_N2-U_N1＝U_VDD-(U_DATA-Vth)＝U_VDD-U_DATA+Vth；

I＝k((U_VDD-U_DATA+V_th)-V_th)²＝k(U_VDD-U_DATA)²；

在第三阶段，流过4个发光器件的发光电流I的计算公式中不再包含驱动晶体管的阈值电压Vth项，使得发光电流不受驱动晶体管阈值电压的影响，能够消除不同驱动晶体管的阈值电压不同对显示均匀性的影响。

图12为图10所示的像素驱动电路在第一模式下的发光器件串联状态示意图，第一开关信号为有效电平信号，使得晶体管T13、T23、T33导通，从而实现4个发光器件的首尾相连。第二开关信号为无效电平信号，使得晶体管T14、T24和T34截止，从而断开发光器件1、2和3的第二端与第二电源信号端的直接连接。发光总控信号为有效电平信号，晶体管T44导通，4个发光器件通过首尾相连的串联方式连接至第二电源信号端。

以发光模块的数量n＝4，所有晶体管为P型薄膜晶体管为例，图13为图10提供的像素驱动电路在第二模式下的信号时序图。像素驱动电路在发光组模块一个发光周期(比如一帧)内的工作过程可以分为四个子过程，每一个子过程对应一个发光器件的发光周期，四个发光器件分时发光。图11中，时序信号线右侧标注“H”表示该信号为高电平信号，时序信号线右侧标注“L”表示该信号为低电平信号。

四个发光器件的发光周期相比，复位信号、第一门控信号、复位总控信号、第一开关信号和第二开关信号相同。发光控制信号1、2、3、4依次有效，比如，发光器件1的发光周期是第一个子过程，该子过程中只有发光控制信号1有效，其他3个发光控制信号无效。类似地，发光器件2的发光周期是第二个子过程，该子过程中只有发光控制信号2有效，其他3个发光控制信号无效。发光器件3的发光周期是第三个子过程，该子过程中只有发光控制信号3有效，其他3个发光控制信号无效。发光器件4的发光周期是第四个子过程，该子过程中只有发光控制信号4有效，其他3个发光控制信号无效。4个发光器件可以在一帧中分时发光，每一个发光器件的工作过程占用1/4帧。驱动4个发光器件发光的数据信号可以不同，从而实现不同的灰阶。

下面以发光器件1的工作过程为例进行说明，其他3个发光器件的工作过程与发光器件1的类似。发光器件1的工作过程可以分为三个阶段。图13中，时序信号线右侧标注“H”表示该信号为高电平信号，时序信号线右侧标注“L”表示该信号为低电平信号。

(1)第一阶段(s1阶段)

复位控制信号为有效电平信号(低电平信号)，晶体管T1导通，将初始化参考信号提供给第一节点N1以对第一节点N1的电位进行复位。第一节点的电压值U_N1和初始化参考信号的电压值U_VINI相等，U_N1＝U_VINI。晶体管T12、T22、T32和T42导通，将初始化参考信号提供给发光器件1、2、3和4的第一端，以对发光器件1、2、3和4的第一端电位进行复位。

第一门控信号为无效电平信号(高电平信号)，晶体管T2和T4截止。

发光总控信号为无效电平信号(高电平信号)，晶体管T5、T44截止。晶体管T44截止，使得发光器件4断开与第二电源信号端的连接。

发光控制信号1为无效电平信号(高电平信号)，晶体管T11截止。发光控制信号2、3和4为无效电平信号(高电平信号)，晶体管T21、T31和T41截止。

第一开关信号为无效电平信号(高电平信号)，晶体管T13、T23、T33截止，使得发光器件1、2、3和4之间不直接连接。

第二开关信号为有效电平信号(低电平信号)，晶体管T14、T24、T34导通，使得发光器件1、2和3与第二电源信号端直接连接。

第一阶段，驱动晶体管T3的栅电极的电位被复位，4个发光器件的第一端的电位被复位。

(2)第二阶段(s2阶段)

复位控制信号为无效电平信号(高电平信号)，晶体管T1、T12、T22、T32和T42截止。

第一门控信号为有效电平信号(低电平信号)，晶体管T2和T4导通。晶体管T2导通，数据信号提供给第二节点，第二节点的电压值U_N2与数据信号的电压值U_DATA相等，U_N2＝U_DATA。晶体管T4导通，第一节点的电压值U_N1与第三节点的电压值U_N3相等，U_N1＝U_N3＝U_DATA-Vth，Vth是驱动晶体管T3的阈值电压。电容C1可以保持第一节点的电位U_N1＝U_DATA-Vth。

其他驱动信号的电平与第一阶段相同，因此，其他晶体管的开关状态不变。

第二阶段是数据写入阶段，实现对第一发光器件的数据写入以及驱动晶体管阈值电压的补偿。

(3)第二阶段(s3阶段)

复位控制信号为无效电平信号(高电平信号)，晶体管T1、T12、T22、T32和T42截止。第一门控信号为无效电平信号(高电平信号)，晶体管T2和T4截止。

发光总控信号为有效电平信号(低电平信号)，晶体管T5、T44导通。晶体管T44导通，使得发光器件4导通与第二电源信号端的连接。晶体管T5导通，第二节点的电压值U_N2与第一电源信号的电压值U_VDD相等，U_N2＝U_VDD。

发光控制信号1为有效电平信号(低电平信号)，晶体管T11导通。发光控制信号2、3和4为无效电平信号(高电平信号)，晶体管T21、T31和T41截止。

第一开关信号为无效电平信号(高电平信号)，晶体管T13、T23、T33截止，使得发光器件1、2、3和4之间不直接连接。

第二开关信号为有效电平信号(低电平信号)，晶体管T14、T24、T34导通，使得发光器件1、2和3与第二电源信号端直接连接。

第三阶段，4个发光器件中，只有发光器件1所在的电路支路是通路，其他3个发光器件所在的电路支路是断路，因此，只有发光器件1发光，其他3个发光器件不发光。

驱动晶体管T3导通，流过驱动晶体管的电流I(也同时流过发光器件1)可以通过式(1)表示如下：

I＝k(V_gs-V_th)² (1)

其中，V_gs为驱动晶体管的栅极与源极之间的电压差，k是与驱动晶体管的工艺参数和特征尺寸有关的参数，V_th为驱动晶体管的阈值电压。

V_gs＝U_N2-U_N1＝U_VDD-(U_DATA-Vth)＝U_VDD-U_DATA+Vth；

I＝k((U_VDD-U_DATA+V_th)-V_th)²＝k(U_VDD-U_DATA)²；

在第三阶段，流过发光器件1的发光电流I的计算公式中不再包含驱动晶体管的阈值电压Vth项，使得发光电流不受驱动晶体管阈值电压的影响，能够消除不同驱动晶体管的阈值电压不同对显示均匀性的影响。

图14为图10所示的像素驱动电路在第二模式下的发光器件并联状态示意图，第一开关信号为无效电平信号，使得晶体管T13、T23、T33截止，从而断开4个发光器件的首尾连接。第二开关信号为有效电平信号，使得晶体管T14、T24和T34导通，发光总控信号为有效电平信号，使得晶体管T44导通，4个发光器件并联在驱动模块和第二电源信号端之间，在每一个1/4帧周期内，有且只有一个发光器件发光，也即，四个发光器件在一帧内分时发光。

本公开实施例提供了一种像素驱动电路的驱动方法，图15为本公开实施例提供的像素驱动电路的驱动方法流程图，如图15所示，本公开实施例提供的像素驱动电路的驱动方法，可以包括以下步骤：

在第一模式下，通过第一开关信号、第二开关信号和发光总控信号控制发光组模块中的n个发光器件串联，通过发光总控信号和n组发光控制信号控制n个发光器件同时发光；n大于1；

在第二模式下，通过第一开关信号、第二开关信号和发光总控信号控制发光组模块中的n个发光器件并联，通过发光总控信号和n组发光控制信号控制n个发光器件分时发光。

上述实施例提供的像素驱动电路的驱动方法，发光组模块包括多个发光器件及对应的控制电路。在第一模式下通过第一开关信号、第二开关信号和发光总控信号控制发光组模块中的n个发光器件串联，通过发光总控信号和n组发光控制信号控制n个发光器件同时发光。在第二模式下，通过第一开关信号、第二开关信号和发光总控信号控制发光组模块中的n个发光器件并联，通过发光总控信号和n组发光控制信号控制n个发光器件分时发光。上述像素驱动电路的驱动方法能够通过第一模式和第二模式的切换实现像素密度可调，像素驱动电路工作在较低像素密度时能够节省功耗。

在一些示例性的实施方式中，在第一模式下，第一开关信号为有效电平信号，第二开关信号为无效电平信号；在第二模式下，第一开关信号为无效电平信号，第二开关信号为有效电平信号。

在一些示例性的实施方式中，在第一模式下，发光器件1对应的发光控制信号与发光总控信号相同，除发光器件1之外的其他发光器件对应的发光控制信号为无效电平信号。

在一些示例性的实施方式中，在第二模式下，n组发光控制信号中的任意两组的有效电平信号时段不相交。

本申请实施例还提供了一种显示装置，包括上述显示面板。

所述显示装置可以为LED显示装置。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。

虽然本申请所揭露的实施方式如上，但所述的内容仅为便于理解本申请而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (14)

1.一种像素驱动电路，包括：依次串联在第一电源信号端和第二电源信号端之间的发光总控模块、驱动模块和发光组模块；

发光总控模块，分别连接第一电源信号端和驱动模块，配置为控制发光组模块发光；

驱动模块，分别连接发光总控模块和发光组模块，配置为控制流经发光组模块的电流的大小；

发光组模块，包括多个发光器件及对应的控制电路，分别连接驱动模块和第二电源信号端，配置为在第一模式下控制多个发光器件串联连接且同时发光，或者在第二模式下控制多个发光器件并联连接且分时发光；

其中，所述发光组模块包括n个发光模块；n＞1；

前n-1个发光模块中的任意一个发光模块i包括发光器件i和对应的控制电路，分别连接驱动模块、发光控制信号端EM(i)、第一开关信号端、第二开关信号端和第二电源信号端；配置为在第一模式下根据第一开关信号端提供的信号导通发光器件i与发光模块i+1所包含的发光器件i+1之间的连接，在第二模式下根据第二开关信号端提供的信号导通发光器件i与第二电源信号端之间的连接；1≤i≤n-1；

最后一个发光模块n包括发光器件n和对应的控制电路，分别连接驱动模块、发光控制信号端EM(n)、发光总控信号端和第二电源信号端；配置为根据发光总控信号端提供的信号导通发光器件n与第二电源信号端之间的连接；

n个发光模块根据n个发光控制信号端提供的n组信号以及发光总控信号端提供的信号在第一模式下同时发光，在第二模式下分时发光。

2.根据权利要求1所述的像素驱动电路，其特征在于：

任意一个发光模块j还连接复位控制信号端和初始化参考信号端，还配置为在复位控制信号的控制下将初始化参考信号提供给发光器件j；1≤j≤n；

其中，复位控制信号是复位控制信号端提供的信号，初始化参考信号是初始化参考信号端提供的信号。

3.根据权利要求1所述的像素驱动电路，其特征在于：

前n-1个发光模块中的任意一个发光模块i包括：发光控制模块i、发光器件i、串联开关i和并联开关i；1≤i≤n-1；最后一个发光模块n包括：发光控制模块n、发光器件n和并联开关n；

发光控制模块j的第一端连接驱动模块，所述发光控制模块j的第二端连接对应的发光控制信号端EM(j)，所述发光控制模块j的第三端连接发光器件j的第一端；1≤j≤n；

所述发光器件i的第一端连接所述发光控制模块i，所述发光器件i的第二端连接并联开关i的第一端和串联开关i的第一端；所述发光器件n的第一端连接所述发光控制模块n，所述发光器件n的第二端连接并联开关n的第一端；

所述串联开关i的第一端连接发光器件i，串联开关i的第二端连接第一开关信号端，串联开关i的第三端连接发光模块i+1所包含的发光器件i+1的第一端；

所述并联开关i的第一端连接发光器件i，并联开关i的第二端连接第二开关信号端，并联开关i的第三端连接第二电源信号端；所述并联开关n的第一端连接发光器件n，并联开关n的第二端连接发光总控信号端，并联开关n的第三端连接第二电源信号端。

4.根据权利要求3所述的像素驱动电路，其特征在于：

任意一个发光模块j还包括：复位模块j；1≤j≤n；

所述复位模块j的第一端连接发光器件j的第一端，所述复位模块j的第二端连接复位控制信号端，所述复位模块j的第三端连接初始化参考信号端。

5.根据权利要求4所述的像素驱动电路，其特征在于：

所述发光控制模块j包括晶体管Tj1，晶体管Tj1的控制极连接发光控制信号端EM(j)，Tj1的第一极连接驱动模块，Tj1的第二极连接发光器件j的第一端；1≤j≤n；

所述复位模块j包括晶体管Tj2，晶体管Tj2的控制极连接复位控制信号端，Tj2的第一极连接发光器件j的第一端，Tj2的第二极连接初始化参考信号端；1≤j≤n；

发光器件i的第一端连接发光控制模块i和复位模块i，发光器件i的第二端连接串联开关i的第一端和并联开关i的第一端；发光器件n的第一端连接发光控制模块n和复位模块n，发光器件n的第二端连接并联开关n的第一端；1≤i≤n-1；

串联开关i包括晶体管Ti3，晶体管Ti3的控制极连接第一开关信号端，Ti3的第一极连接发光器件i，Ti3的第二极连接发光模块i+1所包含的发光器件i+1的第一端；1≤i≤n-1；

并联开关i包括晶体管Ti4，晶体管Ti4的控制极连接第二开关信号端，Ti4的第一极连接发光器件i，Ti4的第二极连接第二电源信号端；并联开关n包括晶体管Tn4，晶体管Tn4的控制极连接发光总控信号端，Tn4的第一极连接发光器件n，Tn4的第二极连接第二电源信号端；1≤i≤n-1。

6.根据权利要求1所述的像素驱动电路，其特征在于：

所述像素驱动电路还包括：初始化模块、节点控制模块、数据写入模块和储能模块；

所述发光总控模块，分别连接第一电源信号端、发光总控信号端和第二节点，配置为根据发光总控信号端提供的信号控制发光组模块发光；

所述驱动模块，分别连接第一节点、第二节点和第三节点，配置为控制流经发光组模块的电流的大小；

所述发光组模块，包括多个发光器件及对应的控制电路，分别连接第三节点和第二电源信号端，配置为在第一模式下控制多个发光器件串联连接且同时发光，或者在第二模式下控制多个发光器件并联连接且分时发光；

初始化模块，分别连接第一节点、复位控制信号端和初始化参考信号端，配置为在复位控制信号的控制下将初始化参考信号提供给第一节点；其中，复位控制信号是复位控制信号端提供的信号，初始化参考信号是初始化参考信号端提供的信号；

节点控制模块，分别连接第一节点、第一门控信号端和第三节点，配置为根据第一门控信号端提供的信号导通或断开第一节点和第三节点之间的连接；

数据写入模块，分别连接第二节点、第一门控信号端和数据信号端，配置为在第一门控信号的控制下将数据信号提供给第二节点；其中，第一门控信号是第一门控信号端提供的信号，数据信号是数据信号端提供的信号；

储能模块，分别连接第一电源信号端和第一节点，配置为存储第一电源信号端与第一节点之间的电压差信息。

7.根据权利要求6所述的像素驱动电路，其特征在于：

所述发光组模块包括n个发光模块；n＞1；

前n-1个发光模块中的任意一个发光模块i包括：发光控制模块i、复位模块i、发光器件i、串联开关i和并联开关i；1≤i≤n-1；最后一个发光模块n包括：发光控制模块n、复位模块n、发光器件n和并联开关n；

发光控制模块j的第一端连接驱动模块，所述发光控制模块j的第二端连接对应的发光控制信号端EM(j)，所述发光控制模块j的第三端连接发光器件j的第一端；1≤j≤n；

复位模块j的第一端连接发光器件j的第一端，所述复位模块j的第二端连接复位控制信号端，所述复位模块j的第三端连接初始化参考信号端；

所述发光器件i的第一端连接所述发光控制模块i，所述发光器件i的第二端连接并联开关i的第一端和串联开关i的第一端；所述发光器件n的第一端连接所述发光控制模块n，所述发光器件n的第二端连接并联开关n的第一端；

所述串联开关i的第一端连接发光器件i，串联开关i的第二端连接第一开关信号端，串联开关i的第三端连接发光模块i+1所包含的发光器件i+1的第一端；

所述并联开关i的第一端连接发光器件i，并联开关i的第二端连接第二开关信号端，并联开关i的第三端连接第二电源信号端；所述并联开关n的第一端连接发光器件n，并联开关n的第二端连接发光总控信号端，并联开关n的第三端连接第二电源信号端。

8.根据权利要求7所述的像素驱动电路，其特征在于：

所述初始化模块，包括第一晶体管T1，所述第一晶体管T1的控制极连接复位控制信号端，T1的第一极连接第二节点，T1的第二极连接初始化参考信号端；

所述数据写入模块，包括第二晶体管T2，所述第二晶体管T2的控制极连接第一门控信号端，T2的第一极连接第二节点，T2的第二极连接数据信号端；

所述驱动模块，包括驱动晶体管T3，所述驱动晶体管T3的控制极连接第一节点，T3的第一极连接第二节点，T3的第二极连接第三节点；

所述节点控制模块，包括第四晶体管T4，所述第四晶体管T4的控制极连接第一门控信号端，T4的第一极连接第一节点，T4的第二极连接第三节点；

所述储能模块，包括电容C1，所述电容C1的第一端连接第一电源信号端，C1的第二端连接第一节点；

所述发光总控模块，包括第五晶体管T5，所述第五晶体管T5的控制极连接发光总控信号端，T5的第一极连接第一电源信号端，T5的第二极连接第二节点；

所述发光控制模块j包括晶体管Tj1，晶体管Tj1的控制极连接发光控制信号端EM(j)，Tj1的第一极连接驱动模块，Tj1的第二极连接发光器件i的第一端；1≤j≤n；

所述复位模块j包括晶体管Tj2，晶体管Tj2的控制极连接复位控制信号端，Tj2的第一极连接发光器件j的第一端，Tj2的第二极连接初始化参考信号端；1≤j≤n；

发光器件i的第一端连接发光控制模块i和复位模块i，发光器件i的第二端连接串联开关i的第一端和并联开关i的第一端；发光器件n的第一端连接发光控制模块n和复位模块n，发光器件n的第二端连接并联开关n的第一端；1≤i≤n-1；

串联开关i包括晶体管Ti3，晶体管Ti3的控制极连接第一开关信号端，Ti3的第一极连接发光器件i，Ti3的第二极连接发光模块i+1所包含的发光器件i+1的第一端；1≤i≤n-1；

并联开关i包括晶体管Ti4，晶体管Ti4的控制极连接第二开关信号端，Ti4的第一极连接发光器件i，Ti4的第二极连接第二电源信号端；并联开关n包括晶体管Tn4，晶体管Tn4的控制极连接发光总控信号端，Tn4的第一极连接发光器件n，Tn4的第二极连接第二电源信号端；1≤i≤n-1。

9.根据权利要求1所述的像素驱动电路，其特征在于：

所述发光器件包括：发光二极管LED。

10.一种权利要求1-9中任一项所述的像素驱动电路的驱动方法，包括：

在第一模式下，通过第一开关信号、第二开关信号和发光总控信号控制发光组模块中的n个发光器件串联，通过发光总控信号和n组发光控制信号控制n个发光器件同时发光；n大于1；

在第二模式下，通过第一开关信号、第二开关信号和发光总控信号控制发光组模块中的n个发光器件并联，通过发光总控信号和n组发光控制信号控制n个发光器件分时发光。

11.根据权利要求10所述的驱动方法，其特征在于：

在第一模式下，第一开关信号为有效电平信号，第二开关信号为无效电平信号；在第二模式下，第一开关信号为无效电平信号，第二开关信号为有效电平信号。

12.根据权利要求10所述的驱动方法，其特征在于：

在第一模式下，发光器件1对应的发光控制信号与发光总控信号相同，除发光器件1之外的其他发光器件对应的发光控制信号为无效电平信号。

13.根据权利要求10所述的驱动方法，其特征在于：

在第二模式下，n组发光控制信号中的任意两组的有效电平信号时段不相交。

14.一种显示装置，包括：权利要求1-9中任一项所述的像素驱动电路。

Images