CN117939323A - 放大器电路、图像传感器和模数转换电路的操作方法 - Google Patents
放大器电路、图像传感器和模数转换电路的操作方法 Download PDFInfo
- Publication number
- CN117939323A CN117939323A CN202310753565.6A CN202310753565A CN117939323A CN 117939323 A CN117939323 A CN 117939323A CN 202310753565 A CN202310753565 A CN 202310753565A CN 117939323 A CN117939323 A CN 117939323A
- Authority
- CN
- China
- Prior art keywords
- signal
- conversion gain
- amplifier
- supply current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 242
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000003990 capacitor Substances 0.000 claims abstract description 25
- 238000009792 diffusion process Methods 0.000 claims description 33
- 230000004044 response Effects 0.000 claims description 28
- 230000001276 controlling effect Effects 0.000 claims description 2
- 230000001105 regulatory effect Effects 0.000 claims 1
- 230000009977 dual effect Effects 0.000 description 20
- 238000012546 transfer Methods 0.000 description 19
- 238000012545 processing Methods 0.000 description 15
- 101100180304 Arabidopsis thaliana ISS1 gene Proteins 0.000 description 12
- 101100519257 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PDR17 gene Proteins 0.000 description 12
- 101100042407 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SFB2 gene Proteins 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 230000000875 corresponding effect Effects 0.000 description 10
- 230000002596 correlated effect Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000005070 sampling Methods 0.000 description 7
- 230000000295 complement effect Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 238000012937 correction Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 102100021999 Cytosolic Fe-S cluster assembly factor NUBP2 Human genes 0.000 description 3
- 101001107795 Homo sapiens Cytosolic Fe-S cluster assembly factor NUBP2 Proteins 0.000 description 3
- 101000827688 Homo sapiens Fibroblast growth factor receptor 2 Proteins 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/709—Circuitry for control of the power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
公开了放大器电路、图像传感器和模数转换电路的操作方法。所述放大器电路包括:第一输入端子,接收斜坡信号;第二输入端子,接收像素信号;输出端子,输出输出信号,其中,输出信号基于将像素信号与斜坡信号进行比较的结果;电容器,电连接在输出端子与接地端子之间;开关,与电容器电连接;以及电流源,输出电源电流。像素信号对应于第一转换增益或第二转换增益,并且第二转换增益的值高于第一转换增益的值,并且所述放大器电路的带宽依据像素信号对应于第一转换增益还是第二转换增益而被调整。
Description
本申请要求于2022年10月26日在韩国知识产权局提交的第10-2022-0139296号韩国专利申请的权益,该韩国专利申请的公开通过引用全部包含于此。
技术领域
在此描述的本公开的实施例涉及模数转换器,并且更具体地,涉及用于优化双转换增益操作的模数转换电路和模数转换电路的操作方法。
背景技术
图像传感器可包括例如电荷耦合器件(CCD)图像传感器、互补金属氧化物半导体(CMOS)图像传感器(CIS)等。CMOS图像传感器可包括包含CMOS晶体管的像素,并且可通过使用包括在每个像素中的光电转换元件(或器件)将光能转换为电信号。CMOS图像传感器可通过使用由每个像素生成的电信号来获得关于捕获/拍摄的图像的信息。
模数转换器(ADC)可接收模拟输入电压,并且可将接收的模拟输入电压转换为数字信号。转换后的数字信号可被提供给其他装置。ADC可用在各种信号处理装置中。随着信号处理装置的性能的提高,如今,需要针对模拟信号的提高的分辨率。因此,已使用能够同时处理许多信号或针对每个信号提供提高的分辨率的ADC。然而,这样的ADC可能导致功耗的增大。
发明内容
本公开的实施例提供用于优化双转换增益操作的电流消耗和执行双转换增益操作所花费的时间的模数转换电路、模数转换电路的操作方法和包括模数转换电路的图像传感器。
根据一些实施例,一种放大器电路包括:第一输入端子,接收斜坡信号;第二输入端子,接收像素信号;输出端子,输出输出信号,其中,输出信号基于将像素信号与斜坡信号进行比较的结果;电容器,电连接在输出端子与接地端子之间;开关,与电容器电连接;以及电流源,输出电源电流。像素信号对应于第一转换增益或第二转换增益,并且第二转换增益的值高于第一转换增益的值,并且所述放大器电路的带宽依据像素信号对应于第一转换增益还是第二转换增益而被调整。
根据一些实施例,一种图像传感器包括:像素阵列,包括多个像素,其中,像素阵列被配置为从共享浮置扩散区的所述多个像素输出与第一转换增益对应的第一像素信号和与第二转换增益对应的第二像素信号;第一多个模数转换(ADC)电路,其中,第一多个ADC电路中的每个被配置为基于第一像素信号和第一斜坡信号来输出第一数字信号;以及第二多个ADC电路,其中,第二多个ADC电路中的每个被配置为基于第二像素信号和第二斜坡信号来输出第二数字信号。第二转换增益的值高于第一转换增益的值。第一多个ADC电路的第一带宽和第二多个ADC电路的第二带宽彼此独立地被调整。
根据一些实施例,一种模数转换(ADC)电路的操作方法包括:从ADC电路的放大器生成输出信号,其中,输出信号基于将像素信号与斜坡信号进行比较的结果;依据像素信号的转换增益来调整放大器的电源电流;以及依据像素信号的转换增益来调整放大器的带宽。输出信号还基于电源电流。
附图说明
通过参照附图详细描述本公开的实施例,将更清楚地理解本公开的上面和其他目的和特征。
图1示出根据本公开的实施例的图像处理块的配置的示例。
图2示出图1的图像传感器的配置的示例。
图3是示出图2的像素阵列的像素组之中的一个像素组的示例的电路图。
图4A是示出在图3的双转换晶体管截止的高转换增益条件下的浮置扩散区的电路图。
图4B是示出在图3的双转换晶体管导通的低转换增益条件下的浮置扩散区的电路图。
图5是示出图2的ADC电路中的一个ADC电路的示例的电路图。
图6是示出图5的第一放大器的示例的电路图。
图7是示出图5的第一放大器的另一示例的电路图。
图8A是示出图5的ADC电路依据复位-信号-信号-复位(reset-sig-sig-reset,RSSR)方法处理像素信号的处理的时序图。
图8B是示出图5的ADC电路依据复位-复位-信号-信号(reset-reset-sig-sig,RRSS)方法处理像素信号的处理的时序图。
图9是示出根据本公开的实施例的用于优化双转换增益操作的模数转换(ADC)电路的操作方法的流程图。
具体实施方式
下面,以使本领域技术人员容易地执行本公开的程度详细并清楚地描述本公开的实施例。
在详细描述中,参照术语“单元”、“模块”、“块”、“~器或~机”等描述的组件和附图中示出的功能块将用软件、硬件或它们的组合来实现。例如,软件可以是机器代码、固件、嵌入式代码和应用软件。例如,硬件可包括电路、电子电路、处理器、计算机、集成电路、集成电路核、压力传感器、惯性传感器、微机电系统(MEMS)、无源元件或它们的组合。本公开的软件和硬件的实施例不限于此。
图1示出根据本公开的实施例的图像处理块10的配置的示例。图像处理块10可被实现为各种电子装置(诸如,智能电话、数码相机、膝上型计算机和桌上型计算机,但不限于此)的一部分。图像处理块10可包括透镜12、图像传感器14、图像信号处理器(ISP)前端块16和图像信号处理器18。
光可被作为拍摄的目标的对象、风景等反射,并且透镜12可接收反射光。图像传感器14可基于通过透镜12接收的反射光生成电信号。例如,图像传感器14可用互补金属氧化物半导体(CMOS)图像传感器等来实现。例如,图像传感器14可以是具有双像素结构或四单元(tetracell)结构的多像素图像传感器。
图像传感器14可包括像素阵列。像素阵列的像素可将光转换为电信号以生成像素值。光被转换为电信号(例如,电压)的比率可被定义为“转换增益”。特别地,像素阵列可通过使用转换增益的变化(即,双转换增益)在低转换增益条件和高转换增益条件下生成像素信号。
另外,图像传感器14可包括用于对像素值执行相关双采样(CDS)操作的模数转换(ADC)电路。将参照图2详细描述图像传感器14的配置。
ISP前端块16可对从图像传感器14输出的电信号执行预处理,以便适合于图像信号处理器18的处理。此外,本公开的ISP前端块16可基于图像传感器14的输出来选择性地执行用于与低转换增益条件对应的电信号的预处理和与高转换增益条件对应的电信号的预处理。
图像信号处理器18可通过适当地处理由ISP前端块16处理的电信号来生成与拍摄的对象或风景相关联的图像数据。为此,图像信号处理器18可执行各种处理操作(诸如,颜色校正、自动白平衡、伽马校正、颜色饱和度校正、格式化、坏像素校正和色调校正)。
图1中示出一个透镜12和一个图像传感器14。然而,在另一实施例中,图像处理块10可包括多个透镜、多个图像传感器和多个ISP前端块。在这种情况下,多个透镜可具有例如不同的视场。此外,多个图像传感器可具有例如不同的功能、不同的性能和/或不同的特性,并且可分别包括不同配置的像素阵列。
图2示出图1的图像传感器14的配置的示例。图像传感器100可包括像素阵列110、行驱动器120、斜坡信号生成器130、电压缓冲器140、ADC块150、时序控制器160和缓冲器170。
像素阵列110可包括以矩阵形式布置(即,沿着行和列布置)的多个像素。多个像素中的每个可包括光电转换元件(或器件)。例如,光电转换元件可包括光电二极管、光电晶体管、光电门、钉扎光电二极管等。
像素阵列110可包括多个像素组PG。每个像素组PG可包括两个或更多个像素(即,多个像素)。像素组PG的多个像素可共享一个浮置扩散区或多个浮置扩散区。图2中示出像素阵列110包括以具有四行和四列的矩阵的形式布置的像素组PG(即,包括4×4个像素组PG)的示例。然而,本公开不限于此。
像素组PG可包括相同颜色的像素。例如,像素组PG可包括将红色光谱的光转换为电信号的红色像素、将绿色光谱的光转换为电信号的绿色像素、或将蓝色光谱的光转换为电信号的蓝色像素。例如,像素阵列110的像素可以以四拜耳(tetra-Bayer)图案的形式布置。
像素阵列110的像素可依据从外部接收的光的强度或量通过列线CL1至CL4输出像素信号。例如,像素信号可以是与从外部接收的光的强度或量对应的模拟信号。
如参照图1所述,像素阵列110可依据对象的周围环境亮度在低转换增益条件和高转换增益条件下生成像素信号。下面,在低转换增益条件下生成的像素信号被称为“低转换增益像素信号”,并且在高转换增益条件下生成的像素信号被称为“高转换增益像素信号”。像素信号可穿过电压缓冲器(例如,源极跟随器),然后可通过列线CL1至CL4被提供给ADC块150。像素阵列110可通过导通或截止双转换晶体管来改变转换增益,这将参照图3、图4A和图4B详细描述。
行驱动器120可选择和驱动像素阵列110的行。行驱动器120可对由时序控制器160生成的地址和/或控制信号进行解码,并且可生成用于选择和驱动像素阵列110的行的控制信号。例如,控制信号可包括用于选择像素的信号、用于复位浮置扩散区的信号等。
斜坡信号生成器130可在时序控制器160的控制下生成斜坡信号RAMP。例如,斜坡信号生成器130可响应于控制信号(诸如,斜坡使能信号)进行操作。当斜坡使能信号被激活时,斜坡信号生成器130可依据预设值(例如,开始电平、结束电平和斜率)来生成斜坡信号RAMP。换句话说,斜坡信号RAMP可以是在特定时间段期间沿着预设斜率增大或减小的信号。斜坡信号RAMP可通过电压缓冲器140而被提供给ADC块150。
ADC块150可通过列线CL1至CL4从多个像素接收像素信号,并且可通过电压缓冲器140从斜坡信号生成器130接收斜坡信号RAMP。ADC块150可基于相关双采样(CDS)技术进行操作,用于从接收的像素信号获得复位信号和图像信号,并且提取复位信号与图像信号之间的差作为有效信号分量。ADC块150可包括多个ADC电路(例如,150_1至150_4),每个ADC电路包括比较器COMP和计数器CNT。
此外,多个ADC电路中的每个可相对于低转换增益像素信号进行操作,或者相对于高转换增益像素信号进行操作。例如,ADC块150中包括的多个ADC电路中的一半(例如,150_1和150_3)可相对于低转换增益像素信号进行操作,并且多个ADC电路中另一半(例如,150_2和150_4)可相对于高转换增益像素信号进行操作。然而,多个ADC电路的操作的实施例不限于此。
详细地,每个比较器COMP可通过将像素信号的复位信号与斜坡信号RAMP进行比较并将像素信号的图像信号与斜坡信号RAMP进行比较来执行相关双采样(CDS)。每个计数器CNT可对经历相关双采样的信号的脉冲进行计数,并且可输出计数结果作为数字信号。此外,本公开的ADC块150可在执行比较操作时调整电流消耗,或者可调整比较器COMP的带宽。在下文中,术语“调整”、“调整的”、“调整中”及其变形可分别表示“控制”、“控制的”、“控制中”及其变形。
时序控制器160可生成用于控制行驱动器120、斜坡信号生成器130和ADC块150中的每个的操作和/或时序的控制信号和/或时钟。
缓冲器170可包括存储器MEM和感测放大器SA。存储器MEM可存储从ADC块150的相应计数器CNT输出的数字信号。感测放大器SA可感测和放大存储在存储器MEM中的数字信号。感测放大器SA可输出放大后的数字信号作为图像数据IDAT,并且图像数据IDAT可被提供给图1的ISP前端块16。
图3是示出图2的像素阵列110的像素组PG中的一个像素组PG的示例的电路图。图4A是示出在图3的双转换晶体管DC截止的高转换增益条件下的浮置扩散区(例如,第一浮置扩散区FD1)的电路图。图4B是示出在图3的双转换晶体管DC导通的低转换增益条件下的浮置扩散区(例如,第一浮置扩散区FD1和第二浮置扩散区FD2)的电路图。
例如,像素组PG可包括第一像素PX1至第四像素PX4、第一光电转换元件PD1至第四光电转换元件PD4、第一传输晶体管Tx1至第四传输晶体管Tx4、复位晶体管RST、双转换晶体管DC、驱动晶体管Dx和选择晶体管SEL。图3中示出像素组PG具有四单元结构的示例,在四单元结构中四个像素(第一像素PX1至第四像素PX4)分别包括第一光电转换元件PD1至第四光电转换元件PD4,但是本公开不限于此。例如,像素组PG可被实现为具有各种不同的结构。
第一像素PX1可包括第一光电转换元件PD1和第一传输晶体管Tx1,并且其他像素PX2、PX3和PX4中的每个也可包括类似的组件/元件(诸如,第二光电转换元件PD2至第四光电转换元件PD4以及第二传输晶体管Tx2至第四传输晶体管Tx4)。第一像素PX1至第四像素PX4可共享复位晶体管RST、双转换晶体管DC、驱动晶体管Dx和选择晶体管SEL。此外,第一像素PX1到第四像素PX4可共享第一浮置扩散区FD1。
第一浮置扩散区FD1或第二浮置扩散区FD2可累积(或集聚)与入射光的量对应的电荷。当传输晶体管Tx1至Tx4分别通过第一传输信号VT1至第四传输信号VT4导通时,第一浮置扩散区FD1或第二浮置扩散区FD2可累积(或集聚)从第一光电转换元件PD1至第四光电转换元件PD4供应的电荷。因为第一浮置扩散区FD1可与作为源极跟随器放大器进行操作的驱动晶体管Dx的栅极端子电连接,所以与在第一浮置扩散区FD1处累积的电荷对应的电压可被形成。例如,第一浮置扩散区FD1的电容可被描绘为第一电容CFD1。
双转换晶体管DC可由双转换信号VDC驱动。当双转换晶体管DC截止时,第一浮置扩散区FD1的电容可对应于第一电容CFD1。在一般环境(例如,非高亮度环境)下,因为第一浮置扩散区FD1可能不容易饱和,所以可能不需要增大第一浮置扩散区FD1的电容(即,CFD1)。在这种情况下,可截止双转换晶体管DC。
然而,在高亮度环境下,第一浮置扩散区FD1可饱和。为了防止饱和,双转换晶体管DC可导通,使得第一浮置扩散区FD1和第二浮置扩散区FD2电连接。在这种情况下,第一浮置扩散区FD1和第二浮置扩散区FD2的电容可被增大到第一电容CFD1和第二电容CFD2的总和。
第一传输晶体管Tx1至第四传输晶体管Tx4可分别由第一传输信号VT1至第四传输信号VT4驱动,并且可将由第一光电转换元件PD1至第四光电转换元件PD4生成(或集聚)的电荷传输到第一浮置扩散区FD1或第二浮置扩散区FD2。例如,第一传输晶体管Tx1至第四传输晶体管Tx4的第一端可分别与第一光电转换元件PD1至第四光电转换元件PD4电连接,并且第一传输晶体管Tx1至第四传输晶体管Tx4的第二端可与第一浮置扩散区FD1共同电连接。
复位晶体管RST可由复位信号VRST驱动,并且可将电源电压VDD提供给第一浮置扩散区FD1或第二浮置扩散区FD2。因此,累积在第一浮置扩散区FD1或第二浮置扩散区FD2中的电荷可移动到用于电源电压VDD的端子,并且第一浮置扩散区FD1或第二浮置扩散区FD2的电压可被复位。
驱动晶体管Dx可对第一浮置扩散区FD1或第二浮置扩散区FD2的电压进行放大以生成像素信号PIX。选择晶体管SEL可由选择信号VSEL驱动,并且可选择将以行为单位被读取的像素。当选择晶体管SEL导通时,像素信号PIX可通过列线CL输出到图2的ADC块150。
图5是示出图2的多个ADC电路(例如,150_1至150_4)中的一个ADC电路的示例的电路图。为了描述的清楚和附图的简洁,图5中示出像素阵列110仅包括一个像素的示例,并且像素阵列110的配置和功能与参照图3、图4A和图4B描述的配置和功能相同。另外,像素阵列110中的像素数量不限于此。
图5中的ADC电路200可对应于图2的多个ADC电路(例如,150_1至150_4)中的一个ADC电路。ADC电路200可包括比较器210和计数器220。ADC电路200可将像素信号PIX(从像素阵列110输出的模拟信号)转换为数字信号DS,并且输出数字信号DS。详细地,如参照图2所述,比较器210可通过将像素信号PIX的复位信号与斜坡信号RAMP进行比较并将像素信号PIX的图像信号与斜坡信号RAMP进行比较来执行相关双采样(CDS),并且计数器220可对经历相关双采样(CDS)的信号的脉冲进行计数,并且可输出计数结果作为数字信号。将参照图2、图3、图4A和图4B来描述图5。
例如,比较器210可具有包括两个放大器(即,第一放大器(OTA1)211和第二放大器(OTA2)212)的两级结构,并且第一放大器211和第二放大器212中的每个可被实现为运算跨导放大器(OTA)。然而,本公开不限于此。例如,比较器210可具有包括多于两个放大器的结构。
第一放大器211可通过列线CL从像素阵列110接收像素信号PIX,并且可通过电压缓冲器140从斜坡信号生成器130接收斜坡信号RAMP。第一放大器211可基于接收的信号输出第一输出信号OTA1_OUT。例如,在斜坡信号RAMP的电平高于像素信号PIX的电平的时段中,第一放大器211可输出具有高电平的第一输出信号OTA1_OUT;在斜坡信号RAMP的电平低于像素信号PIX的电平的时段中,第一放大器211可输出具有低电平的第一输出信号OTA1_OUT。此外,当像素信号PIX的复位信号与斜坡信号RAMP被比较时以及当像素信号PIX的图像信号与斜坡信号RAMP被比较时,上面描述的第一放大器211的比较操作都可被执行。在下文中,术语“电平”可表示“电压电平”、“电压”或用于信号的幅度的其他参数(诸如,“电流电平”或“电流”)。
第二放大器212可对第一输出信号OTA1_OUT进行放大,并且可输出作为比较信号的第二输出信号OTA2_OUT。例如,第二输出信号OTA2_OUT可以是第一输出信号OTA1_OUT的反转版本(或者可与第一输出信号OTA1_OUT互补)。换句话说,第二放大器212可在第一输出信号OTA1_OUT的高电平期间输出具有低电平的第二输出信号OTA2_OUT,并且可在第一输出信号OTA1_OUT的低电平期间输出具有高电平的第二输出信号OTA2_OUT。
在以下描述中,当比较器210执行比较操作时,第一输出信号OTA1_OUT或第二输出信号OTA2_OUT从高电平到低电平或者从低电平到高电平的电压电平转变可被称为“ADC块150的决策”。换句话说,表述“在ADC块150的决策结束之后”可表示“在第一输出信号OTA1_OUT或第二输出信号OTA2_OUT的电压电平从高电平改变为低电平或者从低电平改变为高电平之后”。在执行比较操作之前的自动归零时段中,比较器210可响应于自动归零信号而被初始化,并且然后可再次执行比较操作。
计数器220可在时序控制器160的控制下进行操作,可对第二输出信号OTA2_OUT的脉冲进行计数,并且可输出数字信号DS作为计数结果。例如,计数器220可响应于控制信号(诸如,计数器时钟信号CNT_CLK和用于使计数器220的内部位反转的反转信号CONV)进行操作。
例如,计数器220可包括向上/向下计数器、逐位反转计数器等。逐位反转计数器的操作可类似于向上/向下计数器的操作。例如,逐位反转计数器可执行仅执行向上计数的功能、以及当特定信号被输入其中时转换计数器的所有内部位以获得1的补码的功能。逐位反转计数器可执行复位计数操作,并且然后可反转复位计数操作的结果,以便被转换为1的补码(即,负值)。
通过ADC电路200的上面的操作,与低转换增益像素信号对应的低转换增益数字信号和与高转换增益像素信号对应的高转换增益数字信号可被输出,并且图像数据IDAT可基于低转换增益数字信号和高转换增益数字信号而被生成。由此生成的图像数据IDAT可对应于具有高动态范围(HDR)的高动态范围图像。HDR图像的质量可由图像传感器100的信噪比(SNR)确定。
SNR可能受到信号的幅度和噪声的幅度的影响;随着信号幅度变得更大并且噪声幅度变得更小时,SNR可能变得更高。例如,能够在生成图像的处理中发生的噪声可包括热噪声、闪烁(flicker)噪声、暗噪声、散粒(shot)噪声、量化误差、稳定(settling)误差等。
例如,信号幅度可依据流到第一放大器211的电源电流的电平而变化。随着信号幅度增大(即,随着流到第一放大器211的电源电流的电平增大),SNR可增大,并且ADC电路200的功耗可增大;随着信号幅度减小(即,随着流到第一放大器211的电源电流的电平减小),SNR可减小,并且ADC电路200的功耗可减小。
在图像数据的质量被均匀地保持而SNR没有大幅减小的范围内,ADC电路200可允许流到第一放大器211的电源电流的电平减小。特别地,在低转换增益条件下,光的散粒噪声可以是确定SNR的最重要因素。在低转换增益条件下,因为包括在SNR中的散粒噪声大,所以即使信号幅度减小,SNR也不会显著减小到影响图像数据质量的程度。因此,由对低转换增益像素信号执行比较操作的ADC电路消耗的电流量可被调整为小于由对高转换增益像素信号执行比较操作的ADC电路消耗的电流量。
接下来,噪声幅度可依据第一放大器211的带宽而变化。详细地,当第一放大器211的带宽减小时,包括在第一放大器211的输出信号(例如,第一输出信号OTA1_OUT)中的闪烁噪声和热噪声可减少,但是相关双采样操作的稳定时间可增大。稳定时间的增大可能引起稳定误差的增大。在比较操作的速度不会变得非常慢的范围内,ADC电路200可允许第一放大器211的带宽减小。特别地,因为比较操作的速度在低转换增益条件下不是非常重要,所以通过带宽的减小来减小噪声的效果在图像数据的质量方面可更显著。因此,对低转换增益像素信号执行比较操作的放大器的带宽可被调整为小于对高转换增益像素信号执行比较操作的放大器的带宽。
也就是说,根据本公开的一些实施例,“由对低转换增益像素信号(例如,像素信号PIX)执行比较操作的ADC电路(例如,ADC电路200)消耗的电流量和对低转换增益像素信号执行比较操作的放大器(例如,第一放大器211)的带宽”可独立于“由对高转换增益像素信号(例如,像素信号PIX)执行比较操作的ADC电路(例如,ADC电路200)消耗的电流量和对高转换增益像素信号执行比较操作的放大器(例如,第一放大器211)的带宽”而被调整。因此,双转换增益操作可被优化,并且功耗和噪声可被减小。将参照图6和图7详细描述电流消耗优化操作和带宽优化操作。
图6是示出图5的第一放大器211的示例的电路图。作为图5的第一放大器211的示例实施例的第一放大器300a可包括第一晶体管TR11至第五晶体管TR15、生成电源电流ISS1的第一电流源310、用于调整第一放大器300a的带宽的电容器C1、以及第一开关SW1至第三开关SW3。例如,第一晶体管TR11、第二晶体管TR12和第五晶体管TR15可以是NMOS晶体管,并且第三晶体管TR13和第四晶体管TR14可以是PMOS晶体管。然而,本公开不限于此。第一晶体管TR11至第五晶体管TR15可使用其类型与图6中示出的类型不同的晶体管来实现。晶体管和开关的数量不限于此。
参照图6,斜坡信号RAMP可被输入到第一晶体管TR11的栅极端子(输入端子),并且像素信号PIX可被输入到第二晶体管TR12的栅极端子(输入端子)。第一晶体管TR11的源极端子和第二晶体管TR12的源极端子可与第一电流源310共同电连接。例如,第三晶体管TR13和第四晶体管TR14可以以电流镜的形式电连接。流到第一晶体管TR11和第二晶体管TR12的电流的总和可等于电源电流ISS1。
第三晶体管TR13的栅极端子和漏极端子以及第一晶体管TR11的漏极端子可与第二输出节点OUT12(输出端子)共同电连接,并且第四晶体管TR14的漏极端子和第二晶体管TR12的漏极端子可与第一输出节点OUT11(输出端子)共同电连接。第五晶体管TR15可电连接在第一输出节点OUT11与第二输出节点OUT12之间。例如,第五晶体管TR15可限制从第一输出节点OUT11输出的信号的电压电平。
第一输出信号OTA1_OUT可从第一输出节点OUT11被输出,并且第一互补输出信号OTA1_OUT'可从第二输出节点OUT12被输出。例如,在斜坡信号RAMP的电平高于像素信号PIX的电平的时段中,第一输出信号OTA1_OUT可具有高电平;在斜坡信号RAMP的电平低于像素信号PIX的电平的时段中,第一输出信号OTA1_OUT可具有低电平。第一输出信号OTA1_OUT可被提供给图5的第二放大器212。
在自动归零时段期间,开关SW1和SW2可响应于自动归零信号AZ而被接通。当开关SW1和SW2被接通时,第二输入节点IN12和第一输出节点OUT11可彼此电连接,并且第一输入节点IN11和第二输出节点OUT12可彼此电连接。因此,在自动归零时段期间,第一输入节点IN11、第二输入节点IN12、第一输出节点OUT11和第二输出节点OUT12的电压电平可被均衡。
第三开关SW3和电容器C1可电连接在第一输出节点OUT11与接地端子VSS之间。当第三开关SW3被接通时,电容器C1可减小第一放大器300a的带宽。在第一放大器300a被包括在对低转换增益像素信号执行比较操作的ADC电路中的情况下,第三开关SW3可响应于低转换增益使能信号LCG_EN而被接通或断开;在第一放大器300a被包括在对高转换增益像素信号执行比较操作的ADC电路中的情况下,第三开关SW3可响应于高转换增益使能信号HCG_EN而被接通或断开。例如,低转换增益使能信号LCG_EN和高转换增益使能信号HCG_EN可由图2的时序控制器160生成并被提供给第一放大器300a。低转换增益使能信号LCG_EN被保持在高信号电平的时间段可与高转换增益使能信号HCG_EN被保持在高信号电平的时间段不同。如在此所述,高信号电平和低信号电平可以是彼此相反的状态。例如,高信号电平可对应于高电压电平或活动状态,并且低信号电平可对应于低电压电平或非活动状态。在一些实施例中,高信号电平可对应于非活动状态,并且低信号电平可对应于活动状态。
当第一放大器300a的带宽受到电容器C1的限制时,包括在第一输出信号OTA1_OUT中的噪声可减小,但是比较操作的速度也可相对减小。例如,通过上面的操作,对低转换增益像素信号(像素信号PIX)执行比较操作的放大器(例如,第一放大器300a)的带宽可被调整为与对高转换增益像素信号执行比较操作的放大器的带宽不同(例如,更小)。例如,当像素信号的转换增益增大时,放大器的带宽可增大。因此,第一放大器300a的带宽可被优化,并且由双转换增益操作引起的噪声可减小。
例如,第一放大器300a可被包括在对高转换增益像素信号执行比较操作的ADC电路中。在这种情况下,在比较操作被执行时,高转换增益使能信号HCG_EN可处于低信号电平。因此,在比较操作被执行时,第三开关SW3可被断开,并且电容器C1不会减小第一放大器300a的带宽。
例如,第一放大器300a可被包括在对低转换增益像素信号执行比较操作的ADC电路中。在这种情况下,在比较操作被执行时,低转换增益使能信号LCG_EN可处于高信号电平。因此,在比较操作被执行时,第三开关SW3可被接通,并且电容器C1可减小第一放大器300a的带宽。
图7是示出图5的第一放大器211的另一示例的电路图。作为图5的第一放大器211的示例实施例的第一放大器300b可包括第一晶体管TR11至第五晶体管TR15、生成第一子电源电流ISS11的第一电流源310、生成第二子电源电流ISS12的第二电流源320、用于调整第一放大器300b的带宽的电容器C1、以及第一开关SW1至第四开关SW4。除了第一电流源310、第二电流源320和第三开关SW3的操作之外,第一放大器300b的配置和操作可与图6的第一放大器300a的配置和操作类似或相同,因此,重复描述将被省略以避免冗余。
第一电流源310可输出第一子电源电流ISS11。当第三开关SW3被接通时,第二电流源320可输出第二子电源电流ISS12,并且当第三开关SW3被断开时,第二电流源320不会进行操作。也就是说,当第三开关SW3被接通时,电源电流ISS1可等于第一子电源电流ISS11和第二子电源电流ISS12的总和;当第三开关SW3被断开时,电源电流ISS1可等于第一子电源电流ISS11。
详细地,在第一放大器300b被包括在对低转换增益像素信号(例如,图5的像素信号PIX)执行比较操作的ADC电路(例如,图5的ADC电路200)中的情况下,第三开关SW3可响应于第一低转换增益使能信号LCG_EN1而被接通或断开;在第一放大器300b被包括在对高转换增益像素信号(例如,图5的像素信号PIX)执行比较操作的ADC电路(例如,图5的ADC电路200)中的情况下,第三开关SW3可响应于第一高转换增益使能信号HCG_EN1而接通或断开。例如,第一低转换增益使能信号LCG_EN1和第一高转换增益使能信号HCG_EN1可由图2的时序控制器160生成并被提供给第一放大器300b。
例如,当第三开关SW3被断开时,仅第一电流源310可进行操作;在这种情况下,电源电流ISS1可等于第一子电源电流ISS11。相反,当第三开关SW3被接通时,第一电流源310和第二电流源320两者可进行操作;在这种情况下,电源电流ISS1可等于第一子电源电流ISS11和第二子电源电流ISS12的总和。
例如,当第一放大器300b被包括在对低转换增益像素信号执行比较操作的ADC电路中时,在比较操作被执行时,第三开关可响应于第一低转换增益使能信号LCG_EN1处于低信号电平而被断开。因此,电源电流ISS1可等于第一子电源电流ISS11。另一方面,当第一放大器300b被包括在对高转换增益像素信号执行比较操作的ADC电路中时,在比较操作被执行时,第三开关可响应于第一高转换增益使能信号HCG_EN1处于高信号电平而被接通。因此,电源电流ISS1可等于第一子电源电流ISS11和第二子电源电流ISS12的总和。
第一低转换增益使能信号LCG_EN1被保持在高信号电平的时间段可与第一高转换增益使能信号HCG_EN1被保持在高信号电平的时间段不同。例如,通过第一放大器300b的上面的操作,由对低转换增益像素信号执行比较操作的ADC电路(例如,图5的ADC电路200)消耗的电流量可被调整为与由对高转换增益像素信号执行比较操作的ADC电路(例如,图5的ADC电路200)消耗的电流量不同(例如,更小)。例如,可在设计第一放大器300b的处理中分别优化当对低转换增益像素信号执行比较操作时的第一子电源电流ISS11与第二子电源电流ISS12的比率以及当对高转换增益像素信号执行比较操作时的第一子电源电流ISS11与第二子电源电流ISS12的比率。因此,第一放大器300b的电流消耗可被优化,并且双转换增益操作的功耗可被减小。
换句话说,参照图7,可通过响应于第一低转换增益使能信号LCG_EN1和第一高转换增益使能信号HCG_EN1而操作的第三开关SW3、第一电流源310和第二电流源320的操作来执行电流消耗优化操作,并且可通过响应于第二低转换增益使能信号LCG_EN2和第二高转换增益使能信号HCG_EN2而操作的第四开关SW4和电容器C1的操作来执行参照图6描述的带宽优化操作。也就是说,图7的第一放大器300b可执行电流消耗优化操作和带宽优化操作两者。
同时,参照图6和图7描述在执行比较操作时调整图5的第一放大器211的电源电流或带宽的实施例,但是本公开不限于此。例如,可以以与参照图6和图7描述的方法不同的方法来调整第一放大器211的电源电流或带宽。此外,可调整图5的第二放大器212的电源电流或带宽。
图8A是示出图5的ADC电路200依据复位-信号-信号-复位(reset-sig-sig-reset,RSSR)方法处理像素信号PIX的处理的时序图,并且图8B是示出图5的ADC电路200依据复位-复位-信号-信号(reset-reset-sig-sig,RRSS)方法处理像素信号PIX的处理的时序图。下面,将与图5一起描述图8A和图8B。
在图8A和图8B中示出1H时间段。1H时间段可表示应当基本上确保以行为单位驱动像素阵列110的多个像素的时间段。例如,1H时间段可包括高转换增益复位信号时段HRST、高转换增益图像信号时段HSIG、低转换增益复位信号时段LRST和低转换增益图像信号时段LSIG。
参照图8A,高转换增益复位信号时段HRST、高转换增益图像信号时段HSIG、低转换增益图像信号时段LSIG和低转换增益复位信号时段LRST可顺序地进行(Reset-Sig-Sig-Reset:RSSR)。
高转换增益复位信号VHRST、高转换增益图像信号VHSIG、低转换增益图像信号VLSIG和低转换增益复位信号VLRST可分别在多个时段HRST、HSIG、LSIG和LRST中作为像素信号PIX的分量被输出,以便被顺序地转换为数字信号。
首先,将逻辑高电平的复位信号VRST施加到复位晶体管RST的栅极,然后将逻辑低电平的复位信号VRST施加到复位晶体管RST的栅极。接下来,可响应于自动调零信号AZ进行斜坡信号RAMP的电压电平与像素信号PIX的电压电平之间的调整。然后,可将逻辑低电平的双转换信号VDC施加到双转换晶体管DC的栅极,因此,可在高转换增益复位信号时段HRST中输出高转换增益复位信号VHRST。之后,可将逻辑高电平的传输信号VT施加到传输晶体管Tx的栅极,因此,可在高转换增益图像信号时段HSIG中输出高转换增益图像信号VHSIG。
接下来,可响应于自动调零信号AZ再次进行斜坡信号RAMP的电压电平与像素信号PIX的电压电平之间的调整。由于将逻辑低电平的复位信号VRST施加到复位晶体管RST的栅极,将逻辑高电平的双转换信号VDC施加到双转换晶体管DC的栅极,并且将逻辑高电平的传输信号VT施加到传输晶体管Tx的栅极,因此可在低转换增益图像信号时段LSIG中输出低转换增益图像信号VLSIG。之后,可将逻辑高电平的复位信号VRST施加到复位晶体管RST的栅极,因此,可在低转换增益复位信号时段LRST中输出低转换增益复位信号VLRST。
参照图8B,低转换增益复位信号时段LRST、高转换增益复位信号时段HRST、高转换增益图像信号时段HSIG和低转换增益图像信号时段LSIG可顺序地进行(Reset-Reset-Sig-Sig:RRSS)。
首先,将逻辑高电平的复位信号VRST施加到复位晶体管RST的栅极,然后将逻辑低电平的复位信号VRST施加到复位晶体管RST的栅极。接下来,可响应于自动调零信号AZ进行斜坡信号RAMP的电压电平与像素信号PIX的电压电平之间的调整。然后,可将逻辑高电平的双转换信号VDC施加到双转换晶体管DC的栅极,因此,可在低转换增益复位信号时段LRST中输出低转换增益复位信号VLRST。在响应于自动归零信号AZ再次进行斜坡信号RAMP的电压电平与像素信号PIX的电压电平之间的调整之后,可将逻辑低电平的双转换信号VDC施加到双转换晶体管DC的栅极,因此,可在高转换增益复位信号时段HRST中输出高转换增益复位信号VHRST。
之后,可将逻辑高电平的传输信号VT施加到传输晶体管Tx的栅极,因此,可在高转换增益图像信号时段HSIG中输出高转换增益图像信号VHSIG。当将逻辑高电平的双转换信号VDC施加到双转换晶体管DC的栅极并且将逻辑高电平的传输信号VT施加到传输晶体管Tx的栅极时,可在低转换增益图像信号时段LSIG中输出低转换增益图像信号VLSIG。
图9是示出根据本公开的实施例的用于优化双转换增益操作的模数转换(ADC)电路的操作方法的流程图。下面,将一起参照图7和图9给出描述。
在操作S110中,第一放大器300b可依据像素信号PIX的转换增益来调整电源电流ISS1的电平。详细地,参照图7,第一放大器300b可通过接通或断开第三开关SW3来基于第一子电源电流ISS11和第二子电源电流ISS12调整电源电流ISS1的电平。当像素信号PIX对应于高转换增益时,第三开关SW3可响应于第一高转换增益使能信号HCG_EN1而被接通或断开;当像素信号PIX对应于低转换增益时,第三开关SW3可响应于第一低转换增益使能信号LCG_EN1而被接通或断开。例如,当像素信号PIX的转换增益增大时,电源电流ISS1的电平可增大。
在操作S120中,第一放大器300b可依据像素信号PIX的转换增益来调整第一放大器300b的带宽。详细地,参照图7,第一放大器300b可通过接通或断开第四开关SW4来通过电容器C1调整第一放大器300b的带宽。例如,当第四开关SW4被接通时,电容器C1可减小第一放大器300b的带宽。当像素信号PIX对应于高转换增益时,第四开关SW4可响应于第二高转换增益使能信号HCG_EN2而被接通或断开;当像素信号PIX对应于低转换增益时,第四开关SW4可响应于第二低转换增益使能信号LCG_EN2而被接通或断开。
在操作S130中,第一放大器300b可基于调整后的电源电流ISS1和调整后的带宽来将像素信号PIX与斜坡信号RAMP进行比较,并且可基于比较的结果来生成第一输出信号OTA1_OUT。
根据本公开的一些实施例,可通过彼此独立地调整低转换增益操作中的放大器的带宽和高转换增益操作中的放大器的带宽来优化双转换增益操作的信噪比(SNR)。
此外,根据本公开的一些实施例,可通过彼此独立地调整低转换增益操作中的放大器的电源电流和高转换增益操作中的放大器的电源电流来优化双转换增益操作的功耗。
虽然已经参照本公开的实施例描述本公开,但是对于本领域普通技术人员将清楚的是,在不脱离如所附权利要求中阐述的本公开的精神和范围的情况下,可对其进行各种改变和修改。
还应注意,在一些替代实施方式中,在此的制造方法的步骤或操作的步骤可不按次序发生。例如,连续描述的两个步骤实际上可基本上同时执行,或者这些步骤有时可以以相反的次序执行。此外,方法或操作的步骤可被分成多个步骤和/或可至少部分地集成。最后,在不脱离本发明的范围的情况下,可在被示出的步骤之间添加/插入其他步骤,和/或可省略这些步骤。
在此使用的术语仅出于描述特定实施例的目的,并且不意在限制公开。如在此所使用的,除非上下文另外清楚地指示,否则单数形式也意在包括复数形式。还将理解,术语“包括”和/或“包含”在本说明书中使用时,说明存在叙述的特征、步骤、操作、元件和/或组件,但不排除存在或添加一个或多个其他特征、步骤、操作、元件、组件和/或它们的组。
将理解,当元件被称为“结合到”、“连接到”或“响应于”另一元件、或“在”另一元件“上”时,该元件可直接结合到、直接连接到或直接响应于该另一元件、或直接在该另一元件上,或者可存在中间元件。相反,当元件被称为“直接结合到”、“直接连接到”或“直接响应于”另一元件、或“直接在”另一元件“上”时,不存在中间元件。另外,“电连接”在概念上包括物理连接和物理断开。如在此所使用的,术语“和/或”包括一个或多个相关联的所列项目的任何和所有组合。此外,符号“/”将被理解为等同于术语“和/或”。
将理解,当元件“在”表面“上”时,该表面可面向该元件。
将理解,尽管在此可使用术语“第一”、“第二”等来描述各种元件,但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。因此,在不脱离本实施例的教导的情况下,第一元件可被称为第二元件。
为了便于描述,在此可使用空间相对术语(诸如,“在……之下”、“在…下面”、“下面的”、“在……上面”、“上面的”等)来描述在附图中描绘的一个元件或特征与另外的一个或多个元件或一个或多个特征之间的关系。将理解,空间相对术语意在包含除了在附图中描绘的方位之外的使用或操作中的装置的不同方位。例如,如果附图中的装置被翻转,则被描述为在其他元件或特征“下面”或“之下”的元件其后将位于该其他元件或特征“上面”。因此,术语“在……下面”可包括方位在……上面和在……下面两者。装置可被另外定位(例如,旋转90度或在其他方位),并且在此使用的有关空间的描述可被相应地解释。
在此已经结合上面的描述和附图公开许多不同的实施例。将理解,字面上描述和说明这些实施例的每个组合和子组合将是过度重复和混淆的。因此,本说明书(包括附图)应被解释为构成在此描述的实施例的所有组合和子组合以及制造和使用它们的方式和处理的完整书面描述,并且应支持对任何这样的组合或子组合的权利要求。
上面公开的主题被认为是说明性的而非限制性的,并且所附权利要求意在覆盖落入本发明的范围内的所有这样的修改、增强和其他实施例。因此,在法律允许的最大程度上,范围由所附权利要求及其等同物的最广泛的允许解释来确定,并且不应受前述详细描述的约束或限制。
Claims (20)
1.一种放大器电路,包括:
第一输入端子,被配置为接收斜坡信号;
第二输入端子,被配置为接收像素信号;
输出端子,被配置为输出输出信号,其中,输出信号基于将像素信号与斜坡信号进行比较的结果;
电容器,电连接在输出端子与接地端子之间;
第一开关,与电容器电连接;以及
电流源,被配置为输出电源电流,
其中,像素信号对应于第一转换增益或第二转换增益,并且第二转换增益的值高于第一转换增益的值,并且
其中,所述放大器电路的带宽依据像素信号对应于第一转换增益还是第二转换增益而被调整。
2.根据权利要求1所述的放大器电路,其中,当第一开关被接通时,电容器减小所述放大器电路的带宽。
3.根据权利要求2所述的放大器电路,其中,当像素信号对应于第一转换增益时,第一开关响应于第一转换增益使能信号而被接通或断开,并且
其中,当像素信号对应于第二转换增益时,第一开关响应于第二转换增益使能信号而被接通或断开。
4.根据权利要求3所述的放大器电路,其中,第一转换增益使能信号被保持在高信号电平期间的时间段与第二转换增益使能信号被保持在高信号电平期间的时间段不同。
5.根据权利要求1所述的放大器电路,其中,当像素信号对应于第一转换增益时所述放大器电路的带宽低于当像素信号对应于第二转换增益时所述放大器电路的带宽。
6.根据权利要求1至权利要求5中的任一项所述的放大器电路,其中,电源电流的电平依据像素信号对应于第一转换增益还是第二转换增益而被调整。
7.根据权利要求6所述的放大器电路,其中,电流源包括:
第一电流源,被配置为输出第一子电源电流;
第二电流源,被配置为输出第二子电源电流;以及
第二开关,与第二电流源电连接,
其中,当第二开关被接通时,电源电流等于第一子电源电流与第二子电源电流的总和,并且
其中,当第二开关被断开时,电源电流等于第一子电源电流。
8.根据权利要求7所述的放大器电路,其中,当像素信号对应于第一转换增益时,第二开关响应于第一转换增益使能信号而被接通或断开,并且
其中,当像素信号对应于第二转换增益时,第二开关响应于第二转换增益使能信号而被接通或断开。
9.根据权利要求8所述的放大器电路,其中,第一转换增益使能信号被保持在高信号电平期间的时间段与第二转换增益使能信号被保持在高信号电平期间的时间段不同。
10.一种图像传感器,包括:
像素阵列,包括多个像素,其中,像素阵列被配置为从共享浮置扩散区的所述多个像素输出与第一转换增益对应的第一像素信号和与第二转换增益对应的第二像素信号;
第一多个模数转换电路,其中,第一多个模数转换电路中的每个被配置为基于第一像素信号和第一斜坡信号来输出第一数字信号;以及
第二多个模数转换电路,其中,第二多个模数转换电路中的每个被配置为基于第二像素信号和第二斜坡信号来输出第二数字信号,
其中,第二转换增益的值高于第一转换增益的值,并且
其中,第一多个模数转换电路的第一带宽和第二多个模数转换电路的第二带宽彼此独立地被调整。
11.根据权利要求10所述的图像传感器,其中,第一带宽小于第二带宽。
12.根据权利要求10所述的图像传感器,其中,第一多个模数转换电路中的每个包括第一放大器,第一放大器被配置为基于将第一像素信号与第一斜坡信号进行比较的结果来生成第一输出信号,
其中,第二多个模数转换电路中的每个包括第二放大器,第二放大器被配置为基于将第二像素信号与第二斜坡信号进行比较的结果来生成第二输出信号,并且
其中,第一带宽依据第一放大器的带宽而被确定,并且第二带宽依据第二放大器的带宽而被确定。
13.根据权利要求12所述的图像传感器,其中,第一放大器和第二放大器中的每个包括:
电容器,电连接在输出端子与接地端子之间;以及
第一开关,与电容器电连接,并且
其中,当第一放大器和第二放大器中的每个的第一开关被接通时,第一放大器的电容器被配置为减小第一放大器的带宽,并且第二放大器的电容器被配置为减小第二放大器的带宽。
14.根据权利要求13所述的图像传感器,其中,第一放大器的第一开关响应于第一转换增益使能信号而被接通或断开,并且第二放大器的第一开关响应于第二转换增益使能信号而被接通或断开,并且
其中,第一转换增益使能信号被保持在高信号电平期间的时间段与第二转换增益使能信号被保持在高信号电平期间的时间段不同。
15.根据权利要求12所述的图像传感器,其中,第一放大器基于第一电源电流进行操作,并且第二放大器基于第二电源电流进行操作,
其中,第一放大器和第二放大器中的每个包括:
第一电流源,被配置为输出第一子电源电流;
第二电流源,被配置为输出第二子电源电流;以及
第二开关,与第二电流源电连接,并且
其中,当第二开关被接通时,第一电源电流和第二电源电流中的每个等于第一子电源电流与第二子电源电流的总和,并且
其中,当第二开关被断开时,第一电源电流和第二电源电流中的每个等于第一子电源电流。
16.根据权利要求15所述的图像传感器,其中,第一放大器的第二开关响应于第一转换增益使能信号而被接通或断开,并且第二放大器的第二开关响应于第二转换增益使能信号而被接通或断开,并且
其中,第一转换增益使能信号被保持在高信号电平期间的时间段与第二转换增益使能信号被保持在高信号电平期间的时间段不同。
17.一种模数转换电路的操作方法,包括:
从模数转换电路的放大器生成输出信号,其中,输出信号基于将像素信号与斜坡信号进行比较的结果;
依据像素信号的转换增益来调整放大器的电源电流;以及
依据像素信号的转换增益来调整放大器的带宽,
其中,输出信号还基于电源电流。
18.根据权利要求17所述的操作方法,其中,放大器包括电连接在输出端子与接地端子之间的电容器和与电容器电连接的开关,
其中,调整放大器的带宽的步骤包括:
通过接通与电容器电连接的开关来控制电容器减小所述带宽。
19.根据权利要求17所述的操作方法,其中,放大器包括输出第一子电源电流的第一电流源、输出第二子电源电流的第二电流源、和与第二电流源电连接的开关,
其中,调整电源电流的步骤包括:
通过接通与第二电流源电连接的开关来将电源电流调整为第一子电源电流与第二子电源电流的总和;以及
通过断开与第二电流源电连接的开关来将电源电流调整为第一子电源电流。
20.根据权利要求17至权利要求19中的任一项所述的操作方法,其中,调整电源电流的步骤包括:
当像素信号的转换增益增大时,增大电源电流,并且
其中,调整放大器的带宽的步骤包括:
当像素信号的转换增益增大时,增大放大器的带宽。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220139296A KR20240058507A (ko) | 2022-10-26 | 2022-10-26 | 듀얼 컨버전 게인 동작의 최적화를 위한 아날로그 디지털 변환 회로 및 그것의 동작 방법 |
KR10-2022-0139296 | 2022-10-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117939323A true CN117939323A (zh) | 2024-04-26 |
Family
ID=90761635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310753565.6A Pending CN117939323A (zh) | 2022-10-26 | 2023-06-25 | 放大器电路、图像传感器和模数转换电路的操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240147092A1 (zh) |
KR (1) | KR20240058507A (zh) |
CN (1) | CN117939323A (zh) |
-
2022
- 2022-10-26 KR KR1020220139296A patent/KR20240058507A/ko unknown
-
2023
- 2023-06-05 US US18/329,322 patent/US20240147092A1/en active Pending
- 2023-06-25 CN CN202310753565.6A patent/CN117939323A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20240058507A (ko) | 2024-05-07 |
US20240147092A1 (en) | 2024-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107079116B (zh) | 摄像元件、驱动方法和电子装置 | |
US8687097B2 (en) | Solid-state image-pickup device, method for driving solid-state image-pickup device, and image-pickup apparatus | |
TWI719801B (zh) | 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備 | |
CN110771157B (zh) | 固态摄像装置、固态摄像装置的驱动方法、以及电子机器 | |
TWI760285B (zh) | 影像感測器的畫素單元、成像系統及讀取影像信號的方法 | |
CN113301279A (zh) | 图像传感器和包括图像传感器的成像设备 | |
CN106060428B (zh) | 像素放大装置、包括其的cmos图像传感器及其操作方法 | |
US11665445B2 (en) | Image sensing device for cancelling a horizontal banding noise | |
CN117939323A (zh) | 放大器电路、图像传感器和模数转换电路的操作方法 | |
US10834353B2 (en) | Image sensor and control method therefor, and image capturing apparatus | |
US20230164456A1 (en) | Analog-to-digital converting circuit for optimizing dual conversion gain operation and operation method thereof | |
CN116170706A (zh) | 用于优化双转换增益操作的模数转换电路及其操作方法 | |
KR20230077617A (ko) | 듀얼 컨버전 게인 동작의 최적화를 위한 아날로그 디지털 변환 회로 및 그것의 동작 방법 | |
US11889219B2 (en) | Analog-to-digital converting circuit for optimizing power consumption of dual conversion gain operation, operation method thereof, and image sensor including the same | |
EP4181398A1 (en) | Analog-to-digital converting circuit using auto-zero period optimization and operation method thereof | |
KR20230149690A (ko) | 판단 지연을 감소시키기 위한 아날로그 디지털 변환 회로 및 그것의 동작 방법 | |
KR20230071026A (ko) | 듀얼 컨버전 게인 동작의 소비 전력 최적화를 위한 아날로그 디지털 변환 회로 및 그것의 동작 방법 | |
CN116132836A (zh) | 使用输出电压限幅的模数转换电路及其操作方法 | |
US20240080583A1 (en) | Image sensor including power management unit for noise reduction using chopping operation and operation, method thereof | |
US20230155596A1 (en) | Analog-to-digital converting circuit using auto-zero period optimization and operation method thereof | |
KR20230071033A (ko) | 출력 전압 클리핑을 이용하는 아날로그 디지털 변환 회로 및 그것의 동작 방법 | |
CN116916179A (zh) | 用于降低判决延迟的模数转换电路及其操作方法 | |
KR20230071039A (ko) | 오토 제로 구간 최적화를 이용하는 아날로그 디지털 변환 회로 및 그것의 동작 방법 | |
US20230345152A1 (en) | Analog-to-digital converting circuit for decreasing decision delay and operation method thereof | |
KR20230071022A (ko) | 오토 제로 구간 최적화를 이용하는 아날로그 디지털 변환 회로 및 그것의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |