CN117937926A - 降低功耗的电路、芯片 - Google Patents

Abstract

本申请实施例提供了一种降低功耗的电路、芯片，所述电路包括：信号接收模块，用于接收控制信号，并基于所述控制信号控制输出的电源电压；开关模块，用于基于所述控制信号控制输出的电源电压使得所述开关模块处于开状态或关状态；分压模块，用于当所述开关模块处于开状态时输出第一电信号，或当所述开关模块处于关状态时输出第二电信号。本申请通过开关模块，搭载分压模块设计，能够降低电源模块输出的电源电压，从而实现降低芯片功耗。

Description

降低功耗的电路、芯片

技术领域

本申请涉及电子电路技术领域，具体地涉及一种降低功耗的电路、芯片。

背景技术

近来各行各业对能耗的要求越来越高，特别是在芯片领域，由于SOC(System onChip，片上系统)IP(Internet Protocol，知识产权)集成度高，规模大，导致芯片功耗比较高，而芯片功耗增加，产生热量增快，对芯片封装，散热系统要求越高，导致成本增加。因此，为了使芯片满足低功耗的使用需求，亟待一种能够降低芯片功耗的方法。

发明内容

有鉴于此，本申请提供一种降低功耗的电路、芯片，以利于解决现有技术中芯片功耗较高的问题。

第一方面，本申请实施例提供了一种降低功耗的电路，所述电路包括：

信号接收模块，用于接收控制信号，并基于所述控制信号控制输出的电源电压；

开关模块，用于基于所述控制信号控制输出的电源电压使得所述开关模块处于开状态或关状态；

分压模块，用于当所述开关模块处于开状态时输出第一电信号，或当所述开关模块处于关状态时输出第二电信号。

在一种可能的实现方式中，所述信号接收模块包括恒定电源、第一电阻和第二电阻，所述第一电阻的第一端接收控制信号，所述第二电阻的第一端与恒定电源电连接，所述第一电阻的第二端和所述第二电阻的第二端与所述开关模块电连接。

在一种可能的实现方式中，所述开关模块为NMOS场效应管，所述NMOS场效应管的栅极与所述信号接收模块的输出端电连接，所述NMOS场效应管的漏极与所述分压模块的一端电连接，所述NMOS场效应管的源极接地。

在一种可能的实现方式中，所述分压模块包括第三电阻、第四电阻和第五电阻，所述第三电阻的第一端与所述开关模块的输出端电连接，所述第三电阻的第二端与所述第四电阻和所述第五电阻的第一端电连接，所述第四电阻的第二端接地，所述第五电阻的第二端用于输出所述第一电信号或所述第二电信号。

在一种可能的实现方式中，所述电路还包括：

芯片，所述芯片与所述信号接收模块电连接，用于输出控制信号，所述控制信号包括第一控制信号和第二控制信号；

当所述芯片输出第一控制信号时，所述信号接收模块用于根据所述第一控制信号控制输出的电源电压为第一电源电压，所述第一电源电压用于使所述开关模块处于开状态；当所述芯片输出第二控制信号时，所述信号接收模块用于根据所述第二控制信号控制输出的电源电压为第二电源电压，所述第二电源电压用于使所述开关模块处于关状态。

在一种可能的实现方式中，所述芯片与所述分压模块电连接，所述芯片还用于接收所述分压模块输出的第一电信号或第二电信号。

在一种可能的实现方式中，所述芯片包括第一CPU和第二CPU，其中，所述第一CPU的功耗高于所述第二CPU；

当所述芯片处于第一功耗模式时，所述芯片输出第一控制信号；

当所述芯片处于第二功耗模式时，所述芯片关闭对所述第一CPU的供电，并输出第二控制信号。

在一种可能的实现方式中，所述电路还包括存储器，所述存储器用于当所述芯片处于第二功耗模式时执行自刷新操作。

在一种可能的实现方式中，所述第二CPU用于当所述芯片处于第二功耗模式时监控输入信号，并当所述输入信号为功耗调整信号时，将所述芯片的功耗模式由第二功耗模式调整为第一功耗模式。

在一种可能的实现方式中，所述电路还包括供电模块和降压模块，所述降压模块用于降低所述供电模块输出的电压，并向所述芯片提供降压后的电压。

在一种可能的实现方式中，所述降压模块包括第六电阻和二极管，所述第六电阻的第一端与所述供电模块的输出端电连接，所述第六电阻的第二端与所述二极管的正极电连接，所述二极管的负极与所述芯片电连接。

在一种可能的实现方式中，所述降压模块设置于所述芯片上。

与现有技术相比，本申请实施例通过开关模块，搭载分压模块设计，能够降低电源模块输出的电源电压，从而实现降低芯片功耗。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。

图1为本申请实施例提供的一种降低功耗的电路示意图；

图2为本申请实施例提供的另一种降低功耗的电路示意图；

图3为本申请实施例提供的另一种降低功耗的电路示意图；

图4为本申请实施例提供的一种降低功耗的芯片示意图；

图5为本申请实施例提供的一种降低供电电压的电路示意图；

图6为本申请实施例提供的另一种降低供电电压的电路示意图；

图7为本申请实施例提供的另一种降低供电电压的电路示意图；

图8为本申请实施例提供的一种电压控制电路示意图；

图9为本申请实施例提供的另一种电压控制电路示意图；

图10为本申请实施例提供的一种芯片结构框图。

具体实施方式

为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。

应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，甲和/或乙，可以表示：单独存在甲，同时存在甲和乙，单独存在乙这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

近来各行各业对能耗的要求越来越高，特别是在芯片领域，由于SOC(System onChip，片上系统)IP(Internet Protocol，知识产权)集成度高，规模大，导致芯片功耗比较高，而芯片功耗增加，产生热量增快，对芯片封装，散热系统要求越高，导致成本增加。因此，为了使芯片满足低功耗的使用需求，亟待一种能够降低芯片功耗的方法。

针对上述问题，本申请实施例提供了一种降低功耗的电路，本申请实施例通过开关模块，搭载分压模块设计，能够降低供电模块输出的供电电压，从而实现降低芯片功耗。下面结合具体实现方式进行说明。

实施例一

参见图1，为本申请实施例提供的一种降低功耗的电路示意图。如图1所示，该电路包括：信号接收模块100、开关模块200和分压模块300；其中，信号接收模块100的输出端与开关模块200的控制端电连接，开关模块200的输出端与分压模块300的输入端电连接，分压模块300的输出端输出电信号，具体实施中，信号接收模块100用于为接收控制信号，并基于控制信号控制输出的电源电压；开关模块200用于基于控制信号控制输出的电源电压使得开关模块处于开状态或关状态；分压模块300，用于当开关模块处于开状态时输出第一电信号，或当开关模块处于关状态时输出第二电信号。下面对各电路模块进行详细介绍。

参见图2，为本申请实施例在图1所示的基础上提供的另一种降低功耗的电路示意图。如图2所示，信号接收模块100包括恒定电源VCC、第一电阻R1和第二电阻R2，其中，第一电阻R1的第一端用于接收控制信号，第二电阻R2的第一端与恒定电源VCC电连接，第一电阻R1的第二端和第二电阻R2的第二端与开关模块200电连接。

开关模块200可以采用NMOS场效应管N1，具体实施中，NMOS场效应管N1的栅极(控制端)与信号接收模块100的输出端电连接，NMOS场效应管N1的漏极与分压模块300的一端电连接，NMOS场效应管N1的源极接地。

实际应用中，开关模块200还可以采用PMOS场效应管，或者还可以采用与NMOS场效应管或PMOS场效应管具有相同作用和功能的其他器件，如二极管、三极管等，本申请对此不做具体要求。

具体实施中，信号接收模块100基于控制信号SoC_LP_EN控制输出的电源电压，从而控制开关模块200的截止与导通，即当控制信号SoC_LP_EN为高电平时，信号接收模块100输出的电源电压大于阈值，开关模块200处于导通状态，即开关模块200处于开状态，当控制信号SoC_LP_EN为低电平时，信号接收模块100输出的电源电压等于或小于阈值，开关模块200处于截止状态，即开关模块200处于关状态。

具体实施实施中，用户可根据电路的供电需求设定开关模块200的阈值取值，本申请实施例对此不做具体要求。

请继续参阅图2，分压模块300包括第三电阻R3、第四电阻R4和第五电阻R5，其中，第三电阻R3的第一端与开关模块200的漏极(输出端)电连接，第三电阻R3的第二端与第四电阻R4和第五电阻R5的第一端电连接，第四电阻R4的第二端接地，第五电阻R5的第二端用于输出第一电信号或第二电信号。具体实施中，当开关模块200导通时，分压模块300的第三电阻R3、第四电阻R4和第五电阻R5均接入电路中，第三电阻R3和第四电阻R4并联，分压电阻较小，分压模块300输出第一电信号，即恒定电源VCC输出的电源电压经过分压模块300的分压后输出第一电信号，第一电信号仍能提供给后级负载较大的电压，；而当开关模块200截止时，分压模块300仅有第四电阻R4和第五电阻R5接入电路中，分压电阻增大，分压模块300输出第二电信号，即恒定电源VCC输出的电源电压经过分压模块300的分压后输出第二电信号，第二电信号提供给后级负载的电压减小，从而减少后续电路的电路功耗。

在一种可能的实现方式中，电阻R5上可以并联设置一个电容，如图2所示，并联设置在R5上的电容可以起到一个稳压的作用，以便于在分压模块300的输出电信号变化时，如从第一电信号变为第二电信号，稳定输出的电信号变化。

在一种可能的实现方式中，电阻R4除接地端之外的另一端还可以电连接其他的电路或者电路元件，也就是说电阻R4与电阻R3和R5是并联关联。

在一种可能的实现方式中，降低功耗的电路还可以包括芯片，具体如图3所示。参见图3，为本申请实施例在图2所示的基础上提供的另一种降低功耗的电路示意图。具体的，芯片的信号输出端与信号接收模块100电连接，用于输出控制信号SoC_LP_EN，其中控制信号SoC_LP_EN包括第一控制信号和第二控制信号，芯片的电源输入端Vin与分压模块300的输出端电连接，用于接收分压模块300输出的第一电信号或第二电信号。具体实施中，在正常运行模式下，芯片的信号输出端输出第一控制信号，第一控制信号为高电平，此时信号接收模块100用于根据第一控制信号控制输出的电源电压为第一电源电压，第一电源电压用于使开关模块200处于开状态，进而使得分压模块300输出第一电信号,由于第一电信号为一较高的电信号，因此导致基于第一电信号工作的芯片的功耗较高；而在低功耗模式下，芯片输出端输出第二控制信号，第二控制信号为低电平，此时信号接收模块100用于根据第二控制信号控制输出的电源电压为第二电源电压，第二电源电压用于使开关模块200处于关状态，进而使得分压模块300输出第二电信号，由于第二电信号为一较低的电信号，因此使得基于第二电信号工作的芯片的功耗较低。

在一种可能的实现方式中，第一控制信号也可以为低电平，此时信号接收模块100输出第一电源电压用于使开关模块200处于关状态，第二控制信号也可以为高电平，此时信号接收模块100输出第二电源电压用于使开关模块200处于开状态，本申请对此不做具体要求。

本申请实施例通过芯片输出的控制信号接收模块100输出的电源电压，从而控制开关模块200的截止与导通，以改变分压模块输出的电信号，从而改变电路的输出电压值Vout，降低芯片功耗。

为进一步理解上述电路，下面结合具体实施例进行说明。

设R3＝75Ω，R4＝27Ω，R5＝10Ω，参考电压为O.6V，则：

在正常运行模式下，即控制第一控制信号＝1，开关模块N1导通，此时，电路的输出电压值Vout＝Vref*(1+R5/(R3//R4))＝0.6*{1+[10/(75*27/(75+27)]}＝0.902V；

在低功耗模式下，即控制第二控制信号＝0，开关模块N1截止，此时，电路的输出电压值Vout＝＝Vref*(1+R63/R61)＝0.6*(1+10/27)＝0.8222V。

根据功耗计算原理P＝U²/R可知，R内阻是固定的，当电压U减小时，此时功耗P也随之减小，从而能够实现降低芯片功耗，即可通过改变芯片供电内核电压，降低芯片功耗。这里需要说明的是，降低后的芯片的内核电压为能够保证唤醒所述芯片的电压。

本申请实施例通过使用NMOS场效应管作为开关，搭载分压电路设计，能够降低电路输出的供电电压Vout，从而实现降低芯片功耗。

实施例二

在目前SoC片上系统的低功耗模式中，尤其是应用与图像形成系统有关的低功耗模式中，消耗电力的降低不合理，从低功耗模式中恢复到正常运行模式需要时间，而在此期间无法接收来自网络或者外部设备的数据，因此，本申请实施例提供了另一种降低功耗的电路，应用于如图4所示的芯片中。

如图4所示，该芯片包括第一CPU和第二CPU，其中第一CPU的功耗高于第二CPU，第二CPU包括第一接口和/或第二接口，具体实施中，第一接口为USB(通用串行总线，Universal Serial Bus)接口，第二接口为网络接口。

在本申请实施例中，图像形成系统的主控芯片内部集成了第一CPU和第二CPU，其中，第二CPU可以为打印CPU和/或扫描CPU，在不同的工作状态下，第一CPU分别调用不同的第二CPU完成相应的操作。示例性的，当芯片接收到打印作业时，第一CPU将接收到的打印数据和指令发送给打印CPU，打印CPU控制打印引擎，完成打印作业；当芯片接收到扫描作业时，第一CPU将扫描作业对应的数据和指令发送给扫描CPU，扫描CPU完成作业数据的扫描后，将数据传输回第一CPU，最后传回PC(Personal Computer，个人电脑)。

除此以外，第一CPU还用于控制整个图像形成系统，为了控制整个图像形成系统，第一CPU需要高速执行各种处理任务，因此需要使用高性能和高速的CPU，即第一CPU具有高功能性和高速度，并且消耗相对较大的电力。第二CPU处理任务量较少，且通过USB接口和/或网络接口与外部设备进行通信，因此不需要高速CPU，具体的，可以使用功能少的CPU，即将功耗小于第一CPU的功耗的CPU用于第二CPU。

在一些情况下，第一CPU也可以称为主CPU，第二CPU也可以称为副CPU。

在一种可能的实现方式中，当芯片处于第一功耗模式时，芯片输出第一控制信号，以用于控制上述图2的电路对第一CPU和第二CPU正常供电。

在一种可能的实现方式中，当芯片处于第二功耗模式时，芯片关闭对第一CPU的供电，保持对第二CPU的供电，并输出第二控制信号，以用于控制上述图2中的电路降低输出电压。此时，第二CPU通过USB接口和/或网络接口与外部设备进行通信连接。

具体实施中，芯片通过第一控制信号或第二控制信号控制上述图2中的电路输出电压的方法可参考上述图3的实施例描述，为表述简洁，本申请在此不再进行赘述。

在本申请实施例中，第一功耗模式为正常功耗模式，第二功耗模式为低功耗模式。

在一种可能的实现方式中，该芯片还包括存储器DDR(Double Data Rate)。具体实施中，DDR用于当芯片处于第二功耗模式时执行自刷新操作。

自刷新是一种只需要消耗几毫安的电流和芯片少量的功率就可以保留芯片中存储的内容的方法。以256MB-DIMM为例，正常刷新的功耗约为1500mA(约5W)，而自刷新的功耗约为30mA(约0.1W)，当然具体因厂商而异。当芯片准备切换到第二功耗模式时，第一CPU和第二CPU相互交互，由于DDR连接到第一CPU，DDR在第一CPU的控制下切换到自刷新。

在一种可能的实现方式中，第二CPU用于当芯片处于第二功耗模式时监控输入信号，并当输入信号为功耗调整信号时，将芯片的功耗模式由第二功耗模式调整为第一功耗模式，其中，输入信号为从图像形成系统本体接收的输入信号或从外部设备接收的输入信号中的至少一种。

具体实施中，当芯片切换到第二功耗模式时，第二CPU通过USB接口和/或网络接口从外部设备接收数据或直接从图像形成系统本体接收数据，并当接收到的数据为功耗调整信号时，取消芯片的第二功耗模式，使芯片返回到第一功耗模式。

在一种可能的实现方式中，第二CPU用于当芯片处于第二功耗模式时实时监控是否有输入信号，当监控到有输入信号时，将芯片的功耗模式由第二功耗模式调整为第一功耗模式，其中，输入信号为从图像形成系统本体接收的输入信号或从外部设备接收的输入信号中的至少一种。

具体实施中，外部设备或图像形成系统本体仅在需要将芯片功耗模式由第二功耗模式调整为第一功耗模式时才发送输入信号至第二CPU，其余时间第二CPU并不会接收到任何信号，因此当第二CPU监控到有输入信号时，即认为需要进行芯片功耗模式调整，并将芯片的功耗模式由第二功耗模式调整为第一功耗模式。

在本申请实施例中，当芯片准备切换到第二功耗模式时，第一CPU和第二CPU相互交互，DDR进入自刷新模式，第二CPU准备就绪，芯片向DCDC模块发送信号，使DCDC模块降低输出电压，停止对第一CPU的供电，从而进入第二功耗模式；在第二功耗模式下，第二CPU实时监控输入信号，当监控到功耗调整信号时，对芯片进行解除第二功耗模式操作，使芯片进入第一功耗模式。

在一种可能的实现方式中，该芯片还包括电源键Power key，用于控制芯片的开启和关闭。

在本申请实施例中，通过关闭对功耗高的第一CPU的供电，保留对功耗低的第二CPU的供电，由第二CPU监控外部设备的操作指令，可以在较短时间内从低功耗模式恢复到正常状态，相较于直接断开所有的电力，或者断开功耗低的第二CPU的电力，保留第一CPU的电力来监控是否需要从低功耗模式恢复到正常状态，更加节省恢复时间；且同时使得DDR处于自刷新模式，可以进一步降低低功耗模式下的功耗。

实施例三

在实际应用中，图像形成装置设有功率相对较大的电机部件，通常都会利用多串电池组串联起来形成高电压来给电机供电。其中，控制图像形成装置工作的SoC IP需要1.5V的供电电压，然而，当前使用的供电电池提供的供电电压为3V，因此，为了能让SoC正常、安全的运行，需要一种能够降低电源电压的手段。

参见图5，为本申请实施例提供的一种降低供电电压的电路示意图。如图5所示，该电路包括供电模块400、降压模块500和芯片600，其中，供电模块400通过降压模块500与芯片600电连接，以向芯片600提供降压后的供电电压。

在一种可能的实现方式中，降压模块500包括第六电阻R6和二极管，如图6所示，第六电阻R6的第一端与供电模块400的输出端电连接，第六电阻R6的第二端与二极管的正极电连接，二极管的负极与芯片600电连接。具体实施中，通过调节R6阻值和二极管型号，可以使供电模块400输出的供电电压降到芯片600的正常工作电压。

在一种可能的实现方式中，降压模块500还可以内置于芯片600上，如图7所示。与图6将第六电阻R6和二极管外置，本申请实施例将第六电阻R6和二极管内置与芯片600上，可以减少一个电源管脚，节省成本。

在具体应用中，降压模块500也可以直接电连接于电源模块和芯片之间，以将电源模块输出的电源电压降低为芯片的正常工作电压。

在本申请实施例中，通过使用一个电阻和一个二极管可以将过高的供电电压降压为芯片正常工作电压，保证芯片的正常运行。

实施例四

现有技术中，给图像形成装置供电的电源一般包括一路大功率高电压电源和一路小功率低电压电源，具体使用中，为了使得电源功耗最低，可以关闭一路电源电压，比如通过信号控制隔离元件，切断该路电源的初级的开关控制芯片断电，以彻底关闭该路电源。但是此种方式会造成开关控制芯片在关闭与恢复供电时电压不稳定。

针对上述问题，本申请实施例提供了一种电压控制电路，如图8所示，该电路包括：隔离元件700，以及与隔离元件700电连接的电源芯片800，具体实施中，隔离元件700用于接收第一控制信号，并根据第一信号输出第二控制信号，其中，第一控制信号为省电信号，第二控制信号用于控制电源芯片800进入保护模式，从而使得电源电压停止输出。

在一种可能的方式中，隔离元件700包括：光耦、继电器、变压器中的至少一个。

在一种可能的方式中，隔离元件700包括初级侧与次级侧，其中，初级侧用于接收第一控制信号，次级侧用于输出第二控制信号。

在一种可能的方式中，隔离元件700的次级侧与电源芯片800的保护引脚电连接。

为了避免直接关闭芯片一路电源电压造成开关控制芯片在关闭与恢复供电时电压不稳定，本实施例通过信号控制隔离元件，如光耦、继电器、变压器等，使电源芯片进入保护模式，从而使电源芯片的驱动引脚停止电压输出。

下面结合具体实施例进行详细说明。

参见图9，为本申请实施例提供的另一种电压控制电路示意图。在图9中，FirstVoltage代表可受控制输出的DC电压，Second Voltage代表持续输出的DC电压，当需关闭First Voltage时，通过EN信号(图中未示出)控制隔离元件OT203，以控制电源芯片U1的保护引脚工作，从而使电源芯片U1进入保护模式，停止DRV脚输出。隔离元件OT203以光耦为例，光耦具有初极侧OT203A和次极侧OT203B，设置初级侧OT203A输出大电压，次级侧OT203B输出小电压。具体实施中，在光耦初级侧OT203A接收到第一控制信号后，次级侧OT203B输出第二控制信号，以控制电源芯片U1进入保护模式，停止电压的输出。其中，光耦的次级侧OT203B与芯片的保护引脚PRO相连接，而非与供电引脚FB相连接。因此，当光耦输出第二控制信号到电源芯片U1时，不是通过供电引脚FB直接断开电源芯片U1的电源电压，而是光耦输出第二控制信号到电源芯片U1的保护引脚PRO，使得电源芯片U1进入保护模式，停止电源电压的输出，这种方式使得电源芯片在隔断或者恢复电压时电压比较稳定。

需要说明的是，保护模式为电源芯片本身具有的功能，本申请在此不再进行赘述。

在本申请实施例中，通过将隔离元件与电源芯片的保护引脚相连，使得电源芯片通过进入保护模式的方式停止电压输出，从而关闭大功率或小功率电源，节省电源功耗，相较于直接断开对电源芯片供电的方式，能够保证电源芯片的电压在电源关闭与恢复时相对稳定

与上述实施例相对应，本申请实施例还提供了一种芯片。

参见图10，为本申请实施例提供的一种芯片结构框图。如图10所示，该芯片1000包括降低功耗的电路1001。其中，降低功耗的电路1001的具体内容可以参见上述图4-图8实施例的描述，为了表述简洁，在此不再赘述。

具体实施中，芯片，例如可以是控制模块、数字信号处理器(Digital SignalProcessing，DSP)、微处理器(Microprocessor Unit，MPU)、微型CPU等能够处理数字信号、模拟信号，或者起到信号控制功能、指令处理和运算等功能的微型中央控制芯片、片上系统芯片。

与上述实施例相对应，本申请实施例还提供一种计算机可读存储介质，其中，该计算机可读存储介质可存储有程序，其中，在程序运行时可控制计算机可读存储介质所在设备执行上述方法实施例中的部分或全部步骤。具体实现中，该计算机可读存储介质可为磁碟、光盘、只读存储记忆体(英文：read-only memory，简称：ROM)或随机存储记忆体(英文：random access memory，简称：RAM)等。

与上述实施例相对应，本申请实施例还提供了一种计算机程序产品，该计算机程序产品包含可执行指令，当可执行指令在计算机上执行时，使得计算机执行上述方法实施例中的部分或全部步骤。

本申请实施例中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示单独存在A、同时存在A和B、单独存在B的情况。其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项”及其类似表达，是指的这些项中的任意组合，包括单项或复数项的任意组合。例如，a，b和c中的至少一项可以表示：a,b,c,a-b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。

本领域普通技术人员可以意识到，本文中公开的实施例中描述的各单元及算法步骤，能够以电子硬件、计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，任一功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(read-only memory，简称ROM)、随机存取存储器(random access memory，简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。本申请的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种降低功耗的电路，其特征在于，所述电路包括：

信号接收模块，用于接收控制信号，并基于所述控制信号控制输出的电源电压；

开关模块，用于基于所述控制信号控制输出的电源电压使得所述开关模块处于开状态或关状态；

分压模块，用于当所述开关模块处于开状态时输出第一电信号，或当所述开关模块处于关状态时输出第二电信号。

2.根据权利要求1所述的电路，其特征在于，所述信号接收模块包括恒定电源、第一电阻和第二电阻，所述第一电阻的第一端接收控制信号，所述第二电阻的第一端与恒定电源电连接，所述第一电阻的第二端和所述第二电阻的第二端与所述开关模块电连接。

3.根据权利要求1所述的电路，其特征在于，所述开关模块为NMOS场效应管，所述NMOS场效应管的栅极与所述信号接收模块的输出端电连接，所述NMOS场效应管的漏极与所述分压模块的一端电连接，所述NMOS场效应管的源极接地。

4.根据权利要求1所述的电路，其特征在于，所述分压模块包括第三电阻、第四电阻和第五电阻，所述第三电阻的第一端与所述开关模块的输出端电连接，所述第三电阻的第二端与所述第四电阻和所述第五电阻的第一端电连接，所述第四电阻的第二端接地，所述第五电阻的第二端用于输出所述第一电信号或所述第二电信号。

5.根据权利要求1所述的电路，其特征在于，所述电路还包括：

芯片，所述芯片与所述信号接收模块电连接，用于输出控制信号，所述控制信号包括第一控制信号和第二控制信号；

当所述芯片输出第一控制信号时，所述信号接收模块用于根据所述第一控制信号控制输出的电源电压为第一电源电压，所述第一电源电压用于使所述开关模块处于开状态；当所述芯片输出第二控制信号时，所述信号接收模块用于根据所述第二控制信号控制输出的电源电压为第二电源电压，所述第二电源电压用于使所述开关模块处于关状态。

6.根据权利要求5所述的电路，其特征在于，所述芯片与所述分压模块电连接，所述芯片还用于接收所述分压模块输出的第一电信号或第二电信号。

7.根据权利要求6所述的电路，其特征在于，所述芯片包括第一CPU和第二CPU，其中，所述第一CPU的功耗高于所述第二CPU；

当所述芯片处于第一功耗模式时，所述芯片输出第一控制信号；

当所述芯片处于第二功耗模式时，所述芯片关闭对所述第一CPU的供电，并输出第二控制信号。

8.根据权利要求7所述的电路，其特征在于，所述电路还包括存储器，所述存储器用于当所述芯片处于第二功耗模式时执行自刷新操作。

9.根据权利要求7所述的电路，其特征在于，所述第二CPU用于当所述芯片处于第二功耗模式时监控输入信号，并当所述输入信号为功耗调整信号时，将所述芯片的功耗模式由第二功耗模式调整为第一功耗模式。

10.根据权利要求5所述的电路，其特征在于，所述电路还包括供电模块和降压模块，所述降压模块用于降低所述供电模块输出的电压，并向所述芯片提供降压后的电压。

11.根据权利要求10所述的电路，其特征在于，所述降压模块包括第六电阻和二极管，所述第六电阻的第一端与所述供电模块的输出端电连接，所述第六电阻的第二端与所述二极管的正极电连接，所述二极管的负极与所述芯片电连接。

12.根据权利要求10所述的电路，其特征在于，所述降压模块设置于所述芯片上。

13.一种芯片，其特征在于，所述芯片包括如权利要求5-12中任一项所述的降低功耗的电路。