CN117936545A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117936545A
CN117936545A CN202311348590.2A CN202311348590A CN117936545A CN 117936545 A CN117936545 A CN 117936545A CN 202311348590 A CN202311348590 A CN 202311348590A CN 117936545 A CN117936545 A CN 117936545A
Authority
CN
China
Prior art keywords
metal layer
layer
gate electrode
electrode
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311348590.2A
Other languages
English (en)
Inventor
申铉亿
宋都根
杨受京
李东敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117936545A publication Critical patent/CN117936545A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种显示装置包括：基板；有源层，在基板上；以及栅电极，在有源层上。栅电极包括第一金属层、第一金属层上的第二金属层和第二金属层上的第三金属层。第一金属层包括铝或铝合金，第二金属层包括透明导电氧化物，并且第三金属层包括铌‑钛合金。

Description

显示装置
技术领域
本公开的实施例的方面涉及显示装置和制造该显示装置的方法。
背景技术
显示装置是通过显示图像向用户提供视觉信息的装置。在各种类型的显示装置当中，有机发光显示装置最近一直吸引关注。
有机发光显示装置具有自发光特性并且相应地与液晶显示装置不同而不需要单独的光源。相应地，可以减小有机发光显示装置的厚度和重量。另外，有机发光显示装置呈现出诸如低功耗、高亮度和高响应速度的期望的特性。
发明内容
本公开的实施例提供具有改善的显示质量的显示装置。
本公开的实施例提供制造该显示装置的方法。
根据本公开的实施例的显示装置包括：基板；有源层，在基板上；以及栅电极，在有源层上。栅电极包括第一金属层、第一金属层上的第二金属层和第二金属层上的第三金属层。第一金属层包括铝或铝合金，第二金属层包括透明导电氧化物，并且第三金属层包括铌(Nb)-钛(Ti)合金。
在实施例中，铌-钛合金中的钛的含量可以是大约50at％或更少。
在实施例中，铝合金中的除铝之外的材料的含量可以是大约0.1at％或更少。
在实施例中，第二金属层可以包括氧化铟镓锌(IGZO)。
在实施例中，第二金属层可以包括氧化铟锌(IZO)。
在实施例中，第一金属层可以具有在大约至大约/>的范围内的厚度。
在实施例中，第二金属层和第三金属层中的每个可以具有在大约至大约的范围内的厚度。
在实施例中，有源层可以包括多晶硅。
根据本公开的实施例的显示装置包括：基板；有源层，在基板上并且包括多晶硅；以及栅电极，在有源层上并且包括第一金属层、第一金属层上的第二金属层和第二金属层上的第三金属层。第一金属层包括铝或铝合金，第二金属层包括铌(Nb)-钛(Ti)合金，并且第三金属层包括透明导电氧化物。
在实施例中，铌-钛合金中的钛的含量可以是大约50at％或更少。
在实施例中，铝合金中的除铝之外的材料的含量可以是大约0.1at％或更少。
在实施例中，第三金属层可以包括氧化铟镓锌(IGZO)。
在实施例中，第三金属层可以包括氧化铟锌(IZO)。
在实施例中，第一金属层可以具有在大约至大约/>的范围内的厚度，并且第二金属层和第三金属层中的每个可以具有在大约/>至大约/>的范围内的厚度。
根据本公开的实施例的制造显示装置的方法包括：在基板上形成有源层；在有源层上形成包括铝或铝合金的初步第一金属层；在初步第一金属层上形成包括透明导电氧化物的初步第二金属层；在初步第二金属层上形成包括铌-钛合金的初步第三金属层；以及通过图案化初步第一金属层、初步第二金属层和初步第三金属层形成栅电极。
在实施例中，方法可以进一步包括：在栅电极上形成绝缘层；在绝缘层中形成接触孔以分别暴露有源层和栅电极的至少一部分；以及并发清洗有源层和栅电极的被接触孔暴露的至少一部分。
在实施例中，形成栅电极可以包括：通过干法蚀刻初步第三金属层形成第三金属层；通过湿法蚀刻初步第二金属层形成与第三金属层重叠的第二金属层；以及通过干法蚀刻初步第一金属层形成与第二金属层重叠的第一金属层。
在实施例中，铌-钛合金中的钛的含量可以是大约50at％或更少。
根据本公开的实施例的显示装置可以包括：栅电极，包括第一金属层、第一金属层上的第二金属层和第二金属层上的第三金属层。因为第一金属层包括铝，所以可以减小包括第一金属层的电极和布线的电阻。另外，因为第二金属层包括透明导电氧化物，所以可以控制栅电极的热生成。另外，当形成暴露栅电极的接触孔时，第一金属层可以不被蚀刻。相应地，可以防止由于蚀刻的第一金属层导致的连接故障，并且可以改善显示装置的显示质量。另外，因为第三金属层包括铌-钛合金，所以第一金属层中包括的铝可以不在清洗工艺期间被清洗溶液与第一金属层之间的反应腐蚀。相应地，因为可以省略用于清洗工艺的单独的掩模，所以可以改善显示装置的制造工艺的效率。
附图说明
图1是根据本公开的实施例的显示装置的平面图。
图2是沿着图1的线I-I'截取的截面图。
图3是图2的区A的放大截面图。
图4至图16是图示制造图1中示出的显示装置的方法的步骤的截面图。
图17是根据本公开的另一实施例的显示装置的平面图。
图18是沿着图17的线II-II'截取的截面图。
图19是图18的区E的放大截面图。
图20至图26是图示制造图17中示出的显示装置的方法的步骤的截面图。
具体实施方式
在下文中，将参照附图更详细地描述本公开的实施例。
将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在该另一元件或层上、直接连接到或直接联接到该另一元件或层或者也可以存在一个或多个居间元件或层。当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，不存在居间元件或层。例如，当第一元件被描述为“联接”或“连接”到第二元件时，第一元件可以直接联接到或直接连接到第二元件或者第一元件可以经由一个或多个居间元件间接联接到或间接连接到第二元件。
在附图中，为了图示的清楚，可能夸大各种元件、层等的尺寸。相同的附图标记标明相同的元件。如本文中所使用的，术语“和/或”包括一个或多个相关列出项的任何组合和所有组合。此外，当描述本公开的实施例时，“可以”的使用涉及“本公开的一个或多个实施例”。当诸如“……中的至少一个”和“……中的任何一个”的表述在元件的列表之后时，修饰整个元件列表而不修饰该列表中的个别元件。例如，表述“a、b和c中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c中的全部或其变型。如本文中所使用的，术语“使用”及其变型可以被认为分别与术语“利用”及其变型同义。如本文中所使用的，术语“基本上”、“大约”和相似术语被用作近似的术语而不用作程度的术语，并且旨在说明本领域普通技术人员将认识到的测量值或计算值的固有偏差。
将理解的是，尽管术语第一、第二、第三等可以在本文中用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语限制。这些术语用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区分开。因此，下面讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不脱离示例实施例的教导。
为了易于描述，诸如“在……下面”、“在……下方”、“下”、“在……上方”和“上”等的空间相对术语可以在本文中用于描述如附图中所图示的一个元件或特征与另一(另一些)元件或特征的关系。将理解的是，除了附图中描述的定向之外，空间相对术语旨在包含装置在使用或操作中的不同定向。例如，如果附图中的装置被翻转，则被描述为“在”其他元件或特征“下方”或“下面”的元件将随之被定向“在”该其他元件或特征“上方”或“之上”。因此，术语“在……下方”可以包含上方和下方两个定向。装置可以以其他方式(例如，旋转90度或以其他定向)被定向，并且本文中使用的空间相对描述语应当被相应地解释。
本文中使用的术语是出于描述本公开的实施例的目的并且不旨在限制本公开。如本文中所使用的，除非上下文另外明确地指示，否则单数形式“一”旨在也包括复数形式。将进一步理解的是，当在本说明书中使用术语“包括”时，指明陈述的特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。
图1是根据本公开的实施例的显示装置10的平面图。
参照图1，显示装置10可以具有显示区DA和非显示区NDA。
显示区DA可以是通过生成光而在其处显示图像的区。发光的多个像素PX可以设置在显示区DA中并且相应地图像可以显示在显示区DA中。像素PX可以沿着第一方向DR1和与第一方向DR1交叉的第二方向DR2以矩阵形式(或矩阵布置)来布置。例如，第二方向DR2可以垂直于第一方向DR1。
诸如栅线和数据线的信号线可以设置在显示区DA中。像素PX中的每个可以连接到信号线中的诸如栅线和数据线的信号线。像素PX中的每个可以从信号线接收栅信号和数据信号等。
显示区DA的平面形状可以是矩形形状或如图1中所示具有倒圆拐角的矩形形状。然而，显示区DA的平面形状不限于此，并且显示区DA可以具有诸如圆形形状、椭圆形形状和其他多边形形状等的各种平面形状。
非显示区NDA可以是其处不显示图像的区。非显示区NDA可以设置在显示区DA周围(例如，可以在显示区DA周围延伸)并且可以围绕(例如，可以在平面图中围绕)显示区DA的至少一部分。例如，非显示区NDA可以完全围绕显示区DA(或可以在显示区DA的整个外围周围延伸)。用于在显示区DA中显示图像的驱动器可以设置在非显示区NDA中。
图2是沿着图1的线I-I'截取的截面图。
参照图2，显示装置10可以包括基板SUB、缓冲层BFR、有源层ACT、栅绝缘层GI、第一栅电极GE1、第二栅电极GE2、层间绝缘层ILD、第一电极SD1、第二电极SD2、第三电极SD3、过孔绝缘层VIA、像素电极PE、像素限定层PDL、发光层EL、公共电极CE和封装层TFE。
基板SUB可以包括透明材料或不透明材料。可以用作基板SUB的材料的示例可以包括玻璃和塑料等。
缓冲层BFR可以设置在基板SUB上。在一个实施例中，缓冲层BFR可以包括无机绝缘材料。可以用作缓冲层BFR的无机绝缘材料的示例可以包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)等。这些材料可以单独使用或彼此组合使用。缓冲层BFR可以防止金属原子或杂质渗透到有源层ACT中。另外，缓冲层BFR可以在用于形成有源层ACT的结晶工艺期间控制供热速率。
有源层ACT可以设置在缓冲层BFR上。在一个实施例中，有源层ACT可以包括硅半导体材料。可以用作有源层ACT的硅半导体材料的示例可以包括非晶硅和多晶硅等。这些材料可以单独使用或彼此组合使用。有源层ACT可以具有源区、漏区以及位于源区与漏区之间的沟道区。
栅绝缘层GI可以设置在缓冲层BFR上并且可以覆盖有源层ACT。在一个实施例中，栅绝缘层GI可以包括无机绝缘材料。可以用作栅绝缘层GI的无机绝缘材料的示例可以包括氧化硅、氮化硅和氮氧化硅等。这些材料可以单独使用或彼此组合使用。
包括第一栅电极GE1和第二栅电极GE2的栅层可以设置在栅绝缘层GI上。第一栅电极GE1和第二栅电极GE2可以彼此间隔开，并且第二栅电极GE2可以与有源层ACT的沟道区重叠。在一个实施例中，第一栅电极GE1和第二栅电极GE2中的每个可以包括导电材料。可以用作第一栅电极GE1和第二栅电极GE2中的每个的导电材料的示例可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)等。这些材料可以单独使用或彼此组合使用。
第一栅电极GE1和第二栅电极GE2可以包括相同的材料并且可以设置在同一层。例如，第一栅电极GE1和第二栅电极GE2可以使用相同的材料并且在相同工艺期间(或通过相同工艺)形成。在一个实施例中，第一栅电极GE1和第二栅电极GE2中的每个可以是栅线的一部分。
层间绝缘层ILD可以设置在栅绝缘层GI上并且可以覆盖第一栅电极GE1和第二栅电极GE2。在一个实施例中，层间绝缘层ILD可以包括无机绝缘材料。可以用作层间绝缘层ILD的无机绝缘材料的示例可以包括氧化硅、氮化硅和氮氧化硅等。这些材料可以单独使用或彼此组合使用。
第一电极SD1、第二电极SD2和第三电极SD3可以设置在层间绝缘层ILD上。在一个实施例中，第一电极SD1、第二电极SD2和第三电极SD3中的每个可以包括导电材料。可以用作第一电极SD1、第二电极SD2和第三电极SD3中的每个的导电材料的示例可以包括铝、铂、钯、银、镁、金、镍、钕、铱、铬、锂、钙、钼、钛、钨和铜等。这些材料可以单独使用或彼此组合使用。
第一电极SD1可以穿过通过去除层间绝缘层ILD的一部分而形成的第一接触孔(例如，第一接触开口)CNT1接触第一栅电极GE1。第二电极SD2可以穿过通过去除栅绝缘层GI的一部分和层间绝缘层ILD的一部分而形成的第二接触孔(例如，第二接触开口)CNT2接触有源层ACT的源区。第三电极SD3可以穿过通过去除栅绝缘层GI的一部分和层间绝缘层ILD的一部分而形成的第三接触孔(例如，第三接触开口)CNT3接触有源层ACT的漏区。
有源层ACT、第二栅电极GE2、第二电极SD2和第三电极SD3可以形成晶体管TR。
过孔绝缘层VIA可以设置在层间绝缘层ILD上并且可以覆盖第一电极SD1、第二电极SD2和第三电极SD3。在一个实施例中，过孔绝缘层VIA可以包括有机绝缘材料。可以用作过孔绝缘层VIA的有机绝缘材料的示例可以包括光致抗蚀剂、聚丙烯酸树脂、聚酰亚胺树脂和丙烯酸树脂等。这些材料可以单独使用或彼此组合使用。
像素电极PE可以设置在过孔绝缘层VIA上。在一个实施例中，像素电极PE可以穿过通过去除过孔绝缘层VIA的一部分而形成的接触孔(例如，接触开口)接触第三电极SD3。在一个实施例中，像素电极PE可以包括导电材料。可以用作像素电极PE的导电材料的示例可以包括铝、铂、钯、银、镁、金、镍、钕、铱、铬、锂、钙、钼、钛、钨、铜、氧化铟锡和氧化铟锌等。这些材料可以单独使用或彼此组合使用。
像素限定层PDL可以设置在过孔绝缘层VIA上。暴露像素电极PE的至少一部分的开口可以限定在像素限定层PDL中。在一个实施例中，像素限定层PDL可以包括有机绝缘材料。可以用作像素限定层PDL的有机绝缘材料的示例可以包括光致抗蚀剂、聚丙烯酸树脂、聚酰亚胺树脂和丙烯酸树脂等。这些材料可以单独使用或彼此组合使用。
发光层EL可以设置在像素电极PE上。发光层EL可以设置在被像素限定层PDL中的开口暴露的像素电极PE上(例如，设置在像素电极PE的被像素限定层PDL中的开口暴露的一部分上)。在一个实施例中，发光层EL可以包括有机材料并且可以发射特定颜色的光。
公共电极CE可以设置在发光层EL和像素限定层PDL上。在一个实施例中，公共电极CE可以包括导电材料。可以用作公共电极CE的导电材料的示例可以包括铝、铂、银、镁、金、铬、钨和钛等。这些材料可以单独使用或彼此组合使用。
像素电极PE、发光层EL和公共电极CE可以形成发光元件LD。发光元件LD可以基于(或根据)从晶体管TR传输的驱动电流发光。
封装层TFE可以设置在公共电极CE上。例如，封装层TFE可以具有其中交替堆叠无机层和有机层的结构。在一个实施例中，封装层TFE可以包括绝缘材料。封装层TFE可以防止异物渗透到发光层EL中。
图3是图2的区A的放大截面图。例如，图3可以是第一栅电极GE1的放大截面图。
参照图2和图3，第一栅电极GE1可以包括第一金属层ML1、第二金属层ML2和第三金属层ML3。尽管仅第一栅电极GE1的截面结构示出在图3中，但是第二栅电极GE2的截面结构可以与第一栅电极GE1的截面结构基本上相同。
第一金属层ML1可以设置在栅绝缘层GI上。
在一个实施例中，第一金属层ML1可以包括铝。在另一实施例中，第一金属层ML1可以包括铝合金。在这样的实施例中，铝合金中的除铝之外的材料的含量可以是大约0.1at％或更少。例如，铝合金可以包括大约0.06at％的镍(Ni)-镧(La)合金。当铝合金中的除铝之外的材料的含量超过大约0.1at％时，第一金属层ML1的电阻可能增大。另外，第一金属层ML1的蚀刻可能是困难的。
第二金属层ML2可以设置在第一金属层ML1上。在一个实施例中，第二金属层ML2可以包括透明导电氧化物(TCO)。例如，第二金属层ML2可以包括包含铟、镓和锌的透明导电氧化物。例如，第二金属层ML2可以包括氧化铟镓锌(IGZO)。在这样的实施例中，第二金属层ML2可以控制第一栅电极GE1的热生成。再例如，第二金属层ML2可以包括氧化铟锌(IZO)。
第三金属层ML3可以设置在第二金属层ML2上。在一个实施例中，第三金属层ML3可以包括铌(Nb)-钛(Ti)合金。在这样的实施例中，形成铌-钛合金的钛的含量可以是大约50at％或更少。当形成铌-钛合金的钛的含量超过大约50at％时，第三金属层ML3的电阻可能增大。另外，在清洗工艺期间，第三金属层ML3可能与清洗溶液反应并且可能被腐蚀。
在一个实施例中，第一金属层ML1的厚度TH1可以在大约至大约/>的范围内，第二金属层ML2的厚度TH2可以在大约/>至大约/>的范围内，并且第三金属层ML3的厚度TH3可以在大约/>至大约/>的范围内。然而，本公开不限于此。
第一电极SD1可以设置在第一栅电极GE1上。例如，第一电极SD1可以穿过通过去除层间绝缘层ILD的至少一部分而形成的第一接触孔CNT1接触第一栅电极GE1。
在一个实施例中，第一接触孔CNT1可以通过进一步去除第三金属层ML3的一部分来形成。相应地，第一电极SD1可以穿过第一接触孔CNT1接触第三金属层ML3。然而，本公开不限于此。例如，第一接触孔CNT1可以在不去除第三金属层ML3的情况下被形成。相应地，第一电极SD1可以穿过第一接触孔CNT1接触第三金属层ML3的上表面。在另一实施例中，第一接触孔CNT1可以形成为穿过第三金属层ML3。相应地，第一电极SD1可以穿过第一接触孔CNT1接触第二金属层ML2的上表面。
图4至图16是图示制造图1中示出的显示装置10的方法的步骤的截面图。例如，图5、图6和图7可以是图4的区B的放大截面图，图9、图10和图11可以是图8的区C的放大截面图，并且图14可以是图13的区D的放大截面图。
参照图4、图5、图6和图7，可以在基板SUB上顺序形成缓冲层BFR、有源层ACT和栅绝缘层GI。
参照图5，可以在栅绝缘层GI上形成初步第一金属层ML1'。在一个实施例中，初步第一金属层ML1'可以包括铝。在另一实施例中，初步第一金属层ML1'可以包括铝合金，并且铝合金中的除铝之外的材料的含量可以是大约0.1at％或更少。
参照图6，可以在初步第一金属层ML1'上形成初步第二金属层ML2'。在一个实施例中，初步第二金属层ML2'可以包括透明导电氧化物。例如，初步第二金属层ML2'可以包括氧化铟镓锌。在另一实施例中，初步第二金属层ML2'可以包括氧化铟锌。
参照图7，可以在初步第二金属层ML2'上形成初步第三金属层ML3'。在一个实施例中，初步第三金属层ML3'可以包括铌-钛合金，并且形成铌-钛合金的钛的含量可以是大约50at％或更少。
初步第一金属层ML1'、初步第二金属层ML2'和初步第三金属层ML3'可以形成初步栅电极GE'。
参照图8，可以在初步栅电极GE'上形成光致抗蚀剂图案PR。
可以使用光致抗蚀剂图案PR图案化初步第一金属层ML1'、初步第二金属层ML2'和初步第三金属层ML3'。例如，参照图9，可以通过干法蚀刻初步第三金属层ML3'来形成第三金属层ML3。然后，参照图10，可以通过湿法蚀刻初步第二金属层ML2'来形成第二金属层ML2。第二金属层ML2可以形成为与第三金属层ML3重叠。然后，参照图11，可以通过干法蚀刻初步第一金属层ML1'来形成第一金属层ML1。第一金属层ML1可以形成为与第二金属层ML2和第三金属层ML3重叠。因此，可以通过根据光致抗蚀剂图案PR图案化初步栅电极GE'来形成第一栅电极GE1。
尽管图8、图9、图10和图11仅图示形成第一栅电极GE1的步骤，但是可以与第一栅电极GE1通过基本上相同的工艺形成第二栅电极GE2。
参照图12，可以去除光致抗蚀剂图案PR，并且可以在栅绝缘层GI上形成层间绝缘层ILD。层间绝缘层ILD可以形成为覆盖第一栅电极GE1和第二栅电极GE2。
参照图13和图14，可以通过去除层间绝缘层ILD的一部分来形成第一接触孔CNT1，并且可以通过去除栅绝缘层GI的部分和层间绝缘层ILD的部分来分别形成第二接触孔CNT2和第三接触孔CNT3。
可以通过干法蚀刻层间绝缘层ILD来形成暴露第一栅电极GE1的至少一部分的第一接触孔CNT1。可以通过干法蚀刻栅绝缘层GI和层间绝缘层ILD来形成分别暴露有源层ACT的至少一部分的第二接触孔CNT2和第三接触孔CNT3。
在一个实施例中，参照图14，可以通过干法蚀刻第一栅电极GE1中包括的第三金属层ML3来去除第三金属层ML3的一部分。相应地，可以形成延伸到第三金属层ML3的一部分中(或去除第三金属层ML3的一部分)的第一接触孔CNT1。然而，本公开不限于此。
例如，可以不对第三金属层ML3进行干法蚀刻，并且可以形成暴露第三金属层ML3的上表面的一部分的第一接触孔CNT1。在另一实施例中，可以通过干法蚀刻第三金属层ML3来形成穿透第三金属层ML3的第一接触孔CNT1。在这样的实施例中，第一接触孔CNT1可以暴露第二金属层ML2的上表面的一部分。因为第二金属层ML2包括透明导电氧化物，所以第二金属层ML2可以在这样的实施例中不被干法蚀刻。例如，第二金属层ML2可以充当蚀刻停止层以防止第一金属层ML1被蚀刻。
参照图15，可以清洗被第一接触孔CNT1暴露的第一栅电极GE1以及被第二接触孔CNT2和第三接触孔CNT3暴露的有源层ACT。例如，可以通过使用清洗溶液BOE并发(或同时)清洗被第一接触孔CNT1暴露的第一栅电极GE1以及被第二接触孔CNT2和第三接触孔CNT3中的每个暴露的有源层ACT。清洗溶液BOE可以是其中溶解氟化氢(HF)的水溶液。例如，清洗溶液BOE可以包括大约0.5％的氟化氢。因为被第二接触孔CNT2和第三接触孔CNT3中的每个暴露的有源层ACT用清洗溶液BOE清洗，所以可以去除在被第二接触孔CNT2和第三接触孔CNT3中的每个暴露的有源层ACT上形成的自然氧化物层。
在一个实施例中，第一栅电极GE1的被第一接触孔CNT1暴露的第三金属层ML3可以不与清洗溶液BOE反应。因为第三金属层ML3包括对清洗溶液BOE具有抵抗力的铌-钛合金，所以第三金属层ML3可以不与清洗溶液BOE反应。换句话说，第三金属层ML3可以防止包括铝的第一金属层ML1与清洗溶液BOE反应并且被腐蚀。
在另一实施例中，第一栅电极GE1的被第一接触孔CNT1暴露的第二金属层ML2可以不与清洗溶液BOE反应。因为第二金属层ML2包括透明导电氧化物(例如，氧化铟镓锌或氧化铟锌)，所以第二金属层ML2可以不与清洗溶液BOE反应。换句话说，第二金属层ML2可以防止包括铝的第一金属层ML1与清洗溶液BOE反应并且被腐蚀。
参照图16，可以在层间绝缘层ILD上形成第一电极SD1、第二电极SD2和第三电极SD3。
可以将第一电极SD1形成为穿过第一接触孔CNT1接触第一栅电极GE1，可以将第二电极SD2形成为穿过第二接触孔CNT2接触有源层ACT，并且可以将第三电极SD3形成为穿过第三接触孔CNT3接触有源层ACT。有源层ACT、第二栅电极GE2、第二电极SD2和第三电极SD3可以形成晶体管TR。
返回参照图2，可以在层间绝缘层ILD上顺序形成过孔绝缘层VIA、发光元件LD和封装层TFE。因此，可以形成显示装置10。
根据本公开的实施例的显示装置10可以包括包含第一金属层ML1、设置在第一金属层ML1上的第二金属层ML2和设置在第二金属层ML2上的第三金属层ML3的第一栅电极GE1。因为第一金属层ML1包括铝，所以可以减小包括第一金属层ML1的电极和布线的电阻。另外，因为第二金属层ML2包括透明导电氧化物，所以可以控制第一栅电极GE1的热生成。另外，当第一接触孔CNT1形成为暴露第一栅电极GE1时，第一金属层ML1可以不被蚀刻。相应地，可以防止由于第一金属层ML1被蚀刻而导致的连接缺陷并且可以改善显示装置10的显示质量。另外，因为第三金属层ML3包括铌-钛合金，所以第一金属层ML1中包括的铝可以不在清洗工艺期间被清洗溶液BOE与第一金属层ML1之间的反应腐蚀。相应地，因为可以省略用于清洗工艺的单独的掩模，所以可以改善显示装置10的制造工艺的效率。
图17是根据本公开的另一实施例的显示装置20的平面图。图18是沿着图17的线II-II'截取的截面图。
参照图17和图18，显示装置20可以包括基板SUB、缓冲层BFR、有源层ACT、栅绝缘层GI、第一栅电极GE1、第二栅电极GE2、层间绝缘层ILD、第一电极SD1、第二电极SD2、第三电极SD3、过孔绝缘层VIA、像素电极PE、像素限定层PDL、发光层EL、公共电极CE和封装层TFE。
在下文中，将省略或简化与上面参照图1、图2和图3描述的显示装置10的层和部件基本上相同或相似的层和部件的描述。
图19是图18的区E的放大截面图。例如，图19可以是图18中示出的第一栅电极GE1的放大截面图。
参照图18和图19，第一栅电极GE1可以包括第一金属层ML1、第二金属层ML2和第三金属层ML3。尽管仅第一栅电极GE1的截面结构示出在图19中，但是第二栅电极GE2的截面结构可以与第一栅电极GE1的截面结构基本上相同。
第一金属层ML1可以设置在栅绝缘层GI上。
在一个实施例中，第一金属层ML1可以包括铝。在另一实施例中，第一金属层ML1可以包括铝合金。在这样的实施例中，铝合金中的除铝之外的材料的含量可以是大约0.1at％或更少。
第二金属层ML2可以设置在第一金属层ML1上。在这样的实施例中，第二金属层ML2可以包括铌(Nb)-钛(Ti)合金。在这样的实施例中，形成铌-钛合金的钛的含量可以是大约50at％或更少。
第三金属层ML3可以设置在第二金属层ML2上。在一个实施例中，第三金属层ML3可以包括包含铟、镓和锌的透明导电氧化物。例如，第三金属层ML3可以包括氧化铟镓锌。在另一实施例中，第三金属层ML3可以包括氧化铟锌。
在一个实施例中，第一金属层ML1的厚度TH1可以在大约至大约/>的范围内，第二金属层ML2的厚度TH2可以在大约/>至大约/>的范围内，并且第三金属层ML3的厚度TH3可以在大约/>至大约/>的范围内。然而，本公开不限于此。
第一电极SD1可以设置在第一栅电极GE1上。第一电极SD1可以穿过通过去除层间绝缘层ILD的至少一部分而形成的第一接触孔CNT1接触第一栅电极GE1。在实施例中，第一接触孔CNT1可以在不去除第三金属层ML3的情况下被形成，使得第一电极SD1穿过第一接触孔CNT1接触第三金属层ML3的上表面。
图20至图26是图示制造图17中示出的显示装置20的方法的步骤的截面图。例如，图21和图22可以是图20的区F的放大截面图，并且图24可以是图23的区G的放大截面图。
在下文中，将省略或简化与上面参照图4至图16描述的制造显示装置10的方法的步骤基本上相同或相似的步骤的描述。
参照图20、图21和图22，可以在基板SUB上顺序形成缓冲层BFR、有源层ACT和栅绝缘层GI。
可以在栅绝缘层GI上形成初步第一金属层ML1'。在一个实施例中，初步第一金属层ML1'可以包括铝。在另一实施例中，初步第一金属层ML1'可以包括铝合金，并且铝合金中的除铝之外的材料的含量可以是大约0.1at％或更少。
可以在初步第一金属层ML1'上形成初步第二金属层ML2'。在一个实施例中，初步第二金属层ML2'可以包括铌-钛合金，并且形成铌-钛合金的钛的含量可以是大约50at％或更少。
可以在初步第二金属层ML2'上形成初步第三金属层。在一个实施例中，初步第三金属层可以包括透明导电氧化物。例如，初步第三金属层可以包括氧化铟镓锌。在另一实施例中，初步第三金属层可以包括氧化铟锌。
初步第一金属层ML1'、初步第二金属层ML2'和初步第三金属层可以形成初步栅电极。
可以在初步第三金属层上形成光致抗蚀剂图案PR。可以使用光致抗蚀剂图案PR图案化初步第一金属层ML1'、初步第二金属层ML2'和初步第三金属层。参照图21，可以通过湿法蚀刻初步第三金属层来形成第三金属层ML3。然后，参照图22，可以通过并发(或同时)干法蚀刻初步第二金属层ML2'和初步第一金属层ML1'来分别形成第二金属层ML2和第一金属层ML1。第二金属层ML2可以形成为与第三金属层ML3重叠，并且第一金属层ML1可以形成为与第二金属层ML2和第三金属层ML3重叠。因此，可以经由通过使用(或根据)光致抗蚀剂图案PR图案化初步栅电极来形成第一栅电极GE1。
在一个实施例中，在分别形成第二金属层ML2和第一金属层ML1之后，可以另外湿法蚀刻第三金属层ML3，但是可以省略这个步骤。换句话说，可以排除另外湿法蚀刻第三金属层ML3的工艺。
尽管图20、图21和图22仅图示形成第一栅电极GE1的方法，但是可以与第一栅电极GE1通过基本上相同的工艺来形成第二栅电极GE2。
参照图23和图24，可以去除光致抗蚀剂图案PR，并且可以在栅绝缘层GI上形成层间绝缘层ILD。可以通过去除层间绝缘层ILD的一部分来形成第一接触孔CNT1，并且可以通过去除栅绝缘层GI的部分和层间绝缘层ILD的部分来分别形成第二接触孔CNT2和第三接触孔CNT3。
可以通过干法蚀刻层间绝缘层ILD来形成暴露第一栅电极GE1的至少一部分的第一接触孔CNT1。可以通过干法蚀刻栅绝缘层GI和层间绝缘层ILD来形成分别暴露有源层ACT的至少一部分的第二接触孔CNT2和第三接触孔CNT3。
在一个实施例中，因为第一栅电极GE1中包括的第三金属层ML3包括透明导电氧化物，所以第三金属层ML3可以不被干法蚀刻。因为第三金属层ML3没有被干法蚀刻，所以第一接触孔CNT1可以暴露第三金属层ML3的上表面的一部分。换句话说，第三金属层ML3可以充当蚀刻停止层以保护第一金属层ML1和第二金属层ML2不被蚀刻。
参照图25，可以通过使用清洗溶液BOE来并发(或同时)清洗被第一接触孔CNT1暴露的第一栅电极GE1以及被第二接触孔CNT2和第三接触孔CNT3暴露的有源层ACT。
在一个实施例中，第一栅电极GE1的第三金属层ML3和第二金属层ML2可以不与清洗溶液BOE反应。因为第三金属层ML3包括透明导电氧化物并且第二金属层ML2包括铌-钛合金，所以第三金属层ML3和第二金属层ML2可以不与清洗溶液BOE反应。换句话说，第二金属层ML2和第三金属层ML3可以防止包括铝的第一金属层ML1与清洗溶液BOE反应并且被腐蚀。
参照图26，可以在层间绝缘层ILD上形成第一电极SD1、第二电极SD2和第三电极SD3。
返回参照图18，可以在层间绝缘层ILD上顺序形成过孔绝缘层VIA、发光元件LD和封装层TFE。因此，可以形成显示装置20。
根据本公开的实施例的显示装置20可以包括第一金属层ML1、设置在第一金属层ML1上的第二金属层ML2和设置在第二金属层ML2上的第三金属层ML3。因为第二金属层ML2包括铌-钛合金，所以第一金属层ML1中包括的铝可以不在清洗工艺中由于清洗溶液BOE与第一金属层ML1之间的反应而导致被腐蚀。相应地，因为可以省略用于清洗工艺的单独的掩模，所以可以改善显示装置20的制造工艺的效率。另外，因为第三金属层ML3包括透明导电氧化物，所以当形成暴露第一栅电极GE1的第一接触孔CNT1时，第三金属层ML3可以不被蚀刻。相应地，可以防止由于第一金属层ML1被蚀刻而导致的连接故障，并且可以改善显示装置20的显示质量。
本公开的方面和特征可以应用于各种类型的显示装置。例如，本公开可应用于诸如用于车辆、船舶和飞机的显示装置、用于便携式通信装置的显示装置、用于展览或信息传输的显示装置和医疗显示装置等的各种显示装置。
前述内容是对实施例的说明并且不应被解释为对其进行限制。尽管已经描述了一些实施例，但是本领域技术人员将容易理解的是，许多修改在实施例中是可能的，而不脱离本公开的方面和特征。相应地，所有这样的修改旨在包括在如权利要求及其等同中所限定的本公开的范围内。因此，应该理解的是，前述内容是对各种实施例的说明，本公开不应被解释为限于本文中公开的具体实施例，并且对公开的实施例的修改以及其他实施例旨在包括在权利要求及其等同的范围内。

Claims (10)

1.一种显示装置，包括：
基板；
有源层，在所述基板上；以及
栅电极，在所述有源层上，所述栅电极包括第一金属层、所述第一金属层上的第二金属层和所述第二金属层上的第三金属层，
其中，所述第一金属层包括铝或铝合金，所述第二金属层包括透明导电氧化物，并且所述第三金属层包括铌-钛合金。
2.根据权利要求1所述的显示装置，其中，所述铌-钛合金中的钛的含量是50at％或更少。
3.根据权利要求1所述的显示装置，其中，所述铝合金中的除铝之外的材料的含量是0.1at％或更少。
4.根据权利要求1所述的显示装置，其中，所述第二金属层包括氧化铟镓锌。
5.根据权利要求1所述的显示装置，其中，所述第二金属层包括氧化铟锌。
6.根据权利要求1至5中的任何一项所述的显示装置，其中，所述第一金属层具有在至/>的范围内的厚度，并且
其中，所述第二金属层和所述第三金属层中的每个具有在至/>的范围内的厚度。
7.一种显示装置，包括：
基板；
有源层，在所述基板上，所述有源层包括多晶硅；以及
栅电极，在所述有源层上，所述栅电极包括第一金属层、所述第一金属层上的第二金属层和所述第二金属层上的第三金属层，
其中，所述第一金属层包括铝或铝合金，所述第二金属层包括铌-钛合金，并且所述第三金属层包括透明导电氧化物。
8.根据权利要求7所述的显示装置，其中，所述铌-钛合金中的钛的含量是50at％或更少。
9.根据权利要求7所述的显示装置，其中，所述铝合金中的除铝之外的材料的含量是0.1at％或更少。
10.根据权利要求7至9中的任何一项所述的显示装置，其中，所述第一金属层具有在至/>的范围内的厚度，并且
其中，所述第二金属层和所述第三金属层中的每个具有在至/>的范围内的厚度。
CN202311348590.2A 2022-10-25 2023-10-18 显示装置 Pending CN117936545A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0138425 2022-10-25
KR1020220138425A KR20240059677A (ko) 2022-10-25 2022-10-25 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN117936545A true CN117936545A (zh) 2024-04-26

Family

ID=90767498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311348590.2A Pending CN117936545A (zh) 2022-10-25 2023-10-18 显示装置

Country Status (2)

Country Link
KR (1) KR20240059677A (zh)
CN (1) CN117936545A (zh)

Also Published As

Publication number Publication date
US20240136361A1 (en) 2024-04-25
KR20240059677A (ko) 2024-05-08

Similar Documents

Publication Publication Date Title
US10431637B2 (en) Touch display panel and display apparatus
KR102370406B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
TWI524514B (zh) 有機發光顯示裝置之製造方法
KR20240046860A (ko) 유기전계발광 표시장치
KR20230106139A (ko) 유기전계발광 표시장치 및 그 제조방법
CN102456712B (zh) 制造柔性显示器的方法
US11398537B2 (en) Organic light-emitting display apparatus
JP3990374B2 (ja) 有機電界発光表示装置
KR101016759B1 (ko) 유기발광표시장치 및 그 제조방법
US9312279B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same
KR20160088978A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102653947B1 (ko) 표시장치 및 그 제조방법
KR102553212B1 (ko) 유기전계발광 표시장치 및 그 제조방법
KR20160010165A (ko) 유기전계발광 표시장치 및 그 제조방법
US9608009B2 (en) Display device and method of fabricating the same
KR20150011868A (ko) 유기발광다이오드소자 및 이의 제조방법
US20160079326A1 (en) Pixel structure of electroluminescent display panel and method of fabricating the same
KR20210142046A (ko) 표시 장치 및 표시 장치의 제조 방법
CN117936545A (zh) 显示装置
US20240234429A9 (en) Display device and method of manufacturing the same
KR20210065281A (ko) 유기 발광 표시 장치
US20240204142A1 (en) Display device
US20230016687A1 (en) Display module and method for manufacturing same
KR100986897B1 (ko) 박막 트랜지스터 및 그를 구비하는 평판 표시 장치
US20240105896A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication