CN117936536A - 电子装置 - Google Patents
电子装置 Download PDFInfo
- Publication number
- CN117936536A CN117936536A CN202310965292.1A CN202310965292A CN117936536A CN 117936536 A CN117936536 A CN 117936536A CN 202310965292 A CN202310965292 A CN 202310965292A CN 117936536 A CN117936536 A CN 117936536A
- Authority
- CN
- China
- Prior art keywords
- substrate
- electronic device
- bonding pad
- bonding
- substrate structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 239000000463 material Substances 0.000 claims description 12
- 239000011368 organic material Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 13
- 230000008054 signal transmission Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 65
- 230000035882 stress Effects 0.000 description 30
- 239000002184 metal Substances 0.000 description 17
- 230000008646 thermal stress Effects 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000005611 electricity Effects 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 239000004417 polycarbonate Substances 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229920000515 polycarbonate Polymers 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000399 optical microscopy Methods 0.000 description 1
- 239000012994 photoredox catalyst Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
- H05K1/0259—Electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/302—Electrostatic
- H01L2924/30205—Discharge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10128—Display
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本揭露提供一种电子装置。电子装置包括第一基板结构、多个电子元件以及第二基板结构。第一基板结构包括第一基材。多个电子元件设置于第一基材上。第二基板结构耦接第一基板结构。第二基板结构包括第二基材、保护电路、驱动电路以及接合垫。保护电路设置于第二基材上。驱动电路设置于第二基材上且用以驱动至少一部分的多个电子元件。接合垫设置于第二基材上。保护电路分别耦接接合垫与驱动电路。本揭露实施例的电子装置可降低静电放电造成的损伤或可降低接合垫的接合制程对信号传导造成的影响。
Description
技术领域
本揭露涉及一种电子装置,尤其涉及一种可降低静电放电造成损伤或可降低接合垫的接合制程对信号传导造成影响的电子装置。
背景技术
电子装置或拼接电子装置已广泛地应用于通讯、显示、车用或航空等不同领域中。随电子装置蓬勃发展,电子装置朝向轻薄化开发,因此对于电子装置的可靠度或质量要求越高。
发明内容
本揭露是提供一种电子装置,其可降低静电放电(electrostatic discharge)造成的损伤或可降低接合垫的接合制程对信号传导造成的影响。
根据本揭露的实施例,电子装置包括第一基板结构、多个电子元件以及第二基板结构。第一基板结构包括第一基材。多个电子元件设置于第一基材上。第二基板结构耦接第一基板结构。第二基板结构包括第二基材、保护电路、驱动电路以及接合垫。保护电路设置于第二基材上。驱动电路设置于第二基材上且用以驱动至少一部分的多个电子元件。接合垫设置于第二基材上。保护电路分别耦接接合垫与驱动电路。
附图说明
包括附图以便进一步理解本揭露,且附图并入本说明书中并构成本说明书的一部分。附图说明本揭露的实施例,并与描述一起用于解释本揭露的原理。
图1为本揭露一实施例的电子装置的上视示意图;
图2为图1的电子装置的第二基板结构的放大示意图;
图3为图2的电子装置沿剖面线I-I’的剖面示意图;
图4A至图4D为本揭露多个实施例的电子装置中的保护电路的电路示意图;
图5为本揭露另一实施例的电子装置的上视示意图;
图6为图5的电子装置沿剖面线II-II’的剖面示意图;
图7为本揭露另一实施例的电子装置的上视示意图;
图8为本揭露另一实施例的电子装置的上视示意图;
图9为本揭露另一实施例的电子装置的上视示意图。
附图标号说明
10、10a、10b、10c、10d:电子装置;
100:第一基板结构;
110:第一基材;
120、130、140、150:导线;
200:电子元件;
210:第一电子元件;
220:第二电子元件;
230:第三电子元件;
240:第四电子元件;
300、300a、300b、300c、300d:第二基板结构;
310:第二基材;
311:第一区;
312:第二区;
320、320a、320b、320c:保护电路;
321:节点;
322、323:二极管;
322a、323a、323b、TFT:晶体管;
322b、322c、323c:P型通道晶体管;
330、330a:驱动电路;
340、340b、340c、340d:接合垫;
341:第一接合垫;
342:第二接合垫;
345:接合区;
346:非接合区;
350a:应力释放层;
360:焊球;
C:中心点;
GE:栅极;
GI:栅极绝缘层;
IL1、IL2、IL3、350:绝缘层;
L1:中心线;
O1:开口;
PDL:像素定义层;
S:侧边;
SD1:源极;
SD2:漏极;
SE:半导体;
T1:厚度;
V1、V2、V3、V4:导通孔;
VDD:高电源电压;
VSS:低电源电压;
W1、W2:金属走线;
X、Y、Z:方向。
具体实施方式
通过参考以下的详细描述并同时结合附图可以理解本揭露,须注意的是,为了使读者能容易了解及为了附图的简洁,本揭露中的多张附图只绘出电子装置的一部分,且附图中的特定元件并非依照实际比例绘图。此外,图中各元件的数量及尺寸仅作为示意,并非用来限制本揭露的范围。
在下文说明书与权利要求中,“含有”与“包括”等词为开放式词语,因此其应被解释为“含有但不限定为…”之意。
应了解到,当元件或膜层被称为在另一个元件或膜层“上”或“连接到”另一个元件或膜层时,它可以直接在此另一元件或膜层上或直接连接到此另一元件或层,或者两者之间存在有插入的元件或膜层(非直接情况)。相反地,当元件被称为“直接”在另一个元件或膜层“上”或“直接连接到”另一个元件或膜层时,两者之间不存在有插入的元件或膜层。
虽然术语“第一”、“第二”、“第三”…可用以描述多种组成元件,但组成元件并不以此术语为限。此术语仅用于区别说明书内单一组成元件与其它组成元件。权利要求中可不使用相同术语,而依照权利要求中元件宣告的顺序以第一、第二、第三…取代。因此,在下文说明书中,第一组成元件在权利要求中可能为第二组成元件。
于文中,“约”、“大约”、“实质上”、“大致上”的用语通常表示在一给定值或范围的10%内、或5%内、或3%之内、或2%之内、或1%之内、或0.5%之内。在此给定的数量为大约的数量,亦即在没有特定说明“约”、“大约”、“实质上”、“大致上”的情况下,仍可隐含“约”、“大约”、“实质上”、“大致上”的含义。
在本揭露一些实施例中,关于接合、连接的用语例如“连接”、“互连”等,除非特别定义,否则可指两个结构是直接接触,或者亦可指两个结构并非直接接触,其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动,或者两个结构都固定的情况。此外,用语“耦接”包含任何直接及间接的电性连接手段。
在本揭露一些实施例中,可使用光学显微镜(optical microscopy,OM)、扫描式电子显微镜(scanning electron microscope,SEM)、薄膜厚度轮廓测量仪(α-step)、椭圆测厚仪(Ellipsometer)、或其它合适的方式测量各元件的面积、宽度、厚度或高度、或元件之间的距离或间距。详细而言,根据一些实施例,可使用扫描式电子显微镜取得包含欲测量的元件的剖面结构图像,并测量各元件的面积、宽度、厚度或高度、或元件之间的距离或间距。
本揭露的电子装置可包括显示设备、天线装置、封装装置、感测装置或拼接装置,但不以此为限。电子装置可为可弯折或可挠式电子装置。电子装置可例如包括液晶(liquidcrystal)发光二极管;发光二极管可例如包括有机发光二极管(organic light emittingdiode,OLED)、次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极管(quantum dot,QD,可例如为QLED、QDLED),荧光(fluorescence)、磷光(phosphor)或其他适合之材且其材料可任意排列组合,但不以此为限。天线装置可例如是液晶天线或变容二极管(Varactor Diodes)的天线装置,但不以此为限。拼接装置可例如是显示器拼接装置或天线拼接装置,但不以此为限。封装装置可用于晶圆级封装(WLP)技术或面板级封装(WLP)技术,例如芯片优先或RDL优先工艺。需注意的是,电子装置可为前述的任意排列组合,但不以此为限。下文将以电子装置说明本揭露内容,但本揭露不以此为限。
须知悉的是,以下所举实施例可以在不脱离本揭露的精神下,可将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。各实施例间特征只要不违背发明精神或相冲突,均可任意混合搭配使用。
现将详细地参考本揭露的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在附图和描述中用来表示相同或相似部分。
图1为本揭露一实施例的电子装置的上视示意图。图2为图1的电子装置的第二基板结构的放大示意图。图3为图2的电子装置沿剖面线I-I’的剖面示意图。图4A至图4D为本揭露多个实施例的电子装置中的保护电路的电路示意图。为了附图清楚及方便说明,图1与图2省略示出图3中的电子装置10的若干元件。
请参照图1至图3,本实施例的电子装置10可包括第一基板结构100、多个电子元件200以及第二基板结构300。其中,第一基板结构100包括第一基材110、导线120、导线130、导线140以及导线150,但不限于此。在本实施例中,第一基板结构100可例如是包括单层电路或多层电路的电路板,举例来说,第一基板可例如是用来驱动多个电子元件200的主动式驱动基板,且所述主动式驱动基板可包括晶体管、扫描线、数据线等驱动电路(未示出),但不限于此。在本实施例中,第一基材110可以包括硬性基材、软性基材或前述的组合,举例来说,第一基材110的材料可包括玻璃、石英、蓝宝石(sapphire)、陶瓷、聚碳酸酯(polycarbonate,PC)、聚酰亚胺(polyimide,PI)、聚对苯二甲酸乙二酯(polyethyleneterephthalate,PET)、其它合适的基材或前述的组合,但不限于此。
导线120、导线130、导线140以及导线150分别设置在第一基材110上且电性连接至对应的电子元件200。
多个电子元件200(图1示意地示出4个,但不限于此)设置于第一基材110上。电子元件200可例如是包括第一电子元件210、第二电子元件220、第三电子元件230以及第四电子元件240,但不限于此。第一电子元件210可通过导线120电性连接至第二基板结构300,第二电子元件220可通过导线130电性连接至第二基板结构300,第三电子元件230可通过导线140电性连接至第二基板结构300,且第四电子元件240可通过导线150电性连接至第三电子元件230。其中,电子元件200可以并联或的串联方式设置,例如图1中的第一电子元件210与第二电子元件220之间是以并联的方式设置,例如图1中的第三电子元件230与第四电子元件240之间是以串联的方式设置。在本实施例中,电子元件200可包括光电元件、热电元件、压电元件、感测元件或天线元件,但不限于此。举例来说,电子元件200可例如是发光二极管、光电二极管或变容二极管,但不限于此。在一些实施例中,可于第一基材110上设置接合垫(图1未示出),如此可使上述电子元件200通过导线(120、130、140、150)与第一基材110上的接合垫电性连接至第二基板结构300。
第二基板结构300可耦接第一基板结构100。在本实施例中,第二基板结构300可例如是设置于第一基板结构100上。第二基板结构300可包括第二基材310、保护电路320、驱动电路330以及接合垫340,但不限于此。
第二基材310可包括中心点C、中心线L1、侧边S、第一区311以及第二区312。中心点C位于第二基材310的中心。中心线L1穿过中心点C且平行于方向Y。中心线L1可将第二基材310分为第一区311与第二区312。第一区311例如是在第二基材310的中心线L1的左侧区域,且第二区312例如是在第二基材310的中心线L1的右侧区域,但不限于此。在本实施例中,第二基材310的材料可以为玻璃,但不限于此。在一些实施例中,第二基材也可以为硬性基材、软性基材或前述的组合,举例来说,第二基材的材料也可以包括玻璃、石英、蓝宝石、陶瓷、聚碳酸酯、聚酰亚胺、聚对苯二甲酸乙二酯、其它合适的基材或前述的组合,但不限于此。
在本实施例中,方向X、方向Y以及方向Z分别为不同的方向。方向X例如是图2的水平方向,方向Y例如是图2的垂直方向,方向Z例如是第二基材310的法线方向。方向X可大致上垂直于方向Y,方向X可大致上垂直于方向Z,且方向Y可大致上垂直于方向Z,但不限于此。
保护电路320设置于第二基材310上。保护电路320可设置于接合垫340与驱动电路330之间,且可使保护电路320比驱动电路330更靠近接合垫340,但不限于此。保护电路320可分别耦接接合垫340与驱动电路330。在本实施例中,保护电路320可通过导通孔V1、金属走线W1以及导通孔V2电性连接至接合垫340,且保护电路320可通过导通孔V3、金属走线W2以及导通孔V4电性连接至驱动电路330,但不限于此。在一些实施例中,如图2中所示的导通孔V1,可以有多个导通孔V1,如此可增加接合垫340与金属走线W1的导电路径与导电面积,同理适用于本说明书中的接合垫,可使多个接合垫中的至少一个包括多个导通孔。
在本实施例中,保护电路320可用来降低或消除来自外部的静电(例如是通过接合垫进入第二基板结构的静电等)或由内部产生的静电(例如是来自第二基板结构产生的静电等),以降低静电放电(electrostatic discharge)对接合垫或与接合垫电性连接的相关元件(例如驱动电路等)的损伤。保护电路320可包括二极管、晶体管、保护环(guard ring)以及电容中的至少一者,且保护电路320的电路设计可例如是如图4A、图4B、图4C或图4D所示,但不限于此。
具体来说,请参照图4A,保护电路320可包括节点321、二极管322、二极管323、高电源电压VDD以及低电源电压VSS。节点321设置于驱动电路330与接合垫340之间,且节点321可分别电性连接至驱动电路330与接合垫340。二极管322设置于节点321与高电源电压VDD之间,且节点321可通过二极管322电性连接至高电源电压VDD。二极管323设置于节点321与低电源电压VSS之间,且节点321也可通过二极管323电性连接至低电源电压VSS。藉此设计,可使接合垫340所接收到的信号需先通过保护电路320的节点321才会进入到驱动电路330,如此可利用保护电路320来降低静电放电可能造成的损伤。举例来说,当所述信号的电压小于高电源电压VDD且大于低电源电压VSS时,所述信号在到达节点321后则可直接进入到驱动电路330,且所述信号不会进入到二极管322与二极管323。当所述信号的电压大于高电源电压VDD时,所述信号在到达节点321后,所述信号的电压的一部分会进入到二极管322且所述信号的电压的另一部分会进入驱动电路330,藉此通过高电源电压VDD来降低或消除静电放电。当所述信号的电压小于低电源电压VSS时,所述信号在到达节点321后,所述信号的电压的一部分会进入到二极管323且所述信号的电压的另一部分会进入驱动电路330,藉此通过低电源电压VSS来降低或消除静电放电。
请参照图4B,本实施例的保护电路320a与图4A中的保护电路320相似,惟二者的差异之处在于:在本实施例的保护电路320a中,将图4A的二极管322与二极管323分别置换为晶体管322a与晶体管323a。
请参照图4C,本实施例的保护电路320b与图4A中的保护电路320相似,惟二者的差异之处在于:在本实施例的保护电路320b中,将图4A的二极管322与二极管323分别置换为P型通道晶体管322b与晶体管323b。
请参照图4D,本实施例的保护电路320c与图4A中的保护电路320相似,惟二者的差异之处在于:在本实施例的保护电路320c中,将图4A的二极管322与二极管323分别置换为P型通道晶体管322c与P型通道晶体管323c。
请继续参照图2与图3,驱动电路330设置于第二基材310上。驱动电路330可用以驱动至少一部分的多个电子元件200。在本实施例中,驱动电路330可例如是像素电路、栅极驱动电路,但不限于此。所述像素电路可例如是2T1C、3T1C、4T1C、5T1C、6T1C、7T1C、7T2C、8T1C、8T2C等电路结构,其中T为主动元件,且C为电容,但不限于此。举例来说,在本实施例中,驱动电路330可以包括晶体管TFT。晶体管TFT设置于绝缘层IL1上,且晶体管TFT可包括半导体SE、栅极GE、源极SD1以及漏极SD2。在一些未示出的实施例中,驱动电路也可以包括主动元件、被动元件和/或信号线,但不限于此。所述主动元件可包括二极管与晶体管中的至少一者,所述被动元件可包括电容、电阻以及电感中的至少一者,所述信号线可包括扫描线、数据线以及电源线中的至少一者,但不限于此。
在本实施例中,于图2的上视图中,驱动电路330可例如是设置于第二基材310的中间,且驱动电路330可以重叠中心点C与中心线L1。此外,于图2的上视图与图3的剖面图中,驱动电路330的晶体管TFT可不重叠接合垫340的接合区345,藉此可降低接合垫在接合制程所产生的应力(例如热应力等)对驱动电路330的信号传导造成影响(例如造成主动元件或被动元件等的特性变化或结构劣化而导致主动元件或被动元件无法正常工作或产生消耗功率异常等风险,或造成导通孔或金属走线的损坏而中断信号传导等风险)。
请继续参照图2与图3,接合垫340设置于第二基材310上。接合垫340可用来输入或输出讯息。接合垫340可通过保护电路320电性连接至驱动电路330。于图2的上视图中,接合垫340可包括位于第一区311的第一接合垫341与位于第二区312的第二接合垫342,藉此使得接合垫340在接合制程所产生的应力可大致上均匀地施加在第二基材310的第一区311与第二区312。接合垫340具有接合区345与非接合区346。非接合区346可邻接接合区345。焊球360可接触接合垫340的接合区345。在一些实施例中,非接合区346可围绕接合区345。
在本实施例中,接合垫340的排列方式可例如是以邻近第二基材310的侧边S排列,将中心线L1当作对称轴而使第一区311的第一接合垫341的位置可大致上对称第二区312的第二接合垫342的位置,接合垫340的形状可例如是四边形,第一区311的第一接合垫341的数量可例如是相同于第二区312的第二接合垫342的数量,但不限于此。在一些实施例中,使用者也可依据设计需求来调整接合垫的排列方式、接合垫的形状和/或接合垫在中心线两侧(即第一区与第二区)的数量。在一些实施例中,接合垫的形状也可以是圆形、三角形、多边形或任意形状。
在本实施例中,第二基板结构300还包括绝缘层IL1、栅极绝缘层GI、绝缘层IL2、金属走线W1、绝缘层350、绝缘层IL3、像素定义层PDL以及焊球360。
具体来说,绝缘层IL1设置于第二基材310上。半导体SE设置于绝缘层IL1上。栅极绝缘层GI设置于半导体SE上,且栅极绝缘层GI可覆盖半导体SE与绝缘层IL1。栅极GE设置于栅极绝缘层GI上。绝缘层IL2设置于栅极GE上,且绝缘层IL2可覆盖栅极GE与栅极绝缘层GI。金属走线W1、源极SD1以及漏极SD2设置于绝缘层IL2上。源极SD1与漏极SD2可分别电性连接至半导体SE。其中,金属走线W1、源极SD1以及漏极SD2可以为同层或不同层。金属走线W1、源极SD1以及漏极SD2可以为相同材料或不同材料。
绝缘层350设置于第二基材310上。绝缘层350设置于金属走线W1、源极SD1以及漏极SD2上,且绝缘层350可覆盖绝缘层IL2。绝缘层350可包括导通孔V1、导通孔V2、导通孔V3以及导通孔V4。其中,导通孔V1可暴露出部分的金属走线W1。
绝缘层IL3设置于绝缘层350上以及导通孔V1的侧壁。在一些实施例中,绝缘层IL3设置于绝缘层350上以及绝缘层350与接合垫340之间,且绝缘层IL3可不需设置于导通孔V1的侧壁。
于图3的剖面图中,接合垫340设置于绝缘层IL3上,且部分的接合垫340还可填入导通孔V1中。藉此,使得接合垫340可通过导通孔V1电性连接至金属走线W1。此外,于图2的上视图与图3的剖面图中,接合垫340的非接合区346可重叠对应导通孔V1而有重叠区域,且接合垫340的接合区345可不重叠对应导通孔V1和/或晶体管TFT,藉此可降低接合垫在接合制程所产生的应力(例如热应力)通过接合区345而对导通孔V1和/或晶体管TFT的信号传导造成的影响。
在一些未示出的实施例中,接合垫的接合区345也可不重叠对应金属走线W1,以降低接合垫在接合制程所产生的应力(例如热应力)对金属走线W1造成影响(例如金属走线的断裂而中断信号传导等风险)。
像素定义层PDL设置于接合垫340上。像素定义层PDL具有开口O1。开口O1可暴露出部分的接合垫340并可定义出接合垫340的接合区345。开口O1可重叠对应接合区345且不重叠对应非接合区346。
焊球360尽可能设置于像素定义层PDL的开口O1内,以使焊球360设置于接合垫340的接合区345上。藉此,可降低接合垫在接合制程所产生的应力(例如热应力)对接合区345以外的区域(例如非接合区346)的下方的导通孔、金属走线、主动元件和/或被动元件的信号传导造成的影响。在一些实施例中,可能会有焊球360的大部分设置于像素定义层PDL的开口O1内,而焊球360的少部份则设置于接合垫340的非接合区346上,如此也可降低接合垫在接合制程所产生的应力(例如热应力)对接合区345以外的区域(例如非接合区346)的下方的导通孔、金属走线、主动元件和/或被动元件信号传导造成的影响。
以下将列举其他实施例以作为说明。在此必须说明的是,下述实施例沿用前述实施例的元件标号与部分内容,其中采用相同的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例,下述实施例不再重复赘述。
图5为本揭露另一实施例的电子装置的上视示意图。图6为图5的电子装置沿剖面线II-II’的剖面示意图。为了附图清楚及方便说明,图5省略示出图6中的电子装置10a的若干元件。请同时参照图2至图3与图5至图6,本实施例的电子装置10a与图2至图3的电子装置10相似,且二者有些许的不同:在本实施例的电子装置10a的第二基板结构300a中,驱动电路330a可重叠接合垫340,且驱动电路330a的晶体管TFT可重叠接合垫340的接合区345。
具体来说,请先参照图6,以应力释放层350a取代图3中的绝缘层350。其中,应力释放层350a设置于接合垫340与第二基材310之间。应力释放层350a可为单层结构或多层结构,且应力释放层350a的材料至少包括有机材料。当应力释放层350a为单层结构时,应力释放层350a可以为有机层,且应力释放层350a的材料可包括感光型聚酰亚胺(photosensitive polyimide,PSPI)、其它合适的有机材料或前述的组合,但不限于此。当应力释放层350a为多层结构时,应力释放层350a可以为有机层与无机层的堆栈,且应力释放层350a的材料可包括有机材料与无机材料(例如氮化硅或氧化硅,但不限于此)。
在本实施例中,应力释放层350a可具有厚度T1。其中,厚度T1例如是应力释放层350a沿着方向Z进行测量到的厚度。在一些实施例中,厚度T1例如是绝缘层IL3与晶体管TFT之间沿着方向Z进行测量到的最小距离。在本实施例中,当应力释放层350a作为平坦层时,应力释放层350a的厚度T1例如是1微米(μm)至6微米,但不限于此。当应力释放层350a的材料为感光型聚酰亚胺时,应力释放层350a的厚度T1例如是6微米(μm)至10微米,但不限于此。
在本实施例中,由于应力释放层350a具有释放应力的效果,因此,通过应力释放层350a的设置可以降低接合垫340在接合制程所产生的应力(例如热应力)对其下方的驱动电路330a的信号传导造成的影响。
在本实施例中,由于可将包含有晶体管TFT的驱动电路330a设置于接合垫340的下方,例如图6中的驱动电路330a的晶体管TFT的至少部分可重叠于接合垫340的接合区345,即接合垫340重叠驱动电路330a,如此可以增加驱动电路330a的布线空间。
图7为本揭露另一实施例的电子装置的上视示意图。请同时参照图7与图5,本实施例的电子装置10b与图5的电子装置10a相似,且二者有些许的不同:在本实施例的电子装置10b的第二基板结构300b中,接合垫340b的形状为圆形,且在中心线L1的左侧区域或是右侧区域中,邻近的3个接合垫340b的排列方式可画出1个三角形。在一些实施例中,接合垫的形状也可以是三角形、四边形、多边形、或任意形状。
图8为本揭露另一实施例的电子装置的上视示意图。请同时参照图8与图7,本实施例的电子装置10c与图7的电子装置10b相似,且二者有些许的不同:在本实施例的电子装置10c的第二基板结构300c中,接合垫340c以梅花桩(plum blossom pile)的方式排列。在一些实施例中,接合垫的形状也可以是三角形、四边形、多边形、或任意形状。
图9为本揭露另一实施例的电子装置的上视示意图。请同时参照图9与图7,本实施例的电子装置10d与图7的电子装置10b相似,且二者有些许的不同:在本实施例的电子装置10d的第二基板结构300d中,接合垫340d以2种型态的三角形的方式排列。举例来说,其中一种的三角形的顶点在上,且另一种的三角形的顶点在下,但不限于此。在一些实施例中,接合垫的形状也可以是三角形、四边形、多边形、或任意形状。
综上所述,在本揭露实施例的电子装置中,通过保护电路的设置可降低静电放电对接合垫或与接合垫电性连接的相关元件(例如驱动电路等)的损伤。由于接合垫的接合区不重叠对应导通孔,因而可降低接合垫在接合制程所产生的应力(例如热应力等)通过接合区而对导通孔的信号传导造成的影响。通过应力释放层的设置可以降低接合垫在接合制程所产生的应力(例如热应力等)对其下方的驱动电路的信号传导造成的影响。
最后应说明的是:以上各实施例仅用以说明本揭露的技术方案,而非对其限制;尽管参照前述各实施例对本揭露进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。
Claims (10)
1.一种电子装置,其特征在于,包括:
第一基板结构,包括第一基材;
多个电子元件,设置于所述第一基材上;以及
第二基板结构,耦接所述第一基板结构且包括:
第二基材;
保护电路,设置于所述第二基材上;
驱动电路,设置于所述第二基材上,且用以驱动至少一部分的所述多个电子元件;以及
接合垫,设置于所述第二基材上,
其中所述保护电路分别耦接所述接合垫与所述驱动电路。
2.根据权利要求1所述的电子装置,其特征在于,所述第二基板结构还包括:
绝缘层,设置于所述第二基材上,且包括导通孔,
其中,于剖面图中,部分的所述接合垫填入所述导通孔中。
3.根据权利要求2所述的电子装置,其特征在于,于上视图中,所述接合垫重叠所述导通孔而有重叠区域。
4.根据权利要求3所述的电子装置,其特征在于,所述接合垫具有接合区与非接合区,且所述导通孔重叠所述非接合区。
5.根据权利要求1所述的电子装置,其特征在于,所述保护电路比所述驱动电路靠近所述接合垫。
6.根据权利要求1所述的电子装置,其特征在于,所述保护电路包括二极管、晶体管、保护环或电容。
7.根据权利要求1所述的电子装置,其特征在于,所述第二基板结构还包括:
应力释放层,设置于所述接合垫与所述第二基材之间,且所述应力释放层的材料至少包括有机材料。
8.据权利要求7所述的电子装置,其特征在于,所述接合垫重叠所述驱动电路。
9.根据权利要求1所述的电子装置,其特征在于,所述第二基板结构还包括:
像素定义层,设置于所述接合垫上且具有开口,其中所述开口暴露出部分的所述接合垫。
10.根据权利要求1所述的电子装置,其特征在于,所述电子元件包括光电元件、热电元件、压电元件、感测元件或天线元件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US18/467,720 US20240147606A1 (en) | 2022-10-26 | 2023-09-14 | Electronic device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202263419338P | 2022-10-26 | 2022-10-26 | |
US63/419,338 | 2022-10-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117936536A true CN117936536A (zh) | 2024-04-26 |
Family
ID=90758161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310965292.1A Pending CN117936536A (zh) | 2022-10-26 | 2023-08-02 | 电子装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20240147606A1 (zh) |
CN (1) | CN117936536A (zh) |
-
2023
- 2023-08-02 CN CN202310965292.1A patent/CN117936536A/zh active Pending
- 2023-09-14 US US18/467,720 patent/US20240147606A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20240147606A1 (en) | 2024-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108258016B (zh) | 柔性显示装置 | |
TWI614889B (zh) | 顯示面板及顯示裝置 | |
JP2020003777A (ja) | 電子装置 | |
US11637228B2 (en) | Light emitting device and electrode substrate | |
JP2017151371A (ja) | 表示装置 | |
US11790839B2 (en) | Electronic device | |
CN113157143A (zh) | 显示面板和显示装置 | |
KR20200141933A (ko) | 전자 장치 및 타일식 전자 장치 | |
CN113410218A (zh) | 电子装置 | |
KR20160083993A (ko) | 표시 장치 | |
KR20210150649A (ko) | 표시장치 | |
CN117936536A (zh) | 电子装置 | |
US11406015B2 (en) | Bonding pad structure | |
TW202418540A (zh) | 電子裝置 | |
US20100123245A1 (en) | Semiconductor integrated circuit devices and display apparatus including the same | |
US20240047393A1 (en) | Electronic substrate and electronic device | |
TWI844103B (zh) | 電子裝置 | |
JP2007316105A (ja) | 表示装置 | |
US20230187586A1 (en) | Electronic device and manufacturing method thereof | |
US11994779B2 (en) | Electronic device | |
US11425818B2 (en) | Electronic device | |
US20240105739A1 (en) | Electronic device | |
WO2023122880A1 (zh) | 显示面板和显示装置 | |
US20230421135A1 (en) | Modulation device | |
US20220148926A1 (en) | Method of inspecting display device and method of manufacturing display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |