CN117935891A - 时钟生成电路及存储器 - Google Patents
时钟生成电路及存储器 Download PDFInfo
- Publication number
- CN117935891A CN117935891A CN202211260989.0A CN202211260989A CN117935891A CN 117935891 A CN117935891 A CN 117935891A CN 202211260989 A CN202211260989 A CN 202211260989A CN 117935891 A CN117935891 A CN 117935891A
- Authority
- CN
- China
- Prior art keywords
- unit
- delay
- clock
- gate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 57
- 238000005070 sampling Methods 0.000 claims abstract description 71
- 238000001514 detection method Methods 0.000 claims abstract description 19
- 230000005540 biological transmission Effects 0.000 claims description 100
- 238000012360 testing method Methods 0.000 claims description 68
- 230000004044 response Effects 0.000 claims description 15
- 230000000630 rising effect Effects 0.000 claims description 13
- 230000003111 delayed effect Effects 0.000 description 36
- 238000010586 diagram Methods 0.000 description 22
- 101150088305 OSR1 gene Proteins 0.000 description 10
- 230000006870 function Effects 0.000 description 6
- 101100350187 Caenorhabditis elegans odd-2 gene Proteins 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000012549 training Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
Landscapes
- Analogue/Digital Conversion (AREA)
- Dram (AREA)
Abstract
本申请提供一种时钟生成电路及存储器,包括:采样模块基于采样时钟对连续的片选信号进行采样,得到奇数据和偶数据;检测模块用于当检测到相邻的片选信号满足预定条件时,输出第一状态的指示信号,否则输出第二状态的指示信号;其中,所述预定条件包括前一片选信号的数据位均为第一电平状态,且后一片选信号的首个数据位为第二电平状态;生成模块用于在所述指示信号处于第一状态时,生成输出时钟。本方案能够在保证采样准确可靠的同时及时生成输出时钟。
Description
技术领域
本申请涉及存储器技术,尤其涉及一种时钟生成电路及存储器。
背景技术
伴随存储器技术的发展,存储器被广泛应用在多种领域,比如,动态随机存取存储器(Dynamic Random Access Memory,简称DRAM)的使用非常广泛。
实际应用中,为了保证存储器的正常工作,通常需要对存储器进行信号测试。比如,为了改善片选(Chip Select,简称CS)信号引脚的时间裕度,进行片选测试(CStraining),也称CS训练。
考虑到存储器的特点,尤其在存储器的速率较高的情况下,采用周期满足采样需求的分频采样时钟进行片选信号的采样,得到完整片选信号的运算结果,按照输出时钟输出结果。因此,如何及时生成适用于片选测试的输出时钟成为需要解决的问题。
发明内容
本申请的实施例提供一种时钟生成电路及存储器。
根据一些实施例,本申请第一方面提供一种时钟生成电路,包括:采样模块,用于基于采样时钟对连续的片选信号进行采样,片选信号的每一数据位的保持时长等于系统时钟的周期,采样时钟包含相位相反的奇时钟和偶时钟,奇时钟和偶时钟的周期等于系统时钟的周期的两倍,记基于奇时钟采样得到的数据为奇数据,记基于偶时钟采样得到的数据为偶数据;检测模块,与采样模块连接,用于当检测到相邻的片选信号满足预定条件时,输出第一状态的指示信号,否则输出第二状态的指示信号;其中,预定条件包括前一片选信号的数据位均为第一电平状态,且后一片选信号的首个数据位为第二电平状态;生成模块,与检测模块连接,用于在指示信号处于第一状态时,生成输出时钟;其中,输出时钟的周期为单个片选信号的长度,输出时钟的上升沿与最先采样到首个数据位为低电平状态的后一片选信号的采样时钟的上升沿对齐。
在一些实施例中,每个片选信号包括四个数据位。
在一些实施例中,检测模块包括:第一延迟单元、第二延迟单元、第一运算单元和第二运算单元;第一延迟单元,与采样模块连接,用于将奇数据按照预定的时间间隔依次延时输出,得到第一延迟奇数据、第二延迟奇数据、第三延迟奇数据、第四延迟奇数据和第五延迟奇数据;第二延迟单元,与采样模块连接,用于将偶数据按照时间间隔依次延时输出,得到第一延迟偶数据、第二延迟偶数据、第三延迟偶数据、第四延迟偶数据和第五延迟偶数据;第一运算单元的输入端与第一延迟单元和第二延迟单元连接,第一运算单元用于接收第一延迟奇数据、第二延迟偶数据、第三延迟奇数据、第四延迟偶数据和第五延迟奇数据,并检测是否满足预定条件;第一运算单元的输出端与生成模块连接;第二运算单元的输入端与第一延迟单元和第二延迟单元连接,第二运算单元用于接收第一延迟偶数据、第二延迟奇数据、第三延迟偶数据、第四延迟奇数据和第五延迟偶数据,并检测是否满足预定条件;第二运算单元的输出端与生成模块连接。
在一些实施例中,第一运算单元包括:第一非门、第一与非门和第二与非门、以及第一或非门;第一非门的输入端接收第一延迟奇数据,第一非门的输出端与第一与非门的第一输入端连接;第一与非门的第二输入端接收第二延迟偶数据,第一与非门的第三输入端接收第三延迟奇数据,第一与非门的输出端与第一或非门的第一输入端连接;第二与非门的第一输入端接收第四延迟偶数据,第二与非门的第二输入端接收第五延迟奇数据,第二与非门的输出端与第一或非门的第二输入端连接;第一或非门的输出端与生成模块连接;第二运算单元包括:第二非门、第三与非门和第四与非门、以及第二或非门;第二非门的输入端接收第一延迟偶数据,第二非门的输出端与第三与非门的第一输入端连接;第三与非门的第二输入端接收第二延迟奇数据,第三与非门的第三输入端接收第三延迟偶数据,第三与非门的输出端与第二或非门的第一输入端连接;第四与非门的第一输入端接收第四延迟奇数据,第四与非门的第二输入端接收第五延迟偶数据,第四与非门的输出端与第二或非门的第二输入端连接;第二或非门的输出端与生成模块连接。
在一些实施例中,第一延迟单元包括:多个串联的第一延迟子单元;首个第一延迟子单元的输入端与采样模块连接,用于接收基于奇数据生成的第一延迟奇数据;每个第一延迟子单元的输入端与前一第一延迟子单元的输出端连接,每个第一延迟子单元用于将接收的数据经过时间间隔后输出;第二延迟单元包括:多个串联的第二延迟子单元;首个第二延迟子单元的输入端与采样模块连接,用于接收基于偶数据生成的第一延迟偶数据;每个第二延迟子单元的输入端与前一第二延迟子单元的输出端连接,每个第二延迟子单元用于将接收的数据经过时间间隔后输出。
在一些实施例中,输出时钟包括相位相反的第一输出时钟和第二输出时钟;在同一时刻下,第一输出时钟或第二输出时钟有效;其中任一输出时钟有效表征该输出时钟对应的采样时钟最先采样到首个数据位为低电平状态的后一片选信号。
在一些实施例中,生成模块包括:选择单元、第一生成单元和第二生成单元;选择单元与第一运算单元和第二运算单元连接;选择单元用于响应于第一运算单元先输出第一状态的指示信号,向第一生成单元输出有效的第一使能信号;以及,响应于第二运算单元先输出第一状态的指示信号,向第二生成单元输出有效的第二使能信号;第一生成单元的使能端与选择单元连接,第一生成单元接收奇时钟,第一生成单元用于响应于第一使能信号有效,对奇时钟进行分频,输出第一输出时钟;第二生成单元的使能端与选择单元连接,第二生成单元接收偶时钟,第二生成单元用于响应于第二使能信号有效,对偶时钟进行分频,输出第二输出时钟。
在一些实施例中,第一生成单元包括第一触发器和第三延迟单元;第一触发器的输入端与第一触发器的反相输出端连接,第一触发器的时钟端接收奇时钟,第一触发器的复位端为第一生成单元的使能端,第一触发器的输出端与第三延迟单元的输入端连接;第三延迟单元用于将第一触发器输出的信号延迟输出得到第一输出时钟;第二生成单元包括第二触发器和第四延迟单元;第二触发器的输入端与第二触发器的反相输出端连接,第二触发器的时钟端接收偶时钟,第二触发器的复位端为第二生成单元的使能端,第二触发器的输出端与第四延迟单元的输入端连接;第四延迟单元用于将第二触发器输出的信号延迟输出得到第二输出时钟。
在一些实施例中,第一生成单元还包括第五延迟单元;第五延迟单元的输入端与第一触发器的输出端连接,第五延迟单元用于将第一触发器输出的信号进行反相延迟输出得到第一输出时钟的反相信号;第二生成单元还包括第六延迟单元;第六延迟单元的输入端与第二触发器的输出端连接,第六延迟单元用于将第二触发器输出的信号进行反相延迟输出得到第二输出时钟的反相信号。
在一些实施例中,选择单元包括:第一传输单元、第二传输单元和控制单元;第一传输单元的输入端接收第一高电平信号,第一传输单元的控制端接收第一运算单元输出的指示信号,第一传输单元的输出端连接至第一生成单元的使能端和控制单元;第一传输单元用于在第一运算单元输出的指示信号处于第一状态时,将第一高电平信号传输至控制单元;第二传输单元的输入端接收第二高电平信号,第二传输单元的控制端接收第二运算单元输出的指示信号,第二传输单元的输出端连接至第二生成单元的使能端和控制单元;第二传输单元用于在第二运算单元输出的指示信号处于第一状态时,将第二高电平信号传输至控制单元;控制单元与第一传输单元的使能端和第二传输单元的使能端连接,用于当接收到第一传输单元输出的信号时,使能第一传输单元并复位第二传输单元;以及当接收到第二传输单元输出的信号时,使能第二传输单元并复位第一传输单元。
在一些实施例中,控制单元包括:第三或非门和第四或非门;第三或非门的输入端与第二传输单元的输出端连接,第三或非门的输出端与第一传输单元的使能端连接;第四或非门的输入端与第一传输单元的输出端连接,第四或非门的输出端与第二传输单元的使能端连接。
在一些实施例中,控制单元还包括:第一复位单元;第一复位单元包括:第七非门和或门;第七非门的输入端接收测试模式信号,第七非门的输出端连接至或门的第一输入端;或门的第二输入端接收复位信号,或门的输出端连接至第三或非门的另一输入端和第四或非门的另一输入端。
在一些实施例中,生成模块还包括:第二复位单元;第二复位单元包括:第八非门、第九非门、第五或非门和第六或非门;第八非门的输入端与第一传输单元的输出端连接,第八非门的输出端与第五或非门的第一输入端连接;第五或非门的第二输入端与第六或非门的第一输入端连接,第五或非门的输出端与第一生成单元的使能端连接;第九非门的输入端与第二传输单元的输出端连接,第九非门的输出端与第六或非门的第二输入端连接;第六或非门的第一输入端接收复位信号,第六或非门的输出端与第二生成单元的使能端连接。
根据一些实施例,本申请第二方面提供一种存储器,包括:如前的时钟生成电路和芯片测试电路;其中,时钟生成电路和芯片测试电路连接,用于为芯片测试电路提供输出时钟,芯片测试电路用于对存储器进行片选信号测试。
本申请实施例提供的时钟生成电路及存储器中,采样模块基于奇时钟和偶时钟对连续的片选信号进行采样获得奇数据和偶数据,检测模块基于奇数据和偶数据检测前后相邻的片选信号是否满足预定条件,当检测到相邻的片选信号满足预定条件时,生成模块开始生成输出时钟。通过上述方案,可以根据实际测试设定能够表征开始进行片选测试的预定条件,实现基于时钟周期为系统时钟周期两倍的奇时钟和偶时钟对片选信号中各数据位的采集、检测并及时地生成输出时钟,从而能够在保证采样准确可靠的同时及时生成输出时钟,该输出时钟可配合片选测试结果的准确输出,实现准确可靠的片选测试。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请实施例的原理。
图1为本申请一实施例示出的存储器的架构示例图;
图2为本申请一实施例示出的存储单元的结构示例图;
图3为示例的存储拓扑架构;
图4为一实施例提供的时钟生成电路的结构示例图;
图5和图6为采样的时序示例图;
图7为一实施例提供的检测模块的结构示例图;
图8和图9为数据序列的时序示例图;
图10为一实施例提供的第一运算单元和第二运算单元的结构示例图;
图11和图12为示例提供的第一延迟单元和第二延迟单元的结构示例图;
图13-图16为示例的生成模块的结构示例图。
通过上述附图,已示出本申请明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围,而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
本申请中的用语“包括”和“具有”用以表示开放式的包括在内的意思,并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等;用语“第一”和“第二”等仅作为标记或区分使用,不是对其对象的先后顺序或数量限制。此外,附图中的不同元件和区域只是示意性示出,因此不限于附图中示出的尺寸或距离。
下面以具体的实施例对技术方案进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图,对本申请的实施例进行描述。
图1为本申请一实施例示出的存储器的架构示例图,如图1所示,以DRAM作为示例,包括数据输入/输出缓冲、行解码器、列解码器、感测放大器以及存储阵列。存储阵列主要由字线、位线和存储单元组成。存储阵列中的字线沿行方向延伸,存储阵列中的位线沿列方向延伸,字线与位线的交叉处为存储阵列的存储单元。
其中,每个存储单元用于存储一个位(bit)的数据。如图2所示,图2为本申请一实施例示出的存储单元的结构示例图,存储单元主要由晶体管M和电容C组成。其中,电容用于存储数据,晶体管用于根据字线状态,关断或导通。
可以通过控制行和列来激活某个存储单元,以实现对该存储单元的访问。结合读取场景作为示例:需要读取存储单元中的数据时,可以通过行解码器选中该存储单元所在行的字线,相应的,图示中的晶体管M导通,通过对位线信号的感测放大就可以感知到此时电容C上的状态。例如,如果存储单元中存储的数据为1,那么晶体管M导通后就会从存储单元的位线上读到1,反之也是同样的道理。另外,结合写入场景作为示例:需要向某存储单元中写入数据时,比如写入1。可以通过行解码器选中该存储单元所在行的字线,相应的图示中的晶体管M导通,通过将位线的逻辑电平设为1,使得电容C充电,即向存储单元写入1。反之,如果要写入0,那么位线的逻辑电平设为0,使得电容C放电,即向存储单元写入0。
实际应用中,为了增加存储容量,通常需要采用多个存储芯片。作为示例,图3为示例的存储拓扑架构。需要说明的是,图中仅是一种示例,相关技术中存在多种芯片拓扑架构,比如包括但不限于双T架构、Fly-By拓扑架构等,在此并未对其进行限制。结合图示的示例,当需要访问某存储单元时,首先要选择该存储单元所在的存储芯片,即进行片选。举例来说,某存储芯片对应的片选信号锁存为高电平时,所有的命令都被忽略,即该存储芯片未被选中;反之,若为低电平时,则该存储芯片被选中,可执行命令响应。然后,再从选中的芯片中基于地址信息选择相应的存储单元,从而实现对该存储单元的访问,比如进行数据存取等。可见,片选信号影响能否成功寻址到需访问的存储单元。故在相关标准中规定有关于片选信号测试的相关内容。作为示例,在测试过程中向存储器发出样本信号,存储器基于采样到的片选信号进行运算得到运算结果,如果运算结果与标准结果一致,则说明存储器能够在正常接收片选信号,CS测试通过;否则,说明存储器无法正确接收片段信号。
以双倍速率同步动态随机存储器(Double Data Rate Synchronous DynamicRandom Access Memory,简称DDR SDRAM)示例,在DDR5的相关标准规定了片选测试模式(CStraining mode,简称CSTM),以独立为CS测试提供模式。一旦进入CSTM模式,DRAM将在时钟上升沿对接收到的CS信号进行采样。具体的,可以使用多用途命令(Multi PurposeCommand,简称MPC)进入和退出CSTM模式。
实际应用中,由于DDR5的速度和频率明显高于DDR4,故对CS测试的可靠性提出更高要求。在一些实施例中,采用时钟周期为系统时钟周期两倍的奇时钟和偶时钟进行片选信号的采样和运算,得到的运算结果响应于输出时钟输出。这里的输出时钟用于捕获基于完整的片选信号得到的运算结果并输出该运算结果,以实现片选信号测试,故需要保证当开始进行片选测试时,及时提供准确的输出时钟。
本申请实施例的一些方面涉及上述考虑。以下结合本申请的一些实施例对方案进行示例介绍。
实施例一
图4为一实施例提供的时钟生成电路的结构示例图,如图4所示,该时钟生成电路包括:
采样模块11,用于基于采样时钟对连续的片选信号进行采样,片选信号的每一数据位的保持时长等于系统时钟的周期,采样时钟包含相位相反的奇时钟和偶时钟,奇时钟和偶时钟的周期等于系统时钟的周期的两倍,记基于奇时钟采样得到的数据为奇数据,记基于偶时钟采样得到的数据为偶数据;
检测模块12,与采样模块11连接,用于当检测到相邻的片选信号满足预定条件时,输出第一状态的指示信号,否则输出第二状态的指示信号;其中,预定条件包括前一片选信号的数据位均为第一电平状态,且后一片选信号的首个数据位为第二电平状态;
生成模块13,与检测模块连接,用于在指示信号处于第一状态时,生成输出时钟;其中,输出时钟的周期为单个片选信号的长度,输出时钟的上升沿与最先采样到首个数据位为低电平状态的后一片选信号的采样时钟的上升沿对齐。
实际应用中,本实施例提供的芯片测试电路可应用在各种存储器,作为示例,可以应用在包括但不限双倍速率同步动态随机存储器(简称DDR)等。其中,每个片选信号包括至少一个数据位。结合存储器场景,在一个示例中,每个片选信号包括四个数据位。
以DDR5为例,结合实际场景进行示例说明:当需要进行CS测试时,可以启动进入CSTM模式。考虑到DDR5的高速率特点,为了保证采样的可靠性,在一些实施例中采用相位相反,且周期为系统时钟周期的两倍的奇时钟和偶时钟进行采样,对应采样得到的信号分别称为奇数据和偶数据,从而为片选信号的采样提供充足的采样窗口,避免采样错误和采样失败,保证CS测试的准确性。作为示例,可以在奇时钟和偶时钟的上升沿,对片选信号进行采样。需要说明的是,这里的“奇数据”和“偶数据”只是对响应于奇时钟和偶时钟采集得到的数据的称呼,并未限制实际采样得到的数据的具体内容或者在片选信号中的奇偶属性。后续基于奇数据和进行片选测试运算,得到运算结果。输出时钟用于控制运算结果何时输出,这是因为,基于奇数据和偶数据并非始终都能组成一个完整的片选信号,而是在特定的时段内,比如片选信号的最后一个数据位被采样之后直至新片选信号的采样开始之前,方构成一个完整的片选信号。而输出时钟即用于控制输出该特定时段下的运算结果,而忽略其它时段下得到的运算结果,以保证测试结果的准确性。
故输出时钟的及时生成,影响测试结果的准确性。本实施例中,通过设定能够表征片选测试开始的预定条件,来保证及时提供输出时钟。这里的预定条件的设定对象是片选信号,即当片选信号的数据满足预定条件时,表明开始进行片选测试。该预定条件可以预先设定,后续在提供片选信号时基于该预定条件提供片选信号,以便于能够识别出测试是否开始。实际应用中,在相关标准中规定有关于片选信号测试的相关内容,比如,在接收到指示进入CSTM模式的指令之后,输入片选信号的样本信号之前的期间,会先控制片选信号维持一段时间的高电平,之后才开始真正的片选测试,即输入片选信号的样本信号,基于采样的片选信号进行运算以及输出运算结果。故在一个示例中,预定条件可以包括前一片选信号的数据位均为1,且后一片选信号的首个数据位为0,这样无需对其它信号进行调整,即可准确识别出片选测试何时开始。
结合图5和图6进行示例:图5和图6为采样的时序示例图。其中,CS为片选信号,CLK为系统时钟,CLK_E为偶时钟,CLK_O为奇时钟。基于奇时钟采样得到的奇数据为ODD,基于偶时钟采样得到的偶数据为EVEN。另外,图中分别示出了两种情况,一种情况为响应于奇时钟先检测到开始片选测试;另一种情况为响应于偶时钟先检测到开始片选测试。
在一个示例中,图7为一实施例提供的检测模块的结构示例图,如图7所示,检测模块12包括:第一延迟单元21、第二延迟单元22、第一运算单元23和第二运算单元24;
第一延迟单元21,与采样模块11连接,用于将奇数据ODD按照预定的时间间隔依次延时输出,得到第一延迟奇数据ODD1、第二延迟奇数据ODD2、第三延迟奇数据ODD3、第四延迟奇数据ODD4和第五延迟奇数据ODD5;
第二延迟单元22,与采样模块11连接,用于将偶数据EVEN按照时间间隔依次延时输出,得到第一延迟偶数据EVEN1、第二延迟偶数据EVEN2、第三延迟偶数据EVEN3、第四延迟偶数据EVEN4和第五延迟偶数据EVEN5;
第一运算单元23的输入端与第一延迟单元21和第二延迟单元22连接,第一运算单元23用于接收第一延迟奇数据ODD1、第二延迟偶数据EVEN2、第三延迟奇数据ODD3、第四延迟偶数据EVEN4和第五延迟奇数据ODD5,并检测是否满足预定条件;第一运算单元23的输出端与生成模块13连接;
第二运算单元24的输入端与第一延迟单元21和第二延迟单元22连接,第二运算单元24用于接收第一延迟偶数据EVEN1、第二延迟奇数据ODD2、第三延迟偶数据EVEN3、第四延迟奇数据ODD4和第五延迟偶数据EVEN5,并检测是否满足预定条件;第二运算单元23的输出端与生成模块13连接。
在一个示例中,时间间隔为一个系统时钟周期。结合图8和图9进行示例:图8和图9为数据序列的时序示例图。其中,数据序列是第一延时单元和第二延迟单元基于采样得到的奇数据和偶数据生成的,举例来说,数据序列包括第一延时单元输出的ODD1~ODD5以及第二延迟单元输出的EVEN1~EVEN5。具体的,由于本实施例中采用奇时钟和偶时钟进行片选信号的采样,故在进行片选测试的运算之前,需要先基于采样得到的奇数据和偶数据整合出之前的片选信号(四个数据位)和之后的片选信号的首个数据位,当这五个数据位满足11110时,即当前满足预定条件,说明开始进行片选测试,具体的,首个数据位为0的片选信号即首个样本信号。在本示例中,第一运算单元和第二运算单元分别对应前面提到的两种情况,结合图8的示例,第一运算单元在采样模块响应于奇时钟先检测到当前的五个数据位满足预定条件,即接收的第五延迟奇数据ODD5、第四延迟偶数据EVEN4、第三延迟奇数据ODD3、第二延迟偶数据EVEN2为一个片选信号,各数据位均为1,接下来的片选信号的首个数据位D0为0。
具体的,第一运算单元和第二运算单元基于接收的信号,通过进行运算检测当前是否满足预定条件。在一些示例中,图10为一实施例提供的第一运算单元和第二运算单元的结构示例图,如图10所示,第一运算单元包括23:第一非门231、第一与非门232和第二与非门233、以及第一或非门234;
第一非门231的输入端接收第一延迟奇数据ODD1,第一非门231的输出端与第一与非门232的第一输入端连接;第一与非门232的第二输入端接收第二延迟偶数据EVEN2,第一与非门232的第三输入端接收第三延迟奇数据ODD3,第一与非门232的输出端与第一或非门234的第一输入端连接;第二与非门233的第一输入端接收第四延迟偶数据EVEN4,第二与非门233的第二输入端接收第五延迟奇数据ODD5,第二与非门233的输出端与第一或非门234的第二输入端连接;第一或非门234的输出端与生成模块13连接;
第二运算单元24包括:第二非门241、第三与非门242和第四与非门243、以及第二或非门244;第二非门241的输入端接收第一延迟偶数据EVEN1,第二非门241的输出端与第三与非门242的第一输入端连接;第三与非门242的第二输入端接收第二延迟奇数据ODD2,第三与非门242的第三输入端接收第三延迟偶数据EVEN3,第三与非门242的输出端与第二或非门244的第一输入端连接;第四与非门243的第一输入端接收第四延迟奇数据ODD4,第四与非门243的第二输入端接收第五延迟偶数据EVEN5,第四与非门243的输出端与第二或非门244的第二输入端连接;第二或非门244的输出端与生成模块13连接。
实际应用中,运算模块输出的运算结果表征当前是否满足预定条件。结合第一运算单元作为示例,假设当前ODD5、EVEN4、ODD3以及EVEN2均为1,ODD1为0。则相应的,ODD1经过第一非门输出1,和为1的ODD3以及EVEN2输入第一与非门进行与非运算,第一与非门输出0至第一或非门;此时,为1的ODD5和EVEN4输入第二与非门进行与非运算,第二与非门输出0至第一或非门;相应的,第一或非门的两个输入均为0,第一或非门输出为1的运算结果,表征当前满足预定条件,即连续的五个数据位为11110。
本示例中,第一运算单元和第二运算单元通过非门、与非门以及或非门等常规器件实现,从而在保证及时准确生成输出时钟的同时,有效简化电路结构,降低成本。
具体的,前述内容中为了基于采样的奇数据和偶数据,检测连续的五个数据位是否满足预定条件,运算模块先通过对奇数据和偶数据进行间隔延迟,得到多个数据序列后,利用这多个数据序列组合为连续的五个数据位进行运算。
作为示例,图11为一实施例提供的第一延迟单元和第二延迟单元的结构示例图,如图11所示,第一延迟单元21包括:多个串联的第一延迟子单元211;首个第一延迟子单元211的输入端与采样模块11连接,用于接收基于奇数据ODD生成的第一延迟奇数据ODD1;每个第一延迟子单元211的输入端与前一第一延迟子单元211的输出端连接,每个第一延迟子单元211用于将接收的数据经过时间间隔后输出;第二延迟单元22包括:多个串联的第二延迟子单元221;首个第二延迟子单元221的输入端与采样模块11连接,用于接收基于偶数据EVEN生成的第一延迟偶数据EVEN1;每个第二延迟子单元221的输入端与前一第二延迟子单元221的输出端连接,每个第二延迟子单元221用于将接收的数据经过时间间隔后输出。
其中,第一延迟子单元和第二延迟子单元的数量可以根据预定条件中规定的连续数据位的数量确定。作为示例,第一延迟子单元和第二延迟子单元的数量均为四个。具体的,首个第一延迟子单元的输入端输出基于奇数据ODD生成的第一延迟奇数据ODD1,每个第一延迟子单元的输出端分别输出ODD2、ODD3、ODD4和ODD5。类似的,首个第二延迟子单元的输入端输出基于偶数据EVEN生成的第一延迟偶数据EVEN1,每个第二延迟子单元的输出端分别输出EVEN2、EVEN3、EVEN4和EVEN5。
作为示例,相邻的延迟奇数据之间的时间间隔为一个系统时钟周期,相邻的延迟偶数据之间的时间间隔同样为一个系统时钟周期。具体的,奇时钟和偶时钟的相位相反且周期为系统时钟周期的两倍,故对应的延迟奇数据和延迟偶数据之间(比如,ODD1和EVEN1之间,或者ODD2和EVEN2之间)同样相差一个系统时钟周期。结合前述的示例,基于上述延迟单元产生的各数据序列,能够构成连续的五个数据位用于检测当前是否满足预定条件,从而实现输出时钟的及时生成。
在一个示例中,图12为一实施例提供的第一延迟单元和第二延迟单元的结构示例图,如图12所示,每个第一延迟子单元211包括第一触发器31和第三非门32,第一触发器31的输入端作为第一延迟子单元211的输入端,第一触发器31的输出端与第三非门32的输入端连接,第三非门32的输出端作为第一延迟子单元211的输出端;其中,第奇数个第一触发器31的时钟端连接奇时钟的反相信号CLK_OB,第偶数个第一触发器31的时钟端连接奇时钟CLK_O;每个第二延迟子单元221包括第二触发器33和第四非门34,第二触发器33的输入端作为第二延迟子单元221的输入端,第二触发器33的反相输出端与第四非门34的输入端连接,第四非门34的输出端作为第二延迟子单元221的输出端;其中,第奇数个第二触发器33的时钟端连接偶时钟的反相信号CLK_EB,第偶数个第二触发器33的时钟端连接偶时钟CLK_E。
本示例中,通过触发器和非门构成延迟子单元,产生具有一定时间间隔的数据序列,从而实现后续准确检测当前是否预定条件。并且,通过常规器件能够简化电路结构,降低成本。此外,通过触发器输出反相输出结合非门执行反相处理的方式,能够起到驱动作用,提高产生信号的准确性。
结合前述内容,考虑到前述存在两种情形,为了实现不同情形下的输出时钟,在一个示例中,输出时钟包括相位相反的第一输出时钟CLK_2_O和第二输出时钟CLK_2_E。并且,在同一时刻下,第一输出时钟CLK_2_O或第二输出时钟CLK_2_E有效;其中任一输出时钟有效表征该输出时钟对应的采样时钟最先采样到所述首个数据位为低电平状态的所述后一片选信号。
具体的,第一输出时钟CLK_2_O对应奇时钟CLK_O,第二输出时钟CLK_2_E对应偶时钟CLK_E。输出时钟的每个上升沿对应至相应的采样时钟的上升沿。作为示例,单个片选信号包括四个数据位,相应的,输出时钟的周期与单个片选信号的长度一致,为四个系统时钟周期,即采样时钟的两倍。在一个示例中,可以基于采样时钟,通过分频电路DIV生成对应的输出时钟。
作为示例,图13为一实施例提供的生成模块的结构示例图,如图13所示,生成模块13包括:选择单元131、第一生成单元132和第二生成单元133;
选择单元131与第一运算单元23和第二运算单元24连接;选择单元131用于响应于第一运算单元23先输出第一状态的指示信号,向第一生成单元132输出有效的第一使能信号CS_O;以及,响应于第二运算单元24先输出第一状态的指示信号,向第二生成单元133输出有效的第二使能信号CS_E;
第一生成单元132的使能端与选择单元131连接,第一生成单元132接收奇时钟CLK_O,第一生成单元132用于响应于第一使能信号CS_O有效,对奇时钟CLK_O进行分频,输出第一输出时钟CLK_2_O;
第二生成单元133的使能端与选择单元131连接,第二生成单元133接收偶时钟CLK_E,第二生成单元133用于响应于第二使能信号CS_E有效,对偶时钟CLK_E进行分频,输出第二输出时钟CLK_2_E。
其中,第一状态可以根据实际情况设定。比如,第一状态为高电平状态,则当某运算单元输出的信号为1时,表明当前接收的五个连续数据位满足预定条件。相应的,选择单元会向先接收到第一状态的运算单元对应的生成单元输出有效的使能信号,以使生成单元基于接收到的采样时钟,输出对应的输出时钟。同时,选择单元将复位另一运算单元对应的生成单元,以在同一时刻下,只提供一个有效的输出时钟,从而避免后续进行片选测试时,响应于奇时钟得到的运算结果和响应于偶时钟得到的运算结果在输出时发生信号冲突。
在一个示例中,图14为一实施例提供的生成模块的结构示例图,如图14所示,选择单元131包括:第一传输单元41、第二传输单元42和控制单元43;
第一传输单元41的输入端接收第一高电平信号,第一传输单元41的控制端接收第一运算单元23输出的指示信号,第一传输单元41的输出端连接至第一生成单元132的使能端和控制单元43;第一传输单元41用于在第一运算单元23输出的指示信号处于第一状态时,将第一高电平信号传输至控制单元43;
第二传输单元42的输入端接收第二高电平信号,第二传输单元42的控制端接收第二运算单元24输出的指示信号,第二传输单元42的输出端连接至第二生成单元133的使能端和控制单元43;第二传输单元42用于在第二运算单元24输出的指示信号处于第一状态时,将第二高电平信号传输至控制单元43;
控制单元43与第一传输单元41的使能端和第二传输单元42的使能端连接,用于当接收到第一传输单元41输出的信号时,使能第一传输单元41并复位第二传输单元42;以及当接收到第二传输单元42输出的信号时,使能第二传输单元42并复位第一传输单元41。
具体的,选择单元用于当第一运算单元和第二运算单元中,任一运算单元先检测到当前满足预定条件,即运算单元输出第一状态的指示信号时,使能该运算单元对应的生成单元,并复位另一运算单元对应的生成单元。以第一运算单元先输出第一状态的指示信号为例,第一传输单元会将第一高电平信号传输给控制单元,控制单元接收到第一传输单元传输的该信号,则使能第一传输单元并复位第二传输单元,经过使能的第一传输单元,则继续将第一高电平信号传输至第一生成单元的使能端,以使能第一生成单元工作,输出第一输出时钟。其中,第一高电平信号和第二高电平信号的实现方式不限,可以相同也可以不同,实际情况中可以根据生成单元的使能电平设定。作为示例,第一高电平信号和第二高电平信号均为电源信号VDD。需要说明的是,本示例中,将第一传输单元输出的第一高电平信号作为第一生成单元的使能信号CS_O,将第二传输单元输出的第二高电平信号作为第二生成单元的使能信号CS_E,实际应用中,并不限于示例的情形。比如,可以对传输单元输出的高电平信号进行进一步逻辑运算或处理,得到生成单元的使能信号,在此不对使能信号的具体内容进行限制。
在一个示例中,图15为一实施例提供的生成模块的结构示例图,如图15所示,控制单元43包括:第三或非门431和第四或非门432;第三或非门431的输入端与第二传输单元42的输出端连接,第三或非门431的输出端与第一传输单元41的使能端连接;第四或非门432的输入端与第一传输单元41的输出端连接,第四或非门432的输出端与第二传输单元42的使能端连接。
结合图示,以第一运算单元先输出第一状态的指示信号为例,第一传输单元会输出高电平信号至第四或非门的输入端,第四或非门输出低电平信号至第二传输单元的使能端,第二传输单元被复位。以第二运算单元先输出第一状态的指示信号为例,第二传输单元会输出高电平信号至第三或非门的输入端,第三或非门输出低电平信号至第一传输单元的使能端,第一传输单元被复位。本示例中,通过两个或非门实现根据运算单元输出指示信号的情况,控制传输单元的使能或复位,能够进一步简化电路结构。
考虑实际应用中需要复位的情形,在一个示例中,如图15所示,控制单元43还包括:第一复位单元433;第一复位单元433包括:第七非门和或门;第七非门的输入端接收测试模式信号CSTM_ENT,第七非门的输出端连接至或门的第一输入端;或门的第二输入端接收复位信号VPU RST,或门的输出端连接至第三或非门431的另一输入端和第四或非门432的另一输入端。
其中,第一复位单元可实现复位功能。具体的,当复位信号VPU RST为1时,第三或非门和第四或非门均输出0,第一传输单元和第二传输单元均被复位。需要说明的是,尽管称为第一复位单元,但并未限制除复位功能以外的其它功能。举例来说,实际应用中,考虑到DDR5规定了专门的片选测试模式(CSTM),故第一复位单元还可以设置用于控制进入或退出该模式,以更好适用于存储器场景。结合图示举例,当进入CSTM模式,测试模式信号CSTM_ENT处于激活状态,例如为1,经过第七非门输出0至或门,假设此时并未进行复位,复位信号VPU RST为0,则或门输出0,不会复位第一传输单元和第二传输单元,两个传输单元可参照前述的原理正常工作。当退出CSTM模式,测试模式信号CSTM_ENT处于未激活状态,例如为0,经过第七非门输出1至或门,无论此时复位信号VPU RST为1或0,或门输出1,第三或非门和第四或非门均输出0,第一传输单元和第二传输单元复位,不工作。通过本示例能够实现控制单元的有效及时复位和控制。
具体的,在控制单元的控制下,选择第一传输单元或第二传输单元将电平信号传输至对应的生成单元,以使能生成单元输出对应的输出时钟。在一个示例中,如图15所示,第一传输单元41包括第三触发器411;第三触发器411的输入端接收第一高电平信号VDD,第三触发器411的时钟端接收第一运算单元23输出的指示信号,第三触发器411的输出端连接至控制单元43和第一生成单元132的使能端;第二传输单元42包括第四触发器421;第四触发器421的输入端接收第二高电平信号VDD,第四触发器421的时钟端接收第二运算单元24输出的指示信号,第四触发器421的输出端连接至控制单元43和第二生成单元133的使能端。
本示例中,通过触发器实现在控制单元的控制下,第一传输单元或第二传输单元将高电平信号传输至对应的生成单元,以使能该生成单元并复位另一生成单元,在实现及时准确生成输出时钟的同时,进一步简化电路结构。
本实施例中,针对前述的两种情形,设置两个生成单元,以提供不同情形下的输出时钟。在一个示例中,图16为一实施例提供的生成模块的结构示例图,如图16所示,第一生成单元132包括第一触发器51和第三延迟单元52;第一触发器51的输入端与第一触发器51的反相输出端连接,第一触发器51的时钟端接收奇时钟CLK_O,第一触发器51的复位端为第一生成单元132的使能端,第一触发器51的输出端与第三延迟单元52的输入端连接;第三延迟单元52用于将第一触发器51输出的信号延迟输出得到第一输出时钟CLK_2_O;
第二生成单元133包括第二触发器53和第四延迟单元54;第二触发器53的输入端与第二触发器53的反相输出端连接,第二触发器53的时钟端接收偶时钟CLK_E,第二触发器53的复位端为第二生成单元133的使能端,第二触发器53的输出端与第四延迟单元54的输入端连接;第四延迟单元54用于将第二触发器53输出的信号延迟输出得到第二输出时钟CLK_2_E。
具体的,第一生成单元和第二生成单元在被使能时,基于接收到的采样时钟,输出周期为采样时钟的周期的两倍的输出时钟,并且第一生成单元或第二生成单元是在第一运算单元或第二运算单元检测到当前满足预定条件时被使能,故输出的输出时钟的上升沿与最先采样到片选信号的样本信号,即检测到片选测试开始的采样时钟的上升沿对齐。为了改善信号质量,向生成的输出时钟加入多级反相驱动。在一个示例中,第三延迟单元52和第四延迟单元54均包括串联的多个第五非门,其中多个第五非门的数量为偶数。
在一个示例中,第一生成单元132还包括第五延迟单元55;第五延迟单元55的输入端与第一触发器51的输出端连接,第五延迟单元55用于将第一触发器51输出的信号进行反相延迟输出得到第一输出时钟CLK_2_O的反相信号CLK_2_OB;第二生成单元133还包括第六延迟单元56;第六延迟单元56的输入端与第二触发器53的输出端连接,第六延迟单元56用于将第二触发器53输出的信号进行反相延迟输出得到第二输出时钟CLK_2_E的反相信号CLK_2_EB。本示例中,通过生成输出时钟的反相信号,提高输出时钟信号的丰富性。作为示例,第五延迟单元55和第六延迟单元56均包括串联的多个第六非门,其中多个第六非门的数量为奇数。本示例中,通过常规的非门实现反相延迟处理,实现进一步简化电路结构。
同样考虑到第一生成单元和第二生成单元的复位功能,在一个示例中,生成模块13还包括:第二复位单元134;第二复位单元134包括:第八非门61、第九非门62、第五或非门63和第六或非门64;
第八非门61的输入端与第一传输单元41的输出端连接,第八非门61的输出端与第五或非门63的第一输入端连接;第五或非门63的第二输入端与第六或非门64的第一输入端连接,第五或非门63的输出端与第一生成单元132的使能端连接;
第九非门62的输入端与第二传输单元42的输出端连接,第九非门62的输出端与第六或非门64的第二输入端连接;第六或非门64的第一输入端接收复位信号VPU RST,第六或非门64的输出端与第二生成单元133的使能端连接。
本示例中,为第一生成单元和第二生成单元设置第二复位单元,实现对生成单元的复位功能,提高电路运行的可靠性,并且电路结构简单。
本实施例提供的时钟生成电路中,采样模块基于奇时钟和偶时钟对连续的片选信号进行采样获得奇数据和偶数据,检测模块基于奇数据和偶数据检测前后相邻的片选信号是否满足预定条件,当检测到相邻的片选信号满足预定条件时,生成模块开始生成输出时钟。通过上述方案,可以根据实际测试设定能够表征开始进行片选测试的预定条件,实现基于时钟周期为系统时钟周期两倍的奇时钟和偶时钟对片选信号中各数据位的采集、检测并及时地生成输出时钟,从而能够在保证采样准确可靠的同时及时地生成和提供输出时钟,该输出时钟可用于配合片选测试结果的准确输出,实现准确可靠的片选测试。
实施例二
本申请实施例二提供一种存储器,该存储器包括:芯片测试电路以及如前的时钟生成电路;其中,
时钟生成电路和芯片测试电路连接,用于为芯片测试电路提供输出时钟,芯片测试电路用于对存储器进行片选信号测试。
作为示例,当需要进行CS测试时,可以启动芯片测试电路和时钟生成电路进入CSTM模式。经过一定时间后,开始输入片选信号的样本信号,时钟生成电路检测到样本信号时,开始生成输出时钟;同时,芯片测试电路采用奇时钟和偶时钟进行采样,得到奇数据和偶数据。其中,奇时钟和偶时钟的相位相反,且周期为系统时钟周期的两倍,因此可以为片选信号的采样提供充足的采样窗口,避免采样错误和采样失败,保证CS测试的准确性。基于采样得到的奇数据和偶数据,整合得到完整的片选信号进行片选测试运算,得到运算结果在时钟生成电路提供的输出时钟的上升沿到来时输出。基于输出的运算结果和标准结果进行比较,判断片选信号接收是否正常。
本实施例提供的存储器中,芯片测试电路基于奇时钟和偶时钟进行采样进行对比运算获得运算结果,响应于时钟生成电路提供的输出时钟输出运算结果。具体的,时钟生成电路的采样模块基于奇时钟和偶时钟进行采样获得奇数据和偶数据,检测模块基于奇数据和偶数据检测前后相邻的片选信号是否满足预定条件,当检测到相邻的片选信号满足预定条件时,生成模块开始生成输出时钟。通过上述方案,可以根据实际测试设定能够表征开始进行片选测试的预定条件,实现基于时钟周期为系统时钟周期两倍的奇时钟和偶时钟对片选信号中各数据位的采集、检测并及时地生成输出时钟,从而能够在保证采样准确可靠的同时及时地生成和提供输出时钟,该输出时钟可用于配合片选测试结果的准确输出,实现准确可靠的片选测试。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本申请的真正范围和精神由下面的权利要求书指出。
应当理解的是,本申请并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。
Claims (14)
1.一种时钟生成电路,其特征在于,包括:
采样模块,用于基于采样时钟对连续的片选信号进行采样,所述片选信号的每一数据位的保持时长等于系统时钟的周期,所述采样时钟包含相位相反的奇时钟和偶时钟,所述奇时钟和所述偶时钟的周期等于所述系统时钟的周期的两倍,记基于所述奇时钟采样得到的数据为奇数据,记基于所述偶时钟采样得到的数据为偶数据;
检测模块,与所述采样模块连接,用于当检测到相邻的片选信号满足预定条件时,输出第一状态的指示信号,否则输出第二状态的指示信号;其中,所述预定条件包括前一片选信号的数据位均为第一电平状态,且后一片选信号的首个数据位为第二电平状态;
生成模块,与所述检测模块连接,用于在所述指示信号处于第一状态时,生成输出时钟;其中,所述输出时钟的周期为单个片选信号的长度,所述输出时钟的上升沿与最先采样到所述首个数据位为低电平状态的所述后一片选信号的所述采样时钟的上升沿对齐。
2.根据权利要求1所述的时钟生成电路,其特征在于,每个片选信号包括四个数据位。
3.根据权利要求2所述的时钟生成电路,其特征在于,所述检测模块包括:第一延迟单元、第二延迟单元、第一运算单元和第二运算单元;
所述第一延迟单元,与所述采样模块连接,用于将所述奇数据按照预定的时间间隔依次延时输出,得到第一延迟奇数据、第二延迟奇数据、第三延迟奇数据、第四延迟奇数据和第五延迟奇数据;
所述第二延迟单元,与所述采样模块连接,用于将所述偶数据按照所述时间间隔依次延时输出,得到第一延迟偶数据、第二延迟偶数据、第三延迟偶数据、第四延迟偶数据和第五延迟偶数据;
所述第一运算单元的输入端与所述第一延迟单元和所述第二延迟单元连接,所述第一运算单元用于接收所述第一延迟奇数据、所述第二延迟偶数据、所述第三延迟奇数据、所述第四延迟偶数据和所述第五延迟奇数据,并检测是否满足所述预定条件;第一运算单元的输出端与所述生成模块连接;
所述第二运算单元的输入端与所述第一延迟单元和所述第二延迟单元连接,所述第二运算单元用于接收所述第一延迟偶数据、所述第二延迟奇数据、所述第三延迟偶数据、所述第四延迟奇数据和所述第五延迟偶数据,并检测是否满足所述预定条件;所述第二运算单元的输出端与所述生成模块连接。
4.根据权利要求3所述的时钟生成电路,其特征在于,
所述第一运算单元包括:第一非门、第一与非门和第二与非门、以及第一或非门;所述第一非门的输入端接收所述第一延迟奇数据,所述第一非门的输出端与所述第一与非门的第一输入端连接;所述第一与非门的第二输入端接收所述第二延迟偶数据,所述第一与非门的第三输入端接收所述第三延迟奇数据,所述第一与非门的输出端与所述第一或非门的第一输入端连接;所述第二与非门的第一输入端接收所述第四延迟偶数据,所述第二与非门的第二输入端接收所述第五延迟奇数据,所述第二与非门的输出端与所述第一或非门的第二输入端连接;所述第一或非门的输出端与所述生成模块连接;
所述第二运算单元包括:第二非门、第三与非门和第四与非门、以及第二或非门;所述第二非门的输入端接收所述第一延迟偶数据,所述第二非门的输出端与所述第三与非门的第一输入端连接;所述第三与非门的第二输入端接收所述第二延迟奇数据,所述第三与非门的第三输入端接收所述第三延迟偶数据,所述第三与非门的输出端与所述第二或非门的第一输入端连接;所述第四与非门的第一输入端接收所述第四延迟奇数据,所述第四与非门的第二输入端接收所述第五延迟偶数据,所述第四与非门的输出端与所述第二或非门的第二输入端连接;所述第二或非门的输出端与所述生成模块连接。
5.根据权利要求3所述的时钟生成电路,其特征在于,
所述第一延迟单元包括:多个串联的第一延迟子单元;首个第一延迟子单元的输入端与所述采样模块连接,用于接收基于所述奇数据生成的所述第一延迟奇数据;每个第一延迟子单元的输入端与前一第一延迟子单元的输出端连接,每个第一延迟子单元用于将接收的数据经过所述时间间隔后输出;
所述第二延迟单元包括:多个串联的第二延迟子单元;首个第二延迟子单元的输入端与所述采样模块连接,用于接收基于所述偶数据生成的所述第一延迟偶数据;每个第二延迟子单元的输入端与前一第二延迟子单元的输出端连接,每个第二延迟子单元用于将接收的数据经过所述时间间隔后输出。
6.根据权利要求3-5任一项所述的时钟生成电路,其特征在于,所述输出时钟包括相位相反的第一输出时钟和第二输出时钟;
在同一时刻下,所述第一输出时钟或所述第二输出时钟有效;其中任一输出时钟有效表征该输出时钟对应的采样时钟最先采样到所述首个数据位为低电平状态的所述后一片选信号。
7.根据权利要求6所述的时钟生成电路,其特征在于,所述生成模块包括:选择单元、第一生成单元和第二生成单元;
所述选择单元与所述第一运算单元和所述第二运算单元连接;所述选择单元用于响应于所述第一运算单元先输出第一状态的指示信号,向所述第一生成单元输出有效的第一使能信号;以及,响应于所述第二运算单元先输出第一状态的指示信号,向所述第二生成单元输出有效的第二使能信号;
所述第一生成单元的使能端与所述选择单元连接,所述第一生成单元接收所述奇时钟,所述第一生成单元用于响应于所述第一使能信号有效,对所述奇时钟进行分频,输出所述第一输出时钟;
所述第二生成单元的使能端与所述选择单元连接,所述第二生成单元接收所述偶时钟,所述第二生成单元用于响应于所述第二使能信号有效,对所述偶时钟进行分频,输出所述第二输出时钟。
8.根据权利要求7所述的时钟生成电路,其特征在于,
所述第一生成单元包括第一触发器和第三延迟单元;所述第一触发器的输入端与所述第一触发器的反相输出端连接,所述第一触发器的时钟端接收所述奇时钟,所述第一触发器的复位端为所述第一生成单元的使能端,所述第一触发器的输出端与所述第三延迟单元的输入端连接;所述第三延迟单元用于将所述第一触发器输出的信号延迟输出得到所述第一输出时钟;
所述第二生成单元包括第二触发器和第四延迟单元;所述第二触发器的输入端与所述第二触发器的反相输出端连接,所述第二触发器的时钟端接收所述偶时钟,所述第二触发器的复位端为所述第二生成单元的使能端,所述第二触发器的输出端与所述第四延迟单元的输入端连接;所述第四延迟单元用于将所述第二触发器输出的信号延迟输出得到所述第二输出时钟。
9.根据权利要求8所述的时钟生成电路,其特征在于,
所述第一生成单元还包括第五延迟单元;所述第五延迟单元的输入端与所述第一触发器的输出端连接,所述第五延迟单元用于将所述第一触发器输出的信号进行反相延迟输出得到所述第一输出时钟的反相信号;
所述第二生成单元还包括第六延迟单元;所述第六延迟单元的输入端与所述第二触发器的输出端连接,所述第六延迟单元用于将所述第二触发器输出的信号进行反相延迟输出得到所述第二输出时钟的反相信号。
10.根据权利要求7-9任一项所述的时钟生成电路,其特征在于,所述选择单元包括:第一传输单元、第二传输单元和控制单元;所述第一传输单元的输入端接收第一高电平信号,所述第一传输单元的控制端接收所述第一运算单元输出的指示信号,所述第一传输单元的输出端连接至所述第一生成单元的使能端和所述控制单元;所述第一传输单元用于在所述第一运算单元输出的指示信号处于第一状态时,将所述第一高电平信号传输至所述控制单元;
所述第二传输单元的输入端接收第二高电平信号,所述第二传输单元的控制端接收所述第二运算单元输出的指示信号,所述第二传输单元的输出端连接至所述第二生成单元的使能端和所述控制单元;所述第二传输单元用于在所述第二运算单元输出的指示信号处于第一状态时,将所述第二高电平信号传输至所述控制单元;
所述控制单元与所述第一传输单元的使能端和所述第二传输单元的使能端连接,用于当接收到所述第一传输单元输出的信号时,使能所述第一传输单元并复位所述第二传输单元;以及当接收到所述第二传输单元输出的信号时,使能所述第二传输单元并复位所述第一传输单元。
11.根据权利要求10所述的时钟生成电路,其特征在于,所述控制单元包括:第三或非门和第四或非门;
所述第三或非门的输入端与所述第二传输单元的输出端连接,所述第三或非门的输出端与所述第一传输单元的使能端连接;
所述第四或非门的输入端与所述第一传输单元的输出端连接,所述第四或非门的输出端与所述第二传输单元的使能端连接。
12.根据权利要求11所述的时钟生成电路,其特征在于,所述控制单元还包括:第一复位单元;
所述第一复位单元包括:第七非门和或门;所述第七非门的输入端接收测试模式信号,所述第七非门的输出端连接至所述或门的第一输入端;所述或门的第二输入端接收复位信号,所述或门的输出端连接至所述第三或非门的另一输入端和所述第四或非门的另一输入端。
13.根据权利要求10所述的时钟生成电路,其特征在于,所述生成模块还包括:第二复位单元;所述第二复位单元包括:第八非门、第九非门、第五或非门和第六或非门;
所述第八非门的输入端与所述第一传输单元的输出端连接,所述第八非门的输出端与所述第五或非门的第一输入端连接;所述第五或非门的第二输入端与所述第六或非门的第一输入端连接,所述第五或非门的输出端与所述第一生成单元的使能端连接;
所述第九非门的输入端与所述第二传输单元的输出端连接,所述第九非门的输出端与所述第六或非门的第二输入端连接;所述第六或非门的第一输入端接收所述复位信号,所述第六或非门的输出端与所述第二生成单元的使能端连接。
14.一种存储器,其特征在于,包括:如权利要求1-13任一项所述的时钟生成电路和芯片测试电路;其中,
所述时钟生成电路和所述芯片测试电路连接,用于为所述芯片测试电路提供输出时钟,所述芯片测试电路用于对存储器进行片选信号测试。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211260989.0A CN117935891A (zh) | 2022-10-14 | 2022-10-14 | 时钟生成电路及存储器 |
PCT/CN2023/070338 WO2024077800A1 (zh) | 2022-10-14 | 2023-01-04 | 时钟生成电路及存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211260989.0A CN117935891A (zh) | 2022-10-14 | 2022-10-14 | 时钟生成电路及存储器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117935891A true CN117935891A (zh) | 2024-04-26 |
Family
ID=90668632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211260989.0A Pending CN117935891A (zh) | 2022-10-14 | 2022-10-14 | 时钟生成电路及存储器 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN117935891A (zh) |
WO (1) | WO2024077800A1 (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101625635B1 (ko) * | 2009-03-30 | 2016-05-31 | 삼성전자주식회사 | 전류 소모를 줄일 수 있는 클럭 신호 발생 회로, 및 이를 포함하는 반도체 장치 |
KR20180046428A (ko) * | 2016-10-27 | 2018-05-09 | 삼성전자주식회사 | 메모리 장치 및 그것의 트레이닝 방법 |
US10176858B1 (en) * | 2017-08-30 | 2019-01-08 | Micron Technology, Inc. | Adjusting instruction delays to the latch path in DDR5 DRAM |
CN111541446B (zh) * | 2020-05-18 | 2024-03-22 | 上海兆芯集成电路股份有限公司 | 时钟同步电路 |
-
2022
- 2022-10-14 CN CN202211260989.0A patent/CN117935891A/zh active Pending
-
2023
- 2023-01-04 WO PCT/CN2023/070338 patent/WO2024077800A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2024077800A1 (zh) | 2024-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8040751B2 (en) | Semiconductor memory device | |
US5808961A (en) | Internal clock generating circuit for clock synchronous type semiconductor memory device | |
US6674686B2 (en) | Method and apparatus for read operation and write operation in semiconductor memory device | |
CN104810043A (zh) | 突发长度控制电路 | |
CN115240731A (zh) | 延迟锁相环电路的控制电路及存储器 | |
US6034904A (en) | Semiconductor memory device having selection circuit for arbitrarily setting a word line to selected state at high speed in test mode | |
US20190258400A1 (en) | Memory devices configured to latch data for output in response to an edge of a clock signal generated in response to an edge of another clock signal | |
US7042777B2 (en) | Memory device with non-variable write latency | |
US7394716B1 (en) | Bank availability indications for memory device and method therefor | |
US10714161B2 (en) | Semiconductor device | |
US8994419B2 (en) | Semiconductor device, semiconductor system including the same, and method for operating the same | |
CN114566205B (zh) | 存储芯片的测试方法、装置、存储介质与电子设备 | |
US6948014B2 (en) | Register for the parallel-serial conversion of data | |
CN117935891A (zh) | 时钟生成电路及存储器 | |
CN116504297A (zh) | 存储芯片的测试方法、装置、存储介质与电子设备 | |
US6191974B1 (en) | Nonvolatile semiconductor memory | |
US11249680B2 (en) | Methods, controllers, and semiconductor systems for generating write commands | |
US20040136250A1 (en) | Semiconductor memory device with improved precharge timing | |
WO2024040695A1 (zh) | 芯片测试电路及存储器 | |
EP1416494A2 (en) | Semiconductor memory capable of performing high-speed processing | |
US6643217B2 (en) | Semiconductor memory device permitting early detection of defective test data | |
US20160314824A1 (en) | Apparatuses and methods for providing active and inactive clock signals to a command path circuit | |
US8189425B2 (en) | Semiconductor memory device | |
US20230143405A1 (en) | Pseudo-static random access memory | |
US20050073901A1 (en) | Random access memory with data strobe locking circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |