CN117913133A - 双向开关晶体管 - Google Patents

双向开关晶体管 Download PDF

Info

Publication number
CN117913133A
CN117913133A CN202311777071.8A CN202311777071A CN117913133A CN 117913133 A CN117913133 A CN 117913133A CN 202311777071 A CN202311777071 A CN 202311777071A CN 117913133 A CN117913133 A CN 117913133A
Authority
CN
China
Prior art keywords
layer
switching transistor
barrier layer
insulating substrate
directional switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311777071.8A
Other languages
English (en)
Inventor
张力
王霄
柏鹏翔
韩澳华
忽培青
黄秋凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN202311777071.8A priority Critical patent/CN117913133A/zh
Publication of CN117913133A publication Critical patent/CN117913133A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明实施例公开了一种双向开关晶体管,包括:绝缘衬底;沟道层,覆盖所述绝缘衬底的上表面;势垒层,至少覆盖所述沟道层的部分上表面;至少一个栅极导体,位于所述势垒层上,以及两个相同类型的第一电极,位于所述势垒层的上,并位于所述栅极导体的两侧,其中,两个第一电极与所述栅极导体间隔设置,所述绝缘衬底的晶格与所述沟道层的晶格接近。本发明的绝缘衬底不会有整体相同的电势,因此不会在开关过程中造成器件动态性能的退化。

Description

双向开关晶体管
技术领域
本发明涉及半导体技术领域,具体涉及一种双向开关晶体管。
背景技术
随着市场对于功率器件的体积和能效要求的提高,宽禁带半导体GaN基器件,由于更低的功率损耗和更快速开关能力,已广泛用于高频电能转换系统。与硅金属氧化物半导体场效应晶体管(MOSFET)相比,GaN高电子迁移率晶体管(HEMT)在高功率和高频应用中具有更好的品质因数和更具前景的性能。
在一些需要双向开关的应用中,通过恰当的栅极结构设计,GaN HEMT器件可等效为背靠背串联耦合的两个晶体管。与需要两个Si基晶体管的串联相比,GaN双向开关晶体管(Bi-GaN HEMT)有更低的功耗和更紧凑的大小。如果Bi-GaN HEMT的衬底电势是浮动的,那么衬底将在器件的切换过程期间累积电荷,这将影响器件的切换性能、造成动态电阻的退化。在常规GaN HEMT器件中,为了避免衬底浮动对器件的性能和可靠性的影响,通常需要将器件的衬底和源极保持在相同电位。在双向GaN HEMT器件中,由于器件的源极和漏极根据电路的工作状态切换,因此不可能将衬底与源极或漏极直接电连接。因此,对于双向GaNHEMT器件,有必要根据器件的工作状态独立地控制衬底电位,使得器件的衬底电位始终维持在器件的最低电位。
为了使衬底处于源极/漏极中较低的电位,常用的方法是将衬底通过钳位电路与源极或漏极相连,根据开关状态实现对衬底电位的调控。然而这种附加的钳位电路,不仅会引入额外的寄生电容,影响器件的工作效率,也会增加整体的成本。
发明内容
有鉴于此,本发明提供了一种双向开关晶体管,以解决现有技术存在的问题。
根据本发明的第一方面,提供一种双向开关晶体管,包括:绝缘衬底;沟道层,覆盖所述绝缘衬底的上表面;势垒层,至少覆盖所述沟道层的部分上表面;至少一个栅极导体,位于所述势垒层上,以及两个相同类型的第一电极,位于所述势垒层的上,并位于所述栅极导体的两侧,其中,两个第一电极与所述栅极导体间隔设置,所述绝缘衬底的晶格与所述沟道层的晶格接近。
可选地,所述绝缘衬底与所述沟道层的晶体结构都为六方结构。
可选地,所述绝缘衬底与所述沟道层的晶格失配度小。
可选地,所述绝缘衬底为蓝宝石或高阻的碳化硅或氮化铝。
可选地,所述第一电极设置为源电极或漏电极。
可选地,还包括帽层,所述帽层位于所述栅极导体下方,且位于所述势垒层上。
可选地,当所述第一电极为漏电极时,所述栅极导体个数为一个,所述栅极导体与两个所述第一电极之间的距离相同。
可选地,当所述第一电极为源电极时,所述栅极导体个数为两个。
可选地,还包括介质层,所述介质层覆盖所述势垒层的上表面,所述栅极导体位于所述介质层上。
可选地,所述势垒层包括至少一个开口,所述开口穿过所述势垒层延伸至所述沟道的上表面或所述势垒层中,所述介质层覆盖所述开口的内表面,所述栅极导体填满所述开口,并向开口两侧的介质层延伸。
可选地,还包括位于所述绝缘衬底和所述沟道层之间的缓冲层,用于缓解所述绝缘衬底与所述沟道层的失配应力。
本发明提出了一种,基于绝缘衬底的双向开关晶体管,与Si衬底不同,绝缘衬底不会有整体相同的电势,因此不会因为衬偏效应在开关过程中造成器件动态性能的退化。另外,也不需要额外的钳位电路来调控衬底的电位,不仅不会引入额外的寄生电容,还不会增加额外的成本,结构简单易实现。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其它目的、特征和优点将更为清楚,在附图中:
图1是本发明实施例一的双向开关晶体管的截面结构图;
图2是本发明实施例二的双向开关晶体管的截面结构图;
图3是本发明实施例三的双向开关晶体管的截面结构图;
图4是本发明实施例四的双向开关晶体管的截面结构图;
图5是本发明实施例五的双向开关晶体管的截面结构图;
图6是本发明实施例六的双向开关晶体管的截面结构图。
具体实施方式
以下基于实施例对本申请进行描述,但是本申请并不仅仅限于这些实施例。在下文对本申请的细节描述中,详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本申请。为了避免混淆本申请的实质,公知的方法、过程、流程、元件和电路并没有详细叙述。
此外,本领域普通技术人员应当理解,在此提供的附图都是为了说明的目的,并且附图不一定是按比例绘制的。
除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
为易于说明,诸如“内”、“外”、“之下”、“下方”、“下部”、“上方”、“上部”等等的空间相关术语在此被用于描述图中例示的一个元件或特征与另一元件或特征的关系。将理解的是,空间相关术语可意欲包含设备在使用或操作中的除图中描绘的方位之外的不同的方位。例如,如果图中的设备被翻转,则被描述为在其它元件或特征“下方”或“之下”的元件于是将被定位为在该其它元件或特征上方。因而,示例术语“下方”能包含上方和下方的方位二者。设备可以以其它方式被定向(旋转90度或处于其它方位),并且在此使用的空间相关描述词应该被相应地解释。
除非上下文明确要求,否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义;也就是说,是“包括但不限于”的含义。
在本申请的描述中,需要理解的是,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性。此外,在本申请的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在本公开的描述中,需要说明的是,在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互组合。
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
如图1所示,为本发明实施例一的双向开关晶体管的截面图,其中,截面的平面与衬底101的衬底平面横切。在本申请中,所述双向开关晶体管为高电子迁移率晶体管,在要描述的晶体管的半导体结构内的横向方向以及电流流动的主方向在图2中是水平的。为了清楚起见,细节的个别尺寸(诸如半导体层和金属层的厚度以及其横向尺寸)没有以实际比例示出。此外,省略对于本说明书不是必需的结构细节以及附加层和材料。
本申请公开了一种双向开关晶体管,其特征在于,包括:绝缘衬底;沟道层,覆盖所述绝缘衬底的上表面;势垒层,至少覆盖所述沟道层的部分上表面;至少一个栅极导体,位于所述势垒层上,以及两个第一电极,位于所述势垒层的上,并位于所述栅极导体的两侧,其中,两个第一电极与所述栅极导体间隔设置,所述绝缘衬底的晶格与所述沟道层的晶格接近。
如已经提到的,图1中示出的双向开关晶体管是基于衬底101。在所述衬底101上提供(相对)小的带隙层103(例如GaN半导体层)和在其上的另一(相对)大的带隙层104(例如AlGaN层,AlN等),其构成半导体异质结构。在这两层之间的界面处形成二维电子气,其构成晶体管的沟道的高电子迁移率层。在本实施例中,所述相对小的带隙层为所述晶体管的沟道层103,相对大的带隙层是势垒层104,二维电子气位于与势垒层相邻的沟道层103内,即在沟道层103的顶端。在可选的实施例中,在所述衬底101上,还可包括用于改进晶体管结构与衬底的晶格匹配的常规缓冲层102,所述缓冲层102位于所述衬底101和所述沟道层103之间,用于缓解所述衬底101与所述沟道层之间的晶格失配应力。其中,所述缓冲层还可以包括成核层AlN,所述缓冲层可选择GaN,AlGaN等III-V族化合物材料。在所述势垒层104上,还可包括常规帽层106,所述帽层106可以包括GaN,AlGaN等III-V族化合物材料,在本实施例中,所述帽层为P型GaN。
在本实施例中,所述衬底101采用与所述缓冲层102或沟道层103晶格接近的绝缘材料,例如高阻的碳化硅材料,蓝宝石材料,氮化铝材料或氧化锌材料等。所述衬底101与所述沟道层的晶体结构相同,例如,碳化硅,蓝宝石,氮化铝以及沟道层的氮化镓的晶体结构都是六方结构。另外,所述衬底与所述沟道层或所述缓冲层的晶格失配度小,在所述衬底上生长的所述缓冲层或所述沟道层的质量会大大的提升,位错密度也会降到很低。
所述双向开关晶体管还包括位于势垒层104上的图案化的介电层105,所述图案化的介电层105具有电极接触窗口,并裸露所述帽层106的部分上表面。在本实施例中,所述双向开关器件为共源极的晶体管结构,所述晶体管结构包括两个相同类型的第一电极和一个栅极导体G,所述第一电极为两个漏极电极D1和D2,所述漏极电极D1和D2位于所述电极接触窗口处,所述栅极导体G位于漏极电极D1和D2之间的帽层106上。两个漏极电极D1和D2与所述栅极导体G间隔设置,两个漏极电极D1和D2与所述栅极导体G的距离相同,两个漏极电极D1和D2可以都接高电位或低电位。在本实施例中,所述两个漏极电极D1和D2穿过所述介电层105和所述势垒层104延伸至所述沟道层103。在可选的实施例中,所述两个漏极电极D1和D2还可只延伸至所述势垒层104的内部。在另一可选的实施例中,所述两个漏极电极D1和D2还可位于所述势垒层104的上表面。所述两个漏极电极D1和D2的材料都为金属材料。共源极结构的没有源极电极,需要在驱动电路上做额外的设计,例如加上电荷泵,此处属于电路的设计,在此不多赘述。
在本实施例中,所述帽层106仅位于所述栅极导体G的下方,即帽层106覆盖势垒层104的部分上表面,栅极导体位于所述帽层上并向两侧的介电层105的上表面部分延伸。
如图2所示,为本发明实施例二的双向开关晶体管的截面结构图,所述双向开关晶体管包括衬底101,缓冲层102,沟道层103,势垒层104,介质层206,介电层105以及漏极电极D1和D2和栅极导体G。本实施例的双向开关晶体管与实施例一的区别在于,所述栅极导体接触为MIS(metal-Insulator-Semiconductor金属-绝缘体-半导体)栅极,即在所述势垒层104上形成介质层206,如图2所示,介质层206覆盖所述势垒层104的上表面,栅极导体G位于所述介质层206上,两个漏极电极D1和D2与所述栅极导体G间隔设置,两个漏极电极D1和D2与所述栅极导体G的之间的距离相同,在所述漏极电极D1和D2和栅极导体G之间还包括覆盖所述介质层206的介电层105。其他结构与实施例一的结构相同,在此不再赘述。
如图3所示,为本发明实施例三的双向开关晶体管的截面结构图,所述双向开关晶体管包括衬底101,缓冲层102,沟道层103,势垒层104,介质层206,介电层105以及漏极电极D1和D2和栅极导体G。本实施例的双向开关晶体管与实施例二的区别在于,所述栅极导体G位于沟道层103上方,具体地,所述势垒层104覆盖部分所述沟道层103,所述势垒层104上具有一个开口301,所述开口301从所述势垒层104的上表面延伸至所述沟道层103的上表面或势垒层104内部,所述介质层206覆盖所述势垒层104的上表面以及所述开口301的内表面,所述栅极导体G填充满被所述介质层206覆盖的所述开口301,并延伸至所述势垒层104的部分上表面。其他结构与实施例二的结构相同,在此不再赘述。
如图4所示,为本发明实施例四的双向开关晶体管的截面结构图,所述双向开关晶体管包括衬底101,缓冲层102,沟道层103,势垒层104,帽层106,介电层105,源极电极S1和S2,以及栅极导体G1和G2。其与实施例一的区别在于,所述晶体管为共漏极晶体管,即所述第一电极为源极电极S1和S2,且所述晶体管包括间隔设置两个栅极导体G1和G2。在本实施例中,所述源极电极S1与所述栅极导体G1之间的距离等于所述源极电极S2与所述栅极导体G2之间的距离。两个栅极导体G1和G2分别设置在间隔设置的两个帽层106上。
与第一实施例类似,本实施例中的所述两个源极电极S1和S2穿过所述介电层105和所述势垒层104延伸至所述沟道层103。在可选的实施例中,所述两个源极电极S1和S2还可只延伸至所述势垒层104的内部。在另一可选的实施例中,所述两个源极电极S1和S2还可位于所述势垒层104的上表面。所述两个源极电极S1和S2的材料都为金属材料。其他结构与实施例一相同,在此不再赘述。
如图5所示,为本发明实施例五的双向开关晶体管的截面结构图,所述双向开关晶体管包括衬底101,缓冲层102,沟道层103,势垒层104,介质层506,介电层105,源极电极S1和S2,以及栅极导体G1和G2。本实施例的双向开关晶体管与实施例四的区别在于,所述栅极导体接触为MIS(metal-Insulator-Semiconductor金属-绝缘体-半导体)栅极,即在所述势垒层104上形成介质层506,如图5所示,介质层506覆盖所述势垒层104的上表面,栅极导体G1和G2位于所述介质层506上,两个源极电极S1和S2与所述栅极导体G1和G2间隔设置,在所述源极电极S1和S2与栅极导体G和G2之间还包括覆盖所述介质层506的介电层105。其他结构与实施例四的结构相同,在此不再赘述。
如图6所示,为本发明实施例六的双向开关晶体管的截面结构图,所述双向开关晶体管包括衬底101,缓冲层102,沟道层103,势垒层104,介质层206,介电层105,源极电极S1和S2,以及栅极导体G1和G2。本实施例的双向开关晶体管与实施例五的区别在于,所述栅极导体G1和G2位于沟道层103上方,具体地,所述势垒层104覆盖部分所述沟道层,所述势垒层104上具有两个开口601和602,所述开口601和602分别从所述势垒层104的上表面延伸至所述沟道层103的上表面或势垒层104的内部,所述介质层206覆盖所述势垒层104的上表面以及所述开口301的内表面,所述栅极导体G1填充满被所述介质层206覆盖的所述开口601,并延伸至所述势垒层104的部分上表面;所述栅极导体G2填充满被所述介质层206覆盖的所述开口602,并延伸至所述势垒层104的部分上表面。其他结构与实施例二的结构相同,在此不再赘述。
在以上的描述中,对于各层的构图、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解,可以通过各种技术手段,来形成所需形状的层、区域等。另外,为了形成同一结构,本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外,尽管在以上分别描述了各实施例,但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明的实施例进行了描述。但是,这些实施例仅仅是为了说明的目的,而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围,本领域技术人员可以做出多种替代和修改,这些替代和修改都应落在本发明的范围之内。

Claims (11)

1.一种双向开关晶体管,其特征在于,包括:
绝缘衬底;
沟道层,覆盖所述绝缘衬底的上表面;
势垒层,至少覆盖所述沟道层的部分上表面;
至少一个栅极导体,位于所述势垒层上,以及
两个相同类型的第一电极,位于所述势垒层的上,并位于所述栅极导体的两侧,
其中,两个第一电极与所述栅极导体间隔设置,所述绝缘衬底的晶格与所述沟道层的晶格接近。
2.根据权利要求1所述的双向开关晶体管,其特征在于,所述绝缘衬底与所述沟道层的晶体结构都为六方结构。
3.根据权利要求1所述的双向开关晶体管,其特征在于,所述绝缘衬底与所述沟道层的晶格失配度小。
4.根据权利要求1所述的双向开关晶体管,其特征在于,所述绝缘衬底为蓝宝石或高阻的碳化硅或氮化铝。
5.根据权利要求1所述的双向开关晶体管,其特征在于,所述第一电极设置为源电极或漏电极。
6.根据权利要求1所述的双向开关晶体管,其特征在于,还包括帽层,所述帽层位于所述栅极导体下方,且位于所述势垒层上。
7.根据权利要求1所述的双向开关晶体管,其特征在于,当所述第一电极为漏电极时,所述栅极导体个数为一个,所述栅极导体与两个所述第一电极之间的距离相同。
8.根据权利要求1所述的双向开关晶体管,其特征在于,当所述第一电极为源电极时,所述栅极导体个数为两个。
9.根据权利要求1所述的双向开关晶体管,其特征在于,还包括介质层,所述介质层覆盖所述势垒层的上表面,所述栅极导体位于所述介质层上。
10.根据权利要求9所述的双向开关晶体管,其特征在于,所述势垒层包括至少一个开口,所述开口穿过所述势垒层延伸至所述沟道的上表面或所述势垒层中,所述介质层覆盖所述开口的内表面,所述栅极导体填满所述开口,并向开口两侧的介质层延伸。
11.根据权利要求1所述的双向开关晶体管,其特征在于,还包括位于所述绝缘衬底和所述沟道层之间的缓冲层,用于缓解所述绝缘衬底与所述沟道层的失配应力。
CN202311777071.8A 2023-12-21 2023-12-21 双向开关晶体管 Pending CN117913133A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311777071.8A CN117913133A (zh) 2023-12-21 2023-12-21 双向开关晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311777071.8A CN117913133A (zh) 2023-12-21 2023-12-21 双向开关晶体管

Publications (1)

Publication Number Publication Date
CN117913133A true CN117913133A (zh) 2024-04-19

Family

ID=90688161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311777071.8A Pending CN117913133A (zh) 2023-12-21 2023-12-21 双向开关晶体管

Country Status (1)

Country Link
CN (1) CN117913133A (zh)

Similar Documents

Publication Publication Date Title
US9502550B2 (en) High electron mobility semiconductor device and method therefor
US9614069B1 (en) III-Nitride semiconductors with recess regions and methods of manufacture
JP4810072B2 (ja) 窒素化合物含有半導体装置
EP1921669B1 (en) GaN based HEMTs with buried field plates
TWI553859B (zh) 具有閘極源場極板之寬能帶隙電晶體
US7928475B2 (en) Wide bandgap transistor devices with field plates
US6933544B2 (en) Power semiconductor device
US8637905B2 (en) Semiconductor device and fabrication method thereof
JP5746245B2 (ja) Iii−v族及びiv族複合スイッチ
KR101922122B1 (ko) 노멀리 오프 고전자이동도 트랜지스터
US20120292665A1 (en) High performance multigate transistor
JP2005244072A (ja) 半導体装置
JP2013038409A (ja) 集積されたダイオードを備える複合半導体装置
WO2014026018A1 (en) Iii-nitride enhancement mode transistors with tunable and high gate-source voltage rating
US11133399B2 (en) Semiconductor device
JP7368535B2 (ja) 窒化ガリウムデバイス、スイッチングパワートランジスタ、駆動回路、及び窒化ガリウムデバイス製造方法
US20200066892A1 (en) Monolithic microwave integrated circuits having both enhancement-mode and depletion mode transistors
CN103003930B (zh) 场效应晶体管
US20230223400A1 (en) Resistor and resistor-transistor-logic circuit with gan structure and method of manufacturing the same
US20220359669A1 (en) Nitride semiconductor device and method of manufacturing the same
CN108352408B (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
US11695052B2 (en) III-Nitride transistor with a cap layer for RF operation
CN117913133A (zh) 双向开关晶体管
TWI404208B (zh) 具場板之寬能帶隙電晶體裝置
KR20150044326A (ko) 쇼트키 배리어 다이오드가 일체화된 고전자 이동도 트랜지스터를 구비하는 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination