TWI404208B - 具場板之寬能帶隙電晶體裝置 - Google Patents

Description

具場板之寬能帶隙電晶體裝置

本發明係關於電晶體，且尤其係關於利用場板之電晶體。

高電子遷移率電晶體(HEMT)為通用類型之固態電晶體，其由諸如矽(Si)或砷化鎵(GaAs)之半導體材料規則地製成。Si之一劣勢為其具有低電子遷移率(600-1450 cm² /V-s)，此產生高內電阻。此電阻可使基於Si之HEMT之高效能增益降級。[CRC出版社，The Electrical Engineering Handbook，第二版，Dorf，第994頁，(1997年)]。

基於GaAs之HEMT已成為民用及軍用雷達、手持峰巢式電話(handset cellular)及衛星通信中訊號放大之標準。與Si相比，GaAs具有較高電子遷移率(約6000 cm² /V-s)及較低內電阻，此使得基於GaAs之裝置可以較高頻率運行。然而，GaAs具有相對較小的能帶隙(室溫下1.42 eV)及相對較小的崩潰電壓，此防止基於GaAs之HEMT於高頻率下提供高功率。

寬能帶隙半導體材料(如，AlGaN/GaN)之製造中之改良已集中於用於高頻率、高溫及高功率應用之AlGaN/GaN HEMT之發展。AlGaN/GaN具有大能帶隙，以及高峰值及飽和電子速度值[B.Belmont、K.Kim及M.Shur,J.Appl.Phys.74,1818(1993年)]。AlGaN/GaN HEMT亦可具有超過10¹³ /cm² 之二維電子氣(2DEG)薄片密度及相對較高的電子遷移率(高達2019 cm² /Vs)[R.Gaska、J.W.Yang、A.Osinsky、Q. Chen、M.A.Khan、A.O.Orlov、G.L.Snider及M.S.Shur，Appl.Phys.Lett.,72,707(1998年)]。此等特徵使AlGaN/GaN HEMT於RF、微波及毫米波頻率下提供極高電壓及高功率運作。

AlGaN/GaN HEMT已於藍寶石基板上生長且已展示4.6 W/mm之功率密度及7.6 W之總功率[Y.F.Wu等人，IEICE Trans.Electron.,E-82-C,1895(1999年)]。新近，於SiC上生長之AlGaN/GaN HEMT已展示了於8 GHz下的9.8 W/mm之功率密度[Y.F.Wu、D.Kapolnek、J.P.Ibbetson、P.Parikh、B.P.Keller及U.K.Mishra，IEEE Trans.Electron.Dev.,48，586(2001年)]及於9 GHz下的22.9之總輸出功率[M.Micovic、A Kurdoghlian、P.Janke、P.Hashimoto、D.W.S.Wong、J.S.Moon、L.McCray及C.Nguyen，IEEE Trans.Electron.Dev.,48,591(2001年)]。頒予Khan等人之美國專利第5,192,987號揭示了於緩衝層及基板上生長之基於GaN/AlGaN的HEMT。Gaska等人"High-Temperature Performance of AlGaN/GaN HFET's on Sic Substrates," IEEE Electron Device Letters,Vol.18，No.10,1997年10月，第492頁；及Ping等人"DC and Microwave Performance of High Current AlGaN Heterostructure Field Effect Transistors Grown on P-type SiC Substrates," IEEE Electron Devices Letters,Vol.19,No.2，1998年2月，第54頁，已描述了其它AlGaN/GaN HEMT及場效電晶體(FET)。此等裝置中的一些已展示了高達67千兆赫之增益頻寬積(f_T )[K.Chu 等人WOCSEMMAD，Monterey，CA(1998年2月)]及於10 GHz下高達2.84 W/mm之高功率密度[G.Sullivan等人"High Power 10-GHz Operation of AlGaN HFET's in Insulating SiC," IEEE Electron Device Letters,Vol.19,No.6，第198頁(1998年6月)；及Wu等人，IEEE Electron Device Letters，第19卷，No.2，第50頁(1998年2月)]。

電子收集及所得之DC與RF特性之間的差異已成為基於GaN電晶體(如，AlGaN/GaN HEMT)之效能中的限制因子。氮化矽(SiN)鈍化已成功地用於緩和此收集問題，此已引起具有10 GHz下高於10 W/mm之功率密度的高效能裝置。美國專利第6,586,781號揭示了用於減小基於GaN之電晶體中之收集效應的方法及結構。然而，由於存在於此等結構中的高電場，電荷收集仍為一問題。

本發明提供改良之電晶體結構，其利用連接至場板之閘極以改良運作特徵。根據本發明之一電晶體包含形成於一基板上之複數個活性半導體層。形成一與該等複數個活性層電接觸之源極接點，且亦形成一與該等複數個活性層電接觸之汲極接點，其中位於該等複數個活性層最上部上之源極與汲極接點之間存在空間。在源極與汲極接點之間形成一與該等複數個活性層之最上部電接觸之閘極。在閘極與汲極接點之間，於該等複數個活性層之最上部之表面上形成由磊晶材料構成之分隔層，其中該閘極未被該分隔層覆蓋。在與該閘極成一體之分隔層上形成一場板。

根據本發明之電晶體之另一實施例包含形成於一基板上之複數個活性半導體層。形成一與該等複數個活性層電接觸之源極接點。亦形成一與該等複數個活性層電接觸之汲極接點，其中於該等複數個活性層之最上部上之源極與汲極接點之間存在空間。在源極與汲極接點之間形成一與該等複數個活性層之最上部電接觸之閘極。在閘極與汲極接點之間，於該等複數個活性層之最上部之表面上形成一分隔層，且覆蓋該閘極接點。於該分隔層上形成一場板，且該場板電連接至該閘極。

根據本發明之電晶體之另一實施例包含形成於一基板上之複數個活性半導體層。形成與該等複數個活性層電接觸之源極及汲極接點。在源極與汲極接點之間形成一與該等複數個活性層之最上部電接觸之閘極。在閘極與汲極接點之間，於該等複數個活性層之最上部之表面上形成一第一分隔層，其中該閘極未被該分隔層覆蓋。一第一場板形成於與該閘極成一體之分隔層上且於該分隔層上向該汲極接點延伸。一第二分隔層覆蓋該場板及該場板與汲極接點之間的分隔層之表面，且進一步包含一位於該第二分隔層上且自閘極之邊緣向汲極接點延伸之第二場板。

熟習此項技術者自下文【實施方式】連同附加之圖式將易於瞭解本發明之此等及其它特點及優勢。

根據本發明之場板配置可與諸多不同電晶體結構一起使用。寬能帶隙電晶體結構通常包括一活性區域，與形成之 與該活性區域電接觸的金屬源極及汲極接點，及在源極與汲極接點之間形成用於調節該活性區域內之電場的閘極接點。在該活性區域之上形成一分隔層。該分隔層可包含一介電層、一磊晶材料(如，未摻雜或耗盡之寬能帶隙磊晶材料)層、或其組合。一導電場板形成於該分隔層之上且自閘極接點之邊緣向汲極接點延伸距離L_f 。該場板可電連接至該閘極接點。此場板配置可減小裝置中之峰值電場，引起增加之崩潰電壓及減小之收集。電場之減小亦可產生其它益處，如減小之洩漏電流及增強之可靠性。

可利用根據本發明之場板配置的一種類型之電晶體為高電子遷移率電晶體(HEMT)，其通常包括一緩衝層及一位於該緩衝層之上的障壁層。一二維電子氣(2DEG)層/通道形成於該緩衝層與該障壁層之間的接面處。一閘極接點形成於障壁層上源極與汲極接點之間，且根據本發明，一分隔層形成於障壁層上至少在閘極與汲極接點之間。該分隔層亦可覆蓋閘極與源極接點之間之障壁層。該分隔層可在形成閘極接點之前或之後形成。該分隔層可包含一介電層、一未摻雜或耗盡材料第III族氮化物材料之層、或其組合。不同的第III族元素可用於該分隔層中，諸如Al、Ga或In之合金，其中適宜之分隔層材料為Al_x Ga_1-x N(0x1)。一導電場板形成於該分隔層之上且自該閘極之邊緣向該汲極接點延伸距離L_f 。在一些實施例中，該場板在與閘極接點之延伸相同的沈積步驟中形成。在其它實施例中，該場板及閘極電極在獨立的沈積步驟中形成。該場板可電連接至該閘 極接點。在另外之其它實施例中，該場板可連接至該源極接點。

可利用根據本發明之場板配置的另一類型之電晶體為金屬半導體場效電晶體(MESFET)，其通常包含一位於一基板上之緩衝層及一位於該緩衝層上之通道層，其中緩衝層位於基板與通道層之間。包括一與該通道層歐姆接觸之源極接點，且亦包括一與該通道層歐姆接觸之汲極接點。一位於該通道層上之空間保留在源極與汲極接點之間，且包括一位於通道層上源極與汲極接點之間的閘極。包括一位於通道層上至少閘極與汲極接點之間的分隔層。該分隔層亦可覆蓋閘極與源極接點之間之空間。包括一位於該分隔層之上且與該閘極電接觸的場板。

與不具有場板之裝置相比，此用於HEMT及MESFET兩者之場板配置可減小裝置中之峰值電場，其可引起增加之崩潰電壓及減小之收集。電場之減小亦可產生其它益處，諸如減小之洩漏電流及增強之可靠性。

圖1及2展示根據本發明之包含一基板12的基於氮化物之HEMT 10之一實施例，該基板可由碳化矽、藍寶石、鍵琴(spinet)、ZnO、矽、氮化鎵、氮化鋁或能夠支持第III族氮化物材料生長之任何其它材料製成。在一些實施例中，基板12可包含半絕緣4H-SiC，其可購自Durham，NC.之Cree，Inc.。

一長晶層14可形成於基板12上以減小HEMT 10中基板12與下一層之間之晶格失配。長晶層14應為約1000埃()厚， 但可使用其它厚度。長晶層14可包含諸多不同的材料，適宜之材料為Al_z Ga_1-z N(0<=z<=1)。在根據本發明之一實施例中，長晶層包含ALN(Al_z Ga_1-z N，z=1)。長晶層14可使用已知半導體生長技術而形成於基板12上，該等技術如金屬有機化學氣相沈積(MOCVD)、高蒸汽壓力磊晶法(HVPE)或分子束磊晶法(MBE)。在另外之其它實施例中，長晶層可作為HEMT 10中之另一層之部分而形成，如緩衝層(下文將詳細描述)。

長晶層14之形成可視用於基板12之材料而定。例如，於各種基板上形成一長晶層14之方法教示於美國專利第5,290,393號及第5,686,738號中，每一該等專利皆以引用之方式併入本文中，如同全部陳述於本文中一樣。於碳化矽基板上形成長晶層之方法揭示於美國專利第5,393,993號、第5,523,589號及第5,739,554號中，每一該等專利皆以引用之方式併入本文中，如同全部陳述於本文中一樣。

HEMT 10進一步包含一形成於長晶層14上之高電阻率緩衝層16，其中適宜之緩衝層16由第III族氮化物材料構成，如Al_x Ga_y In_(1-x-y) N(0<=x<=1，0<=y<=1，x+y<=1)。在根據本發明之另一實施例中，緩衝層16包含一厚約2 μm之GaN層，其中該層之部分摻雜有Fe。

一障壁層18形成於緩衝層16上使得該緩衝層16夾於障壁層18與長晶層14之間。緩衝層16及障壁層18中之每一者可包含第III族-氮化物材料之經摻雜或未經摻雜之層。障壁層18可包含一或多層不同材料，諸如InGaN、AlGaN、AlN或 其組合。在一實施例中，障壁層18包含0.8 nm之AlN及22.5 nm之Al_x Ga_1-x N(x0.195，如由光致發光而量測)。例示性結構說明於美國專利第6,316,793號、第6,586,781號、第6,548,333號及美國公開之專利申請案第2002/0167023號及第2003/00020092號中，每一該等專利及專利申請案皆以引用之方式併入本文中，如同全部陳述於本文中一樣。其它基於氮化物之HEMT結構說明於美國專利第5,192,987號及第5,296,395號中，每一該等專利皆以引用之方式併入本文中，如同全部陳述於本文中一樣。可使用與用於生長長晶層14之方法相同的方法來製造緩衝層16及障壁層18。一二維電子氣(2DEG)層/通道17形成於緩衝層16與障壁層18之間之異質介面(heterointerface)處。藉由主動HEMT之外的臺面蝕刻或離子建構實現裝置之間的電絕緣。

形成金屬源極及汲極接點20、22，實現經由障壁層18之歐姆接觸。一分隔層24可形成於障壁層18之表面上源極與汲極接點20、22之間。分隔層24可包含一層非導電材料(如介電質(SiN或SiO))或大量不同層之非導電材料(如不同的介電質)。在替代實施例中，分隔層可包含單獨的或與多層介電材料組合之一或多層之磊晶材料。分隔層可為諸多不同厚度，其中適宜之厚度範圍為約0.05至0.5微米。分隔層24經主要配置以使一場板沈積於上方，其中該場板自閘極26向汲極接點22延伸。因此，在根據本發明之一些實施例中，分隔層24可僅包括於障壁層18之表面上閘極26與汲極接點22之間。

在分隔層24覆蓋源極與汲極接點20、22之間之障壁層18的實施例中，可將該分隔層24蝕刻至障壁層18且沈積一閘極電極26，使得閘極電極26之底部位於障壁層18之表面上。在分隔層24僅覆蓋障壁層18之一部分的實施例中，閘極26可沈積於鄰近分隔層24之障壁層18上。在另外之其它實施例中，閘極26可在分隔層24之前沈積。

可藉由將形成閘極電極之金屬圖案化以延伸穿過分隔層24而形成一與閘極成一體之場板28，從而閘極26之頂部形成一場板結構28，其自閘極26之邊緣向汲極22延伸距離L_f 。換言之，位於分隔層24上之閘極金屬之部分形成一場板28。接著，可以一介電鈍化層30(如氮化矽)覆蓋該結構。形成介電鈍化30之方法詳細地描述於上文所參考之專利及公開案中。

當將閘極26偏壓為適宜之位準時，電流可在源極與汲極接點20、22之間經由2DEG層/通道17流動。源極與汲極接點20、22可由不同材料構成，其包括(但不限於)鈦、鋁、金或鎳之合金。閘極26亦可由不同材料構成，其包括(但不限於)金、鎳、鉑、鈀、銥、鈦、鉻、鈦及鎢之合金、或矽化鉑。閘極26可具有諸多不同的長度，其中適宜之閘極長度範圍為0.01至2微米。在根據本發明之一實施例中，一較佳之閘極長度(L_g )為約0.5微米。在一些實施例中，場板28在與閘極26之延伸相同的沈積步驟中形成。在其它實施例中，場板28與閘極26在獨立的沈積步驟中形成。源極及汲極接點20、22之形成詳細地描述於上文所參考之專利及公 開案中。

場板28可在障壁層上自閘極26之邊緣延伸不同的距離L_f ，其中適宜之距離範圍為0.1至1.5 μm，但亦可使用其它距離。場板28可包含諸多不同的導電材料，其中適宜之材料為(諸如)與閘極26所用之金屬相同之金屬。閘極26及場板28可使用標準金屬化方法來加以沈積。

圖3及4展示了類似於圖1及2中之HEMT 10的根據本發明之HEMT 40之另一實施例。對於圖3及4及隨後之圖式中之HEMT 40的相同或相似特徵，將使用來自圖1及2之相同的參考數字。HEMT 40包含一基板12、長晶層14、緩衝層16、2DEG 17、障壁層18、源極接點20及汲極接點22。在形成障壁層18之後形成一閘極42。一分隔/鈍化層44形成於該裝置上且詳言之在閘極42及位於閘極42與源極及汲極接點20、22之間的障壁層18之表面上。在其它實施例中，該分隔/鈍化層可僅包括於閘極42及位於閘極42與汲極接點22之間的障壁層18之表面上。接著在分隔/鈍化層44上形成一場板46，其與閘極42重疊且在閘極-汲極區域中延伸距離L_f 。在圖3及4所示之實施例中，分隔/鈍化層44充當場板46之分隔層。為了達成最佳結果，場板46於閘極42上之重疊及距離L_f 可以變化。

場板46可電連接至閘極42，且圖3展示了可使用之兩個替代閘極連接結構，但應理解亦可使用其它連接結構。場板46可經由一第一導電路徑48連接至閘極42，該第一導電路徑48運行(run)出HEMT 40之活性區域到達一用於實現與閘 極42之電接觸的閘極接點50。亦可使用一第二導電路徑52(以虛影(phantom)展示)，其在與閘極接點50相對之一側運行出HEMT 40之活性區域。導電路徑52耦合在閘極42與場板46之間。導電通孔(未圖示)亦可用於將場板46連接至閘極42，其中每一通孔穿過鈍化層44於場板與閘極之間運行。可將通孔週期性配置於場板46下以提供自閘極42至場板46之有效電流散佈。

與圖1及2中之HEMT 10中相同，場板46可在障壁層上自閘極42之邊緣延伸不同距離L_f ，其中適宜之距離範圍為0.1至1.5 μm，但亦可使用其它距離。在一些實施例中，場板46可延伸0.2至1 μm之距離L_f 。在其它實施例中，場板46可延伸0.5至0.9 μm之距離L_f 。在較佳實施例中，場板46可延伸約0.7 μm之距離L_f 。

圖5展示了根據本發明之HEMT 60之另一實施例，其具有諸多類似於HEMT 10及40中之彼等特徵的特徵，包括基板12、長晶層14、緩衝層16、2DEG 17、障壁層18、源極接點20與汲極接點22。然而，HEMT 60具有伽馬(Γ)型閘極62，其尤其適於高頻率運作。閘極長度在確定裝置之速度時為重要的裝置尺寸之一，且對於頻率愈高之裝置，閘極長度愈短。較短之閘極接點會引起可負面影響高頻率運作之高電阻。T-閘極通常用於高頻率運作，但藉由T-閘極很難達成場板之良好耦合之佈置。

伽馬閘極62提供低閘極電阻且慮及閘極佔據面積之可控界定。包括一分隔/鈍化層64，其覆蓋伽馬閘極62及位於伽 馬閘極62與源極及汲極接點20、22之間的障壁層18之表面。伽馬閘極62之水平部分與分隔層頂部之間可保留空間。HEMT 60亦可包括一位於分隔層64上之場板66，其與伽馬閘極62重疊，其中場板66較佳沈積於伽馬閘極之不具有水平伸出區之側。此配置慮及緊密佈置及場板與其下之活性層之間的有效耦合。

如圖3及4中所示及上文所描述之場板46，場板66可以諸多不同方式電連接至閘極62。一第一導電路徑(未圖示)可包括於場板66與閘極接點之間，或一第二導電路徑(未圖示)可包括於場板66與閘極62之間，其中兩個導電路徑均位於HEMT之活性區域之外。穿過分隔層64之導電通孔亦可用於場板66與閘極62之間。

圖6展示了根據本發明之HEMT 80之另一實施例，其類似於圖1中所示之HEMT 10，且亦包含一基板12、長晶層14、緩衝層16、2DEG 17、障壁層18、源極接點20、汲極接點22、分隔層24及閘極26與一場板結構28。HEMT 80亦包括一形成於分隔層24上之n⁺ 摻雜之接觸層82。在形成閘極接點26之前，蝕刻接觸層82以顯露分隔層24之表面之一部分。接著可將分隔層24之一小部分向下蝕刻至障壁層18。亦可將接觸層82、分隔層24及障壁層向下蝕刻至緩衝層16使得可沈積源極與汲極接點20、22。接觸層82便利了歐姆源極及汲極接點20、22之形成以及提供了低接取區域電阻。

圖7展示了根據本發明之HEMT 90之另一實施例，其具有類似於上述HEMT中之彼等物的一基板12、長晶層14、緩衝 層16、2DEG 17、障壁層18、源極接點20及汲極接點22。HEMT 90亦包含一閘極92及一場板94。然而，HEMT 90不是具有一分隔層而是包含多個分隔層95，在此狀況下為兩個，但應理解可使用更多的分隔層。一第一分隔層96形成於障壁層18上至少位於閘極92與汲極接點22之間，其中較佳之分隔層亦形成於閘極92與源極接點20之間的障壁層18上。一第二分隔層98形成於該第一分隔層96上且可以諸多不同的方式進行配置。其較佳覆蓋少於該第一分隔層96之整個頂表面以形成階躍100。場板94形成於分隔層上，且由於階躍100，場板94基本上包含第一及第二場板部分102、104，每一該等部分在其與障壁層18之間具有不同的間距。

第一及第二分隔層96、98可包含諸多不同材料，該等層通常包含磊晶材料或介電材料，諸如SiN及SiO。在根據本發明之一實施例中，第一分隔層96可為磊晶材料且第二分隔層98可為介電材料。在另一實施例中，第一分隔層96可再次為磊晶材料且第二分隔層98亦可為與第一分隔層96之材料相同或不同的磊晶材料。亦有可能使第一分隔層96包含介電材料且第二分隔層98包含一磊晶層，但是視所用之介電材料之類型而定，由於晶體結構損失可難於形成第二(磊晶)層98。通常使用磊晶材料來提供較佳之場板耦合，但由磊晶材料引入之電容可高於由介電材料引入之電容。

藉由具有第一及第二場板102、104，HEMT 90可顯示出其在兩個不同電壓下的改良之運作特徵，其中第一場板102提供HEMT 90於一電壓下的改良之運作且第二場板104提 供於較高之第二電壓下的改良之運作。例如，在第一分隔層102為磊晶(通常為AlGaN或類似材料)之HEMT 90之實施例中，第一場板102下之層102之實體尺寸及介電常數相同。一致的尺寸及介電常數使第一場板提供於第一電壓下改良之HEMT 90運作特徵。

若第二層98由介電材料構成，則其通常具有低於第一層96中之磊晶材料之介電常數。因此，第二場板104下之材料的整體介電常數將低於第一場板102下之材料的介電常數。此引起較低的電容及減小之耦合。第二場板104與障壁層18之間之較大距離連同降低之介電常數使得第二場板104提供於較高電壓下改良之運作特徵。

在第一及第二層96、98為磊晶之HEMT 90之彼等實施例中，第一及第二場板102、104下之介電常數保持相同，但第二場板104與障壁層18之間增加之距離仍提供於較高電壓下改良之運作特徵。然而，該較高之運作電壓通常不同於若第二分隔層為介電材料時之較高之運作電壓。

可以諸多不同的方式形成閘極92、場板102、104及分隔層94、96，其中一種形成方法為於障壁層18上沈積第一(磊晶)分隔層94，且接著蝕刻該障壁層以為閘極92提供空間。接著可沈積閘極92，且第二分隔層96可沈積於第一分隔層94上。在其它實施例中，可在沈積閘極92之前蝕刻第二分隔層96。或者，可沈積第一及第二分隔層96、98接著以兩個蝕刻步驟進行蝕刻；第一蝕刻穿過層96、98且第二蝕刻穿過第二層98以形成階躍100。接著可沈積閘極92，且隨後 在第一分隔及第二分隔層96、98上沈積場板102、104。或者，可形成第一及第二分隔層96、98且隨後進行蝕刻，於一或多個形成步驟中形成閘極92及場板。在另外之其它實施例中，可蝕刻磊晶或介電材料之單一分隔層以提供一階躍使得所得場板具有第一及第二部分。

根據本發明之閘極及場板結構可以上文圖1-7中所示之彼等方式之外的諸多不同方式來使用。圖8、9及10分別展示了HEMT 110、130及140，其中每一HEMT具有類似於上述HEMT中之彼等物的一基板12、長晶層14、緩衝層16、2DEG 17、障壁層18、源極接點20及汲極接點22。HEMT 110(圖8)類似於圖1及2中之HEMT 10，不同之處在於HEMT 110之閘極112凹陷於障壁層18中。該HEMT之場板114沈積於分隔層116上且自閘極112向汲極接點22延伸。場板114提供與HEMT 10中之場板28相同的運作改良。HEMT 130(圖9)類似於圖3及4中之HEMT 40，不同之處在於閘極132為凹陷的。場板134沈積於分隔層136上且提供相同的運作益處。此處所描述之HEMT亦可包含僅部分凹陷之閘極。HEMT 140類似於HEMT 130，不同之處在於其閘極142為部分凹陷的。其場板144沈積於分隔層146上且提供相同的運作益處。

圖11展示根據本發明之HEMT 150之又一實施例，其具有一基板12、長晶層14、緩衝層16、2DEG 17、障壁層18、源極接點20及汲極接點22。HEMT 150亦具有一閘極152、分隔層154及一體場板156。HEMT 150進一步包含一覆蓋場板 156、分隔層154及位於分隔層154之上的閘極152之部分的第二分隔層158。一第二場板159位於第二分隔層158之上，通常自閘極152向汲極22延伸，其中第二場板藉由穿過第二分隔層158之一或多個通孔(未圖示)或藉由形成於HEMT 150之活性區域之外的一或多個導電路徑而電耦合至閘極。根據本發明之其它HEMT可包含額外之分隔層及場板對，其中一額外對以虛影展示。該結構亦可覆蓋有一介電鈍化層(未圖示)。

建構並測試一根據圖3及4之實施例的基於GaN之HEMT結構，測試結果展示於圖12之圖形160中。初始測試展示了在82 V及4 GHz下等級B中運作之51%功率增加效率(PAE)的20.4 W/mm之功率密度。更新近的測試已達成了於120 V及4 GHz下之55% PAE的32 W/mm功率密度之改良效能。

測試場板距離(L_f )對裝置效能之影響。場板長度L_f 自0至0.9 μm之距離變化，且隨後量測所得裝置之PAE。如圖12中所說明，一旦將場板長度延伸至0.5 μm，則PAE展示出改良，其中最佳長度為約0.7 μm。然而，最佳長度可視特定裝置設計以及運作電壓及頻率而定。

上述場板配置可用於其它類型之電晶體中。圖13展示根據本發明之金屬半導體場效電晶體(MESFET)170之一實施例，其較佳為基於碳化矽(SiC)，但亦可使用其它材料系統之MESFET。MESFET 170包含一碳化矽基板172，其上形成一碳化矽緩衝層174及一碳化矽通道層176，其中緩衝層174夾於通道層176與基板172之間。形成與通道層176接觸之源 極及汲極接點178、180。

非導電分隔層182形成於通道層176之上，位於源極與汲極接點178、180之間。類似於上述與圖1及2中所示之分隔層24，分隔層182可包含一層非導電材料(如，介電質)或大量不同層之非導電材料(諸如，不同的介電質或磊晶材料)。

亦類似於圖1及2中之分隔層24，可將分隔層182蝕刻至通道層176且可沈積一閘極184，使得閘極184之底部位於通道層176之表面上。可將形成閘極184之金屬圖案化以延伸穿過分隔層182，使得閘極184之頂部形成一場板結構186，其自閘極184之邊緣向汲極接點180延伸距離L_f 。最後，該結構可覆蓋有一介電鈍化層188，如氮化矽。

基於碳化矽之MESFET裝置之製造於美國專利第5,686,737號及於2000年5月10日申請的題為"Silicon Carbide Metal-Semiconductor Field Effect Transistors and Methods of Fabricating Silicon Carbide Metal-Semiconductor Field Effect Transistors"之美國專利申請案第09/567,717號中得以更詳細地描述，該專利及申請案之全文均以引用之方式併入本文中。

圖14展示根據本發明之MESFET 190之另一實施例，其類似於圖12中之MESFET 170但具有類似於圖3及4中所示之HEMT 40中之結構的閘極及場板結構。MESFET 190包含一碳化矽基板172、緩衝層174及通道176。其亦包含一源極接點178、汲極接點180及一沈積於通道176上之閘極192。一分隔層194沈積於閘極192之上且位於閘極192與源極及汲 極接點178、180之間的通道176之表面上。一場板196沈積於分隔層194上且與閘極192重疊。場板196藉由一如上述之圖3及4之HEMT 40中之導電路徑而耦合至閘極192。可使用諸多不同的導電路徑，包括一通向閘極接點之第一導電路徑(未圖示)或一通向閘極192之第二導電路徑(未圖示)，兩者均運行出MESFET活性區域之外。場板196亦可藉由穿過分隔層194之導電通孔(未圖示)耦合至閘極192。

正如前述HEMT，根據本發明之MESFET之不同實施例可包含凹陷閘極。圖15展示了根據本發明之具有一凹陷閘極202的MESFET 200之一實施例。類似於圖12及13中所示之MESFET 170及190，MESFET 200亦具有一碳化矽基板172、緩衝層174、通道176、一源極接點178及一汲極接點180。閘極202沈積於通道176上。一分隔層204沈積於閘極202上、閘極202與源極及汲極接點178、180之間的通道176之表面上。分隔層204比圖14中之分隔層194薄使得其更緊密的與閘極202之形狀一致。閘極202為部分凹陷於通道176中的且一場板206沈積於分隔層204之上，與閘極202重疊。場板206藉由一或多個導電路徑(如圖3及4中之HEMT 40中所描述之彼等導電路徑)耦合至閘極202。

亦應瞭解，根據本發明之MESFET之不同實施例可包含多個分隔層，如圖7之HEMT 90中所描述。在根據本發明之一些實施例中，MESFET可具有成階躍配置之兩個分隔層，但可使用兩個以上的分隔層。亦如上所述該等層可包含磊晶或介電材料，其中階躍配置有效地提供兩個場板，該等場 板提供於兩個電壓下改良之運作特徵。亦應理解，根據本發明之MESFET亦可包含類似於圖11中所示及上述之HEMT 150上之彼等分隔層及場板的多個分隔層及場板。

儘管已參照本發明之特定較佳組態相當詳細地描述了本發明，但其它版本亦為可能。該場板配置可用於諸多不同裝置中。該等場板亦可具有諸多不同形狀且可以諸多不同方式連接至源極接點。因此，本發明之精神及範疇不應限於上文所描述的本發明之較佳版本。

10‧‧‧HEMT

12‧‧‧基板

14‧‧‧長晶層

16‧‧‧緩衝層

17‧‧‧二維電子氣層/通道

18‧‧‧障壁層

20‧‧‧源極接點

22‧‧‧汲極接點

24‧‧‧分隔層

26‧‧‧閘極/閘極電極/閘極接點

28‧‧‧場板/場板結構

30‧‧‧介電鈍化層

40‧‧‧HEMT

42‧‧‧閘極

44‧‧‧分隔/鈍化層

46‧‧‧場板

48‧‧‧第一導電路徑

50‧‧‧閘極接點

52‧‧‧第二導電路徑

60‧‧‧HEMT

62‧‧‧伽馬閘極

64‧‧‧分隔/鈍化層

66‧‧‧場板

80‧‧‧HEMT

82‧‧‧接觸層

90‧‧‧HEMT

92‧‧‧閘極

94‧‧‧場板

95‧‧‧分隔層

96‧‧‧第一分隔層

98‧‧‧第二分隔層

100‧‧‧階躍

102‧‧‧第一場板部分/層/第一場板

104‧‧‧第二場板部分/第二場板

110‧‧‧HEMT

112‧‧‧閘極

114‧‧‧場板

116‧‧‧分隔層

130‧‧‧HEMT

132‧‧‧閘極

134‧‧‧場板

136‧‧‧分隔層

140‧‧‧HEMT

142‧‧‧閘極

144‧‧‧場板

146‧‧‧分隔層

150‧‧‧HEMT

152‧‧‧閘極

154‧‧‧分隔層

156‧‧‧場板

158‧‧‧第二分隔層

159‧‧‧第二場板

160‧‧‧圖形

170‧‧‧金屬半導體場效電晶體(MESFET)

172‧‧‧碳化矽基板/基板

174‧‧‧碳化矽緩衝層/緩衝層

176‧‧‧碳化矽通道層/通道層

178‧‧‧源極接點

180‧‧‧汲極接點

182‧‧‧分隔層

184‧‧‧閘極

186‧‧‧場板結構

188‧‧‧介電鈍化層

190‧‧‧MESFET

192‧‧‧閘極

194‧‧‧分隔層

196‧‧‧場板

200‧‧‧MESFET

202‧‧‧閘極

204‧‧‧分隔層

206‧‧‧場板

圖1為根據本發明之HEMT之一實施例的俯視圖；圖2為圖1中之HEMT之剖視圖；圖3為根據本發明之HEMT之另一實施例的俯視圖；圖4為圖3中之HEMT之剖視圖；圖5為根據本發明之具有一伽馬型閘極之HEMT之另一實施例的剖視圖；圖6為根據本發明之具有一n+摻雜之接觸層之HEMT之另一實施例的剖視圖；圖7為根據本發明之具有多個分隔層之HEMT之另一實施例的剖視圖；圖8為根據本發明之具有一凹陷閘極之HEMT之另一實施例的剖視圖；圖9為根據本發明之具有一凹陷閘極之HEMT之另一實施例的剖視圖；圖10為根據本發明之具有一凹陷閘極之HEMT之又一實 施例的剖視圖；圖11為根據本發明之具有多個場板之HEMT之另一實施例的剖視圖；圖12為展示根據本發明而配置的特定HEMT之效能的圖形；圖13為根據本發明之MESFET之一實施例的剖視圖；圖14為根據本發明之MESFET之另一實施例的剖視圖；及圖15為根據本發明之具有一凹陷閘極之MESFET的又一實施例。

10‧‧‧HEMT

12‧‧‧基板

14‧‧‧長晶層

16‧‧‧緩衝層

17‧‧‧二維電子氣層/通道

18‧‧‧障壁層

20‧‧‧源極接點

22‧‧‧汲極接點

24‧‧‧分隔層

26‧‧‧閘極、閘極電極、閘極接點

28‧‧‧場板、場板結構

30‧‧‧介電鈍化層

Claims (37)

1. 一種電晶體，其包含：複數個活性半導體層，其位於一基板上之；一源極接點，其與該等複數個活性層電接觸；一汲極接點，其亦與該等複數個活性層電接觸，該等複數個活性層在該源極與該汲極接點之間存在空間；一閘極，其與該等複數個活性層電接觸，且位於該源極與該汲極接點之間；一分隔層，其位於該等複數個活性層之一最上部之一表面上，且位於該閘極與該汲極接點之間，其中該分隔層包含複數個以步階配置在該閘極及該汲極接點之間之分隔層；及一場板，其位於與該閘極成一體之該分隔層上。
2. 如請求項1之電晶體，其中該場板於該分隔層上自該閘極之邊緣向該汲極接點延伸一距離L_f 。
3. 如請求項2之電晶體，其中該場板形成於該分隔層步階配置上，形成複數個場板部分，每一該等部分在其與該等複數個活性層之該最上部之間具有一不同距離。
4. 如請求項1之電晶體，其包含一高電子遷移率電晶體(HEMT)且其中該等複數個活性層包含一位於該基板上之緩衝層及一位於該緩衝層上之障壁層，其中該緩衝層與該障壁層之間存在一種二維電子氣，該障壁層為該等複數個活性層之該最上部。
5. 如請求項1之電晶體，其中該HEMT為基於氮化鎵。
6. 如請求項4之電晶體，其進一步包含一位於該緩衝層與該基板之間的長晶層。
7. 如請求項1之電晶體，其包含一金屬半導體場效電晶體(MESFET)，其中該等複數個活性層包含至少一位於該基板上之緩衝層及一位於該緩衝層上之通道層，該通道層為該等複數個活性層之該最上部。
8. 如請求項7之電晶體，其中該MESFET為基於碳化矽。
9. 如請求項1之電晶體，其中該閘極為伽馬(gamma)型。
10. 如請求項1之電晶體，其中該場板與一不具有該場板之類似電晶體相比提供一峰值運作電場之減小。
11. 如請求項1之電晶體，其中該閘極至少部分凹陷於該等複數個活性層之該最上部中。
12. 如請求項1之電晶體，其進一步包含一覆蓋該電晶體之至少一些曝露表面的鈍化層。
13. 如請求項1之電晶體，其進一步包含一覆蓋該場板及位於該場板與汲極接點之間的該分隔層之表面的第二分隔層，且進一步包含一位於該第二分隔層上且自該閘極之邊緣向該汲極接點延伸之第二場板。
14. 如請求項1之電晶體，其進一步包含位於該分隔層及場板上之至少一額外之分隔層及場板對。
15. 一種電晶體，其包含：複數個活性半導體層，其位於一基板上；一源極接點，其與該等複數個活性層電接觸；一汲極接點，其亦與該等複數個活性層電接觸，該等 複數個活性層在位於該等複數個活性層之一最上部上之該源極與該汲極接點之間存在空間；一閘極，其與該等複數個活性層之該最上部電接觸，並位於該源極與該汲極接點之間；一具有一單晶材料之分隔層，其位於該等複數個活性層之該最上部上，並位於該閘極與該汲極接點之間；及一場板，其位於該分隔層上且電連接至該閘極。
16. 如請求項15之電晶體，其中該場板與該閘極至少部分重疊且於該分隔層上向該汲極接點延伸。
17. 如請求項15之電晶體，其進一步包含穿過該分隔層之於該閘極與該場板之間運行之一或多個導電通孔，該等通孔提供該場板與該閘極之電連接。
18. 如請求項15之電晶體，其進一步包含位於該場板與該閘極之間的一或多個導電路徑，每一該路徑運行出該分隔層且提供該場板與該閘極之電連接。
19. 如請求項15之電晶體，其中該分隔層包含位於該閘極與該汲極接點之間成一步階配置之複數個分隔層。
20. 如請求項19之電晶體，其中該場板形成於該分隔層階躍配置上，形成複數個場板部分，每一該等部分在其與該等複數個活性層之該最上部之間具有一不同的距離。
21. 如請求項15之電晶體，其包含一高電子遷移率電晶體(HEMT)且其中該等複數個活性層包含至少一位於該基板上之緩衝層及一位於該緩衝層上之障壁層，其中在該緩衝層與該障壁層之間存在一種二維電子氣，該障壁層為 該等複數個活性層之該最上部。
22. 如請求項21之電晶體，其中該HEMT為基於氮化鎵。
23. 如請求項21之電晶體，其進一步包含一位於該緩衝層與該基板之間的長晶層。
24. 如請求項15之電晶體，其包含一金屬半導體場效電晶體(MESFET)，其中該等複數個活性層包含至少一位於該基板上之緩衝層及一位於該緩衝層上之通道層，該通道層為該等複數個活性層之該最上部。
25. 如請求項24之電晶體，其中該MESFET為基於碳化矽。
26. 如請求項15之電晶體，其中該閘極為伽馬型。
27. 如請求項15之電晶體，其中該場板與一不具有該場板之類似電晶體相比提供一峰值運作電場之減小。
28. 如請求項15之電晶體，其中該閘極至少部分凹陷於該等複數個活性層之該最上部中。
29. 如請求項15之電晶體，其進一步包含一覆蓋該電晶體之至少一些曝露表面的鈍化層。
30. 一種電晶體結構，其包含：一活性半導體層；金屬源極及汲極接點，其與該活性層電接觸；一閘極接點，其位於該源極與該汲極接點之間，用於調節該活性層內之電場；一分隔層，其形成於該活性層之上；及一導電場板，其位於該分隔層之上且自該閘極接點之邊緣向該汲極接點延伸一距離L_f ，該場板利用至少一或多 個運行出該活性半導體層之導電路徑電連接至該閘極接點。
31. 如請求項30之電晶體結構，其中該場板與一不具有該場板之類似電晶體結構相比提供一峰值運作電場之減小。
32. 如請求項30之電晶體結構，其中該分隔層包含一介電層、一未摻雜或耗盡寬能帶隙材料之層，或其組合。
33. 一種電晶體，其包含：一活性半導體層；金屬源極及汲極接點，其與該活性層電接觸；一閘極接點，其位於該源極與該汲極接點之間，用於調節該活性層內之電場；及一導電場板，其位於該活性半導體層之上且自該閘極接點之邊緣向該汲極接點延伸一距離L_f ，該場板利用一或多個運行出該活性半導體層之導電路徑電連接至該閘極接點且與一不具有該場板之類似電晶體相比，於該電晶體內提供一峰值運作電場之減小。
34. 一種電晶體，其包含：複數個活性半導體層，其位於一基板上；源極及汲極接點，其與該等複數個活性層電接觸；一閘極，其與該等複數個活性層電接觸，且位於該源極與該汲極接點之間；一第一分隔層，其位於該等複數個活性層之一表面上，且位於該閘極與該汲極接點之間；一第一場板，其位於與該閘極成一體之該第一分隔層 上且於該第一分隔層上向該汲極接點延伸；及一第二分隔層，其位於該第一場板及位於該場板與該汲極接點之間的該第一分隔層之一表面上，且進一步包含一第二場板，其位於該第二分隔層上且向該汲極接點延伸。
35. 如請求項34之電晶體，其中該第一及該第二場板電連接至該閘極。
36. 如請求項34之電晶體，其進一步包含位於該第二分隔層及該第二場板上的至少一額外之分隔層及場板對，其中該等對中之每一場板電連接至該閘極。
37. 一種金屬半導體場效電晶體(MESFET)，其包含：一緩衝層，其位於一基板上；一通道層，其位於該緩衝層上；一源極及一汲極接點，其與該通道層電接觸；一閘極，其與該通道層電接觸，且位於該源極與該汲極接點之間；一分隔層，其位於該通道層之表面上，且至少位於該閘極與該汲極接點之間，其中該分隔層包含複數個以步階配置在該閘極及該汲極接點之間之分隔層；及一場板，其位於該分隔層上且與該閘極電接觸。