CN117913108A - 感测器封装结构 - Google Patents

Abstract

本申请公开一种感测器封装结构，其包含一基板、沿预设方向设置且电性耦接于所述基板上的一感测芯片、一透光层、呈环形且夹持于所述感测芯片与所述透光层之间的一黏着层及形成于所述基板上的一封装体。所述黏着层形成有所述预设方向呈贯穿状的一缓冲腔、多个波浪槽及多个矩形槽的至少其中一种。所述缓冲腔能以位于所述黏着层内而提供，多个所述波浪槽能以凹设于所述黏着层的内侧缘与外侧缘而提供，多个所述矩形槽能以凹设于所述内侧缘与所述外侧缘而提供。所述黏着层的最小宽度不小于所述内侧缘与所述外侧缘之间相隔的预设宽度的50％。据此，所述黏着层能通过所述黏着层的结构设计，以有效地降低应力的强度，进而改善分离问题且避免构件损坏。

Description

感测器封装结构

技术领域

本申请涉及一种封装结构，尤其涉及一种感测器封装结构。

背景技术

现有的感测器封装结构包含有一透光片、一感测芯片及黏着于所述玻璃片与所述感测芯片之间的一黏着层。然而，基于所述黏着层常为较大热膨胀系数(Coefficient ofThermal Expansion，CTE)，以使现有感测器封装结构受热时，所述黏着层与其他构件之间会产生应力，进而造成分离(delamination)问题或构件损坏。

于是，发明人认为上述缺陷可改善，乃特潜心研究并配合科学原理的运用，终于提出一种设计合理且有效改善上述缺陷的本申请。

发明内容

本申请提供一种感测器封装结构，其能有效地改善现有感测器封装结构所可能产生的缺陷。

本申请公开一种感测器封装结构，其包括：一基板；一感测芯片，沿一默认方向设置于基板上，并且感测芯片电性耦接于基板；其中，感测芯片的一顶面包含有一感测区域及围绕于感测区域的一承载区域；一黏着层，呈环形且设置于感测芯片的承载区域上，黏着层具有分别位于相反两侧的一内侧缘与一外侧缘，并且内侧缘与外侧缘于垂直预设方向的一宽度方向上相隔有一预设宽度；其中，黏着层形成有L个缓冲腔、M个波浪槽及N个矩形槽的至少其中一种，并且L为正整数，而M及N各为大于1的正整数；其中，黏着层于垂直预设方向的一横剖面上，黏着层于宽度方向上的最小宽度不小于预设宽度的50％；一透光层，具有分别位于相反两侧的一外表面与一内表面，并且透光层设置于黏着层，以使透光层、黏着层的内侧缘及感测芯片共同包围形成有一封闭空间；以及一封装体，形成于基板上，并且感测芯片、黏着层及透光层埋置于封装体内，而透光层的至少部分外表面裸露于封装体之外；其中，当黏着层形成有L个缓冲腔时，任一个缓冲腔位于黏着层之内、并沿预设方向贯穿黏着层；其中，当黏着层形成有M个波浪槽时，M个波浪槽分别凹设于内侧缘与外侧缘、并沿预设方向贯穿黏着层，彼此相邻但分别位于内侧缘与外侧缘的任两个波浪槽沿宽度方向仅部分重叠配置；其中，当黏着层形成有N个矩形槽时，N个矩形槽分别凹设于内侧缘与外侧缘、并沿预设方向贯穿黏着层，彼此相邻但分别位于内侧缘与外侧缘的任两个矩形槽沿宽度方向未重叠配置。

可选地，当黏着层形成有L个缓冲腔且L大于1时，相邻的任两个缓冲腔沿宽度方向未重叠配置。

可选地，当黏着层形成有L个缓冲腔且L大于1时，任一个缓冲腔沿宽度方向重叠配置于另一个缓冲腔。

可选地，当黏着层形成有L个缓冲腔时，于横剖面上，L个缓冲腔的总面积不大于内侧缘与外侧缘所共同包围的面积的50％。

可选地，黏着层包含有依序相连而呈环形的多个区段；当黏着层形成有L个缓冲腔时，L个缓冲腔位于至少一个区段。

可选地，当黏着层形成有L个缓冲腔且L大于1时，任一个缓冲腔相较于感测区域的中心是与另一个缓冲腔呈对称状配置。

可选地，黏着层包含有依序相连而呈环形的多个区段；当黏着层形成有M个波浪槽与N个矩形槽时，M个波浪槽形成于其中一个区段，而N个矩形槽形成于其中另一个区段。

可选地，当黏着层形成有L个缓冲腔、M个波浪槽及N个矩形槽时，L个缓冲腔沿宽度方向未与任何波浪槽及任何矩形槽排列。

本申请另公开一种感测器封装结构，其包括：一基板；一感测芯片，沿一默认方向设置于基板上，并且感测芯片电性耦接于基板；其中，感测芯片的一顶面包含有一感测区域及围绕于感测区域的一承载区域；一黏着层，呈环形且设置于感测芯片的承载区域上，黏着层具有分别位于相反两侧的一内侧缘与一外侧缘，并且内侧缘与外侧缘于垂直预设方向的一宽度方向上相隔有一预设宽度；其中，黏着层形成有多个波浪槽，多个波浪槽分别凹设于内侧缘与外侧缘、并沿预设方向贯穿黏着层，彼此相邻但分别位于内侧缘与外侧缘的任两个波浪槽沿宽度方向仅部分重叠配置；其中，黏着层于垂直预设方向的一横剖面上，黏着层于宽度方向上的最小宽度不小于预设宽度的50％；一透光层，具有分别位于相反两侧的一外表面与一内表面，并且透光层设置于黏着层，以使透光层、黏着层的内侧缘及感测芯片共同包围形成有一封闭空间；以及一封装体，形成于基板上，并且感测芯片、黏着层及透光层埋置于封装体内，而透光层的至少部分外表面裸露于封装体之外。

可选地，于彼此相邻但分别位于内侧缘与外侧缘的任两个波浪槽之中，其中一个波浪槽的波峰沿宽度方向对应于其中另一个波浪槽的波谷。

可选地，黏着层包含有依序相连而呈环形的多个区段，多个波浪槽形成于至少一个区段。

可选地，黏着层形成有至少一个缓冲腔，至少一个缓冲腔位于黏着层之内、并沿预设方向贯穿黏着层。

可选地，至少一个缓冲腔位于多个波浪槽之间。

本申请公开一种感测器封装结构，其包括：一基板；一感测芯片，沿一默认方向设置于基板上，并且感测芯片电性耦接于基板；其中，感测芯片的一顶面包含有一感测区域及围绕于感测区域的一承载区域；一黏着层，呈环形且设置于感测芯片的承载区域上，黏着层具有分别位于相反两侧的一内侧缘与一外侧缘，并且内侧缘与外侧缘于垂直预设方向的一宽度方向上相隔有一预设宽度；其中，黏着层形成有多个矩形槽，多个矩形槽分别凹设于内侧缘与外侧缘、并沿预设方向贯穿黏着层，彼此相邻但分别位于内侧缘与外侧缘的任两个矩形槽沿宽度方向未重叠配置；其中，黏着层于垂直预设方向的一横剖面上，黏着层于宽度方向上的最小宽度不小于预设宽度的50％；一透光层，具有分别位于相反两侧的一外表面与一内表面，并且透光层设置于黏着层，以使透光层、黏着层的内侧缘及感测芯片共同包围形成有一封闭空间；以及一封装体，形成于基板上，并且感测芯片、黏着层及透光层埋置于封装体内，而透光层的至少部分外表面裸露于封装体之外。

可选地，任一个矩形槽具有位于内侧缘或外侧缘的一槽口，并且槽口具有一槽宽；其中，彼此相邻但分别位于内侧缘与外侧缘的任两个矩形槽，其之间相隔有不小于槽宽的一距离。

可选地，任一个矩形槽具有位于内侧缘或外侧缘的一槽口，并且槽口具有一槽宽；其中，彼此相邻且皆位于内侧缘或外侧缘的任两个矩形槽，其之间相隔有至少三倍槽宽的一距离。

可选地，黏着层包含有依序相连而呈环形的多个区段，多个矩形槽形成于至少一个区段。

可选地，任一个矩形槽具有位于内侧缘或外侧缘的一槽口，并且任一个矩形槽还具有远离槽口的一槽底；位于相同区段但分别位于内侧缘与外侧缘的任两个矩形槽，其槽底呈共平面配置。

可选地，黏着层形成有至少一个缓冲腔，至少一个缓冲腔位于黏着层之内、并沿预设方向贯穿黏着层。

综上所述，本申请所公开的感测器封装结构，其于受热时，所述黏着层能通过形成有L个所述缓冲腔、M个所述波浪槽及N个所述矩形槽的至少其中一种(如：所述黏着层形成多个所述波浪槽或多个所述矩形槽)，以有效地降低应力的强度，进而改善分离问题且避免构件(如：所述感测芯片或所述透光层)损坏。

为能更进一步了解本申请的特征及技术内容，请参阅以下有关本申请的详细说明与附图，但是此等说明与附图仅用来说明本申请，而非对本申请的保护范围作任何的限制。

附图说明

图1为本申请实施例的感测器封装结构的第一构型的立体示意图。

图2为图1沿剖线II-II的剖视示意图。

图3为图1省略透光层与封装体之后的上视示意图。

图4为图3的区域IV的放大示意图。

图5为本申请实施例的感测器封装结构的第二构型于省略透光层与封装体之后的局部上视示意图。

图6为本申请实施例的感测器封装结构的第三构型于省略透光层与封装体之后的局部上视示意图。

图7为本申请实施例的感测器封装结构的另一第三构型于省略透光层与封装体之后的局部上视示意图。

图8为本申请实施例的感测器封装结构的第四构型于省略透光层与封装体之后的局部上视示意图。

图9为本申请实施例的感测器封装结构的第五构型于省略透光层与封装体之后的局部上视示意图。

图10为本申请实施例的感测器封装结构的第六构型于省略透光层与封装体之后的局部上视示意图。

图11为本申请实施例的感测器封装结构的第七构型于省略透光层与封装体之后的局部上视示意图。

具体实施方式

以下是通过特定的具体实施例来说明本申请所公开有关“感测器封装结构”的实施方式，本领域技术人员可由本说明书所公开的内容了解本申请的优点与效果。本申请可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本申请的构思下进行各种修改与变更。另外，本申请的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本申请的相关技术内容，但所公开的内容并非用以限制本申请的保护范围。

应当可以理解的是，虽然本文中可能会使用到“第一”、“第二”、“第三”等术语来描述各种组件或者信号，但这些组件或者信号不应受这些术语的限制。这些术语主要是用以区分一组件与另一组件，或者一信号与另一信号。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。

请参阅图1至图11所示，其为本申请的一实施例。本实施例公开一种感测器封装结构100；也就是说，内部非为封装感测器的任何结构，其结构设计基础不同于本实施例所指的感测器封装结构100，所以两者之间并不适于进行对比。

如图1至图4所示，所述感测器封装结构100包含有一基板1、设置于所述基板1上的一感测芯片2、电性耦接所述感测芯片2与所述基板1的多条金属线3、呈环形且设置于所述感测芯片2上的一黏着层4、设置于所述黏着层4上的一透光层5及形成于所述基板1上的一封装体6。

其中，所述感测器封装结构100于本实施例中虽是以包含上述组件来做说明，但所述感测器封装结构100也可以依据设计需求而加以调整变化。举例来说，在本申请未绘示的其他实施例中，所述感测器封装结构100可以省略多个所述金属线3，并且所述感测芯片2通过覆晶或黏晶方式固定且电性耦接于所述基板1上。以下将分别就本实施例中的所述感测器封装结构100的各个组件构造与连接关系作一说明。

所述基板1于本实施例中为呈正方形或矩形，但本申请不受限于此。其中，所述基板1于其上表面11的大致中央处设有一芯片固定区111，并且所述基板1于所述上表面11形成有位于所述芯片固定区111外侧的多个接合垫112。多个所述接合垫112于本实施例中是大致排列成环状，但本申请不限于此。举例来说，在本申请未绘示的其他实施例中，多个所述接合垫112也可以是在所述芯片固定区111的相反两侧分别排成两列。

此外，所述基板1也可以于其下表面12设有多个焊接球7，并且所述感测器封装结构100能通过多个所述焊接球7而焊接固定于一电子构件(图中未示出)上，据以使所述感测器封装结构100能够通过多个所述焊接球7而电性连接于所述电子构件。

所述感测芯片2于本实施例中呈方形(如：长方形或正方形)且以一影像感测芯片来说明，但不以此为限。其中，所述感测芯片2(的底面22)是沿一预设方向D(并通过固晶胶而)固定于所述基板1的所述芯片固定区111；也就是说，所述感测芯片2是位于多个所述接合垫112的内侧。再者，所述感测芯片2的一顶面21包含有一感测区域211及围绕于所述感测区域211(且呈环形)的一承载区域212，并且每条所述金属线3的两端分别连接于所述基板1与所述感测芯片2的所述承载区域212，以使所述基板1与所述感测芯片2彼此电性耦接。

更详细地说，所述感测芯片2包含有位于所述承载区域212的多个连接垫213(也就是，多个所述连接垫213位于所述感测区域211的外侧)。其中，所述感测芯片2的多个所述连接垫213的数量及位置于本实施例中是分别对应于所述基板1的多个所述接合垫112的数量及位置；也就是说，多个所述连接垫213于本实施例中也是大致排列成环状。再者，每条所述金属线3的所述两端分别连接于一个所述接合垫112及相对应的所述连接垫213。

所述黏着层4于本实施例中包含有依序相连而呈环形(如：矩形环)的多个区段4a，并且所述黏着层4设置于所述感测芯片2的所述承载区域212上并围绕于所述感测区域211的外侧，而每条所述金属线3则是位于所述黏着层4的外侧。再者，所述黏着层4具有分别位于相反两侧的一内侧缘41与一外侧缘42，并且所述内侧缘41与所述外侧缘42于垂直所述预设方向D的一宽度方向W1、W2上相隔有一预设宽度W4。于本实施例中，所述宽度方向W1、W2包含有垂直于任一个所述区段4a的方向。

进一步地说，基于所述黏着层4具有较大的热膨胀系数(如：所述黏着层4的热膨胀系数大致为所述透光层5或所述感测芯片2的热膨胀系数的至少三倍)，所以所述感测器封装结构100依据不同的设计需求，于所述黏着层4(选择性地)形成有L个缓冲腔43、M个波浪槽44及N个矩形槽45的至少其中一种(L为正整数，而M及N各为大于1的正整数)，据以有效地降低应力的强度。

进一步地说，当所述黏着层4形成有L个所述缓冲腔43时(如：图1～图7、图9、图11)，任一个所述缓冲腔43位于所述黏着层4之内、并沿所述预设方向D贯穿所述黏着层4。也就是说，L个所述缓冲腔43能够通过上述方式形成于所述黏着层4内而被提供。

再者，当所述黏着层4形成有M个所述波浪槽44时(如：图1～图4、图8、图9)，M个所述波浪槽44分别凹设于所述内侧缘41与所述外侧缘42、并沿所述预设方向D贯穿所述黏着层4，彼此相邻但分别位于所述内侧缘41与所述外侧缘42的任两个所述波浪槽44沿所述宽度方向W1、W2仅部分重叠配置。也就是说，M个所述波浪槽44能够通过上述方式形成于所述内侧缘41与所述外侧缘42而被提供。

另外，当所述黏着层4形成有N个所述矩形槽45时(如：图1～图4、图10、及图11)，N个所述矩形槽45分别凹设于所述内侧缘41与所述外侧缘42、并沿所述预设方向D贯穿所述黏着层4，彼此相邻但分别位于所述内侧缘41与所述外侧缘42的任两个所述矩形槽45沿所述宽度方向W1、W2未重叠配置。N个所述矩形槽45能够通过上述方式形成于所述内侧缘41与所述外侧缘42而被提供。

需说明的是，为避免所述黏着层4的结构强度不足，所述缓冲腔43、所述波浪槽44、和/或所述矩形槽45于所述黏着层4的配置于本实施例中须要符合下述条件：所述黏着层4于垂直所述预设方向D的一横剖面上，所述黏着层4于所述宽度方向W1、W2上的最小宽度Wmin不小于所述预设宽度W4的50％。进一步地说，所述最小宽度Wmin的位置是对应于(或标注于)所述缓冲腔43、所述波浪槽44、和/或所述矩形槽45在所述宽度方向W1、W2上占据最高比例的所述黏着层4部位。

所述透光层5于本实施例中是以一平板玻璃来说明，但本申请不受限于此。其中，所述透光层5具有分别位于相反两侧的一外表面51与一内表面52，并且所述透光层5(以所述内表面52)设置于所述黏着层4上，以使所述透光层5、所述黏着层4的所述内侧缘41及所述感测芯片2共同包围形成有一封闭空间E，而所述黏着层4的所述内侧缘41及所述感测芯片2的所述感测区域211皆是位于所述封闭空间E之内。

所述封装体6于本实施例中为不透光状，用以阻挡可见光穿过。所述封装体6是以一液态封胶(Liquid encapsulation)来说明，并且所述封装体6形成于所述基板1的所述上表面11且其边缘切齐于所述基板1的边缘。其中，每条所述金属线3、所述感测芯片2、所述黏着层4及所述透光层5皆埋置于所述封装体6内(如：所述黏着层4的所述外侧缘42相连于所述封装体6)，并且所述透光层5的至少部分所述外表面51裸露于所述封装体6之外，但本申请不受限于此。

依上所述，本实施例所公开的所述感测器封装结构100于受热时，所述黏着层4能通过形成有L个所述缓冲腔43、M个所述波浪槽44及N个所述矩形槽45的至少其中一种，以有效地降低应力的强度，进而改善分离问题且避免构件(如：所述感测芯片2或所述透光层5)损坏。

需额外说明的是，以上内容是以所述黏着层4可能存在的各种构型的共通特征来说明；举例来说：如本实施例图1～图4所呈现的所述黏着层4第一构型所示，当所述黏着层4形成有M个所述波浪槽44与N个所述矩形槽45时，M个所述波浪槽44形成于其中一个所述区段4a，而N个所述矩形槽45形成于其中另一个所述区段4a。再者，当所述黏着层4更进一步形成有L个所述缓冲腔43时，L个所述缓冲腔43沿所述宽度方向未与任何所述波浪槽44及任何所述矩形槽45排列。

进一步地说，所述黏着层4所形成的所述缓冲腔43、所述波浪槽44及所述矩形槽45的数量与配置可依据设计需求而加以调整变化，因而难以将所述黏着层4的全部构型呈现于本实施例图式之中，所以下仅列举部分较佳的构型来说明，但本申请不受限于此。此外，所述黏着层4于下述多个构型皆是以L大于1的情况来说明，但本申请不受限于此。举例来说，在本申请未绘示的其他实施例中，L可以是等于1。

第二构型

如图5所示，所述黏着层4(仅)形成有多个所述缓冲腔43，多个所述缓冲腔43可以是分别形成于多个所述区段4a，并且(位于相同所述区段4a且)相邻的任两个所述缓冲腔43沿所述宽度方向W1、W2未重叠配置，而任一个所述缓冲腔43相较于所述感测区域211的中心较佳是与另一个所述缓冲腔43呈对称状配置，但本申请不受限于此。举例来说，在本申请未绘示的其他实施例中，所述黏着层4可以仅以其中一个所述区段4a形成有多个所述缓冲腔43。

此外，于所述横剖面上，每个所述缓冲腔43呈长形(如：椭圆形)，多个所述缓冲腔43的总面积不大于所述内侧缘41与所述外侧缘42所共同包围的面积的50％，据以有效地避免多个所述缓冲腔43造成所述黏着层4的结构强度不足。

第三构型如图6所示，所述黏着层4(仅)形成有多个所述缓冲腔43，多个所述缓冲腔43可以是分别形成于多个所述区段4a，并且(位于相同所述区段4a的)任一个所述缓冲腔43沿所述宽度方向W1、W2重叠配置于另一个所述缓冲腔43，而任一个所述缓冲腔43相较于所述感测区域211的中心较佳是与另一个所述缓冲腔43呈对称状配置，但本申请不受限于此。举例来说，在本申请未绘示的其他实施例中，所述黏着层4可以仅以其中一个所述区段4a形成有多个所述缓冲腔43。

此外，于所述横剖面上，每个所述缓冲腔43呈圆形，多个所述缓冲腔43的总面积不大于所述内侧缘41与所述外侧缘42所共同包围的面积的50％，据以有效地避免多个所述缓冲腔43造成所述黏着层4的结构强度不足。进一步地说，如图7所示，多个所述缓冲腔43也可以采用同时长形与圆形。

第四构型

如图8所示，所述黏着层4(仅)形成有多个所述波浪槽44，多个所述波浪槽44可以是分别形成于多个所述区段4a，(于相同所述区段4a、)彼此相邻但分别位于所述内侧缘41与所述外侧缘42的任两个所述波浪槽44沿所述宽度方向W1、W2仅部分重叠配置，但本申请不受限于此。举例来说，在本申请未绘示的其他实施例中，所述黏着层4可以仅以其中一个所述区段4a形成有多个所述波浪槽44。

更详细地说，于(相同所述区段4a、)彼此相邻但分别位于所述内侧缘41与所述外侧缘42的任两个所述波浪槽44之中，其中一个所述波浪槽44的波峰441较佳是沿所述宽度方向W1、W2对应于其中另一个所述波浪槽44的波谷442，以使得相对应的所述波峰441和所述波谷442之间能形成有所述最小宽度Wmin，进而有效地避免多个所述波浪槽44造成所述黏着层4的结构强度不足。

第五构型

如图9所示，所述黏着层4形成有多个所述波浪槽44与多个所述缓冲腔43，而有关多个所述波浪槽44与多个所述缓冲腔43的构造已于上述说明，在此不加以赘述。以下仅介绍多个所述波浪槽44与多个所述缓冲腔43的配置关系。其中，多个所述波浪槽44是分别形成于其中两个所述区段4a，并且多个所述缓冲腔43的部分(如：至少一个所述缓冲腔43)是位于多个所述波浪槽44之间，而多个所述缓冲腔43的其他部分则是位于未形成有多个所述波浪槽44的其中另两个所述区段4a。

第六构型如图10所示，所述黏着层4(仅)形成有多个所述矩形槽45，多个所述矩形槽45可以是分别形成于多个所述区段4a，(于相同所述区段4a、)彼此相邻但分别位于所述内侧缘41与所述外侧缘42的任两个所述矩形槽45沿所述宽度方向W1、W2未重叠配置，但本申请不受限于此。举例来说，在本申请未绘示的其他实施例中，所述黏着层4可以仅以其中一个所述区段4a形成有多个所述矩形槽45。

更详细地说，任一个所述矩形槽45具有位于所述内侧缘41或所述外侧缘42的一槽口451，并且任一个所述矩形槽45还具有远离所述槽口451的一槽底452。其中，位于相同所述区段4a但分别位于所述内侧缘41与所述外侧缘42的任两个所述矩形槽45，其所述槽底452较佳是呈共平面配置，但本申请不以此为限。

换个角度来看，所述槽口451具有一槽宽W451，并且(于相同所述区段4a、)彼此相邻但分别位于所述内侧缘41与所述外侧缘42的任两个所述矩形槽45，其之间相隔有不小于所述槽宽W451的一距离D1。再者，(于相同所述区段4a、)彼此相邻且皆位于所述内侧缘41或所述外侧缘42的任两个所述矩形槽45，其之间相隔有至少三倍所述槽宽W451的一距离D2，但本申请不以此为限。

第七构型如图11所示，所述黏着层4形成有多个所述矩形槽45与多个所述缓冲腔43，而有关多个所述矩形槽45与多个所述缓冲腔43的构造已于上述说明，在此不加以赘述。以下仅介绍多个所述矩形槽45与多个所述缓冲腔43的配置关系。其中，多个所述矩形槽45是分别形成于其中两个所述区段4a，并且多个所述缓冲腔43则是位于未形成有多个所述波浪槽44的其中另两个所述区段4a。

本发明的技术效果综上所述，本申请所公开的感测器封装结构，其于受热时，所述黏着层能通过形成有L个所述缓冲腔、M个所述波浪槽及N个所述矩形槽的至少其中一种(如：所述黏着层形成多个所述波浪槽或多个所述矩形槽)，以有效地降低应力的强度，进而改善分离问题且避免构件(如：所述感测芯片或所述透光层)损坏。

再者，于本申请所公开的感测器封装结构之中，所述黏着层在符合特定结构条件之下(如：所述最小宽度不小于所述预设宽度的50％)，所述黏着层所形成的所述缓冲腔、所述波浪槽及所述矩形槽的数量与配置能够调整变化，据以符合不同的设计需求。

以上所公开的内容仅为本申请的优选可行实施例，并非因此局限本申请的专利范围，所以凡是运用本申请说明书及图式内容所做的等效技术变化，均包含于本申请的专利范围内。

Claims (19)

1.一种感测器封装结构，其特征在于，所述感测器封装结构包括：一基板；

一感测芯片，沿一默认方向设置于所述基板上，并且所述感测芯片电性耦接于所述基板；其中，所述感测芯片的一顶面包含有一感测区域及围绕于所述感测区域的一承载区域；

一黏着层，呈环形且设置于所述感测芯片的所述承载区域上，所述黏着层具有分别位于相反两侧的一内侧缘与一外侧缘，并且所述内侧缘与所述外侧缘于垂直所述预设方向的一宽度方向上相隔有一预设宽度；其中，所述黏着层形成有L个缓冲腔、M个波浪槽、及N个矩形槽的至少其中一种，并且L为正整数，而M及N各为大于1的正整数；其中，所述黏着层于垂直所述预设方向的一横剖面上，所述黏着层于所述宽度方向上的最小宽度不小于所述预设宽度的50％；

一透光层，具有分别位于相反两侧的一外表面与一内表面，并且所述透光层设置于所述黏着层，以使所述透光层、所述黏着层的所述内侧缘、及所述感测芯片共同包围形成有一封闭空间；以及

一封装体，形成于所述基板上，并且所述感测芯片、所述黏着层、及所述透光层埋置于所述封装体内，而所述透光层的至少部分所述外表面裸露于所述封装体之外；

其中，当所述黏着层形成有L个所述缓冲腔时，任一个所述缓冲腔位于所述黏着层之内、并沿所述预设方向贯穿所述黏着层；其中，当所述黏着层形成有M个所述波浪槽时，M个所述波浪槽分别凹设于所述内侧缘与所述外侧缘、并沿所述预设方向贯穿所述黏着层，彼此相邻但分别位于所述内侧缘与所述外侧缘的任两个所述波浪槽沿所述宽度方向仅部分重叠配置；

其中，当所述黏着层形成有N个所述矩形槽时，N个所述矩形槽分别凹设于所述内侧缘与所述外侧缘、并沿所述预设方向贯穿所述黏着层，彼此相邻但分别位于所述内侧缘与所述外侧缘的任两个所述矩形槽沿所述宽度方向未重叠配置。

2.依据权利要求1所述的感测器封装结构，其特征在于，当所述黏着层形成有L个所述缓冲腔且L大于1时，相邻的任两个所述缓冲腔沿所述宽度方向未重叠配置。

3.依据权利要求1所述的感测器封装结构，其特征在于，当所述黏着层形成有L个所述缓冲腔且L大于1时，任一个所述缓冲腔沿所述宽度方向重叠配置于另一个所述缓冲腔。

4.依据权利要求1所述的感测器封装结构，其特征在于，当所述黏着层形成有L个所述缓冲腔时，于所述横剖面上，L个所述缓冲腔的总面积不大于所述内侧缘与所述外侧缘所共同包围的面积的50％。

5.依据权利要求1所述的感测器封装结构，其特征在于，所述黏着层包含有依序相连而呈环形的多个区段；当所述黏着层形成有L个所述缓冲腔时，L个所述缓冲腔位于至少一个所述区段。

6.依据权利要求1所述的感测器封装结构，其特征在于，当所述黏着层形成有L个所述缓冲腔且L大于1时，任一个所述缓冲腔相较于所述感测区域的中心是与另一个所述缓冲腔呈对称状配置。

7.依据权利要求1所述的感测器封装结构，其特征在于，所述黏着层包含有依序相连而呈环形的多个区段；当所述黏着层形成有M个所述波浪槽与N个所述矩形槽时，M个所述波浪槽形成于其中一个所述区段，而N个所述矩形槽形成于其中另一个所述区段。

8.依据权利要求1所述的感测器封装结构，其特征在于，当所述黏着层形成有L个所述缓冲腔、M个所述波浪槽、及N个所述矩形槽时，L个所述缓冲腔沿所述宽度方向未与任何所述波浪槽及任何所述矩形槽排列。

9.一种感测器封装结构，其特征在于，所述感测器封装结构包括：一基板；

一感测芯片，沿一默认方向设置于所述基板上，并且所述感测芯片电性耦接于所述基板；其中，所述感测芯片的一顶面包含有一感测区域及围绕于所述感测区域的一承载区域；

一黏着层，呈环形且设置于所述感测芯片的所述承载区域上，所述黏着层具有分别位于相反两侧的一内侧缘与一外侧缘，并且所述内侧缘与所述外侧缘于垂直所述预设方向的一宽度方向上相隔有一预设宽度；其中，所述黏着层形成有多个波浪槽，多个所述波浪槽分别凹设于所述内侧缘与所述外侧缘、并沿所述预设方向贯穿所述黏着层，彼此相邻但分别位于所述内侧缘与所述外侧缘的任两个所述波浪槽沿所述宽度方向仅部分重叠配置；其中，所述黏着层于垂直所述预设方向的一横剖面上，所述黏着层于所述宽度方向上的最小宽度不小于所述预设宽度的50％；

一透光层，具有分别位于相反两侧的一外表面与一内表面，并且所述透光层设置于所述黏着层，以使所述透光层、所述黏着层的所述内侧缘、及所述感测芯片共同包围形成有一封闭空间；以及

一封装体，形成于所述基板上，并且所述感测芯片、所述黏着层、及所述透光层埋置于所述封装体内，而所述透光层的至少部分所述外表面裸露于所述封装体之外。

10.依据权利要求9所述的感测器封装结构，其特征在于，于彼此相邻但分别位于所述内侧缘与所述外侧缘的任两个所述波浪槽之中，其中一个所述波浪槽的波峰沿所述宽度方向对应于其中另一个所述波浪槽的波谷。

11.依据权利要求9所述的感测器封装结构，其特征在于，所述黏着层包含有依序相连而呈环形的多个区段，多个所述波浪槽形成于至少一个所述区段。

12.依据权利要求9所述的感测器封装结构，其特征在于，所述黏着层形成有至少一个缓冲腔，至少一个所述缓冲腔位于所述黏着层之内、并沿所述预设方向贯穿所述黏着层。

13.依据权利要求12所述的感测器封装结构，其特征在于，至少一个所述缓冲腔位于多个所述波浪槽之间。

14.一种感测器封装结构，其特征在于，所述感测器封装结构包括：一基板；

一感测芯片，沿一默认方向设置于所述基板上，并且所述感测芯片电性耦接于所述基板；其中，所述感测芯片的一顶面包含有一感测区域及围绕于所述感测区域的一承载区域；

一黏着层，呈环形且设置于所述感测芯片的所述承载区域上，所述黏着层具有分别位于相反两侧的一内侧缘与一外侧缘，并且所述内侧缘与所述外侧缘于垂直所述预设方向的一宽度方向上相隔有一预设宽度；其中，所述黏着层形成有多个矩形槽，多个所述矩形槽分别凹设于所述内侧缘与所述外侧缘、并沿所述预设方向贯穿所述黏着层，彼此相邻但分别位于所述内侧缘与所述外侧缘的任两个所述矩形槽沿所述宽度方向未重叠配置；其中，所述黏着层于垂直所述预设方向的一横剖面上，所述黏着层于所述宽度方向上的最小宽度不小于所述预设宽度的50％；

一透光层，具有分别位于相反两侧的一外表面与一内表面，并且所述透光层设置于所述黏着层，以使所述透光层、所述黏着层的所述内侧缘、及所述感测芯片共同包围形成有一封闭空间；以及

一封装体，形成于所述基板上，并且所述感测芯片、所述黏着层、及所述透光层埋置于所述封装体内，而所述透光层的至少部分所述外表面裸露于所述封装体之外。

15.依据权利要求14所述的感测器封装结构，其特征在于，任一个所述矩形槽具有位于所述内侧缘或所述外侧缘的一槽口，并且所述槽口具有一槽宽；其中，彼此相邻但分别位于所述内侧缘与所述外侧缘的任两个所述矩形槽，其之间相隔有不小于所述槽宽的一距离。

16.依据权利要求14所述的感测器封装结构，其特征在于，任一个所述矩形槽具有位于所述内侧缘或所述外侧缘的一槽口，并且所述槽口具有一槽宽；其中，彼此相邻且皆位于所述内侧缘或所述外侧缘的任两个所述矩形槽，其之间相隔有至少三倍所述槽宽的一距离。

17.依据权利要求14所述的感测器封装结构，其特征在于，所述黏着层包含有依序相连而呈环形的多个区段，多个所述矩形槽形成于至少一个所述区段。

18.依据权利要求17所述的感测器封装结构，其特征在于，任一个所述矩形槽具有位于所述内侧缘或所述外侧缘的一槽口，并且任一个所述矩形槽还具有远离所述槽口的一槽底；位于相同所述区段但分别位于所述内侧缘与所述外侧缘的任两个所述矩形槽，其所述槽底呈共平面配置。

19.依据权利要求14所述的感测器封装结构，其特征在于，所述黏着层形成有至少一个缓冲腔，至少一个所述缓冲腔位于所述黏着层之内、并沿所述预设方向贯穿所述黏着层。