CN117895963A - 隔离收发器 - Google Patents

Abstract

本申请提供一种隔离收发器，涉及信号传输技术领域。该隔离收发器包括：发射器、变压器以及接收器，接收器与变压器的第一线圈连接，发射器与变压器的第二线圈连接；接收器包括：第一接收器和第二接收器；第一接收器的第一输入端和第二输入端分别连接第一线圈的第一端口和第二端口，第二接收器的第一输入端和第二输入端分别连接第一线圈的第一端口和第二端口，第一接收器的输出端连接第二接收器的禁用端口，第二接收器的输出端连接第一接收器的禁用端口，第一线圈的同一端口连接第一接收器和第二接收器相反的输入端。本申请可以采用单变压器进行信号传输，避免伴生脉冲的干扰，保证信号可靠。

Description

隔离收发器

技术领域

本发明涉及信号传输技术领域，具体而言，涉及一种隔离收发器。

背景技术

隔离收发器是采用变压器隔离信号发射器和信号接收器，以进行信号传输的器件。

隔离收发器需要传输上升沿信号和下降沿信号，一种传输方式是采用双变压器分别传输上升沿和下降沿，另一种方式是采用单变压器，使用不同数量的脉冲传输上升沿和下降沿。

但是，采用双变压器的成本较高，采用单变压器需要等待时间确定脉冲数量，传输延时长，且由于上升沿和下降沿分别采用不同极性的脉冲，由于变压器自身的特性，信号脉冲后面会紧随一个幅值较大相位相反的伴生脉冲，当伴生脉冲的幅值超过接收器的阈值电压后，接收器会将伴生脉冲识别为信号脉冲，容易造成解码错误。

发明内容

本发明的目的在于，针对上述现有技术中的不足，提供一种隔离变压器，以便采用单变压器进行信号传输，避免伴生脉冲的干扰，保证信号可靠。

为实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供了一种隔离收发器，所述隔离收发器包括：发射器、变压器以及接收器，所述接收器与所述变压器的第一线圈连接，所述发射器与所述变压器的第二线圈连接；

其中，所述接收器包括：第一接收器和第二接收器；

所述第一接收器的第一输入端和第二输入端分别连接所述第一线圈的第一端口和第二端口，以通过所述第一线圈接收第一极性脉冲信号，并根据所述第一极性脉冲信号输出第一接收信号和第二禁用信号；

所述第二接收器的第一输入端和第二输入端分别连接所述第一线圈的第一端口和第二端口，以通过所述第一线圈接收第二极性脉冲信号，并根据所述第二极性脉冲信号输出第二接收信号和第一禁用信号；

所述第一接收器的输出端连接所述第二接收器的禁用端口，以在所述第一接收器输出所述第一接收信号期间，通过所述第二禁用信号禁止所述第二接收器输出所述第二接收信号；

所述第二接收器的输出端连接所述第一接收器的禁用端口，以在所述第二接收器输出所述第二接收信号期间，通过所述第一禁用信号禁止所述第一接收器输出所述第一接收信号；

所述第一线圈的同一端口连接所述第一接收器和所述第二接收器相反的输入端。

可选的，所述接收器还包括：解码器；

所述解码器的第一输入端连接所述第一接收器的输出端，所述解码器的第二输入端连接所述第二接收器的输出端，所述解码器用于根据所述第一接收信号或所述第二接收信号输出解码信号。

可选的，所述发射器包括：第一驱动器和第二驱动器；

所述第一驱动器和所述第二驱动器分别连接所述第二线圈的第一端口和第二端口，以分别输出第一驱动信号和第二驱动信号。

可选的，所述发射器还包括：编码器；

所述编码器的输入端用于对输入信号进行编码，得到多个状态下的第一编码信号和第二编码信号，所述编码器的第一输出端连接所述第一驱动器，以使得所述第一驱动器基于所述多个状态下的第一编码信号输出所述多个状态下的第一驱动信号；

所述编码器的第二输出端连接所述第二驱动器，以使得所述第二驱动器基于所述多个状态下的第二编码信号输出所述多个状态下的第二驱动信号。

可选的，所述多个状态包括：第一状态、第二状态和第三状态；

其中，所述第一状态下的第一驱动信号和第二驱动信号为同相驱动信号；

所述第二状态下的第一驱动信号和第二驱动信号为反相驱动信号；

所述第二状态和所述第三状态下的第一驱动信号为反相驱动信号，所述第二状态和所述第三状态下的第二驱动信号为反相驱动信号。

可选的，所述编码器用于在所述输入信号从第一逻辑电平变为第二逻辑电平，输出所述第二状态的第一编码信号和第二编码信号，使得所述第一驱动器和所述第二驱动器进入所述第二状态；或者，

所述编码器用于在所述输入信号从第二逻辑电平变为第一逻辑电平，输出所述第三状态的第一编码信号和第二编码信号，使得所述第一驱动器和所述第二驱动器进入所述第三状态。

可选的，所述编码器用于在所述输入信号保持第一逻辑电平或第二逻辑电平时，输出所述第一状态的第一编码信号和第二编码信号，使得所述第一驱动器和所述第二驱动器保持在所述第一状态。

可选的，所述编码器用于在所述输入信号保持所述第二逻辑电平时，输出在所述第一状态和所述第二状态切换的第一编码信号和第二编码信号，使得所述第一驱动器和所述第二驱动器在所述第一状态和所述第二状态之间切换；当所述输入信号保持所述第一逻辑电平时，所述第一驱动器和所述第二驱动器在所述第一状态和所述第三状态之间切换。

可选的，所述编码器用于在所述输入信号保持在一个逻辑电平时，输出所述第一状态的第一编码信号和第二编码信号，使得所述第一驱动器和所述第二驱动器保持在所述第一状态；

所述编码器还用于在所述输入信号保持在另一个逻辑电平时，输出在所述第一状态和所述第二状态切换的第一编码信号和第二编码信号，使得所述第一驱动器和所述第二驱动器在所述第一状态和所述第二状态之间切换；或者，输出在所述第一状态和所述第三状态切换的第一编码信号和第二编码信号，使得所述第一驱动器和所述第二驱动器在所述第一状态和所述第三状态之间切换。

可选的，所述编码器用于在所述输入信号保持在一个逻辑电平时，输出工作状态的第一编码信号和第二编码信号，使得所述第一驱动器和所述第二驱动器保持在工作状态；

所述编码器还用于在所述输入信号保持在另一个逻辑电平时，输出静默状态的第一编码信号和第二编码信号，使得所述第一驱动器和所述第二驱动器保持在静默状态。

可选的，所述第一接收器和所述第二接收器均为：具有禁用功能的比较器电路，所述比较器电路的第一输入端和第二输入端为每个接收器的第一输入和第二输入端，所述比较器电路的禁用端口为所述每个接收器的禁用端口，所述比较器电路的输出端为所述每个接收器的输出端。

可选的，所述比较器电路包括：时序电路、第一比较器和数字逻辑电路；

所述时序电路的输入端为所述比较器电路的禁用端口，所述时序电路的输出端连接所述数字逻辑电路的第一输入端；

所述第一比较器的第一输入端为所述比较器电路的第一输入端，所述第一比较器的第二输入端为所述比较器电路的第二输入端，所述第一比较器的输出端连接所述数字逻辑电路的第二输入端，所述数字逻辑电路的输出端为所述比较器电路的输出端。

可选的，所述数字逻辑电路包括：反相器和或非门；

所述或非门的第一输入端为所述数字逻辑电路的第一输入端，所述反相器的输入端为所述数字逻辑电路的第二输入端，所述反相器的输出端连接所述或非门的第二输入端，所述或非门的输出端为所述数字逻辑电路的输出端。

可选的，所述比较器电路包括：第二比较器和偏置电流；

所述偏置电流连接所述第二比较器的供电端，所述偏置电流的控制端为所述比较器电路的禁用端口，所述第二比较器的第一输入端为所述比较器电路的第一输入端，所述第二比较器的第二输入端为所述比较器电路的第二输入端，所述第二比较器的输出端为所述比较器电路的输出端。

本申请的有益效果是：

本申请提供一种隔离收发器，该隔离收发器的接收器为交叉禁用的第一接收器和第二接收器，由第一接收器接收第一极性脉冲信号，由第二接收器接收第二极性脉冲信号，在第一接收器根据第一极性脉冲信号输出第一接收信号期间，第二接收器禁止根据第二极性脉冲信号输出第二接收信号；在第二接收器根据第二极性脉冲信号输出第二接收信号期间，第一接收器禁止根据第一极性脉冲信号输出第一接收信号，避免了伴生脉冲信号的干扰，保证了信号传输的准确性和可靠性。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为常规单变压器信号传输的示意图；

图2为现有隔离收发器的信号传输波形图；

图3为本申请实施例提供的隔离收发器的示意图一；

图4为本申请实施例提供的隔离收发器的示意图二；

图5为本申请实施例提供的隔离收发器的示意图三；

图6为本申请实施例提供的隔离收发器的示意图四；

图7为本申请实施例提供的隔离收发器的一种信号传输波形图；

图8为本申请实施例提供的隔离收发器的另一种信号传输波形图；

图9为本申请实施例提供的比较器电路的示意图一；

图10为本申请实施例提供的比较器电路的原理图一；

图11为本申请实施例提供的比较器电路的原理图二；

图12为本申请实施例提供的比较器电路的示意图二；

图13为本申请实施例提供的变压器的三维视图；

图14为本申请实施例提供的线圈外径示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

此外，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

需要说明的是，在不冲突的情况下，本申请的实施例中的特征可以相互结合。

请参考图1，为常规单变压器信号传输的示意图，如图1所示，由于变压器的发射器线圈的具有有限的电感值，当施加固定电压时，其磁化电流会随时间增加。根据电感通直隔交的特性，如果固定直流电压维持，最后发射器线圈将表现为一个小电阻，形成短路和大功耗。因此，在发射器线圈导通后，需要在较短施加内将其关断，即发射器线圈的驱动波形是一个包含上升沿和下降沿的短脉冲。根据变压器的特性，上升沿会在接收线圈形成一个正脉冲，而下降沿会在接收线圈形成一个负脉冲，这个正脉冲伴生的负脉冲，会给信号识别带来很大干扰。

示例的，请参考图2，为现有隔离收发器的信号传输波形图，如图2所示，正脉冲信号的伴生负脉冲信号，或者负脉冲信号的伴生正脉冲信号会被误判为一个脉冲信号，导致输出信号的识别错误。

基于此，本申请拟提供一种隔离收发器，该隔离收发器的接收器为交叉禁用的第一接收器和第二接收器，由第一接收器接收第一极性脉冲信号，由第二接收器接收第二极性脉冲信号，在第一接收器根据第一极性脉冲信号输出第一接收信号期间，第二接收器禁止根据第二极性脉冲信号输出第二接收信号；在第二接收器根据第二极性脉冲信号输出第二接收信号期间，第一接收器禁止根据第一极性脉冲信号输出第一接收信号，避免了伴生脉冲信号的干扰，保证了信号传输的准确性和可靠性。

请参考图3，为本申请实施例提供的隔离收发器的示意图一，如图3所示，隔离收发器包括：发射器10、变压器20以及接收器30，接收器与30变压器20的第一线圈连接，发射器10与变压器20的第二线圈连接。

其中，接收器30包括：第一接收器31和第二接收器32。

第一接收器31的第一输入端和第二输入端分别连接第一线圈的第一端口1和第二端口2，以通过第一线圈接收第一极性脉冲信号，并根据第一极性脉冲信号输出第一接收信号OUT1和第二禁用信号。

第二接收器32的第一输入端和第二输入端分别连接第一线圈的第一端口1和第二端口2，以通过第一线圈接收第二极性脉冲信号，并根据第二极性脉冲信号输出第二接收信号OUT2和第一禁用信号。

第一接收器31的输出端连接第二接收器32的禁用端口DIS，以在第一接收器31输出第一接收信号期间，通过第二禁用信号禁止第二接收器32输出第二接收信号。

第二接收器32的输出端连接第一接收器31的禁用端口DIS，以在第二接收器32输出第二接收信号期间，通过第一禁用信号禁止第一接收器31输出第一接收信号。

第一线圈的同一端口连接第一接收器31和第二接收器32相反的输入端。

在本实施例中，发射器根据输入信号的高低电平的转换，在第二线圈的第一端口1或者第二端口2上生成具有上升沿和下降沿的短脉冲，其中，第二线圈的第一端口1上生成的短脉冲，会在第一线圈上形成正脉冲信号和伴生的负脉冲信号；第二线圈的第二端口2上生成的短脉冲，会在第一线圈上形成负脉冲信号和伴生的正脉冲信号。其中，输入信号的高低电平转换与第二线圈的第一端口1或者第二端口2上生成的短脉冲具有对应关系。

正脉冲信号为第一线圈的第一端口电压和第二端口电压的差值为正的脉冲信号；负脉冲信号为第一线圈的第一端口电压和第二端口电压的差值为负的脉冲信号。

第一线圈与第一接收器31和第二接收器32具有两种连接方式，第一种连接方式为：第一线圈的第一端口1与第一接收器31的同相输入端V+和第二接收器32的反相输入端V-连接，第一线圈的第二端口2与第一接收器31的反相输入端V-和第二接收器32的同相输入端V+连接，基于这种连接方式，第一接收器31通过第一线圈接收到的第一极性脉冲信号为正脉冲信号，第二接收器32通过第一线圈接收到的第二极性脉冲信号为负脉冲信号。

第二种连接方式为：第一线圈的第一端口1与第一接收器31的反相输入端V-和第二接收器32的同相输入端V+连接，第一线圈的第二端口2与第一接收器31的同相输入端V+和第二接收器32的反相输入端V-连接，基于这种连接方式，第一接收器31通过第一线圈接收到的第一极性脉冲信号为负脉冲信号，第二接收器32通过第一线圈接收到的第二极性脉冲信号为正脉冲信号。

以第一接收器31为例，对第一接收器31和第二接收器32的禁用端口的功能进行说明。

当禁用端口为第一控制电平时，不论第一接收器31的同相输入端和反相输入端之间的差分电压是否大于第一接收器31的阈值电压，第一接收器31的输出均保持为第一输出电平。

当禁用端口为第二控制电平时，若第一接收器31的同相输入端和反相输入端之间的差分电压大于第一接收器31的阈值电压，第一接收器31的输出为第二输出电平；若第一接收器31的同相输入端和反相输入端之间的差分电压小于第一接收器31的阈值电压，第一接收器31的输出为第一输出电平。

示例的，第一控制电平可以为高电平，第二控制电平可以为低电平，第一输出电平可以为低电平，第二输出电平可以为高电平。

第二接收器32的禁用端口的功能与第一接收器31完全相同，在此不再赘述。

当第一线圈产生第一极性脉冲信号，以及伴生的第二极性脉冲信号时，第一接收器31根据第一极性脉冲信号输出第一接收信号OUT1和高电平的第二禁用信号，第一接收信号OUT1是脉宽为T1的脉冲信号，高电平的第二禁用信号使得第二接收器32无法根据伴生的第二极性脉冲信号输出第二接收信号，避免了伴生的第二极性脉冲信号的干扰。

其中，高电平的第二禁用信号的持续时间td2大于第一极性脉冲信号和伴生的第二极性脉冲信号的持续时间，之后，第二禁用信号变为低电平。

当第一线圈产生第二极性脉冲信号，以及伴生的第一极性脉冲信号时，第二接收器32根据第二极性脉冲信号输出第二接收信号OUT2和高电平的第一禁用信号，第二接收信号OUT2是脉宽为T2的脉冲信号，高电平的第一禁用信号使得第一接收器31无法根据伴生的第一极性脉冲信号输出第一接收信号，避免了伴生的第一极性脉冲信号的干扰。

其中，高电平的第一禁用信号的持续时间td1大于第二极性脉冲信号和伴生的第一极性脉冲信号的持续时间，之后，第一禁用信号变为低电平。

上述实施例提供的隔离收发器，该隔离收发器的接收器为交叉禁用的第一接收器和第二接收器，由第一接收器接收第一极性脉冲信号，由第二接收器接收第二极性脉冲信号，在第一接收器根据第一极性脉冲信号输出第一接收信号期间，第二接收器禁止根据第二极性脉冲信号输出第二接收信号；在第二接收器根据第二极性脉冲信号输出第二接收信号期间，第一接收器禁止根据第一极性脉冲信号输出第一接收信号，避免了伴生脉冲信号的干扰，保证了信号传输的准确性和可靠性。

在一种可能的实现方式中，请参考图4，为本申请实施例提供的隔离收发器的示意图二，如图4所示，该接收器还可以包括：解码器40。

解码器40的第一输入端连接第一接收器31的输出端，解码器40的第二输入端连接第二接收器32的输出端，解码器40用于根据第一接收信号或第二接收信号输出解码信号。

在本实施例中，解码器40根据接收到的接收信号，以及预先定义的接收信号和解码信号的对应关系，输出对应的解码信号，其中，若解码器40接收到第一接收信号，则输出第一解码信号，若解码器40接收到第二接收信号，则输出第二解码信号，若解码器40未接收到第一接收信号和第二接收信号，则保持当前输出信号不变。

在一些实施例中，输入信号的高低电平的转换与第二线圈上产生短脉冲的端口、第一线圈上产生的脉冲信号的极性具有对应关系，脉冲信号的极性与接收器具有对应关系，因此，可以根据这些对应关系，建立接收信号与解码信号的对应关系。

示例的，若该隔离收发器为：当输入信号从低电平转换至高电平时，第二线圈的第一端口1产生短脉冲，该第二线圈的第一端口1的短脉冲在第一线圈上生成正极性脉冲信号；若输入信号从高电平转换至低电平时，第二线圈的第二端口2产生短脉冲，该第二线圈的第二端口2的短脉冲在第一线圈上生成负极性脉冲信号。

第一线圈的第一端口1连接第一接收器31的正相输入端和第二接收器32的反相输入端，第一线圈的第二端口2连接第一接收器31的反相输入端和第二接收器32的正相输入端，此时第一接收器31会根据正极性脉冲信号输出第一接收信号，第二接收器32会根据负极性脉冲信号输出第二接收信号，则确定接收信号与解码信号的对应关系为：第一接收信号对应高电平信号，第二接收信号对应低电平信号。

当解码器40接收到第一接收器31根据正极性脉冲信号输出的第一接收信号后，生成高电平解码信号，当解码器40接收到第二接收器32根据负极性脉冲信号输出的第二接收信号后，生成从低电平解码信号。

在一些实施例中，解码器40可以包括：RS锁存器，RS锁存器的S端和R端分别连接第一接收器31的输出端和第二接收器32的输出端，分别用于接收第一接收信号和第二接收信号，其中，当S端接收到接收信号时，RS锁存器输出高电平信号，当R端接收到接收信号时，RS锁存器输出低电平信号，因此，可以根据接收信号与高低电平信号的对应关系，确定RS锁存器的S端和R端与第一接收器31和第二接收器32的连接关系。

若第一接收信号对应高电平信号，第二接收信号对应低电平信号，则RS锁存器的S端连接第一接收器31的输出端，用于接收第一接收信号，RS锁存器的R端连接第二接收器32的输出端，用于接收第二接收信号。

上述实施例提供的隔离收发器，通过解码器对第一接收信号或第二接收信号进行解码输出解码信号，由于第一接收器和第二接收器的交叉禁用，因此第一接收信号和第二接收信号不会受到伴生脉冲信号的干扰，保证解码信号的准确性和可靠性。

在一种可能的实现方式中，请参考图5，为本申请实施例提供的隔离收发器的示意图三，如图5所示，发射器10可以包括：第一驱动器11和第二驱动器12。

第一驱动器11和第二驱动器12分别连接第二线圈的第一端口1和第二端口2，以分别输出第一驱动信号和第二驱动信号。

在本实施例中，第一驱动器11和第二驱动器12根据输入信号分别输出第一驱动信号和第二驱动信号，在第二线圈的第一端口1形成具有上升沿和下降沿的短脉冲，以在第一线圈的两端产生正脉冲信号和伴生的负脉冲信号；或者，在第二线圈的第二端口2形成具有上升沿和下降沿的短脉冲，以在第一线圈的两端产生负脉冲信号和伴生的正脉冲信号；或者，在第二线圈的第一端口1和第二端口2不产生短脉冲，使第一线圈两端没有脉冲信号。

在一些实施例中，可以根据输入信号的高低电平转换，以及高低电平维持，输出不同的第一驱动信号和第二驱动信号。

示例的，若输入信号从低电平转换为高电平(或者从高电平转换为低电平)，第一驱动信号和第二驱动信号使第二线圈的第一端口1上形成短脉冲；若输入信号从高电平转换为低电平(或者从低电平转换为高电平)，第一驱动信号和第二驱动信号使第二线圈的第二端口2上形成短脉冲；若输入信号维持低电平或高电平，则第一驱动信号和第二驱动信号使第二线圈的第一端口1和第二端口2之间无脉冲。

在一些实施例中，第一驱动器11和第二驱动器12均有逐级增加电流能力的反相器组成。

上述实施例提供的隔离收发器，通过第一驱动器和第二驱动器生成的第一驱动信号和第二驱动信号，根据第一线圈和第二线圈构成的单变压器形成不同极性的脉冲信号，不需要使用双变压器分别传输上升沿和下降沿，降低了隔离收发器的成本。

在一种可能的实现方式中，请参考图6，为本申请实施例提供的隔离收发器的示意图四，如图6所示，发射器10还可以包括：编码器50。

编码器50的输入端用于对输入信号进行编码，得到多个状态下的第一编码信号和第二编码信号，编码器50的第一输出端连接第一驱动器11，以使得第一驱动器11基于多个状态下的第一编码信号输出多个状态下的第一驱动信号；编码器50的第二输出端连接第二驱动器12，以使得第二驱动器12基于多个状态下的第二编码信号输出多个状态下的第二驱动信号。

在本实施例中，由编码器50对输入信号进行编码，并根据输入信号的电平状态，输出多个状态下的第一编码信号和第二编码信号。其中，多个状态可以包括：输入信号从高电平转换为低电平的状态、从低电平转换为高电平的状态、维持低电平或高电平的状态，三种状态下所输出的第一编码信号和第二编码信号不同。

第一驱动器11和第二驱动器12基于三种状态下的第一编码信号和第二编码信号输出三种状态下的第一驱动信号和第二驱动信号，三种状态下的第一驱动信号和第二驱动信号使得第二线圈的第一端口1或者第二端口2上形成具有上升沿和下降沿的短脉冲，或者，使第二线圈的第一端口1和第二端口2之间无脉冲。

在一些实施例中，多个状态包括：第一状态、第二状态和第三状态。

其中，第一状态下的第一驱动信号和第二驱动信号为同相驱动信号；第二状态下的第一驱动信号和第二驱动信号为反相驱动信号；第二状态和第三状态下的第一驱动信号为反相驱动信号，第二状态和第三状态下的第二驱动信号为反相驱动信号。

在本实施例中，第一状态下的第一驱动信号和第二驱动信号均为高电平或低电平，当第一驱动信号和第二驱动信号均为高电平或低电平时，第二线圈的第一端口1和第二端口2之间的电压相等，没有脉冲信号传输到第一线圈。

第二状态下的第一驱动信号和第二驱动信号为反相驱动信号，即若第一驱动信号为高电平，则第二驱动信号为低电平，或者，若第一驱动信号为低电平，则第二驱动信号为高电平。

第三状态下的第一驱动信号和第二驱动信号也是反相驱动信号，第一驱动信号在第二状态和第三状态下反相，第二驱动信号在第二状态和第三状态下也反相，即若第二状态下第一驱动信号为高电平，第二驱动信号为低电平，则第三状态下第一驱动信号为低电平，第二驱动信号为高电平；或者若第二状态下第一驱动信号为低电平，第二驱动信号为高电平，则第三状态下第一驱动信号为高电平，第二驱动信号为低电平。

编码器50可以根据输入信号的电平状态驱动第一驱动器11和第二驱动器12在第一状态、第二状态和第三状态之间切换，以使得第二线圈的第一端口1和第二端口2的电压发生改变，从而在第一线圈的两端产生不同极性的脉冲信号。

在一种可能的实现方式中，编码器用于在输入信号从第一逻辑电平变为第二逻辑电平，输出第二状态的第一编码信号和第二编码信号，使得第一驱动器和第二驱动器进入第二状态；或者，编码器用于在输入信号从第二逻辑电平变为第一逻辑电平，输出第三状态的第一编码信号和第二编码信号，使得第一驱动器和第二驱动器进入第三状态。

在本实施例中，当输入信号从第一逻辑电平切换为第二逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12进入第二状态，输出反相的第一驱动信号和第二驱动信号；当输入信号从第二逻辑电平切换为第一逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12进入第三状态，输入反相的第一驱动信号和第二驱动信号。

为了使得第二线圈上可以产生具有上升沿和下降沿的短脉冲，第一驱动器11和第二驱动器除了在输入信号的逻辑电平切换时进入第二状态或者第三状态，还需要使第一驱动器和第二驱动器在第二状态或第三状态和第一状态之间进行切换。

在一些实施例中，编码器用于在输入信号保持第一逻辑电平或第二逻辑电平时，输出第一状态的第一编码信号和第二编码信号，使得第一驱动器和第二驱动器保持在第一状态。

在本实施例中，当输入信号从第一逻辑电平切换为第二逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12从第一状态进入第二状态，当输入信号保持在第二逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12退出第二状态，回到第一状态，由于第二状态下，第一驱动信号和第二驱动信号为反相驱动信号，第一状态下，第一驱动信号和第二驱动信号为同相驱动信号，则在此过程中，第二线圈的一个端口的信号发生了两次电平翻转，即在第二线圈的一个端口上产生了具有上升沿和下降沿的短脉冲，在此过程中，第一线圈的两端产生了单个极性脉冲信号。

当输入信号从第二逻辑电平切换为第一逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12从第一状态进入第三状态，当输入信号保持在第一逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12退出第三状态，回到第一状态，由于第三状态下，第一驱动信号和第二驱动信号为反相驱动信号，第一状态下，第一驱动信号和第二驱动信号为同相驱动信号，则在此过程中，第二线圈的一个端口的信号发生了两次电平翻转，即在第二线圈的一个端口上产生了具有上升沿和下降沿的短脉冲，在此过程中，第一线圈的两端产生了极性脉冲信号。

示例的，以第一状态下第一驱动信号和第二驱动信号均为低电平，第二状态下，第一驱动信号为高电平、第二驱动信号为低电平，第三状态下，第一驱动信号为低电平，第二驱动信号为高电平为例，对该生成极性脉冲信号的过程进行说明。

当输入信号从第一逻辑电平切换为第二逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12从第一状态进入第二状态，第二线圈的第一端口1的电平由低变高；当输入信号保持在第二逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12退出第二状态，回到第一状态，第二线圈的第一端口1的电平由高变低，则在此过程中，第二线圈的第一端口1的信号发生了两次电平翻转，即在第二线圈的第一端口1上产生了具有上升沿和下降沿的短脉冲，在此过程中，第一线圈的两端产生了正脉冲信号和伴生的负脉冲信号。

当输入信号从第二逻辑电平切换为第一逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12从第一状态进入第三状态，第二线圈的第二端口2的电平由低变高；当输入信号保持在第一逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12退出第二状态，回到第一状态，第二线圈的第二端口2的电平由高变低，则在此过程中，第二线圈的第二端口2的信号发生了两次电平翻转，即在第二线圈的第二端口2上产生了具有上升沿和下降沿的短脉冲，在此过程中，第一线圈的两端产生了负脉冲信号和伴生的正脉冲信号。

在另一些实施例中，编码器用于在输入信号保持第二逻辑电平时，输出在第一状态和第二状态切换的第一编码信号和第二编码信号，使得第一驱动器和第二驱动器在第一状态和第二状态之间切换；当输入信号保持第一逻辑电平时，第一驱动器和第二驱动器在第一状态和第三状态之间切换。

在本实施例中，当输入信号从第一逻辑电平切换为第二逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12从第一状态进入第二状态，当输入信号保持在第二逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12在第一状态和第二状态之间切换，由于第一状态下，第一驱动信号和第二驱动信号为同相驱动信号，第二状态下，第一驱动信号和第二驱动信号为反相驱动信号，则第一状态和第二状态切换过程中，第二线圈的一个端口的信号发生了多次电平翻转，即在第二线圈的一个端口上产生了具有上升沿和下降沿的多个短脉冲，在此过程中，第一线圈的两端产生了多个极性脉冲信号。

当输入信号从第二逻辑电平切换为第一逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12从第一状态进入第三状态，当输入信号保持在第一逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12在第一状态和第三状态之间切换，由于第一状态下，第一驱动信号和第二驱动信号为同相驱动信号，第三状态下，第一驱动信号和第二驱动信号为反相驱动信号，则第一状态和第三状态切换过程中，第二线圈的一个端口的信号发生了多次电平翻转，即在第二线圈的一个端口上产生了具有上升沿和下降沿的多个短脉冲，在此过程中，第一线圈的两端产生了多个极性脉冲信号。

示例的，以第一状态下第一驱动信号和第二驱动信号均为低电平，第二状态下，第一驱动信号为高电平、第二驱动信号为低电平，第三状态下，第一驱动信号为低电平，第二驱动信号为高电平为例，对该生成极性脉冲信号的过程进行说明。

当输入信号从第一逻辑电平切换为第二逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12从第一状态进入第二状态，第二线圈的第一端口1的电平由低变高；当输入信号保持在第二逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12在第一状态和第二状态之间切换，第二线圈的第一端口1的电平发生多次高低电平转换，即在第二线圈的第一端口1上产生了具有上升沿和下降沿的多个短脉冲，在此过程中，第一线圈的两端产生了多个正脉冲信号和伴生的负脉冲信号。

当输入信号从第二逻辑电平切换为第一逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12从第一状态进入第三状态，第二线圈的第二端口2的电平由低变高；当输入信号保持在第一逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12在第一状态和第三状态之间切换，第二线圈的第二端口2的电平发生多次高低电平转换，即在第二线圈的第二端口2上产生了具有上升沿和下降沿的多个短脉冲，在此过程中，第一线圈的两端产生了多个负脉冲信号和伴生的正脉冲信号。

在又一些实施例中，编码器用于在输入信号保持在一个逻辑电平时，输出第一状态的第一编码信号和第二编码信号，使得第一驱动器和第二驱动器保持在第一状态；编码器还用于在输入信号保持在另一个逻辑电平时，输出在第一状态和第二状态切换的第一编码信号和第二编码信号，使得第一驱动器和第二驱动器在第一状态和第二状态之间切换；或者，输出在第一状态和第三状态切换的第一编码信号和第二编码信号，使得第一驱动器和第二驱动器在第一状态和第三状态之间切换。

在本实施例中，当输入信号保持在第一逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12保持在第一状态，当输入信号从第一逻辑电平切换至第二逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12从第一状态进入第二状态，当输入信号保持在第二逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12在第一状态和第二状态之间切换，在此过程中，第二线圈的一个端口的信号发生了多次电平翻转，即在第二线圈的一个端口上产生了具有上升沿和下降沿的多个短脉冲，在此过程中，第一线圈的两端产生了多个极性脉冲信号。

当输入信号保持第二逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12保持在第一状态，当输入信号从第二逻辑电平切换至第一逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12从第一状态进入第三状态，当输入信号保持在第一逻辑电平时，编码器50驱使第一驱动器11和第二驱动器12在第一状态和第三状态之间切换，在此过程中，第二线圈的一个端口的信号发生了多次电平翻转，即在第二线圈的一个端口上产生了具有上升沿和下降沿的多个短脉冲，在此过程中，第一线圈的两端产生了多个极性脉冲信号。

需要说明的是，第一逻辑电平对应保持第一状态，第二逻辑电平对应在第一状态和第二状态之间切换，与第二逻辑电平对应保持第一状态，第一逻辑电平对应在第一状态和第三状态之间切换，这两种方式只能选择其中一种。

在一些实施例中，在驱动信号在第一状态和第二状态切换时，第一接收器在检测到第一线圈上的第一极性脉冲信号后输出第一接收信号，第二接收器的禁用端口在禁用时间Tp1内禁止输出第二接收信号，禁用时间Tp1大于第二状态的持续时间；更进一步地，禁用时间Tp1大于第二状态的持续时间和伴生脉冲信号的持续时间之和，保证伴生脉冲信号所产生的输出被禁止。

在驱动信号在第一状态和第三状态切换时，第二接收器在检测到第一线圈上的第二极性脉冲信号后输出第二接收信号，第一接收器的禁用端口在禁用时间Tp2内禁止输出第一接收信号，禁用时间Tp2大于第三状态的持续时间；更进一步地，禁用时间Tp2大于第三状态的持续时间和伴生脉冲信号的持续时间之和，保证伴生脉冲信号所产生的输出被禁止。

示例的，请参考图7，为本申请实施例提供的隔离收发器的一种信号传输波形图，如图7所示，当输入信号从第一逻辑电平切换为第二逻辑电平时，编码器的第一输出端进行上升沿编码(边沿)，第二输出端无编码信号，使得第一驱动器和第二驱动器进入第二状态，并在输入信号维持第二逻辑电平时，编码器周期性地在第一输出端进行上升沿编码(刷新)，使第一驱动器和第二驱动器在第一状态和第二状态之间切换，以使得第二线圈的第一端口1产生多个短脉冲，从而在第一线圈两端产生多个正脉冲信号和伴生的负脉冲信号，第一接收器根据正脉冲信号生成第一接收信号和第二禁用信号，解码器根据第一接收信号输出第二逻辑电平。

当输入信号从第二逻辑电平切换为第一逻辑电平时，编码器的第一输出端无编码信号，第二输出端进行上升沿编码，使得第一驱动器和第二驱动器进入第三状态，并在输入信号维持第一逻辑电平时，编码器周期性地在第二输出端进行上升沿编码，使第一驱动器和第二驱动器在第一状态和第三状态之间切换，以使得第二线圈的第二端口2产生多个短脉冲，从而在第一线圈两端产生多个负脉冲信号和伴生的正脉冲信号，第二接收器根据负脉冲信号生成第二接收信号和第一禁用信号，解码器根据第二接收信号输出第一逻辑电平。

上述实施例提供的隔离收发器，通过编码器对输入信号进行编码，以驱使第一驱动器和第二驱动器在多个状态下进行工作，根据第一线圈和第二线圈构成的单变压器形成不同极性的脉冲信号，不需要使用双变压器分别传输上升沿和下降沿，降低了隔离收发器的成本。

在另一种可能的实现方式中，编码器用于在输入信号保持在一个逻辑电平时，输出工作状态的第一编码信号和第二编码信号，使得第一驱动器和第二驱动器保持在工作状态；编码器还用于在输入信号保持在另一个逻辑电平时，输出静默状态的第一编码信号和第二编码信号，使得第一驱动器和第二驱动器保持在静默状态。

在本实施例中，提供一具有静默功能的隔离收发器，即除了在逻辑电平转换之外，当输入信号保持在一个逻辑电平时，隔离收发器处于工作状态，当输入信号保持在另一个逻辑电平时，隔离收发器处于静默状态。

具体的，以第一逻辑电平对应静默状态，第二逻辑电平对应工作状态为例，当输入信号从第一逻辑电平转换为第二逻辑电平时，第一驱动器和第二驱动器进入第二状态，在输入信号保持第二逻辑电平时，第二驱动器可以选择保持在第一状态，或者在第一状态和第二状态之间进行切换；当输入信号从第二逻辑电平转换为第一逻辑电平时，第一驱动器和第二驱动器进入第三状态，在输入信号保持第一逻辑电平时，第一驱动器和第二驱动器不输出驱动信号。

示例的，请参考图8，为本申请实施例提供的隔离收发器的另一种信号传输波形图，如图8所示，在静默状态下，第一驱动器和第二驱动器不输出驱动信号，第一线圈两端也不会产生脉冲信号。

上述实施例提供的隔离收发器，只在输入信号保持在一个逻辑电平时，隔离收发器处于工作状态，在输入信号保持在另一个逻辑电平时，隔离收发器处于静默状态，可以有效节省隔离收发器的功耗。

以下结合实施例对接收器的具体实现方式进行说明。

在一种可能的实现方式中，第一接收器和第二接收器均为：具有禁用功能的比较器电路。

请参考图9，为本申请实施例提供的比较器电路的示意图一，如图9所示，比较器电路的第一输入端和第二输入端为每个接收器的第一输入和第二输入端，比较器电路的禁用端口DIS为每个接收器的禁用端口，比较器电路的输出端OUT为每个接收器的输出端。

其中，比较器电路的第一输入端和第二输入端分别为同相输入端V+、反相输入端V-。

在一些实施例中，请参考图10，为本申请实施例提供的比较器电路的原理图一，如图10所示，比较器电路包括：时序电路61、第一比较器62和数字逻辑电路63。

时序电路61的输入端为比较器电路的禁用端口DIS，时序电路61的输出端连接数字逻辑电路63的第一输入端；第一比较器62的第一输入端为比较器电路的第一输入端，第一比较器62的第二输入端为比较器电路的第二输入端，第一比较器62的输出端连接数字逻辑电路63的第二输入端，数字逻辑电路63的输出端为比较器电路的输出端。

在本实施例中，时序电路61的输入端用于接收另一个接收器的输出端提供的禁用信号，并经过时序电路61提供为禁用信号提供一定的维持时间，第一比较器62的正输入端V+为接收器的同相输入端，第一比较器62的负输入端V-为接收器的反相输入端。

禁用信号和第一比较器62的输出同时输入至数字逻辑电路63，数字逻辑电路用于在禁用信号为第一控制电平时，保持输出不变，在禁用信号为第二控制电平时，输出根据第一比较器62的输出进行同相或反相变换。

在一些实现方式中，请参考图11，为本申请实施例提供的比较器电路的原理图二，如图11所示，数字逻辑电路63包括：反相器和或非门。

或非门的第一输入端为数字逻辑电路63的第一输入端，反相器的输入端为数字逻辑电路63的第二输入端，反相器的输出端连接或非门的第二输入端，或非门的输出端为数字逻辑电路63的输出端。

在本实施例中，第一比较器62的输出经过反相器的反相后，与禁用信号进行或非逻辑运算，输出第一接收信号，若禁用信号为高电平，则第一接收信号保持低电平；若禁用信号为低电平，则第一接收信号与第一比较器62的输出为同相。

在另一种可能的实现方式中，请参考图12，为本申请实施例提供的比较器电路的示意图二，如图12所示，比较器电路包括：第二比较器64和偏置电流I_B。

偏置电流I_B连接第二比较器64的供电端，偏置电流I_B的控制端为比较器电路的禁用端口，第二比较器64的第一输入端为比较器电路的第一输入端，第二比较器64的第二输入端为比较器电路的第二输入端，第二比较器64的输出端为所述比较器电路的输出端。

在本实施例中，在禁用信号为第一控制电平时，将第二比较器64的偏置电流I_B关断，第二比较器64的输出器没有任何上拉能力，因此，第二比较器64的输出只能保持第一输出电平；在禁用信号为第二控制电平时，将第二比较器64的偏置电流I_B打开，第二比较器64正常工作，第二比较器64的输出跟随第二比较器64的输入。

以下对应用在发射器和接收器之间的变压器的具体实现方式进行说明。

在本实施例中，变压器为芯片级集成的微型变压器，示例的，请参考图13，为本申请实施例提供的变压器的三维视图，如图13所示，微型变压器由两组相互平行的线圈组成，一组线圈与发射器相连，另一组线圈与接收器相连，两组线圈均为螺旋形线圈。示例的，两组线圈之间的纵向间距为5um-300um，优选的，纵向间距为5um-30um之间。

在一些实施例中，和接收器相连的线圈的电感为Lr，和发射器相连的线圈的电感为Lt。

为保证传输信号的质量和幅度，Lr和Lt的比值范围：0.5<Lr/Lt<3.0。优选的，和接收器相连的线圈电感不小于和发射器相连的线圈电感Lt，即Lr≥Lt。

在一些实施例中，两组线圈的外径比例在1:3到3:1之间，即较大的线圈的外径不超过较小的线圈的外径的3倍，外径是线圈主体部分(不含连接焊盘等辅助结构)外接圆的直径。两组线圈的外径最大不超过2mm。

示例的，请参考图14，为本申请实施例提供的线圈外径示意图，如图14所示，顶层线圈的外径D1和底层线圈的外径D1的比例满足3≥D1/D2≥1/3，并且D1<2mm，D2<2mm。

在一些实施例中，两组线圈均使用集成电路后道工艺制作，位于集成电路的表面。

上仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (14)

1.一种隔离收发器，其特征在于，所述隔离收发器包括：发射器、变压器以及接收器，所述接收器与所述变压器的第一线圈连接，所述发射器与所述变压器的第二线圈连接；

其中，所述接收器包括：第一接收器和第二接收器；

所述第一接收器的第一输入端和第二输入端分别连接所述第一线圈的第一端口和第二端口，以通过所述第一线圈接收第一极性脉冲信号，并根据所述第一极性脉冲信号输出第一接收信号和第二禁用信号；

所述第二接收器的第一输入端和第二输入端分别连接所述第一线圈的第一端口和第二端口，以通过所述第一线圈接收第二极性脉冲信号，并根据所述第二极性脉冲信号输出第二接收信号和第一禁用信号；

所述第一接收器的输出端连接所述第二接收器的禁用端口，以在所述第一接收器输出所述第一接收信号期间，通过所述第二禁用信号禁止所述第二接收器输出所述第二接收信号；

所述第二接收器的输出端连接所述第一接收器的禁用端口，以在所述第二接收器输出所述第二接收信号期间，通过所述第一禁用信号禁止所述第一接收器输出所述第一接收信号；

所述第一线圈的同一端口连接所述第一接收器和所述第二接收器相反的输入端。

2.如权利要求1所述的隔离收发器，其特征在于，所述接收器还包括：解码器；

所述解码器的第一输入端连接所述第一接收器的输出端，所述解码器的第二输入端连接所述第二接收器的输出端，所述解码器用于根据所述第一接收信号或所述第二接收信号输出解码信号。

3.如权利要求1所述的隔离收发器，其特征在于，所述发射器包括：第一驱动器和第二驱动器；

所述第一驱动器和所述第二驱动器分别连接所述第二线圈的第一端口和第二端口，以分别输出第一驱动信号和第二驱动信号。

4.如权利要求3所述的隔离收发器，其特征在于，所述发射器还包括：编码器；

所述编码器的输入端用于对输入信号进行编码，得到多个状态下的第一编码信号和第二编码信号，所述编码器的第一输出端连接所述第一驱动器，以使得所述第一驱动器基于所述多个状态下的第一编码信号输出所述多个状态下的第一驱动信号；

所述编码器的第二输出端连接所述第二驱动器，以使得所述第二驱动器基于所述多个状态下的第二编码信号输出所述多个状态下的第二驱动信号。

5.如权利要求4所述的隔离收发器，其特征在于，所述多个状态包括：第一状态、第二状态和第三状态；

其中，所述第一状态下的第一驱动信号和第二驱动信号为同相驱动信号；

所述第二状态下的第一驱动信号和第二驱动信号为反相驱动信号；

所述第二状态和所述第三状态下的第一驱动信号为反相驱动信号，所述第二状态和所述第三状态下的第二驱动信号为反相驱动信号。

6.如权利要求5所述的隔离收发器，其特征在于，所述编码器用于在所述输入信号从第一逻辑电平变为第二逻辑电平，输出所述第二状态的第一编码信号和第二编码信号，使得所述第一驱动器和所述第二驱动器进入所述第二状态；或者，

所述编码器用于在所述输入信号从第二逻辑电平变为第一逻辑电平，输出所述第三状态的第一编码信号和第二编码信号，使得所述第一驱动器和所述第二驱动器进入所述第三状态。

7.如权利要求6所述的隔离收发器，其特征在于，所述编码器用于在所述输入信号保持第一逻辑电平或第二逻辑电平时，输出所述第一状态的第一编码信号和第二编码信号，使得所述第一驱动器和所述第二驱动器保持在所述第一状态。

8.如权利要求6所述的隔离收发器，其特征在于，所述编码器用于在所述输入信号保持所述第二逻辑电平时，输出在所述第一状态和所述第二状态切换的第一编码信号和第二编码信号，使得所述第一驱动器和所述第二驱动器在所述第一状态和所述第二状态之间切换；当所述输入信号保持所述第一逻辑电平时，所述第一驱动器和所述第二驱动器在所述第一状态和所述第三状态之间切换。

9.如权利要求6所述的隔离收发器，其特征在于，所述编码器用于在所述输入信号保持在一个逻辑电平时，输出所述第一状态的第一编码信号和第二编码信号，使得所述第一驱动器和所述第二驱动器保持在所述第一状态；

所述编码器还用于在所述输入信号保持在另一个逻辑电平时，输出在所述第一状态和所述第二状态切换的第一编码信号和第二编码信号，使得所述第一驱动器和所述第二驱动器在所述第一状态和所述第二状态之间切换；或者，输出在所述第一状态和所述第三状态切换的第一编码信号和第二编码信号，使得所述第一驱动器和所述第二驱动器在所述第一状态和所述第三状态之间切换。

10.如权利要求4所述的隔离收发器，其特征在于，所述编码器用于在所述输入信号保持在一个逻辑电平时，输出工作状态的第一编码信号和第二编码信号，使得所述第一驱动器和所述第二驱动器保持在工作状态；

所述编码器还用于在所述输入信号保持在另一个逻辑电平时，输出静默状态的第一编码信号和第二编码信号，使得所述第一驱动器和所述第二驱动器保持在静默状态。

11.如权利要求1所述的隔离收发器，其特征在于，所述第一接收器和所述第二接收器均为：具有禁用功能的比较器电路，所述比较器电路的第一输入端和第二输入端为每个接收器的第一输入和第二输入端，所述比较器电路的禁用端口为所述每个接收器的禁用端口，所述比较器电路的输出端为所述每个接收器的输出端。

12.如权利要求11所述的隔离收发器，其特征在于，所述比较器电路包括：时序电路、第一比较器和数字逻辑电路；

所述时序电路的输入端为所述比较器电路的禁用端口，所述时序电路的输出端连接所述数字逻辑电路的第一输入端；

所述第一比较器的第一输入端为所述比较器电路的第一输入端，所述第一比较器的第二输入端为所述比较器电路的第二输入端，所述第一比较器的输出端连接所述数字逻辑电路的第二输入端，所述数字逻辑电路的输出端为所述比较器电路的输出端。

13.如权利要求12所述的隔离收发器，其特征在于，所述数字逻辑电路包括：反相器和或非门；

所述或非门的第一输入端为所述数字逻辑电路的第一输入端，所述反相器的输入端为所述数字逻辑电路的第二输入端，所述反相器的输出端连接所述或非门的第二输入端，所述或非门的输出端为所述数字逻辑电路的输出端。

14.如权利要求11所述的隔离收发器，其特征在于，所述比较器电路包括：第二比较器和偏置电流；

所述偏置电流连接所述第二比较器的供电端，所述偏置电流的控制端为所述比较器电路的禁用端口，所述第二比较器的第一输入端为所述比较器电路的第一输入端，所述第二比较器的第二输入端为所述比较器电路的第二输入端，所述第二比较器的输出端为所述比较器电路的输出端。